JP5241641B2 - 半導体集積回路 - Google Patents

Description

この発明は、半導体集積回路に関し、より特定的には、通常動作モードとセルフリフレッシュモードとを有する半導体集積回路に関する。

半導体集積回路の低消費電力化およびその内部回路の信頼性確保のため、内部降圧回路を搭載した半導体集積回路が実用化されている。このような半導体集積回路として、たとえば特開平６−２０８７９１号公報（特許文献１）には、互いに異なる第１および第２の内部降圧電圧を発生する内部降圧回路と、通常動作モードの場合には内部降圧回路により発生された第１および第２の内部降圧電圧のうちの高い方の電圧で駆動され、かつセルフリフレッシュモードの場合には内部降圧回路により発生された第１および第２の内部降圧電圧のうちの低い方の電圧で駆動される内部素子とを備えたＤＲＡＭ（Dynamic Random Access Memory）の構成が開示される。

特開平６−２０８７９１号公報

上記の特開平６−２０８７９１号公報に開示される半導体集積回路では、セルフリフレッシュモードの場合の場合には、通常動作モードの場合に比べて内部素子への供給電圧を低減させることにより、セルフリフレッシュモードにおける半導体集積回路の消費電力を低減している。

しかしながら、その一方で、内部降圧回路は、通常動作モード時とセルフリフレッシュモード時とで共用されるため、セルフリフレッシュモード時の内部降圧回路の電力損失が半導体集積回路の消費電力よりも大きくなり、電力変換効率を低下させるという問題があった。

また、内部降圧回路は、第１の内部降圧電圧を出力する第１の出力回路に含まれるＭＯＳトランジスタのスイッチング動作と、第２の内部降圧電圧を出力する第２の出力回路に含まれるＭＯＳトランジスタのスイッチング動作とをそれぞれ制御することにより、第１および第２の内部降圧電圧のいずれかを選択して内部降圧電圧として出力するように構成されているため、ＤＲＡＭの動作モードの切換え時においては、ＭＯＳトランジスタのオン・オフの切換えにより内部降圧電圧に電圧変動が発生するという問題があった。

それゆえ、この発明はかかる課題を解決するためになされたものであり、その目的は、簡易な装置構成で、高効率かつ安定的に内部回路に内部電源電圧を供給することが可能な半導体集積回路を提供することである。

この発明のある局面に従う半導体集積回路は、通常動作モードとセルフリフレッシュモードとを有する半導体集積回路であって、供給された外部電源電圧から第１の内部電源電圧を発生するための第１の内部降圧回路と、供給された外部電源電圧から、第１の内部電源電圧よりも低い第２の内部電源電圧を発生するための第２の内部降圧回路と、通常動作モードでは、第１の内部降圧回路から出力された第１の内部電源電圧を内部回路へ供給するとともに、セルフリフレッシュモードでは、第２の内部降圧回路から出力された第２の内部電源電圧を内部回路へ供給するように構成された切替手段とを備える。切替手段は、通常動作モードからセルフリフレッシュモードへの動作モード切替時においては、動作モードの切替えタイミングよりも早いタイミングで第２の内部降圧回路を起動させるとともに、切替えタイミングで第１の内部降圧回路を停止させる手段と、セルフリフレッシュモードから通常動作モードへの動作モード切替時においては、動作モードの切替えタイミングで第１の内部降圧回路を起動させるとともに、切替えタイミングよりも遅いタイミングで第２の内部降圧回路を停止させる手段とを含む。

好ましくは、内部回路は、所定の動作電圧範囲を有する。第１の内部降圧回路は、通常動作モードからセルフリフレッシュモードへの動作モード切替時においては、第２の内部降圧回路の起動タイミングよりも早いタイミングから動作モードの切替えタイミングまでの期間、第１の内部電源電圧を所定の動作電圧範囲内で一時的に増加させるための手段と、セルフリフレッシュモードから通常動作モードへの動作モード切替時においては、動作モードの切替えタイミングから第２の内部降圧回路の停止タイミングよりも遅いタイミングまでの期間、第１の内部電源電圧を所定の電圧範囲内で一時的に増加させるための手段とを含む。

この発明の別の局面に従う半導体集積回路は、通常動作モードとセルフリフレッシュモードとを有する半導体集積回路であって、供給された外部電源電圧から第１の内部電源電圧を発生するための第１の内部降圧回路と、供給された外部電源電圧から、第１の内部電源電圧よりも低い第２の内部電源電圧を発生するための第２の内部降圧回路と、通常動作モードでは、第１の内部降圧回路から出力された第１の内部電源電圧を内部回路へ供給するとともに、セルフリフレッシュモードでは、第２の内部降圧回路から出力された第２の内部電源電圧を内部回路へ供給するように構成された切替手段とを備える。第１の内部降圧回路は、第１トランジスタおよび第２トランジスタをスイッチング制御することにより、外部電源電圧を電圧変換して第１の内部電源電圧を生成するＤＣ−ＤＣコンバータである。第２の内部降圧回路は、第３のトランジスタのベース電流を制御することにより、外部電源電圧を電圧変換して第２の内部電源電圧を生成するシリーズレギュレータである。

この発明によれば、簡易な装置構成で、高効率かつ安定的に内部回路に内部電源電圧を供給することが可能となる。

この発明の実施の形態に係る半導体集積回路を備えるデジタルカメラの要部を示す概略構成図である。 図１におけるＳＤＲＡＭの構成を説明する図である。 図２に示されたＳＤＲＡＭの動作を説明するためのタイミングチャートである。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当する部分には同一符号を付してその説明は繰返さない。

図１には、この発明の実施の形態に係る半導体集積回路を備えるデジタルカメラ１０の要部を示す概略構成図である。

本実施の形態においては、半導体集積回路の一例として、デジタルカメラ１０に搭載される半導体集積回路について例示する。半導体集積回路は、例えばＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）からなり、通常動作モードと、セルフリフレッシュモードとを有している。

図１を参照して、デジタルカメラ１０において、被写界の光学像は、フォーカスレンズ１２および絞りユニット１４を通して、イメージセンサ１６の受光面つまり撮像面に照射される。撮像面では、光電変換によって被写界の光学像に対応する電荷つまり生画像信号が生成される。

スルー画像処理つまり被写界のリアルタイム動画像をＬＣＤモニタ３８に表示する処理を実行するとき、ＣＰＵ３０は、絞りの開放をドライバ２０に命令し、プリ露光および間引き読み出しの繰り返しをドライバ２２に命令する。ドライバ２０は、絞りユニット１４の絞り量を開放し、ドライバ２２は、イメージセンサ１６のプリ露光とこれによって生成された生画像信号の間引き読み出しとを繰り返し実行する。これによって、被写界の光学像に対応する低解像度の生画像信号が、３０ｆｐｓのフレームレートでイメージセンサ１６から出力される。

出力された各フレームの生画像信号は、ＣＤＳ／ＡＧＣ／ＡＤ回路２４によってノイズ除去、レベル調整およびＡ／Ｄ変換の一連の処理を施され、これによってデジタル信号である生画像データが得られる。信号処理回路２６は、ＣＤＳ／ＡＧＣ／ＡＤ回路２４から出力された生画像データにホワイトバランス調整、色分離、ＹＵＶ変換などの処理を施し、ＹＵＶ形式の画像データを生成する。生成された画像データは、メモリ制御回路３２によってＳＤＲＡＭ３４に書き込まれ、その後同じメモリ制御回路３２によって読み出される。

ビデオエンコーダ３６は、メモリ制御回路３２によって読み出された画像データをＮＴＳＣフォーマットに従うコンポジットビデオ信号に変換し、変換されたコンポジットビデオ信号をＬＣＤモニタ３８に与える。この結果、被写界のスルー画像がモニタ画面に表示される。

シャッタボタン２８が半押しされると、ＣＰＵ３０は、ＡＥ処理およびＡＦ処理を行なう。ＣＰＵ３０は、ＡＥ処理によって取得された輝度評価値に基づいて、ドライバ２２に設定されたプリ露光時間および絞りユニット１４の絞り量を調整する。また、ＣＰＵ３０は、ＡＦ処理によって取得されたＡＦ評価値（合焦度）および高輝度カウント値に基づいて、ドライバ１８を駆動する。これにより、フォーカスレンズ１２が合焦点に設定される。

シャッタボタン２８が全押しされると、ＣＰＵ３０によって画像記録処理が実行される。ＣＰＵ３０はまず、本露光および全画素読み出しをドライバ２２に命令する。ドライバ２２は、イメージセンサ１６の本露光とこれによって生成された生画像信号の全画素読み出しとを１回ずつ実行する。これによって、被写界の光学像に対応する高解像度の生画像信号が、３０ｆｐｓのフレームレートでイメージセンサ１６から出力される。出力された生画像信号は、上述と同様の処理によってＹＵＶ形式の画像データに変換され、変換された画像データはメモリ制御回路３２によってＳＤＲＡＭ３４に書き込まれる。

ＣＰＵ３０はまた、画像圧縮命令をＪＰＥＧコーデック４０に向けて発行する。ＪＰＥＧコーデック４０は、メモリ制御回路３２を通してＳＤＲＡＭ３４から１フレームの画像データを読み出し、読み出された画像データにＪＰＥＧ圧縮を施し、そして、圧縮画像データつまりＪＰＥＧデータをメモリ制御回路３２を通してＳＤＲＡＭ３４に書き込む。

ＣＰＵ３０はさらに、メモリ制御回路３２を通してＳＤＲＡＭ３４からＪＰＥＧデータを順次読み出し、読み出されたＪＰＥＧデータを含む画像ファイルをＩ／Ｆ回路４２を通して記録媒体４４に記録する。このような画像記録処理が完了すると、上述のスルー画像処理が再開される。なお、これらの処理に対応する制御プログラムは、フラッシュメモリ４６に記憶されている。

図１に示される構成において、ＳＤＲＡＭ３４は、通常動作モードにおいては、メモリ制御回路３２によってアクセスが制御される。メモリ制御回路３２は、ＣＰＵ３０から発行される命令を受けると、その命令を解釈してＳＤＲＡＭ３４へのアクセスを制御する。

また、ＳＤＲＡＭ３４を通常動作モードからセルフリフレッシュモードに移行させる場合には、ＣＰＵ３０からの命令を受けて、メモリ制御回路３２は、ＳＤＲＡＭ３４にコマンドを発行することにより、ＳＤＲＡＭ３４をセルフリフレッシュモードに移行させる。

セルフリフレッシュモードにおいては、リフレッシュのために外部からＳＤＲＡＭ３４に信号を与えることなく、ＳＤＲＡＭ３４が内部的にリフレッシュ動作を行なう。ＳＤＲＡＭ３４は、通常動作モードおよびセルフリフレッシュモードの各々において、供給された外部電源電圧から一定の大きさを有する内部電源電圧を生成して内部回路へ供給するための内部降圧回路を有している。

図２は、図１におけるＳＤＲＡＭ３４の構成を説明する図である。
図２を参照して、ＳＤＲＡＭ３４は、外部電源電圧ＶＣＣが供給される外部電源電圧入力端子５０と、ＤＣ−ＤＣコンバータＩＣ６０と、レギュレータＩＣ８０と、インダクタＬ１と、コンデンサＣ１と、内部回路１００とを備える。

ＤＣ−ＤＣコンバータＩＣ６０は、外部電源電圧入力端子５０に接続され、外部電源電圧入力端子５０と内部回路１００との間で電圧変換動作を行なう。すなわち、ＤＣ−ＤＣコンバータＩＣ６０は、外部電源電圧ＶＣＣを降圧して内部電源電圧Ｖｉｎｔ１を生成する。

具体的には、ＤＣ−ＤＣコンバータＩＣ６０は、スイッチング素子であるトランジスタＱ１，Ｑ２と、コントローラ６２と、制御端子６４と、電圧入力端子６６と、電圧出力端子６８と、接地端子７０とを含む。

トランジスタＱ１およびトランジスタＱ２は、電源ラインＰＬ１と接地ラインＳＬとの間に直列に接続される。トランジスタＱ１は、ＰチャネルＭＯＳトランジスタからなり、そのソースは電源ラインＰＬ１に接続される。トランジスタＱ２は、ＮチャネルＭＯＳトランジスタからなり、そのソースは接地ラインＳＬに接続される。インダクタＬ１は、トランジスタＱ１とトランジスタＱ２との接続点（電圧出力端子６８）に接続される。

インダクタＬ１およびコンデンサＣ１の直列回路は、平滑回路を構成し、インダクタＬ１およびコンデンサＣ１の接続点は、電源ラインＰＬ２に接続されている。また、インダクタＬ１の一方端は電圧出力端子６８に接続され、コンデンサＣ１の他方端は接地されている。この平滑回路では、インダクタＬ１により電圧出力端子６８の電圧が平滑化され、所望の大きさで直流の内部電源電圧Ｖｉｎｔ１を得ることができる。

コントローラ６２は、メモリ制御回路３２（図１）から制御端子６４に入力されるコマンドＥＮ１に従って、ＤＣ−ＤＣコンバータＩＣ６０の電圧変換動作を制御する。

なお、コマンドＥＮ１は、メモリ制御回路３２が、ＣＰＵ３０からの命令を受けて発行するコマンドである。具体的には、電源投入等に応答して、ＣＰＵ３０がＳＤＲＡＭ３４の動作モードを通常動作モードに切替えるための起動命令をメモリ制御回路３２に向けて発行すると、メモリ制御回路３２は、Ｈ（論理ハイ）レベルのコマンドＥＮ１を生成してＤＣ−ＤＣコンバータＩＣ６０へ出力する。

一方、電源遮断等に応答して、ＣＰＵ３０がＳＤＲＡＭ３４の動作モードをセルフリフレッシュモードに切替えるための停止命令をメモリ制御回路３２に向けて発行すると、メモリ制御回路３２は、Ｌ（論理ロー）レベルのコマンドＥＮ１を生成してＤＣ−ＤＣコンバータＩＣ６０へ出力する。

コントローラ６２は、コマンドＥＮ１がＬレベルからＨレベルに遷移すると、すなわち、動作モードがセルフリフレッシュモードから通常動作モードに切替わると、電圧変換動作を開始させる。このとき、コントローラ６２は、トランジスタＱ１，Ｑ２を所定のデューティー比で相補的にオン／オフさせる。コントローラ６２は、このデューティー比を調整するＰＷＭ（パルス幅変調）制御により、電圧出力端子６８に出力される電圧を、内部回路１００の動作電圧の目標値に維持することができる。この結果、トランジスタＱ１，Ｑ２のスイッチング動作によって、デューティー比に応じて降圧された電圧は、内部電源電圧Ｖｉｎｔ１として、電圧出力端子６８からインダクタＬ１を通して電源ラインＰＬ２に出力される。

一方、コマンドＥＮ１がＨレベルからＬレベルに遷移したとき、すなわち、動作モードが通常動作モードからセルフリフレッシュモードに切替わったときには、コントローラ６２は、電圧変換動作を停止させる。このとき、コントローラ６２は、トランジスタＱ１，Ｑ２をともにオフ状態に維持するため、電圧出力端子６８からは内部電源電圧Ｖｉｎｔ１が出力されない。

レギュレータＩＣ８０は、外部電源電圧入力端子５０に対して、上述したＤＣ−ＤＣコンバータＩＣ６０と並列に接続される。レギュレータＩＣ８０は、外部電源電圧入力端子５０と内部回路１００との間で電圧変換動作を行なう。すなわち、レギュレータＩＣ８０は、外部電源電圧ＶＣＣを降圧して内部電源電圧Ｖｉｎｔ２を生成する。

具体的には、レギュレータＩＣ８０は、シリーズレギュレータからなり、出力制御用のトランジスタＱ３と、コントローラ８２と、制御端子８４と、電圧入力端子８６と、電圧出力端子８８と、接地端子９０とを含む。

トランジスタＱ３は、ＰチャネルＭＯＳトランジスタからなり、そのソースが電源ラインＰＬ１に接続され、そのドレインが電源ラインＰＬ２に接続される。

コントローラ８２は、メモリ制御回路３２（図１）から制御端子８４に入力されるコマンドＥＮ２に従って、レギュレータＩＣ８０の電圧変換動作を制御する。

なお、コマンドＥＮ２は、メモリ制御回路３２が、ＣＰＵ３０からの命令を受けて発行するコマンドである。具体的には、電源遮断等に応答して、ＣＰＵ３０がＳＤＲＡＭ３４の動作モードをセルフリフレッシュモードに切替えるための停止命令をメモリ制御回路３２に向けて発行すると、メモリ制御回路３２は、ＨレベルのコマンドＥＮ２を生成してレギュレータＩＣ８０へ出力する。

一方、電源投入等に応答して、ＣＰＵ３０がＳＤＲＡＭ３４の動作モードを通常動作モードに切替えるための起動命令をメモリ制御回路３２に向けて発行すると、メモリ制御回路３２は、ＬレベルのコマンドＥＮ２を生成してレギュレータＩＣ８０へ出力する。

コントローラ８２は、コマンドＥＮ２がＬレベルからＨレベルに遷移すると、すなわち、動作モードが通常動作モードからセルフリフレッシュモードに切替わると、電圧変換動作を開始させる。このとき、コントローラ８２は、トランジスタＱ３のソース電圧（すなわち、レギュレータＩＣ８０の出力電圧）をモニタし、その電圧が内部回路１００の動作電圧の目標値となるように、トランジスタＱ３のゲート電流を連続的に制御する。そして、レギュレータＩＣ８０の出力電圧は、内部電源電圧Ｖｉｎｔ２として、電圧出力端子８８から電源ラインＰＬ２に出力される。

一方、コマンドＥＮ２がＨレベルからＬレベルに遷移したとき、すなわち、動作モードがセルフリフレッシュモードから通常動作モードに切替わったときには、コントローラ８２は、電圧変換動作を停止させる。このとき、コントローラ８２は、トランジスタＱ３をオフ状態に維持するため、電圧出力端子８８からは内部電源電圧Ｖｉｎｔ２が出力されない。

以上に述べたように、メモリ制御回路３２からのコマンドＥＮ１，ＥＮ２に従って、ＤＣ−ＤＣコンバータＩＣ６０およびレギュレータＩＣ８０における電圧変換動作がそれぞれ制御される。これにより、通常動作モード時には、ＤＣ−ＤＣコンバータＩＣ６０から出力された内部電源電圧Ｖｉｎｔ１が、電源ラインＰＬ２を通して内部回路１００へ供給され、セルフリフレッシュモード時には、レギュレータＩＣ８０から出力された内部電源電圧Ｖｉｎｔ２が、電源ラインＰＬ２を通して内部回路１００へ供給される。すなわち、動作モードに応じて内部電源電圧Ｖｉｎｔ１およびＶｉｎｔ２が切替えられて、内部電源電圧Ｖｉｎｔとして内部回路１００へ供給される。

このように本実施の形態に係る半導体集積回路では、動作モードに応じて、ＤＣ−ＤＣコンバータＩＣ６０とレギュレータＩＣ８０とを切替えて内部回路１００へ供給する内部電源電圧Ｖｉｎｔを生成する構成としたことにより、全体としての電力変換効率を高めることが可能となる。

すなわち、ＤＣ−ＤＣコンバータＩＣ６０は、高いスイッチング周波数でトランジスタＱ１，Ｑ２をオンオフさせるので消費電流は大きいが、電力変換効率が高いため消費電力が相対的に大きい通常動作モードにおいて有効である。しかしながら、セルフリフレッシュモードのように省電力が要求されるモードにおいては、消費電流の大きさから、ＤＣ−ＤＣコンバータＩＣ６０での電力損失が消費電力と比べて大きくなるため、電力変換効率が低下するという問題がある。

その一方で、レギュレータＩＣ８０は、消費電流が小さいものの、電力変換効率が低いという特性がある。

本実施の形態に係る半導体集積回路は、通常動作モードにおいては、電力変換効率の高いＤＣ−ＤＣコンバータＩＣ６０を用いる一方で、消費電力が相対的に小さいセルフリフレッシュモードにおいては、電力変換効率の低さが問題とならないため、消費電流の小さい点を活かしてレギュレータＩＣ８０を用いる構成とすることから、全体としての電力変換効率を高めることができる。

次に、図２に示されたＳＤＲＡＭ３４の動作を、図３のタイミングチャートを参照して説明する。

図３を参照して、時刻ｔ１において、電源投入等に応答して、ＣＰＵ３０（図１）がＳＤＲＡＭ３４の動作モードを通常動作モードに切替えるための起動命令をメモリ制御回路３２（図１）に向けて発行すると、メモリ制御回路３２は、ＨレベルのコマンドＥＮ１を生成してＤＣ−ＤＣコンバータＩＣ６０へ出力する。これにより、ＤＣ−ＤＣコンバータＩＣ６０は、外部電源電圧ＶＣＣを降圧して内部電源電圧Ｖｉｎｔ１を生成する。

メモリ制御回路３２はさらに、ＬレベルのコマンドＥＮ２を生成してレギュレータＩＣ６０へ出力する。レギュレータＩＣ８０は、ＬレベルのコマンドＥＮ２に応答して電圧変換動作を停止（すなわち、トランジスタＱ３をオフ）させる。

このとき、レギュレータＩＣ８０では、電圧入力端子８６に外部電源電圧ＶＣＣが印加されるとともに、電圧出力端子８８には内部電源電圧Ｖｉｎｔ１が印加される。しかしながら、両端子の印加電圧には、ＶＣＣ＞Ｖｉｎｔ１の関係が成立しているため、レギュレータＩＣ８０内部に逆流電流が発生することがない。その結果、レギュレータＩＣ８０に電圧が印加されても何ら不具合が生じることなく、内部回路１００へ内部電源電圧を供給することができる。

次に、時刻ｔ３において、電源遮断等に応答して、ＣＰＵ３０（図１）がＳＤＲＡＭ３４の動作モードをセルフリフレッシュモードに切替えるための停止命令をメモリ制御回路３２（図１）に向けて発行すると、メモリ制御回路３２は、ＬレベルのコマンドＥＮ１を生成してＤＣ−ＤＣコンバータＩＣ６０へ出力する。さらに、メモリ制御回路３２は、時刻ｔ３より後の時刻ｔ４において、ＨレベルのコマンドＥＮ２を生成してレギュレータＩＣ８０へ出力する。

ＤＣ−ＤＣコンバータＩＣ６０は、時刻ｔ３にてＬレベルのコマンドＥＮ１を受けると、時刻ｔ３からデジタルカメラ１０のシステムが停止する時刻ｔ５までの期間において、内部電源電圧Ｖｉｎｔ１を一時的に増加させる。一例として、通常動作モード時の内部電源電圧Ｖｉｎｔ１を１．８Ｖとすると、当該期間においては、内部電源電圧Ｖｉｎｔ１は、１．８Ｖから１．８５Ｖに増加する。なお、この増加後の内部電源電圧Ｖｉｎｔ１（１．８５Ｖ）は、内部回路１００の動作電圧範囲の上限値（例えば、１．９Ｖ）を超えないように設定されている。そして、時刻ｔ５においてデジタルカメラ１０のシステムが停止すると、ＤＣ−ＤＣコンバータＩＣ６０は、電圧変換動作を停止（すなわち、トランジスタＱ１，Ｑ２をオフ）させる。

一方、レギュレータＩＣ８０は、時刻ｔ４にてＨレベルのコマンドＥＮ２を受けると、外部電源電圧ＶＣＣを降圧して内部電源電圧Ｖｉｎｔ２を生成する。この内部電源電圧Ｖｉｎｔ２は、内部電源電圧Ｖｉｎｔ１よりも低くなるように設定されている。例えば、図３では、内部電源電圧Ｖｉｎｔ１は、１．７５Ｖに設定されている。このようにセルフリフレッシュモード時には、通常動作モード時よりも低い内部電源電圧を生成することにより、セルフモード時の消費電力を低減することができる。

ここで、図３に示されるように、通常動作モードからセルフリフレッシュモードへ移行する際には、ＤＣ−ＤＣコンバータＩＣ６０が停止する時刻ｔ５より前の時刻ｔ４においてレギュレータＩＣ８０を起動させている。そのため、時刻ｔ４から時刻ｔ５までの期間においては、ＤＣ−ＤＣコンバータＩＣ６０およびレギュレータＩＣ８０は同時に電圧変換動作を実行することとなる。このように動作モードが切り替わる際に所定の重複期間だけ２つのＩＣを同時に動作させることによって、動作モードの切換え時に内部電源電圧Ｖｉｎｔに電圧変動が生じるのを抑制することができる。その結果、内部電源電圧Ｖｉｎｔの切替えをスムーズに行なうことができるため、内部回路を安定的に動作させることが可能となる。

なお、上記の所定の重複期間においても、レギュレータＩＣ８０では、入力電圧端子８６および電圧出力端子８８の印加電圧に、ＶＣＣ＞Ｖｉｎｔ２の関係が成立している。そのため、レギュレータＩＣ８０内部に逆流電流が発生することがない。

また、該所定の重複期間において、ＤＣ−ＤＣコンバータＩＣ６０では、電圧出力端子６８に出力される電圧（内部電源電圧Ｖｉｎｔ１）と、電圧出力端子８８から電源ラインＰＬ２に印加される電圧（内部電源電圧Ｖｉｎｔ２）との間には、Ｖｉｎｔ１＞Ｖｉｎｔ２の関係が成り立っている。したがって、ＤＣ−ＤＣコンバータＩＣ６０内部においても逆流電流が発生することがない。

次に、時刻ｔ６において、再び電源投入等に応答して、ＣＰＵ３０がＳＤＲＡＭ３４の動作モードを通常動作モードに切替えるための起動命令を発行すると、メモリ制御回路３２は、ＨレベルのコマンドＥＮ１を生成してＤＣ−ＤＣコンバータＩＣ６０へ出力する。さらに、メモリ制御回路３２は、時刻ｔ６より後の時刻ｔ７において、ＬレベルのコマンドＥＮ２を生成してレギュレータＩＣ８０へ出力する。

ＤＣ−ＤＣコンバータＩＣ６０は、時刻ｔ６にてＨレベルのコマンドＥＮ１を受けると、外部電源電圧ＶＣＣを降圧して内部電源電圧Ｖｉｎｔ１を生成する。このとき、ＤＣ−ＤＣコンバータＩＣ６０は、時刻ｔ６から時刻ｔ８までの期間において、内部電源電圧Ｖｉｎｔ１を一時的に増加させる。一例として、当該期間において、内部電源電圧Ｖｉｎｔ１は、１．８Ｖから１．８５Ｖに増加する。

一方、レギュレータＩＣ８０は、時刻ｔ７にてＬレベルのコマンドＥＮ２を受けると、このコマンドＥＮ２に応答して電圧変換動作を停止（トランジスタＱ３をオフ）させる。

すなわち、セルフリフレッシュモードから通常動作モードへ移行する際においても、ＤＣ−ＤＣコンバータＩＣ８０を起動させる時刻ｔ６より後の時刻ｔ７においてレギュレータＩＣ８０を停止させているため、時刻ｔ６から時刻ｔ７までの期間においては、ＤＣ−ＤＣコンバータＩＣ６０およびレギュレータＩＣ８０は同時に電圧変換動作を実行することとなる。これにより、動作モードの切換え時に内部電源電圧Ｖｉｎｔに電圧変動が生じるのを抑制することができる。したがって、内部電源電圧Ｖｉｎｔの切替えをスムーズに行なうことができるため、内部回路を安定的に動作させることが可能となる。

本実施の形態においては、ＳＤＲＡＭ３４が「半導体集積回路」に相当し、ＤＣ−ＤＣコンバータＩＣ６０が「第１の内部降圧回路」に相当し、レギュレータＩＣ８０が「第２の内部降圧回路」に相当する。

以上に述べたように、この発明の実施の形態に係る半導体集積回路では、消費電力が相対的に大きい通常動作モード時には、電力変換効率の高いＤＣ−ＤＣコンバータＩＣにより内部電源電圧を生成するとともに、消費電力が相対的に小さいセルフリフレッシュモード時には、消費電流の小さいレギュレータＩＣにより内部電源電圧を生成する構成としたことにより、内部回路に安定して電圧を供給しながら全体としての電力変換効率を向上させることができる。

また、動作モードを切替える際には、ＤＣ−ＤＣコンバータＩＣとレギュレータＩＣとを所定の重複期間だけ同時に動作させることにより、動作モードの切替え時に内部電源電圧に電圧変動が生じるのを抑制することができる。その結果、内部電源電圧の切換えをスムーズに行なうことが可能となる。

さらに、上記の所定の重複期間においては、ＤＣ−ＤＣコンバータＩＣにより生成される内部電源電圧を、内部回路の動作電圧範囲内で一時的に増加させる構成としたことにより、ＤＣ−ＤＣコンバータＩＣ内部に逆流電流が発生するのを防止することができる。

なお、上述の実施の形態においては、半導体集積回路の一例として、デジタルカメラに搭載されるＳＤＲＡＭについて説明したが、通常動作モードとセルフリフレッシュモードとを有する半導体集積回路全般に適用することが可能である。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ デジタルカメラ、１２ フォーカスレンズ、１４ 絞りユニット、１６ イメージセンサ、１８，２０，２２ ドライバ、２４ ＣＤＳ／ＡＧＣ／ＡＤ回路、２６ 信号処理回路、２８ シャッタボタン、３２ メモリ制御回路、３６ ビデオエンコーダ、３８ ＬＣＤモニタ、４０ ＪＰＥＧコーデック、４２ Ｉ／Ｆ回路、４４ 記録媒体、４６ フラッシュメモリ、５０ 外部電源電圧入力端子、６０ ＤＣ−ＤＣコンバータＩＣ、６２，８２ コントローラ、６４，８４ 制御端子、６６，８６ 電圧入力端子、６８，８８ 電圧出力端子、７０，９０ 接地端子、８０ レギュレータＩＣ、１００ 内部回路、Ｃ１ コンデンサ、Ｌ１ インダクタ、ＰＬ１，ＰＬ２ 電源ライン、Ｑ１〜Ｑ３ トランジスタ、ＳＬ 接地ライン。

Claims (2)

1. 通常動作モードとセルフリフレッシュモードとを有する半導体集積回路であって、
   供給された外部電源電圧から第１の内部電源電圧を発生するための第１の内部降圧回路と、
   供給された外部電源電圧から、前記第１の内部電源電圧よりも低い第２の内部電源電圧を発生するための第２の内部降圧回路と、
   前記通常動作モードでは、前記第１の内部降圧回路から出力された前記第１の内部電源電圧を内部回路へ供給するとともに、前記セルフリフレッシュモードでは、前記第２の内部降圧回路から出力された前記第２の内部電源電圧を前記内部回路へ供給するように構成された切替手段とを備え、
   前記切替手段は、
   前記通常動作モードから前記セルフリフレッシュモードへの動作モード切替時においては、動作モードの切替えタイミングよりも早いタイミングで前記第２の内部降圧回路を始動させるとともに、前記切替えタイミングで前記第１の内部降圧回路を停止させるための手段と、
   前記セルフリフレッシュモードから前記通常動作モードへの動作モード切替時においては、動作モードの切替えタイミングで前記第１の内部降圧回路を始動させるとともに、前記切替えタイミングよりも遅いタイミングで前記第２の内部降圧回路を停止させるための手段とを含み、
   前記内部回路は、所定の動作電圧範囲を有し、
   前記第１の内部降圧回路は、
   前記通常動作モードから前記セルフリフレッシュモードへの動作モード切替時においては、前記第２の内部降圧回路の起動タイミングよりも早いタイミングから動作モードの切替えタイミングまでの期間、前記第１の内部電源電圧を前記所定の動作電圧範囲内で一時的に増加させるための手段と、
   前記セルフリフレッシュモードから前記通常動作モードへの動作モード切替時においては、動作モードの切替えタイミングから前記第２の内部降圧回路の停止タイミングよりも遅いタイミングまでの期間、前記第１の内部電源電圧を前記所定の動作電圧範囲内で一時的に増加させるための手段とを含む、半導体集積回路。
2. 前記第１の内部降圧回路は、第１トランジスタおよび第２トランジスタをスイッチング制御することにより、前記外部電源電圧を電圧変換して前記第１の内部電源電圧を生成するＤＣ−ＤＣコンバータであり、
   前記第２の内部降圧回路は、第３のトランジスタのベース電流を制御することにより、前記外部電源電圧を電圧変換して前記第２の内部電源電圧を生成するシリーズレギュレータである、請求項１に記載の半導体集積回路。

Images