Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5242000B2 - 適応復調器 - Google Patents
[go: Go Back, main page]

JP5242000B2 - 適応復調器 - Google Patents

適応復調器 Download PDF

Info

Publication number
JP5242000B2
JP5242000B2 JP2005122185A JP2005122185A JP5242000B2 JP 5242000 B2 JP5242000 B2 JP 5242000B2 JP 2005122185 A JP2005122185 A JP 2005122185A JP 2005122185 A JP2005122185 A JP 2005122185A JP 5242000 B2 JP5242000 B2 JP 5242000B2
Authority
JP
Japan
Prior art keywords
symbol
samples
frequency
sampling
valid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005122185A
Other languages
English (en)
Other versions
JP2005312051A (ja
Inventor
ギユー イブリーヌ
パルマード ロマン
ロマン ファブリス
ヴィダール シルヴィー
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JP2005312051A publication Critical patent/JP2005312051A/ja
Application granted granted Critical
Publication of JP5242000B2 publication Critical patent/JP5242000B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/069DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、復調器の分野に関し、より詳細には、無線周波数信号復調器に関し、その結果がデジタル処理ユニットによって活用される。
本発明の応用例は、トランスポンダが非接触読み書き端末と通信する電磁トランスポンダシステムに関する。
図1は、電磁トランスポンダによる無線周波数信号の受信復調部分をブロック形式で非常に概略的に示している。
アンテナによって受信され、結合器によってセットアップされた後(図示なし)、無線周波数信号RFは、復調されたアナログ信号ASとサンプリングクロックCKとを提供する機能を持つアナログ復調器1(ANALOG DMOD)によって処理される。一般に、サンプリングクロックは送信キャリアから得られる。信号AS及びCKは、マイクロコントローラ3(CPU)及びその他のデジタル回路で活用できる出力信号Oを提供する機能を持つインターフェース回路2(INTERF)に送られる。実際には、信号Oは、CPU3が通信するデータバスに提供される。電磁トランスポンダへの応用において、端末からトランスポンダへの伝送は、符号化された情報を伝送する13.56メガヘルツのキャリアを使用し、一般的には、ゼロでない変調率の振幅変調において、毎秒106キロビットのフローで実行される。トランスポンダ側において、キャリアは、トランスポンダのバッテリがない場合にその回路に遠隔給電するのに使用される。同じ復調原理が端末においても利用される。ただし、一般に端末内にクロック信号が存在し、それがない場合にはクロック信号を受信信号から抽出する必要がある。
図2は、図1に示されているような回路で実行される復調の原理を、タイミング図で示している。
第1のタイミング図は、信号RFによって伝送されて回路2の出力Oで回復されるデータDの例を示している。この例において、状態0のビットの伝送は、ビット時間T内で、後に高レベルが続く低レベルに対応し、一方、状態1の伝送は、反対となる(後に低レベルが続く高レベルに対応する)。これは単なる例にすぎず、異なるタイプの符号化及び伝送が利用され得る。13.56メガヘルツのキャリア周波数を使用する電磁トランスポンダの例において、時間Tは例えば106キロヘルツに対応する。
信号Dの形に大まかに従う信号AS(第2タイミング図)が、アナログ復調器1の出力で得られる。
回復されたクロック信号CK(第3タイミング図)は、キャリア信号、つまり13.56メガヘルツの周波数に対応する。明確にするために、図2のタイミング図、特にタイミング図AS及びCKの時間スケールは一定の比率ではない。
図2の最後のタイミング図は、信号Oを示している。
従来の回路2において、信号ASは、サイクルの中央(時間t1及びt2)で一度だけサンプルされる。実際には、信号ASは、スイッチング閾値THを有して出力Oに提供される状態を条件付けるインバータの入力に送られる。
図1及び図2に示されているような従来の復調システムの第1の欠点は、信号ASが激しく乱れた場合、信号レベルが考慮される時の時刻t1又はt2が、誤った結果を提供してしまうおそれがあることである。
別の欠点は、信号ASの異なる時間の分析を互いに近くにすることができないことであり、これは、最大でもクロックCKの周波数に対応するクロック周波数をCPUが有していて、そのCPUの動作速度と互換性のない速度を導いてしまうからである。従って、フローが制限されてしまう。
13.56メガヘルツの周波数に基づく電磁トランスポンダシステムを例に挙げると、実際には、受信データのソフトウエア分析に必要な時間を考慮するため、毎秒106キロビットがその限界である。
そのようなシステムの伝送速度を増やせることが望ましい。例えば、画像が伝送される応用において(フォトグラフ,バイオメトリック,プリント)、毎秒106キロビットのフローでは、数秒の伝送時間をもたらしてしまい、望ましい分析速度とは互換性がない。
本発明は、RF信号の復調を最適化すること、特に、所与のクロック周波数に対する可能な伝送フローを増加することを目的とする。
本発明はまた、アナログ復調器からの信号に起こり得る乱れの問題を解決する解決策を提供することを目的とする。
本発明はまた、従来の電磁トランスポンダの構造、特に、クロックが無線周波数信号と同時に伝送されるシステムと互換性がある解決策を提供することを目的とする。
これら及びその他の目的を達成するために、本発明は、アナログシンボルによってサポートされるバイナリ状態を決定する回路において、
シンボルの期間より短い周期の周波数に基づくサンプリング信号を使用するアナログ・デジタル変換素子と、
前記周波数におけるシンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択する手段と、
選択されたサンプルに基づいてシンボルの状態を決定する手段とを有する回路を提供する。
本発明の実施形態によると、前記決定手段は、奇数のサンプルを受信し、多数決基準を適用することによってシンボルのバイナリ状態を提供する。
本発明の実施形態によると、有効なサンプルのそれぞれの位置は、トレーニング又は特徴付け段階で決定される。
本発明の実施形態によると、サンプリング信号は、有効なサンプリング用に選択された位置から生じる。
本発明の実施形態によると、サンプリング信号は、前記周波数に対応する。
本発明の実施形態によると、アナログ・デジタル変換素子の出力は、シフトレジスタの入力に送られ、そのレジスタは、前記有効なサンプルを選択するマルチプレクサに提供される並列出力を有する。
本発明の実施形態によると、レジスタは、シンボルにおいて、有効であると考えられるサンプルの少なくとも位置を記憶する。
本発明の実施形態によると、電磁トランスポンダと読み/書き端末との伝送システムに適応する。
本発明はまた、アナログシンボルによってサポートされるバイナリ状態を決定する方法において、
シンボルの期間より短い周期の周波数に基づくサンプリング信号でシンボルをサンプリングし、
前記周波数におけるシンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択し、
選択されたサンプルに基づいてシンボルの状態を決定する方法を提供する。
本発明の実施形態によると、奇数のサンプルが選択され、異なるサンプルのそれぞれの状態に基づいて、シンボルの状態が多数決によって決定される。
本発明の実施形態によると、有効なサンプルのそれぞれの位置は、トレーニング段階によって決定される。
本発明の実施形態によると、サンプル信号は、有効なサンプリング用に選択された位置から生じる。
本発明の実施形態によると、サンプリング信号は、前記周波数に対応する。
本発明の前述の目的、特徴及び利点及びその他のものは、添付の図面に関連して以下の何ら限定されることのない詳細な実施形態の説明で詳しく述べられる。
異なる図において、同一の素子は、同一参照番号で示されている。明確にするために、本発明の理解に必要な素子のみが図に示され、以下で説明される。特に、復調器の下流にある回路は、詳細には述べられておらず、本発明は、従来における信号のどんなソフトウエア利用とも互換性がある。同様に、本発明に使用されるアナログ復調器の内部構造は、従来の構造に対応するものであり、詳細には述べられていない。
本発明の特徴は、シンボルの中でいくつかのサンプルを選択し、CPUを使用しないで、これらサンプルからシンボルの状態0又は1を推測することである。本発明によると、考慮されるサンプル数は、サンプリング信号が基づいている周波数でのサンプリングで得られるサンプル数より少ない。
本発明の別の特徴は、トレーニング又は特徴付け段階で決定された位置(時間)での信頼性のあるサンプルに対応して、シンボルごとに減少した数のサンプルを選択し、これら選択されたサンプルからシンボルの状態を推測することにある。
示されていない第1の実施形態によると、アナログ復調器からのアナログ信号は、選択されたサンプルを提供する時間に対応する時間に、シンボルの中で直接サンプルされる。これが、シンボルの期間より小さい周期の周波数に基づいてその周波数のエッジ数より少ないエッジ数のサンプリング信号を生成することとなる。
第2の実施形態によると、直接サンプリング周波数に基づいているサンプリング信号は、この周波数である。アナログ復調器からのアナログ信号は、好ましくは利用可能な最大周波数に対応する周波数でサンプルされる。そして、シンボルの状態0又は1が、いくつかの選択されたサンプルから推測される。
図3は、本発明に従う復調器のこの第2の実施形態をブロック形式で非常に概略的に示している。
先に述べたとおり、無線周波数信号RFは、アナログ復調器1(ANALOG DEMOD)によって受信され、そのアナログ復調器は、アナログ信号ASとここではサンプリング信号を形成するキャリアの周波数のクロック信号CKとを引き出す。信号CKは、インターフェース回路2に伝送され、その回路2が、図1の従来の回路のようにデジタル信号OをCPU3に提供する。
本発明のこの実施形態によると、復調最適化回路4(DEMOPT)が、信号ASを提供するアナログ復調器1の出力と、対応するインターフェース回路2の入力との間に配置される。回路4は更に、クロック信号CKと、CPU3からの制御信号CTとを受信する。
回路4は、受信されたシンボルの状態0又は1に対応する信号DSを提供する機能を有している。従って、インターフェース回路2は、CPU3で利用できる状態を直接受信する。別の実施形態によると、信号OがCPU3との接続バスと電気的に互換性があれば、回路2は省略することができる。
図4は、本発明に従う回路4の実施形態を示している。
信号ASは、クロック信号CKの周波数に対応するサンプリング周波数を持つアナログ・デジタル変換器10(A/D)を通る。変換器10の出力は、ワード長が伝送されたデータシンボルに含まれるサンプル数に対応するシフトレジスタ11(SREG)の直列入力に送られる。
レジスタ11の全てのビットは並列に読み出され、有効なシンボルの状態となるいくつかのサンプルを選択する機能を持つマルチプレクサ12の入力に送られる。
好ましくは、図4に図示されているように、マルチプレクサ12は、奇数のサンプル(例えば3)を選択し、多数決方式を適用することによってシンボルの状態を決定する機能を持つ決定回路13(DECID)に提供する。回路13の出力は、ビットDSを提供する。
好ましい実施形態によると、マルチプレクサ12によって実行される選択は、パラメータ化できる。例えば、2つのレジスタ14(NREG)及び15(dREG)は、信頼できると考えられるサンプル範囲の中心サンプル位置Nと、有効範囲の2つのサンプル間の距離dとを示すワードをそれぞれ含んでいる。レジスタ14及び15のそれぞれの値は、演算回路16によって活用され、回路は、その範囲における中心サンプルのそれぞれの位置Nと、エンドサンプルのそれぞれの位置N+d及びN−dとをマルチプレクサ12に提供する。これが、選択信号SELの生成例であるが、その他の手段が利用されてもよい。例えば、対称的な距離dは、サンプル位置間の互いに異なる間隔に置き換えられてもよい。
レジスタ14及び15のそれぞれの内容は、所定のパラメータ化データに従って、CPU3によって回路4へロードされる。レジスタ11の大きさが16ビットである特定の例では、レジスタ14及び15は、有効なサンプルの位置を示すクオーテット(quartets)をそれぞれ含んでいる。
図5は、本発明に従う最適化回路の動作をタイミング図形式で図示している。これらのタイミング図は、伝送された状態1及び0に対して、それぞれクロック信号CK,信号AS,マルチプレクサ12の選択信号SEL及び回路13の出力DSを示している。
信号ASが従来の乱れた形であると仮定する。この信号は、クロックCKの周波数でサンプルされ、マルチプレクサは、それぞれの位置N−d及びN+dによって表される3つのサンプルを選択する。図5の例において、その左側部分では、サンプリングは状態1を信号DSに提供し、一方、右側部分(第2シンボル)は、状態0を提供する。
本発明の利点は、復調された信号の過渡的な乱れによって起こり得る検出エラーを防ぐことである。図5の右側部分に、そのような乱れがピークpの形で示されている。この場合、サンプルNは高状態と考えられるにもかかわらず、回路13によって実行される多数決により、伝送されたビットの状態が0であることを確認することができる。
本発明の第1の実施形態によると、最も有効なサンプルは、特徴付けの段階、つまり製品のテストより詳細にはプロダクトバッチのテストにより決定される。本発明は、信号ASの一般的な形が、同一集積回路チップバッチに対してほとんどの場合反復的であるということを利用している。
第2の実施形態によると、起こり得るドリフトに復調器を適合させるために、製品のライフタイム中に、トレーニング段階が周期的に実行される。これら2つの実施形態は、組み合わされてもよい。
トレーニング又は特徴付け段階の実施は、特定の困難を伴わない。伝送されたメッセージの性質を知り、レジスタ14及び15のいくつかの異なるパラメータ化を実行し、(有効であると考えられる)多数のシンボルに渡って正しい結果を提供する第1のパラメータ化を選択すればよい。
本発明の利点は、所与のクロック周波数に対する伝送レートを速めることができ、一方、伝送されたデータのソフトウエア解釈と互換性を維持することができることである。実際、CPUは、実際のサンプルの選択には干渉しない(レジスタ14及び15の制御段階を除く)。従って、伝送されるビットの数を増やすことができ、一方、CPUによる解釈の可能性を考慮することができる。
従って、電磁トランスポンダの例を挙げると、13.56メガヘルツのキャリアにおいて、本発明に従うシンボルの期間T´は、毎秒847.5キロビットのフローに対応する。そのような因数8(従来の毎秒106キロビットのフローに対する)は、小さいように思われるが実際にはとても有利なものである。例えば、従来では伝送されるのに4秒かかる画像が、本発明により1/2秒しかかからない。この速度は、特に、認証又はアクセス制御の応用における速い分析ニーズと互換性がある。
本発明の別の利点は、このように形成された復調器がパラメータ化できるということである。従って同じハードウエア回路が、異なる集積回路に適合するようにカスタマイズされてもよい。
勿論、本発明は、当業者に容易に起こる種々の変形、修正及び改良を有する。特に、上記以外の周波数及びフローが活用されてもよい。
更に、本発明は、特にフローの加速に関して述べられてきたが、一定のフローでもアナログ復調器の信頼性を改善することはできる。
更に、上記の所与の機能的記述に基づく、ハードウエア及び/又はソフトウエア手段によってなされる本発明の実践的な実施形態は、当業者の能力の範囲内である。
最後に、選択が実際のサンプルよりむしろサンプリング時間で直接実行される第1実施形態に示された適合例は、既知のコンポーネントを利用することにより、当業者の能力の範囲内である。
そのような変形、修正及び改良は、この開示の一部であり、本発明の精神及び範囲内である。従って、前述の説明は、単なる例であり、限定しようとするものではない。本発明は、請求項及びその均等物においてのみ限定される。
従来の復調構造を示している。 図1の復調器の動作を図示している。 本発明に従う復調器の構造例をブロック形式で概略的に示している。 本発明に従う復調オプティマイザの実施形態を示している。 本発明に従う復調オプティマイザの動作をタイミング図形式で示している。
符号の説明
1 アナログ復調器
2 インターフェース回路
3 CPU
4 復調最適化回路
11、14、15 レジスタ
12 マルチプレクサ
13 決定回路
16 演算回路

Claims (11)

  1. アナログシンボル(AS)によってサポートされるバイナリ状態を決定する回路(4)において、
    シンボルの期間より短い周期の周波数(CK)に基づくサンプリング信号を使用するアナログ・デジタル変換素子(10)と、
    前記周波数における前記シンボルのサンプリングで得られるサンプル数より少ない複数の有効なサンプルを選択する手段(11,12,14,15,16)と、
    前記選択されたサンプルに基づいてシンボルの状態を決定する決定手段(13)と、
    を有し、
    前記決定手段(13)は、奇数のサンプルを受信し、多数決基準を適用することによって前記シンボルの前記バイナリ状態を提供し、
    前記回路(4)は前記有効なサンプルの位置及び範囲を示すクォーテットを含むレジスタ(14,15)を有することを特徴とする回路。
  2. 前記有効なサンプルのそれぞれの位置(N,N−d,N+d)は、トレーニング又は特徴付け段階で決定されることを特徴とする請求項1に記載の回路。
  3. 前記サンプリング信号は、前記有効なサンプリング用に選択された前記位置から生じることを特徴とする請求項2に記載の回路。
  4. 前記サンプリング信号は、前記周波数に対応することを特徴とする請求項1に記載の回路。
  5. 前記アナログ・デジタル変換素子(10)の出力は、シフトレジスタ(11)の入力に送られ、該レジスタは、前記有効なサンプルを選択するマルチプレクサ(12)に提供される並列出力を有することを特徴とする請求項4に記載の回路。
  6. レジスタ(14,15)が、シンボルにおいて、有効であると考えられるサンプルの少なくとも前記位置(N)を記憶することを特徴とする請求項1に記載の回路。
  7. 電磁トランスポンダと読み/書き端末との伝送システムに適応することを特徴とする請求項1に記載の回路。
  8. アナログシンボル(AS)によってサポートされるバイナリ状態を決定する方法において、
    シンボルの期間より短い周期の周波数(CK)に基づくサンプリング信号で前記シンボルをサンプリングし(10)、
    前記周波数における前記シンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択し(11,12,14,15,16)、
    前記選択されたサンプルに基づいて前記シンボルの状態を決定(13)し、
    奇数のサンプルが選択され、前記異なるサンプルの前記それぞれの状態に基づいて、前記シンボルの状態が多数決によって決定され
    前記選択が前記有効なサンプルの位置及び範囲を示すクォーテットを含むレジスタ(14,15)により行われることを特徴とする方法。
  9. 前記有効なサンプルの前記それぞれの位置は、トレーニング段階に決定されることを特徴とする請求項8に記載の方法。
  10. 前記サンプリング信号は、前記有効なサンプリング用に選択された前記位置から生じることを特徴とする請求項9に記載の方法。
  11. 前記サンプリング信号(CK)は、前記周波数に対応することを特徴とする請求項8に記載の方法。
JP2005122185A 2004-04-21 2005-04-20 適応復調器 Expired - Lifetime JP5242000B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0450746 2004-04-21
FR0450746 2004-04-21

Publications (2)

Publication Number Publication Date
JP2005312051A JP2005312051A (ja) 2005-11-04
JP5242000B2 true JP5242000B2 (ja) 2013-07-17

Family

ID=34939390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005122185A Expired - Lifetime JP5242000B2 (ja) 2004-04-21 2005-04-20 適応復調器

Country Status (3)

Country Link
US (1) US8243856B2 (ja)
EP (1) EP1592136B1 (ja)
JP (1) JP5242000B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497988B2 (ja) * 2015-03-12 2019-04-10 東京瓦斯株式会社 携帯端末装置、携帯端末装置を用いたガスメータの出力解析システム、及びガスメータの出力解析方法
CN114745021B (zh) * 2022-02-18 2024-01-23 中国人民解放军陆军工程大学 一种深空应答机的非同源码率的跟踪方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1068822A (en) * 1974-06-24 1979-12-25 Ching-Long Song Digital to analog converter for a communication system
DE3009785A1 (de) * 1980-03-14 1981-10-01 Deutsche Itt Industries Gmbh, 7800 Freiburg Spektralanalysator
US4745625A (en) * 1986-03-12 1988-05-17 Codex Corporation Transition detector
US5052000A (en) * 1989-06-09 1991-09-24 At&T Bell Laboratories Technique for improving the operation of decision feedback equalizers in communications systems utilizing error correction
US5751884A (en) * 1989-12-30 1998-05-12 Samsung Electronics Co., Ltd. High-resolution video tape recorder systems and methods for recording and recovering video compatibly with the normal-VHS format system
US6229856B1 (en) * 1997-04-14 2001-05-08 Masimo Corporation Method and apparatus for demodulating signals in a pulse oximetry system
US6850563B1 (en) * 1998-06-19 2005-02-01 Netwave Communications Data slicer for combined trellis decoding and equalization
JP2000031951A (ja) 1998-07-15 2000-01-28 Fujitsu Ltd バースト同期回路
US6100835A (en) * 1998-09-10 2000-08-08 Spacecode Llc Multi-symbol analysis for digital symbol determination
JP2001053734A (ja) * 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd バースト光信号用の光受信回路
EP1117219B1 (en) * 2000-01-11 2005-09-07 Lucent Technologies Inc. Frequency offset correction in the presence of intersymbol interference
US7359458B2 (en) * 2003-07-31 2008-04-15 Analog Devices, Inc. Structures and methods for capturing data from data bit streams

Also Published As

Publication number Publication date
EP1592136A1 (fr) 2005-11-02
US20050238120A1 (en) 2005-10-27
EP1592136B1 (fr) 2012-07-11
US8243856B2 (en) 2012-08-14
JP2005312051A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US8325786B2 (en) Semiconductor device and communication device
JP5767462B2 (ja) 近距離通信のための受信装置による通信モード検出方法
US10313068B1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
US9490028B2 (en) Low-power pulse width encoding scheme and counter-less shift register that may be employed therewith
CN101706866A (zh) 射频识别询问器装置的无线电通信方法
JP3565966B2 (ja) 通信装置
US6886752B2 (en) Portable electronic apparatus, IC card and reader/writer
JP5242000B2 (ja) 適応復調器
CN115642988B (zh) 一种最佳采样信号识别方法、装置、电子设备及存储介质
US7903004B2 (en) Decoding apparatus and method
US9571141B2 (en) Wireless communication device and method of operating the same
JP2008193576A (ja) 無線タグリーダ
KR102068954B1 (ko) Ask 복조기 및 상기 복조기를 포함하는 통신 장치
JP4352326B2 (ja) 受信装置及び半導体集積回路
CN117319161A (zh) Chirp信号的解调方法、装置、计算机设备和存储介质
CN113438052B (zh) 信号解码方法、装置、电子设备以及存储介质
KR100940830B1 (ko) 데이터수신장치와 이의 수신방법
US6088410A (en) False-synchronization detection device for bit-synchronous circuit of . .pi/4-shift DQPSK demodulator
JP4634896B2 (ja) 受信装置及び受信信号のデータ復調方法
US7974169B1 (en) Wobble channel clocking
US20240179036A1 (en) Decoding systems and methods for mitigating distortions in digital signals
JP2008289197A (ja) 無線タグ読取り装置
JP2009135582A (ja) 無線通信装置
CN121356951A (zh) 用于nfc信号的解调方法及解调装置、可读存储介质
CN104751088A (zh) 帧头检测装置和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120227

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5242000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term