JP5249379B2

JP5249379B2 - Multi-value bidirectional switching means

Info

Publication number: JP5249379B2
Application number: JP2011073750A
Authority: JP
Inventors: 利康鈴木
Original assignee: Individual
Current assignee: Individual
Priority date: 2011-03-29
Filing date: 2011-03-29
Publication date: 2013-07-31
Anticipated expiration: 2025-03-08
Also published as: JP2011172254A

Description

本発明は、そのオフ駆動時に双方向にオフとなる多値用双方向性スイッチング手段に関する。The present invention relates to a multi-value bidirectional switching means that is turned off in both directions when the drive is turned off.

『その双方向性スイッチ部がＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチである』ことが望まれていた。It has been desired that the bidirectional switch section is a complementary switch such as a C / MOS / FET or PNP / NPN complementary type.
なぜなら、そのオン・オフ駆動部に「Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段」を使用できた時に、全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる、からである。Because when the “on / off drive means using complementary three-terminal switching means such as C • MOS • FET and PNP / NPN” can be used for the on / off drive section, the entire C • MOS • FET and This is because a complementary switching circuit such as a PNP / NPN complementary type can be configured.
特に、多値または多進法論理回路などではＣ・ＭＯＳ・ＦＥＴ回路構成の実現は省電力の面などから重要である。In particular, in a multi-valued or multi-ary logic circuit, it is important to realize a C / MOS / FET circuit configuration from the viewpoint of power saving.

特開昭５５−１３３１３２号のＦｉｇ．１とＦｉｇ．２（双方向性スイッチ）Fig. 1 of JP-A-55-133132. 1 and FIG. 2 (bidirectional switch) 特開昭５５−１３６７２０号（双方向性スイッチ）JP-A-55-136720 (bidirectional switch) 特開昭６０−１７０３２２号のＦｉｇ．１とＦｉｇ．２（双方向性スイッチ）Fig. 1 of JP-A-60-170322. 1 and FIG. 2 (bidirectional switch) 特開平３−０５６０７３号の図３２中のトランジスタ１３０、１３１（双方向性スイッチ）Transistors 130 and 131 (bidirectional switches) in FIG. 32 of JP-A-3-056073 特開平５−０８３１３３号（トランスファー・ゲートを備える抵抗分圧回路）Japanese Patent Laid-Open No. 5-083133 (resistive voltage dividing circuit having a transfer gate) 特開平６−２５２７２８号（アナログ・スイッチ回路）JP-A-6-252728 (analog switch circuit) 特開平５−２７６００１号（アナログ・スイッチ回路）Japanese Patent Laid-Open No. 5-276001 (analog switch circuit) 特開平５−１８３４１１号（アナログ・スイッチ回路）JP-A-5-183411 (analog switch circuit) 特許第３４２３７８０号（本発明者の双方向性絶縁型スイッチ）Patent No. 3423780 (inventor's bidirectional insulated switch) 特開２０００−３５３９４４（双方向性スイッチ等）JP 2000-353944 (bidirectional switch, etc.) 特開２００４−３２７０２（上記・双方向性絶縁型スイッチを用いた本発明者の多値論理回路）JP-A-2004-32702 (the above-mentioned inventor's multi-value logic circuit using a bidirectional insulation type switch)

『実務書シリーズ８アナログ・スイッチの使い方』、著者：鈴木茂昭、ＣＱ出版（株）が昭和５５年５月５日に初版発行。 →→ ｐ．４８の『図２−２７Ｃ−ＭＯＳアナログ・スイッチ』。 →→ ｐ．８９〜ｐ．９１の『Ｃ−ＭＯＳ型アナログ・スイッチ』の「●Ｃ−ＭＯＳスイッチの概要」。"Practical book series 8 How to use analog switches", author: Shigeaki Suzuki, CQ Publishing Co., Ltd. first published on May 5, 1980. →→ p. 48 “Figure 2-27 C-MOS analog switch”. →→ p. 89-p. “Overview of C-MOS switch” in 91 “C-MOS type analog switch”. 『ＯＨＭ大学講座ディジタル回路』、著者：川又晃（あきら）、（株）オーム社が昭和６３年９月２５日に第１版第１刷発行。 →→ ｐ．６８〜ｐ．６９の『〔２〕アナログゲート回路』。"OHM University Course Digital Circuit" Authors: Akira Kawamata and Ohm Co., Ltd. issued the first edition and first print on September 25, 1988. →→ p. 68-p. 69 “[2] Analog gate circuit”. 『実践入門シリーズＣＭＯＳ回路の使い方（１）』、著者：鈴木八十二（やそじ）、（株）工業調査会が１９９７年１０月１５日に初版第３刷発行。 →→ ｐ．９２〜ｐ．９３の『４．３伝送ゲートとクロックドＣＭＯＳインバータ』中の『４．３．１伝送ゲート』。"Introductory Series: How to Use CMOS Circuits (1)", Author: Yasoji Suzuki, Industrial Research Co., Ltd. published the first third edition on October 15, 1997. →→ p. 92-p. “4.3.1 Transmission gate” in 93 “4.3 Transmission gate and clocked CMOS inverter”. 『電気学会電気専門用語集Ｎｏ．９半導体電力変換装置』、著者：電気学会の電気用語標準特別委員会・静止電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が昭和６１年１２月１０日に初版第１刷発行。“Electrical Society of Electrical Technical Term G 9 Semiconductor Power Converter ”, author: Many members of the Electrotechnical Society's Electrical Terminology Standards Special Committee / Static Power Converter Terminology Subcommittee, Editor: The Institute of Electrical Engineers of Japan, Corona Co., Ltd. First edition first edition issued on March 10th. 『半導体電力変換回路』、著者：電気学会の半導体電力変換方式調査専門委員会のメンバー多数、編者：（社）電気学会、（株）オーム社が１９８７年３月３１日に初版発行。“Semiconductor power conversion circuit”, author: Many members of the IEEJ Technical Committee on Semiconductor Power Conversion Method, Editor: The Institute of Electrical Engineers of Japan, Ohm Co., Ltd., first published on March 31, 1987. 『ＯＨＭ１１月別冊最新パワーデバイス活用読本』、監修：正田英介・天野比佐雄、著者：正田英介・天野比佐雄・一条正美・小林慎一・岩本英雄・龍田正隆・大橋弘通・岡土千尋・刈谷忠昭・末岡徹郎・鈴木俊昭・村岡公祐、（株）オーム社が１９８７年（昭和６２年）１１月３０日に初版発行。"OHM November separate volume latest power device utilization reader", supervision: Eisuke Masada, Hisao Amano, author: Eisuke Masada, Hisao Amano, Masami Ichijo, Shinichi Kobayashi, Hideo Iwamoto, Masataka Tatsuta, Hirotsugu Ohashi, Chihiro Okado, Tadaaki Kariya・ Tetsuro Sueoka, Toshiaki Suzuki, Kosuke Muraoka, and Ohm Co., Ltd. first published on November 30, 1987. 『電気学会電気専門用語集Ｎｏ．９パワーエレクトロニクス』、著者：電気学会の電気用語標準特別委員会・半導体電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が２０００年２月２８日に改正版第１刷発行。“Electrical Society of Electrical Technical Terminology No. 9 Power Electronics ”, author: Many members of both the Electric Terminology Standards Special Committee / Semiconductor Power Converter Terminology Subcommittee of the Institute of Electrical Engineers, Editor: The Institute of Electrical Engineers, Corona Corp. February 28, 2000 Issued the first revised edition. 『多値情報処理―ポストバイナリエレクトロニクス―』、著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。 →→ ｐ．１５５〜ｐ．１６１の『６．１．４４値ＮＭＯＳ画像処理プロセッサのハードウェア』。"Multi-valued information processing-post-binary electronics", authors: Tatsuo Higuchi, Michitaka Kameyama, Shokodo in June 1989. →→ p. 155-p. 161, “6.1.4 Hardware of a four-value NMOS image processor”.

そういう訳で、『その双方向性スイッチ部がＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型回路である、新しい多値用双方向性スイッチング手段』が望まれていた。
（課題）
なぜなら、そのオン・オフ駆動部に「Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段」を使用できた時に、全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる、からである。
特に、多値または多進法論理回路などではＣ・ＭＯＳ・ＦＥＴ回路構成の実現は省電力の面などから重要である。
そこで、本発明は『その様な新しい多値用双方向性スイッチング手段』を提供することを目的としている。（本発明の目的）

For this reason, “ a new multi-value bidirectional switching means whose bidirectional switch section is a complementary circuit such as a C / MOS / FET or PNP / NPN complementary type ” has been desired.
( Task )
This is because when “ on / off drive means using complementary three-terminal switching means such as C • MOS • FET or PNP / NPN ” can be used for the on / off drive section , the entire C • MOS • FET or This is because a complementary switching circuit such as a PNP / NPN complementary type can be configured.
In particular, in a multi-valued or multi-ary logic circuit, it is important to realize a C / MOS / FET circuit configuration from the viewpoint of power saving.
Therefore, an object of the present invention is to provide “ such a new multi-value bidirectional switching means”. (Object of the present invention)

すなわち、本発明は、
「どちらもその第１『主端子または主電極』と第２『主端子または主電極』の役割がその両『主端子または主電極』間の印加電圧方向によって互いに入れ換わることができ、しかも、互いに相補関係に有る２つのオン・オフ制御スイッチング手段」が有って、
その両オン・オフ制御スイッチング手段のうち、一方の第２「主端子または主電極」と他方の第１「主端子または主電極」を接続し、
一方の「第１『主端子または主電極』・『制御端子または制御電極』間」に一方のオン・オフ駆動手段を設け、
一方の第１「主端子または主電極」・他方の「制御端子または制御電極」間に他方のオン・オフ駆動手段を設け、
その２つのオン・オフ駆動手段を使ってその両オン・オフ制御スイッチング手段を同時にオン駆動したり、同時にオフ駆動したりし、
その両オン・オフ制御スイッチング手段の直列回路を双方向性スイッチとして使用する多値用双方向性スイッチング手段である。

That is, the present invention is,
“Both the roles of the first“ main terminal or main electrode ”and the second“ main terminal or main electrode ”can be interchanged depending on the applied voltage direction between the two“ main terminals or main electrodes ”, There are two on / off control switching means that are complementary to each other,
Of the both on / off control switching means, one second “main terminal or main electrode” and the other first “main terminal or main electrode” are connected,
One on / off drive means is provided between the “first“ main terminal or main electrode ”and“ control terminal or control electrode ”,
The other on / off driving means is provided between the first "main terminal or main electrode" and the other "control terminal or control electrode",
Using these two on / off drive means, both on / off control switching means can be simultaneously turned on or off at the same time,
The multi-value bidirectional switching means uses a series circuit of both on / off control switching means as a bidirectional switch .

『電気学会電気専門用語集Ｎｏ．９半導体電力変換装置』、著者：電気学会の電気用語標準特別委員会・静止電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が昭和６１年１２月１０日に初版第１刷発行。 →→ ｐ．１４〜ｐ．１５の『３．０２（半導体）バルブ』。 →→ ｐ．１８〜ｐ．１９の『３．１９主端子（バルブデバイスの）』及び『３．２０制御端子（バルブデバイスの）』。“Electrical Society of Electrical Technical Terminology No. 9 Semiconductor Power Converter ”, author: Many members of the Electrotechnical Society's Electrical Terminology Standards Special Committee / Static Power Converter Terminology Subcommittee, Editor: The Institute of Electrical Engineers of Japan, Corona Co., Ltd. First edition first edition issued on March 10th. →→ p. 14-p. 15 “3.02 (semiconductor) valve”. →→ p. 18-p. 19 “3.19 Main terminal (for valve device)” and “3.20 Control terminal (for valve device)”. 『半導体電力変換回路』、著者：電気学会の半導体電力変換方式調査専門委員会のメンバー多数、編者：（社）電気学会、（株）オーム社が１９８７年３月３１日に初版発行。 →→ ｐ．７最終行からの『……半導体バルブあるいは半導体スイッチと呼ばれてきた。』という記載。 →→ ｐ．２０「下から１３〜１２行目」に『電界効果トランジスタは、ドレイン・ソース両電極間の電流通路（チャネル）の電気伝導特性が、ゲート電極の及ぼす電界効果によって制御されるトランジスタで、……。』という記載。“Semiconductor power conversion circuit”, author: Many members of the IEEJ Technical Committee on Semiconductor Power Conversion Method, Editor: The Institute of Electrical Engineers of Japan, Ohm Co., Ltd., first published on March 31, 1987. →→ p. 7 “From the last line, it has been called a semiconductor valve or a semiconductor switch. The description. →→ p. 20 “13th to 12th rows from the bottom” “A field effect transistor is a transistor in which the electrical conduction characteristics of the current path (channel) between the drain and source electrodes are controlled by the field effect exerted by the gate electrode. . The description. 『ＯＨＭ１１月別冊最新パワーデバイス活用読本』、監修：正田英介・天野比佐雄、著者：正田英介・天野比佐雄・一条正美・小林慎一・岩本英雄・龍田正隆・大橋弘通・岡土千尋・刈谷忠昭・末岡徹郎・鈴木俊昭・村岡公祐、（株）オーム社が１９８７年（昭和６２年）１１月３０日に初版発行。 →→ 『第１章パワーデバイスを使うには』の「自己消弧素子の使い方」中のｐ．１２左段の２行目から『しかしながら、電圧駆動形の素子でも制御電極と主電極との間に静電容量が存在して、……。』という記載。"OHM November separate volume latest power device utilization reader", supervision: Eisuke Masada, Hisao Amano, author: Eisuke Masada, Hisao Amano, Masami Ichijo, Shinichi Kobayashi, Hideo Iwamoto, Masataka Tatsuta, Hirotsugu Ohashi, Chihiro Okado, Tadaaki Kariya・ Tetsuro Sueoka, Toshiaki Suzuki, Kosuke Muraoka, and Ohm Co., Ltd. first published on November 30, 1987. →→ p. In “How to use a self-extinguishing element” in “Chapter 1 Using Power Devices”. 12 From the second line on the left, “However, even in a voltage-driven element, there is a capacitance between the control electrode and the main electrode. The description. 『電気学会電気専門用語集Ｎｏ．９パワーエレクトロニクス』、著者：電気学会の電気用語標準特別委員会・半導体電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が２０００年２月２８日に改正版第１刷発行。 →→ ｐ．２４〜ｐ．２５の『３．０５オンオフ制御［バルブ］デバイス』。“Electrical Society of Electrical Technical Terminology No. 9 Power Electronics ”, author: Many members of both the Electric Terminology Standards Special Committee / Semiconductor Power Converter Terminology Subcommittee of the Institute of Electrical Engineers, Editor: The Institute of Electrical Engineers, Corona Corp. February 28, 2000 Issued the first revised edition. →→ p. 24-p. 25 “3.05 On-off control [valve] device”.

つまり、両方の『スイッチングを制御できるスイッチ方向』を互いに正反対にして両方を直列接続し、他方のオン・オフ駆動を一方を介して行うことにより一方の第１「主端子または主電極」の所に両方のオン・オフ駆動手段を設けた。
なお、その各オン・オフ制御スイッチング手段には「双方向にオン・オフ制御可能な双方向性スイッチ（例：４端子のＭＯＳ・ＦＥＴ。）」と「１方向だけオン・オフ制御可能な逆導通型の双方向性スイッチ（例：内蔵ダイオードを持つＭＯＳ・ＦＥＴ。）」が有るが、当然の事ながら、前者の双方向性スイッチの場合、その「スイッチングを制御できるスイッチ方向」はその双方向のどちら方向でも良い。
『電気学会電気専門用語集Ｎｏ．９半導体電力変換装置』、著者：電気学会の電気用語標準特別委員会・静止電力変換装置用語小委員会の両メンバー多数、編者：（社）電気学会、（株）コロナ社が昭和６１年１２月１０日に初版第１刷発行。 →→ ｐ．１４〜ｐ．１５の『３．０２（半導体）バルブ』中の備考。 That is, by connecting both in series with their “switching directions that can control switching” being opposite to each other and performing the other on / off drive through one, the location of one first “main terminal or main electrode ” Both on / off driving means were provided.
Each of the on / off control switching means includes a “bidirectional switch capable of bi-directional on / off control (eg, 4-terminal MOS FET)” and “reverse control capable of on / off control in only one direction”. There is a conductive bidirectional switch (eg, MOS FET with a built-in diode) ", but of course, in the former bidirectional switch, the" switch direction that can control switching "is both Either direction can be used.
“Electrical Society of Electrical Technical Terminology No. 9 Semiconductor Power Converter ”, author: Many members of the Electrotechnical Society's Electrical Terminology Standards Special Committee / Static Power Converter Terminology Subcommittee, Editor: The Institute of Electrical Engineers of Japan, Corona Co., Ltd. First edition first edition issued on March 10th. →→ p. 14-p. Remarks in 15 “3.02 (Semiconductor) Valve”.

このことによって、その双方向性スイッチ部がオン駆動されたとき、その両オン・オフ制御スイッチング手段のうち、一方は一方のオン・オフ駆動手段によって直接オン駆動されてオンとなる為、一方のオンによって他方と他方のオン・オフ駆動手段は直接接続されるので、他方も他方のオン・オフ駆動手段によって直接オン駆動される様になってオンとなる。このため、その両オン・オフ制御スイッチング手段の直列回路である双方向性スイッチもオンとなる。As a result, when the bidirectional switch section is turned on, one of the on / off control switching means is directly turned on by one of the on / off drive means and turned on. Since the other and the other on / off driving means are directly connected by turning on, the other is also turned on by being directly driven on by the other on / off driving means. For this reason, the bidirectional switch which is the series circuit of the both on / off control switching means is also turned on.
反対に、その双方向性スイッチ部がオフ駆動されたとき、一方は一方のオン・オフ駆動手段によって直接オフ駆動されてオフとなる為、一方のオフにより他方のオン・オフ駆動手段は他方を「直接」オフ駆動することはできない。しかし、他方がもし仮に僅（わず）か少しでも導通しようとすると、その漏洩電流が一方に電圧降下を生ずるが、その電圧降下は他方にとってオフ駆動電圧になるので、結局、他方はオフ駆動されてオフになる。On the other hand, when the bidirectional switch is driven off, one of the on / off driving means is directly turned off by the on / off driving means so that the other on / off driving means turns off the other. It is not possible to drive “directly” off. However, if the other tries to conduct a little or little, the leakage current causes a voltage drop on one side, but the voltage drop becomes an off drive voltage for the other, so the other is off drive after all. Being turned off.
しかも、「一方がオフ制御できるスイッチング方向」と「他方がオフ制御できるスイッチング方向」が互いに正反対になる様に両方が直列接続されているので、その双方向性スイッチ部は双方向にオフを維持することができる。In addition, since both are connected in series so that the “switching direction in which one can be turned off” and the “switching direction in which the other can be turned off” are opposite to each other, the bidirectional switch unit is kept off in both directions. can do.
その結果、本発明の多値用双方向性スイッチング手段は多値用の双方向性スイッチング手段として機能することができる。As a result, the multi-value bidirectional switching means of the present invention can function as a multi-value bidirectional switching means.

また、本発明の多値用双方向性スイッチング手段の双方向性スイッチ部は「互いに相補関係に有る様な２つのオン・オフ制御スイッチング手段」の直列回路で構成されている為、その各オン・オフ駆動手段に「Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段」を使用できた時に、全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる。Further, since the bidirectional switch part of the multi-value bidirectional switching means of the present invention is composed of a series circuit of “two on / off control switching means that are complementary to each other”,・ When "on / off drive means using complementary three-terminal switching means such as C / MOS / FET or PNP / NPN" can be used as the off drive means, C / MOS / FET or PNP / NPN complementary as a whole A complementary switching circuit such as a mold can be formed.

■■ 本発明が請求項２記載の多値用双方向性スイッチング手段に対応する場合 ■■■■ The present invention corresponds to the multi-value bidirectional switching means according to claim 2 ■■
どちらのオン・オフ制御スイッチング手段も「その両『主端子または主電極』がソース『端子または電極』とドレイン『端子または電極』で、その『制御端子または制御電極』がゲート『端子または電極』である絶縁ゲート型ＦＥＴ」であり、Both on / off control switching means "both" main terminal or main electrode "is the source" terminal or electrode "and drain" terminal or electrode ", the" control terminal or control electrode "is the gate" terminal or electrode " Is an insulated gate FET "
どちらの絶縁ゲート型ＦＥＴも「そのバックゲートとその第１『主端子または主電極』が接続された３端子」又は「そのバックゲート・ソース間もそのバックゲート・ドレイン間も導通しない様にそのバックゲート電位が保たれた４端子」である。Both insulated gate type FETs have “the three terminals to which the back gate and the first“ main terminal or main electrode ”are connected” or “the back gate and the source so that the back gate and the drain do not conduct. 4 terminals with the back gate potential maintained.
もちろん、そのドレインとソースの役割はそのドレイン・ソース間の印加電圧方向によって互いに入れ換わることができる。Of course, the roles of the drain and source can be interchanged depending on the direction of the applied voltage between the drain and source.

■■ 本発明が請求項３記載の多値用双方向性スイッチング手段に対応する場合 ■■■■ When the present invention corresponds to the multi-value bidirectional switching means according to claim 3 ■■
どちらのオン・オフ制御スイッチング手段も「その両『主端子または主電極』がエミッタ『端子または電極』とコレクタ『端子または電極』で、その『制御端子または制御電極』がベース『端子または電極』であるバイポーラ型トランジスタ」である。Both on / off control switching means “both“ main terminal or main electrode ”are emitter“ terminal or electrode ”and collector“ terminal or electrode ”, and“ control terminal or control electrode ”is base“ terminal or electrode ” Is a bipolar transistor.
もちろん、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間の印加電圧方向によって互いに入れ換わることができる。Of course, the roles of the collector and emitter can be interchanged depending on the applied voltage direction between the collector and emitter.
なお、トランジスタのベース端子の端子は、実際には端子として存在せず、単なる導線や電極などである場合が多く、ベース電極、ベース・リード線、あるいは、単にベースとも呼ばれる。Note that the terminal of the base terminal of a transistor does not actually exist as a terminal, but is often a simple conductor or electrode, and is also called a base electrode, a base lead wire, or simply a base.

そんな訳で、『本発明の多値用双方向性スイッチング手段は、その双方向性スイッチ部がＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチである、新しい多値用双方向性スイッチング手段である』。
その結果、『その各オン・オフ駆動手段に［Ｃ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ等の相補型３端子スイッチング手段を用いたオン・オフ駆動手段］を使用できた時、当然の事ながら本発明の多値用双方向性スイッチング手段は全体でＣ・ＭＯＳ・ＦＥＴやＰＮＰ・ＮＰＮ相補型などの相補型スイッチング回路を構成することができる』。
特に、多値論理回路等ではＣ・ＭＯＳ・ＦＥＴ回路構成を実現できるので、電力消費を少なくできる。 For this reason, “the multi-value bidirectional switching means of the present invention is a new multi-value bidirectional switch whose bidirectional switch portion is a complementary switch such as a C • MOS • FET or a PNP / NPN complementary type. Is a sex switching means.
As a result, when [ on / off drive means using complementary three-terminal switching means such as C / MOS / FET or PNP / NPN ] can be used for each on / off drive means , The multi-value bidirectional switching means of the invention can constitute a complementary switching circuit such as a C / MOS / FET or a PNP / NPN complementary type as a whole .
In particular , a multi-value logic circuit or the like can realize a C / MOS / FET circuit configuration, thereby reducing power consumption.

実施例１の回路を示す回路図である。1 is a circuit diagram showing a circuit of Example 1. FIG. 実施例１のオフ動作を説明する回路を示す説明回路図である。FIG. 3 is an explanatory circuit diagram illustrating a circuit for explaining an off operation of the first embodiment. 実施例２の回路を示す回路図である。FIG. 6 is a circuit diagram illustrating a circuit according to a second embodiment. 実施例２のオフ動作を説明する回路を示す説明回路図である。FIG. 6 is an explanatory circuit diagram illustrating a circuit for explaining an off operation of the second embodiment. 実施例３の回路を示す回路図である。FIG. 6 is a circuit diagram showing a circuit of Example 3. 実施例４の回路を示す回路図である。FIG. 6 is a circuit diagram illustrating a circuit according to a fourth embodiment. 実施例５の回路を示す回路図である。FIG. 10 is a circuit diagram showing a circuit of Example 5. 実施例６の回路を示す回路図である。FIG. 10 is a circuit diagram showing a circuit of Example 6. 実施例７の回路を示す回路図である。FIG. 10 is a circuit diagram showing a circuit of Example 7. 実施例８の回路を示す回路図である。FIG. 10 is a circuit diagram illustrating a circuit according to an eighth embodiment. 実施例９の回路を示す回路図である。FIG. 10 is a circuit diagram showing a circuit of Example 9. 実施例１０の回路を示す回路図である。FIG. 10 is a circuit diagram showing a circuit of Example 10; 実施例１１の回路を示す回路図である。FIG. 12 is a circuit diagram showing a circuit of Example 11; 実施例１２の回路を示す回路図である。FIG. 22 is a circuit diagram showing a circuit of Example 12;

本発明をより詳細に説明する為に以下添付図面に従ってこれを説明する。
In order to explain the present invention in more detail, this will be described with reference to the accompanying drawings.

図１に示す実施例１は請求項１又は２記載の多値用双方向性スイッチング手段に対応するが、図１中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。The first embodiment shown in FIG. 1 corresponds to the multi-value bidirectional switching means according to claim 1 or 2, and each constituent means in FIG. 1 is as described above (paragraph number [0006]. This corresponds to each constituent means.
●ａ）ＮＭＯＳ１が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。A) The NMOS 1 is one of the two on / off control switching means described above.
｛また、ＮＭＯＳ１は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝{NMOS1 corresponds to the three-terminal insulated gate FET described in paragraph [0011] (corresponding to claim 2). }
●ｂ）ＰＭＯＳ２が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。B) The other of the two on / off control switching means described above.
｛また、ＰＭＯＳ２は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝{PMOS 2 corresponds to the three-terminal insulated gate FET described in paragraph [0011] (corresponding to claim 2). }
●ｃ）ＮＭＯＳ１のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。C) The source “terminal or electrode”, drain “terminal or electrode” and gate “terminal or electrode” of the NMOS 1 are the first “main terminal or main electrode”, second “main terminal or main electrode”, and "Control terminal or control electrode".
●ｄ）ＰＭＯＳ２のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。D) The source “terminal or electrode”, the drain “terminal or electrode” and the gate “terminal or electrode” of the PMOS 2 are the above-mentioned first “main terminal or main electrode”, second “main terminal or main electrode” and "Control terminal or control electrode".
●ｅ）「直流電源１１、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」が前述した一方（ＮＭＯＳ１）のオン・オフ駆動手段に。E) “On / off driving means constituted by the DC power source 11, the changeover switch 17, and the resistors 13 and 14” is the one (NMOS1) on / off driving means described above.
●ｆ）「直流電源１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」が前述した他方（ＰＭＯＳ２）のオン・オフ駆動手段に。F) “On / off driving means constituted by the DC power supply 12, the changeover switch 18 and the resistors 15 and 16” is the other (PMOS2) on / off driving means described above.
●ｇ）「両端子９・１０間に直列接続されたＮＭＯＳ１とＰＭＯＳ２の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。G) “The series circuit of NMOS 1 and PMOS 2 connected in series between both terminals 9 and 10” is the above-described series circuit (= bidirectional switch part) of both on / off control switching means.

なお、ＮＭＯＳ１もＰＭＯＳ２も、そのドレインとソースの役割がそのドレイン・ソース間の印加電圧方向によって互いに入れ換わることができる。Note that the roles of the drain and source of NMOS1 and PMOS2 can be interchanged depending on the direction of the applied voltage between the drain and source.
また、ＮＭＯＳ１とＰＭＯＳ２は同時にオン駆動されたり、同時にオフ駆動されたりする。Further, the NMOS 1 and the PMOS 2 are simultaneously turned on or off.

先ず、図１の実施例１のオン駆動について説明する。ＮＭＯＳ１とＰＭＯＳ２が同時にオン駆動された時、ＮＭＯＳ１は「直流電源１１、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」によって直接オン駆動されてオンとなる。First, the on drive of the first embodiment shown in FIG. 1 will be described. When the NMOS 1 and the PMOS 2 are simultaneously turned on, the NMOS 1 is directly turned on by the “on / off driving means constituted by the DC power supply 11, the changeover switch 17 and the resistors 13, 14” and is turned on.
そして、ＮＭＯＳ１のオンによってＰＭＯＳ２と「直流電源１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」は直接接続されるので、ＰＭＯＳ２もそのオン・オフ駆動手段によって直接オン駆動される様になってオンとなる。Since the NMOS 1 is turned on, the PMOS 2 and the “on / off drive means constituted by the DC power supply 12, the changeover switch 18 and the resistors 15 and 16” are directly connected, so the PMOS 2 is also directly turned on by the on / off drive means. It turns on.
このため、ＮＭＯＳ１とＰＭＯＳ２の直列回路である双方向性スイッチ部もオンとなる。For this reason, the bidirectional switch part which is a series circuit of NMOS1 and PMOS2 is also turned on.

次に、図１の実施例１のオフ駆動については図２の回路を用いて説明する。図２は「図１の多値用双方向性スイッチング手段の双方向性スイッチ部が双方向にオフ駆動されたとき、双方向にオフを維持できることを説明する説明回路図」である。
図２の回路では図右側の端子１０から図左側の端子９への電圧印加に対して『そのゲート・ソース間を短絡したＮＭＯＳ１』がオフを保つことができる。
一方、図左側の端子９から図右側の端子１０への電圧印加に対してＰＭＯＳ２がもし仮に僅（わず）か少しでも導通しようとすると、その漏洩電流がＮＭＯＳ１に電圧降下を生ずるが、その電圧降下はＰＭＯＳ２にとってゲート逆バイアス電圧になるので、ＰＭＯＳ２はオフ駆動されることになる。
結局、図２の回路は双方向にオフを維持することができることになる。従って、図１の実施例１においてもＮＭＯＳ１とＰＭＯＳ２の同時オフ駆動によりその双方向性スイッチ部はオフとなる。 Next, the off drive of the first embodiment of FIG. 1 will be described using the circuit of FIG. FIG. 2 is “an explanatory circuit diagram for explaining that when the bidirectional switch unit of the multi-value bidirectional switching means of FIG. 1 is bi-directionally turned off, it can be kept off in both directions”.
In the circuit of FIG. 2 , “NMOS 1 , whose gate and source are short-circuited” can be kept off with respect to voltage application from the terminal 10 on the right side of the figure to the terminal 9 on the left side of the figure.
On the other hand, if the PMOS 2 tries to conduct even a little when the voltage is applied from the terminal 9 on the left side to the terminal 10 on the right side, the leakage current causes a voltage drop in the NMOS 1. The voltage drop becomes a gate reverse bias voltage for the PMOS 2 , so that the PMOS 2 is driven off.
Eventually, the circuit of FIG. 2 can be kept off in both directions. Accordingly, also in the first embodiment shown in FIG. 1, the bidirectional switch unit is turned off by simultaneous off driving of the NMOS 1 and the PMOS 2.

このため、図１の実施例１においてＰＭＯＳ２とＮＭＯＳ１を同時にオン駆動したり、同時にオフ駆動したりできることが分かる。つまり、図１の実施例１の双方向性スイッチ部（＝ＮＭＯＳ１とＰＭＯＳ２の直列回路）を双方向にオン駆動したり、双方向にオフ駆動したりできることが分かる。
そして、２組の「３端子スイッチと抵抗２つの接続体」、つまり、「３端子スイッチ１７と抵抗１３、１４の接続体」と「３端子スイッチ１８と抵抗１５、１６の接続体」をＣＭＯＳ・ＦＥＴや「ベース電流制限用抵抗が付いたＰＮＰとＮＰＮ等の接続体」で置換できることは明白である。 Accordingly, or simultaneously on driving Oite PMOS 2 and NMOS 1 in Example 1 of FIG. 1, it can be seen that it or off simultaneously driven. That is, it can be seen that the bidirectional switch unit (= the series circuit of NMOS1 and PMOS2) of the first embodiment shown in FIG. 1 can be bi-directionally driven on or bi-directionally off.
Two sets of “3-terminal switch and resistor-two connected bodies” , that is, “3-terminal switch 17 and resistors 13, 14-connected body” and “3-terminal switch 18 and resistors 15, 16-connected body” are CMOS. -It is obvious that it can be replaced with a FET or "connector such as PNP and NPN with a base current limiting resistor" .

図３に実施例２を示す。図３の実施例２はただ図１の実施例１においてＰチャネル型、Ｎチャネル型の両ＭＯＳ・ＦＥＴ１、２の接続位置を互いに入れ換えただけである。
図４も「図３の多値用双方向性スイッチング手段の双方向性スイッチ部が双方向にオフ駆動されたとき、双方向にオフを維持できることを説明する説明回路図」であるが、図４の回路の作用効果や使用方法等は上述（段落番号［００１９］。）した図２の回路の場合と同様である。 Example 2 is shown in FIG. In the second embodiment of FIG. 3 , only the connection positions of both the P- channel and N- channel MOS • FETs 1 and 2 in the first embodiment of FIG. 1 are interchanged.
FIG. 4 is also “an explanatory circuit diagram for explaining that when the bidirectional switch unit of the multi-value bidirectional switching means of FIG. 3 is bi-directionally turned off, it can be kept off in both directions”. the like operation and effect and use of the circuit of 4 is the same as that described above (paragraph [0019].) a circuit of FIG.

図３に示す実施例２も請求項１又は２記載の多値用双方向性スイッチング手段に対応するが、図３中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。The second embodiment shown in FIG. 3 also corresponds to the multi-value bidirectional switching means described in claim 1 or 2, but each component means in FIG. 3 is as described above (paragraph number [0006]. This corresponds to each constituent means.
●ａ）ＰＭＯＳ２が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。A) The PMOS 2 is one of the two on / off control switching means described above.
｛また、ＰＭＯＳ２は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝{PMOS 2 corresponds to the three-terminal insulated gate FET described in paragraph [0011] (corresponding to claim 2). }
●ｂ）ＮＭＯＳ１が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。B) The NMOS 1 is the other of the two on / off control switching means described above.
｛また、ＮＭＯＳ１は段落番号［００１１］（請求項２に対応。）に記載した３端子の絶縁ゲート型ＦＥＴにも相当する。｝{NMOS1 corresponds to the three-terminal insulated gate FET described in paragraph [0011] (corresponding to claim 2). }
●ｃ）ＰＭＯＳ２のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。C) The source “terminal or electrode”, the drain “terminal or electrode” and the gate “terminal or electrode” of the PMOS 2 are the first “main terminal or main electrode”, second “main terminal or main electrode”, and "Control terminal or control electrode".
●ｄ）ＮＭＯＳ１のソース「端子または電極」、ドレイン「端子または電極」及びゲート「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。D) The source “terminal or electrode”, drain “terminal or electrode” and gate “terminal or electrode” of the NMOS 1 are the above-mentioned first “main terminal or main electrode”, second “main terminal or main electrode”, and "Control terminal or control electrode".
●ｅ）「直流電源１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」が前述した一方（ＰＭＯＳ２）のオン・オフ駆動手段に。E) “On / off driving means constituted by the DC power supply 12, the changeover switch 18 and the resistors 15 and 16” is the one (PMOS2) on / off driving means described above.
●ｆ）「直流電源１１、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」が前述した他方（ＮＭＯＳ１）のオン・オフ駆動手段に。F) “On / off drive means constituted by the DC power supply 11, the changeover switch 17, and the resistors 13 and 14” is the other (NMOS1) on / off drive means described above.
●ｇ）「両端子９・１０間に直列接続されたＰＭＯＳ２とＮＭＯＳ１の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。G) “A series circuit of PMOS 2 and NMOS 1 connected in series between both terminals 9 and 10” is the above-described series circuit (= bidirectional switch section) of both on / off control switching means.

なお、図３の実施例２ではＰＭＯＳ２とＮＭＯＳ１どちらもオフ駆動用の抵抗１４、１５の代わりに「ゲート逆バイアス用直流電源と抵抗の直列回路」を使用できる。この場合、ＰＭＯＳ２のゲート順バイアス用直流電源１２をＮＭＯＳ１のゲート逆バイアス用直流電源としても使い、ＮＭＯＳ１のゲート順バイアス用直流電源１１をＰＭＯＳ２のゲート逆バイアス用直流電源としても使うことができる。
また、各バックゲートは各ソースに接続されているが、もちろん一旦その各接続を切り離し、各バックゲート・ソース間ＰＮ接合と各バックゲート・ドレイン間ＰＮ接合が導通しないよう各バックゲート電位を保つ様にしても構わない。この場合、ＰＭＯＳ２もＮＭＯＳ１も４端子の絶縁ゲート型ＦＥＴになり、どちらも段落番号［００１１］（請求項２に対応。）に記載した「そのバックゲート・ソース間もそのバックゲート・ドレイン間も導通しない様にそのバックゲート電位が保たれている４端子」の絶縁ゲート型ＦＥＴに相当する様になる。
この電源共有化とこの各バックゲート接続変更は図１の実施例１においても同様である。 In the second embodiment of FIG. 3 , both the PMOS 2 and the NMOS 1 can use a “ gate reverse bias DC power source and resistor series circuit ” instead of the resistors 14 and 15 for driving off. In this case, the PMOS 2 gate forward bias DC power source 12 is also used as the NMOS 1 gate reverse bias DC power source, and the NMOS 1 gate forward bias DC power source 11 is also used as the PMOS 2 gate reverse bias DC power source. be able to.
Also, each back gate is connected to each source, but of course, each connection is once disconnected, and each back gate potential is maintained so that each back gate / source PN junction and each back gate / drain PN junction do not conduct. It doesn't matter if you do. In this case, both PMOS2 and NMOS1 are four-terminal insulated gate FETs, and both are described in paragraph [0011] (corresponding to claim 2) “Between the backgate and source and between the backgate and drain. It corresponds to an “insulated gate FET of 4 terminals” whose back gate potential is maintained so as not to conduct.
The power sharing this change the back gate connection is the same in Embodiment 1 of FIG.

図５に示す実施例３は、図１の実施例１において前述［段落番号００２０］の通り２組の「３端子スイッチと抵抗２つの接続体」つまり「３端子スイッチ１７と抵抗１３、１４の接続体」と「３端子スイッチ１８と抵抗１５、１６の接続体」をＣＭＯＳ・ＦＥＴで１つずつ置換したものである。In the third embodiment shown in FIG. 5, as described in the first paragraph of FIG. 1, two sets of “three-terminal switch and two connected resistors”, that is, “three-terminal switch 17 and resistors 13 and 14,” The “connected body” and the “connected body of the three-terminal switch 18 and the resistors 15 and 16” are replaced with CMOS FETs one by one.
当然の事ながら「直流電源１１、ＰＭＯＳ３１、ＮＭＯＳ３２及び入力端子３５が構成するオン・オフ駆動手段」が前述した一方（ＮＭＯＳ１）のオン・オフ駆動手段に相当し、「直流電源１２、ＰＭＯＳ３３、ＮＭＯＳ３４及び入力端子３６が構成するオン・オフ駆動手段」が前述した他方（ＰＭＯＳ２）のオン・オフ駆動手段に相当する。Naturally, the “on / off driving means constituted by the DC power source 11, PMOS 31, NMOS 32 and input terminal 35” corresponds to one (NMOS 1) on / off driving means described above, and “DC power source 12, PMOS 33, NMOS 34. And the on / off driving means constituted by the input terminal 36 "corresponds to the other (PMOS2) on / off driving means described above.

図６に示す実施例４は、図５の実施例３において、ただＰチャネル型、Ｎチャネル型の両ＭＯＳ・ＦＥＴ１、２の接続位置を互いに入れ換えただけである。In the fourth embodiment shown in FIG. 6, the connection positions of both the P-channel and N-channel MOS • FETs 1 and 2 in the third embodiment shown in FIG.

図７に示す実施例５は、図１の実施例１において前述［段落番号００２０］の通り２組の「３端子スイッチと抵抗２つの接続体」つまり「３端子スイッチ１７と抵抗１３、１４の接続体」と「３端子スイッチ１８と抵抗１５、１６の接続体」を「ベース電流制限用抵抗が付いたＰＮＰとＮＰＮ等の接続体」で１つずつ置換する等したものである。In the fifth embodiment shown in FIG. 7, as described in the first paragraph of FIG. 1, two sets of “three-terminal switch and two connected resistors”, that is, “three-terminal switch 17 and resistors 13 and 14,” The “connected body” and the “connected body of the three-terminal switch 18 and the resistors 15 and 16” are replaced with “connected bodies such as PNP and NPN with a base current limiting resistor” one by one.
もちろん、図７に示す実施例５も請求項１記載の多値用双方向性スイッチング手段に対応するが、この実施例は請求項３記載の多値用双方向性スイッチング手段にも対応し、図７中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。Of course, the fifth embodiment shown in FIG. 7 also corresponds to the multi-value bidirectional switching means described in claim 1, but this embodiment also corresponds to the multi-value bidirectional switching means described in claim 3. Each constituent means in FIG. 7 corresponds to each constituent means described above (paragraph number [0006], corresponding to claim 1).
●ａ）ＮＰＮ３が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。A) One of the two on / off control switching means described above by NPN3.
なお、ＮＰＮ３は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。Note that NPN3 corresponds to the bipolar transistor described in paragraph [0012] (corresponding to claim 3). Further, the roles of the collector and the emitter can be interchanged depending on the direction of the applied voltage between the collector and the emitter.
●ｂ）ＰＮＰ４が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。B) To the other of the two on / off control switching means described above by the PNP 4.
なお、ＰＮＰ４は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。Note that PNP4 corresponds to the bipolar transistor described in paragraph [0012] (corresponding to claim 3). Further, the roles of the collector and the emitter can be interchanged depending on the direction of the applied voltage between the collector and the emitter.
●ｃ）ＮＰＮ３のエミッタ「端子または電極」、コレクタ「端子または電極」及びベース「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。C) NPN3 emitter “terminal or electrode”, collector “terminal or electrode” and base “terminal or electrode”, one of the first “main terminal or main electrode”, second “main terminal or main electrode” and "Control terminal or control electrode".
●ｄ）ＰＮＰ４のコレクタ「端子または電極」、エミッタ「端子または電極」及びベース「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。D) The collector “terminal or electrode”, emitter “terminal or electrode” and base “terminal or electrode” of the PNP 4 are the first “main terminal or main electrode”, second “main terminal or main electrode”, and "Control terminal or control electrode".
●ｅ）「直流電源１１、ＰＮＰ５、ＮＰＮ６、抵抗２１、２３、２４及び入力端子２７が構成するオン・オフ駆動手段」が前述した一方（ＮＰＮ３）のオン・オフ駆動手段に。E) “On / off drive means constituted by DC power supply 11, PNP5, NPN6, resistors 21, 23, 24 and input terminal 27” is one of the above-described (NPN3) on / off drive means.
●ｆ）「直流電源１２、ＰＮＰ７、ＮＰＮ８、抵抗２２、２５、２６及び入力端子２８が構成するオン・オフ駆動手段」が前述した他方（ＰＮＰ４）のオン・オフ駆動手段に。F) “On / off drive means constituted by DC power supply 12, PNP7, NPN8, resistors 22, 25, 26 and input terminal 28” is the other (PNP4) on / off drive means described above.
●ｇ）「両端子１９・２０間に直列接続されたＮＰＮ３とＰＮＰ４の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。G) “The series circuit of NPN3 and PNP4 connected in series between both terminals 19 and 20” is the series circuit (= bidirectional switch section) of the both on / off control switching means described above.

図８に示す実施例６も請求項１又は３記載の多値用双方向性スイッチング手段に対応するが、図８中の各構成手段は以下の通り前述（段落番号［０００６］。請求項１に対応。）した各構成手段に相当する。The sixth embodiment shown in FIG. 8 also corresponds to the multi-value bidirectional switching means described in claim 1 or 3, but each constituent means in FIG. 8 is as described above (paragraph number [0006]. This corresponds to each constituent means.
●ａ）ＰＮＰ４が前述した２つのオン・オフ制御スイッチング手段のうち、一方に。A) One of the two on / off control switching means described above.
なお、ＰＮＰ４は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。Note that PNP4 corresponds to the bipolar transistor described in paragraph [0012] (corresponding to claim 3). Further, the roles of the collector and the emitter can be interchanged depending on the direction of the applied voltage between the collector and the emitter.
●ｂ）ＮＰＮ３が前述した２つのオン・オフ制御スイッチング手段のうち、他方に。B) To the other of the two on / off control switching means described above by NPN3.
なお、ＮＰＮ３は段落番号［００１２］（請求項３に対応。）に記載したバイポーラ型トランジスタに相当する。また、そのコレクタとエミッタの役割はそのコレクタ・エミッタ間印加電圧の方向によって互いに入れ換わることができる。Note that NPN3 corresponds to the bipolar transistor described in paragraph [0012] (corresponding to claim 3). Further, the roles of the collector and the emitter can be interchanged depending on the direction of the applied voltage between the collector and the emitter.
●ｃ）ＰＮＰ４のエミッタ「端子または電極」、コレクタ「端子または電極」及びベース「端子または電極」が前述した一方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。C) The emitter “terminal or electrode”, collector “terminal or electrode” and base “terminal or electrode” of the PNP 4 are the first “main terminal or main electrode”, second “main terminal or main electrode”, and "Control terminal or control electrode".
●ｄ）ＮＰＮ３のコレクタ「端子または電極」、エミッタ「端子または電極」及びベース「端子または電極」が前述した他方の第１「主端子または主電極」、第２「主端子または主電極」及び「制御端子または制御電極」に。D) The collector “terminal or electrode”, emitter “terminal or electrode” and base “terminal or electrode” of the NPN 3 are the first “main terminal or main electrode”, second “main terminal or main electrode”, "Control terminal or control electrode".
●ｅ）「直流電源１２、ＰＮＰ７、ＮＰＮ８、抵抗２２、２５、２６及び入力端子２８が構成するオン・オフ駆動手段」が前述した一方（ＰＮＰ４）のオン・オフ駆動手段に。E) “On / off drive means comprising DC power supply 12, PNP7, NPN8, resistors 22, 25, 26 and input terminal 28” is one of the above-described on / off drive means (PNP4).
●ｆ）「直流電源１１、ＰＮＰ５、ＮＰＮ６、抵抗２１、２３、２４及び入力端子２７が構成するオン・オフ駆動手段」が前述した他方（ＮＰＮ３）のオン・オフ駆動手段に。F) “On / off drive means constituted by DC power supply 11, PNP5, NPN6, resistors 21, 23, 24 and input terminal 27” is the other (NPN3) on / off drive means described above.
●ｇ）「両端子１９・２０間に直列接続されたＰＮＰ４とＮＰＮ３の直列回路」が前述した両オン・オフ制御スイッチング手段の直列回路（＝双方向性スイッチ部）に。G) “PNP4 and NPN3 series circuit connected in series between both terminals 19 and 20” is the above-described series circuit (= bidirectional switch section) of both on / off control switching means.

図９に示す実施例７は、図８に示す実施例６においてＮＰＮ３とＰＮＰ４の両接続位置を互いにただ入れ換えた双方向性スイッチング手段である。The seventh embodiment shown in FIG. 9 is bidirectional switching means in which the connection positions of NPN 3 and PNP 4 are simply interchanged in the sixth embodiment shown in FIG.

図１０に示す実施例８は、図７に示す実施例５においてＮＰＮ３とＰＮＰ４の両接続位置を互いにただ入れ換えた双方向性スイッチング手段である。The eighth embodiment shown in FIG. 10 is bidirectional switching means in which both the connection positions of NPN3 and PNP4 in the fifth embodiment shown in FIG.

図１１に示す実施例９は、前述［段落番号００２３］した様に図１の実施例１においてＰＭＯＳ２とＮＭＯＳ１どちらもオフ駆動用の抵抗１４、１５の代わりに「ゲート逆バイアス用直流電源と抵抗の直列回路」を使用した上に、ＰＭＯＳ２のゲート順バイアス用直流電源１２をＮＭＯＳ１のゲート逆バイアス用直流電源としても使い、ＮＭＯＳ１のゲート順バイアス用直流電源１１をＰＭＯＳ２のゲート逆バイアス用直流電源としても使用したものである。In the ninth embodiment shown in FIG. 11, as described above [paragraph number 0023], both the PMOS 2 and the NMOS 1 in the first embodiment shown in FIG. In addition, the gate forward bias DC power source 12 of the PMOS 2 is also used as the gate reverse bias DC power source of the NMOS 1, and the gate forward bias DC power source 11 of the NMOS 1 is used as the gate reverse bias DC power source of the PMOS 2. Also used as.
当然の事ながら「直流電源１１〜１２、切換えスイッチ１７及び抵抗１３、１４が構成するオン・オフ駆動手段」が前述した一方（ＮＭＯＳ１）のオン・オフ駆動手段に相当し、「直流電源１１〜１２、切換えスイッチ１８及び抵抗１５、１６が構成するオン・オフ駆動手段」が前述した他方（ＰＭＯＳ２）のオン・オフ駆動手段に相当する。As a matter of course, the “on / off driving means constituted by the DC power supplies 11 to 12, the changeover switch 17 and the resistors 13 and 14” corresponds to one of the above-described (NMOS1) on / off driving means. 12, the on / off driving means constituted by the changeover switch 18 and the resistors 15 and 16 ”corresponds to the other (PMOS2) on / off driving means.

図１２に示す実施例１０は、図１１の実施例９において、ただＰチャネル型、Ｎチャネル型の両ＭＯＳ・ＦＥＴ１、２の接続位置を互いに入れ換えただけである。The embodiment 10 shown in FIG. 12 is the same as the embodiment 9 of FIG. 11 except that the connection positions of both the P-channel and N-channel MOS • FETs 1 and 2 are interchanged.

図１３に実施例１１を示す。
＊＊＊ Example 11 is shown in FIG.
***

図１４に実施例１２を示す。
＊＊＊ FIG. 14 shows a twelfth embodiment.
***

■■ 最後の補足説明 ■■
◆ａ）説明の便宜上、入力端子２７、２８、３５、３６と呼んだが、実際には端子として存在せず、単なる導線や電極などである場合が多い。これは例えばトランジスタのベース端子、ベース電極、ベース・リード線、あるいは、単にベースという呼び方がされるのと同様である。
◆ｂ）実施例３、４においてオン駆動電圧極性が各ＦＥＴと同じなら、各ＦＥＴの代わりに『両主電極の役割がその印加電圧の方向によって互いに入れ換わることができるノーマリィ・オフの制御電極・絶縁型スイッチング手段』を１つずつ使用できる。
◆ｃ）ＭＯＳ・ＦＥＴを使う各実施例においてＰＭＯＳ２とＮＭＯＳ１どちらも、そのドレイン・ソース間の印加電圧方向によりそのドレインとソースの役割が互いに入れ換わっているが、そのドレイン・バックゲート間ＰＮ接合を内蔵ダイオードとして積極的に利用しても構わない。
◆ｄ）図１、図３、図５、図６、図１１〜図１４の各実施例においてＮＭＯＳ１とＰＭＯＳ２の各バックゲートは各ソースに接続されているが、もちろん一旦その各接続を切り離し、各バックゲート・ソース間ＰＮ接合と各バックゲート・ドレイン間ＰＮ接合が導通しないよう各バックゲート電位を保つ様にしても構わない。 ■■ Last supplementary explanation ■■
A) For convenience of explanation, the input terminals 27 , 28 , 35, and 36 are called. However, in actuality, they are not present as terminals, and are simply simple wires or electrodes. This is similar to what is called a transistor base terminal, base electrode, base lead , or simply base , for example.
B) If the on-drive voltage polarity is the same as that of each FET in the third and fourth embodiments, instead of each FET, “a normally-off control electrode in which the roles of both main electrodes can be interchanged depending on the direction of the applied voltage”・ "Insulated switching means" can be used one by one.
C) In each embodiment using MOS / FET, both PMOS 2 and NMOS 1 have their drain and source roles interchanged depending on the applied voltage direction between their drain and source, but their drain-back gate PN junction May be actively used as a built-in diode.
◆ d) In the embodiments of FIGS. 1, 3, 5, 6, and 11 to 14, the back gates of the NMOS 1 and the PMOS 2 are connected to the sources, but of course, the respective connections are once disconnected, Each back gate potential may be maintained so that each back gate / source PN junction and each back gate / drain PN junction do not conduct.

特に、『新しい基本構成の本発明の多値用双方向性スイッチング手段』は産業上の利用可能性が高い。 In particular, "new multivalue bidirectional switching means of the present invention the basic structure" has high industrial applicability.

Claims

“Both the roles of the first“ main terminal or main electrode ”and the second“ main terminal or main electrode ”can be interchanged depending on the applied voltage direction between the two“ main terminals or main electrodes ”, There are two on / off control switching means that are complementary to each other,
Of the both on / off control switching means, one second “main terminal or main electrode” and the other first “main terminal or main electrode” are connected,
One on / off drive means is provided between the “first“ main terminal or main electrode ”and“ control terminal or control electrode ”,
The other on / off driving means is provided between the first "main terminal or main electrode" and the other "control terminal or control electrode",
Using these two on / off drive means, both on / off control switching means can be simultaneously turned on or off at the same time,
A multi-value bidirectional switching means characterized in that a series circuit of both on / off control switching means is used as a bidirectional switch.

Both are “insulated gate FETs whose both“ main terminal or main electrode ”are the source“ terminal or electrode ”and drain“ terminal or electrode ”and whose“ control terminal or control electrode ”is the gate“ terminal or electrode ”. And
Both insulated gate type FETs have “the three terminals to which the back gate and the first“ main terminal or main electrode ”are connected” or “the back gate and the source so that the back gate and the drain do not conduct. 2. The multi-value bidirectional switching means according to claim 1, wherein the four terminals are maintained at a back gate potential.

Both are “bipolar transistors whose both“ main terminal or main electrode ”is the emitter“ terminal or electrode ”and collector“ terminal or electrode ”and whose“ control terminal or control electrode ”is the base“ terminal or electrode ”” 2. The multi-value bidirectional switching means according to claim 1, wherein