JP5250874B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5250874B2 JP5250874B2 JP2009136773A JP2009136773A JP5250874B2 JP 5250874 B2 JP5250874 B2 JP 5250874B2 JP 2009136773 A JP2009136773 A JP 2009136773A JP 2009136773 A JP2009136773 A JP 2009136773A JP 5250874 B2 JP5250874 B2 JP 5250874B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- component
- bump
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Description
本発明は、フリップチップ接合技術において、接合時に半導体素子へ与えるダメージを緩和する半導体装置に関する。 The present invention relates to a semiconductor device that alleviates damage to a semiconductor element during bonding in flip chip bonding technology.
近年、電子機器の小型化、高機能化が著しく進展し、高密度化に有利な接合技術として、半導体素子をフェイスダウンし、バンプを介して配線基板に一括接続することで、小型微細化を実現できるフリップチップ接合技術が半導体実装に適用されている。 In recent years, electronic devices have been remarkably reduced in size and functionality, and as a bonding technology advantageous for high density, semiconductor elements are faced down and connected to a wiring board through bumps to reduce size and size. Flip chip bonding technology that can be realized is applied to semiconductor mounting.
このフリップチップ接合技術に関する従来技術として、次のような例がある。
これは、半導体素子と配線基板を接続するバンプが半導体素子の外周部に配列されておらず、半導体素子の中心付近に集中して設けられているような場合には、接合時に半導体素子が傾き、特定のバンプが必要以上に変形して信頼性が損なわれる。
There are the following examples as conventional techniques related to the flip chip bonding technique.
This is because when the bumps connecting the semiconductor element and the wiring board are not arranged on the outer periphery of the semiconductor element but are concentrated near the center of the semiconductor element, the semiconductor element is inclined at the time of bonding. Certain bumps are deformed more than necessary, and reliability is impaired.
このような半導体素子の傾きによる不良を防止する技術として特許文献1には、支持体となるダミーバンプを半導体素子の外周部に少なくとも3つ設け、半導体素子と配線基板を平行に保ち、バンプの変形量の均一化を図るという方法が紹介されている。この方法によれば、半導体素子が傾いても設置されたダミーバンプがスペーサーとしての役割を果たし、半導体素子が傾くことがなくなる。また、バンプの過剰な変形を防止することで、半導体素子へのダメージを緩和させることができる。
As a technique for preventing such a defect due to the inclination of the semiconductor element,
しかしながら前記のような従来技術は、バンプが半導体素子の中心付近に配置され、ダミーバンプが半導体素子の外周部に配置されることを前提としている。そのため、半導体素子の上に異種部品が片寄って搭載されているような構造体の場合には、部品が半導体素子の外周部を覆っていたり、部品が搭載されている領域が配線基板からはみ出して実装されたり、またバンプが外周部に配置されたりすると、ダミーバンプを半導体素子の外周部に設けることができず、傾きによる半導体素子へのダメージを緩和できない。 However, the prior art as described above is based on the premise that the bump is disposed near the center of the semiconductor element and the dummy bump is disposed on the outer peripheral portion of the semiconductor element. Therefore, in the case of a structure in which dissimilar parts are mounted on the semiconductor element, the part covers the outer periphery of the semiconductor element, or the area where the part is mounted protrudes from the wiring board. When mounted or bumps are arranged on the outer periphery, dummy bumps cannot be provided on the outer periphery of the semiconductor element, and damage to the semiconductor element due to tilt cannot be mitigated.
具体的には、接合時のボンディングツールは半導体素子の中心を保持するが、上記のように半導体素子に搭載された部品の中心位置と半導体素子の中心位置がずれている場合には、その重量バランスが悪くなり、接合時に半導体素子が傾く。さらにその状態で接合工法として超音波接合工法を適用すると、超音波振動が印加された際に、配線基板に対して垂直方向にも振動が発生する可能性がある。 Specifically, the bonding tool at the time of bonding holds the center of the semiconductor element, but if the center position of the component mounted on the semiconductor element and the center position of the semiconductor element are shifted as described above, the weight The balance becomes worse and the semiconductor element is tilted at the time of bonding. Furthermore, if an ultrasonic bonding method is applied as the bonding method in that state, vibration may occur in a direction perpendicular to the wiring board when ultrasonic vibration is applied.
このような振動が発生すると重量バランスの悪化が助長され、半導体素子は部品が搭載されている側にさらに傾いて接合される。また、傾いた方向に配置されているバンプほど荷重を受けて必要以上に変形し、半導体素子へダメージを与える。 When such vibration occurs, deterioration of the weight balance is promoted, and the semiconductor element is further inclined and joined to the side on which the component is mounted. Also, bumps arranged in an inclined direction receive a load and deform more than necessary, causing damage to the semiconductor element.
このような現象に対して、従来技術のように外周部にダミーバンプを配置するためには、半導体素子および配線基板のサイズを拡大する必要があり、対応が困難である。
本発明は、このような課題を鑑みてなされたものであり、部品が搭載された半導体素子であっても、半導体素子を配線基板にフリップチップ接合する際に、半導体素子に作用するダメージを緩和できる構造の半導体装置を提供することを目的とする。
To arrange such dummy bumps on the outer periphery as in the prior art, it is necessary to increase the size of the semiconductor element and the wiring board, and it is difficult to cope with this phenomenon.
The present invention has been made in view of such a problem, and even when a semiconductor element has a component mounted thereon, when the semiconductor element is flip-chip bonded to a wiring board, the damage acting on the semiconductor element is reduced. An object of the present invention is to provide a semiconductor device having a structure.
本発明の請求項1記載の半導体装置は、半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、前記半導体素子は、前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、半導体素子を配線基板にフリップチップ接合する際の前記配線基板に対する前記半導体素子の傾きを補正する支持体が前記ダミー電極と前記配線基板との間に介装されていることを特徴とする。 In the semiconductor device according to the first aspect of the present invention, the first electrode formed on the semiconductor element and the second electrode provided on the wiring board on which the mounting is performed face each other, and the first electrode and the second electrode A semiconductor device in which an electrode is bonded via a bump, wherein the semiconductor element is mounted on the same surface as the surface on which the first electrode is disposed and separated from the first electrode And a dummy electrode mounted between the first electrode and the component on the same surface as the surface on which the first electrode is disposed, and the semiconductor element is flip-chip bonded to the wiring board. A support that corrects the inclination of the semiconductor element with respect to the wiring board during the operation is interposed between the dummy electrode and the wiring board.
本発明の請求項2記載の半導体装置は、半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、前記半導体素子は、前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、前記ダミー電極と前記配線基板に設けられた第二の電極との間に支持体が介装されていることを特徴とする。
In the semiconductor device according to
本発明の請求項3記載の半導体装置は、請求項2において、前記支持体は、前記部品の中心と、前記半導体素子上に前記バンプが配置されている領域の中心を結んだ線分に対して、前記部品が前記半導体素子の中心から片寄っている側の領域に配置されていることを特徴とする。 A semiconductor device according to a third aspect of the present invention is the semiconductor device according to the second aspect, wherein the support is a line segment connecting the center of the component and the center of the region where the bump is disposed on the semiconductor element. The component is arranged in a region that is offset from the center of the semiconductor element.
本発明の請求項4記載の半導体装置は、請求項3において、前記半導体素子の平面形状が四辺形であり、前記部品は、前記半導体素子の中心から垂直方向にも水平方向にも片寄って配置されて前記半導体素子の一つの角に近付けて配置されていることを特徴とする。 A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to the third aspect, wherein the planar shape of the semiconductor element is a quadrilateral, and the components are arranged so as to be offset from the center of the semiconductor element in both the vertical and horizontal directions. And arranged close to one corner of the semiconductor element.
本発明の請求項5記載の半導体装置は、請求項2において、前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されていることを特徴とする。 According to a fifth aspect of the present invention, in the semiconductor device according to the second aspect, the support member is disposed between a bump closest to the component among the plurality of bumps and the component. To do.
本発明の請求項6記載の半導体装置は、請求項2において、前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品と前記支持体との距離:L1、前記部品に最も近いバンプと前記支持体との距離:L2としたときに、L1=L2であることを特徴とする。 A semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to the second aspect, wherein the support member is disposed between a bump closest to the component among the plurality of bumps and the component. When the distance between the support and the support is L1, and the distance between the bump closest to the component and the support is L2, L1 = L2.
本発明の請求項7記載の半導体装置は、請求項2において、前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品の中心と前記部品に最も近いバンプの中心を結んだ線分の上に配置されていることを特徴とする。 A semiconductor device according to a seventh aspect of the present invention is the semiconductor device according to the second aspect, wherein the support member is disposed between a bump closest to the component among the plurality of bumps and the component. It is arranged on a line segment connecting the center and the center of the bump closest to the component.
本発明の請求項8記載の半導体装置は、請求項1または請求項2において、前記支持体の径は、前記バンプの径よりも大きいことを特徴とする。
本発明の請求項9記載の半導体装置は、請求項1または請求項2において、前記支持体は、スタッドバンプもしくはめっきバンプであることを特徴とする。
The semiconductor device according to an eighth aspect of the present invention is the semiconductor device according to the first or second aspect, wherein the diameter of the support is larger than the diameter of the bump.
According to a ninth aspect of the present invention, in the semiconductor device according to the first or second aspect, the support is a stud bump or a plating bump.
本発明の請求項10記載の半導体装置は、請求項1において、前記支持体は、前記配線基板上の前記第二の電極の段差による凸部であることを特徴とする。
本発明の請求項11記載の半導体装置は、請求項1または請求項2において、前記バンプは、スタッドバンプもしくはめっきバンプであることを特徴とする。
A semiconductor device according to a tenth aspect of the present invention is the semiconductor device according to the first aspect, wherein the support is a convex portion formed by a step of the second electrode on the wiring board.
A semiconductor device according to an eleventh aspect of the present invention is the semiconductor device according to the first or second aspect, wherein the bump is a stud bump or a plated bump.
この構成によると、半導体素子を配線基板にフリップチップ接合する際の前記配線基板に対する前記半導体素子の傾きを補正する支持体が、ダミー電極と配線基板との間に介装されているため、前記半導体素子を前記配線基板にフリップチップ接合する際に、前記半導体素子が傾いた場合、接合時に前記支持体が前記バンプよりも早くに前記配線基板の側に接触し、前記バンプに過剰な荷重が掛かることを抑制することができ、前記半導体素子へのダメージを緩和できる。 According to this configuration, the support that corrects the inclination of the semiconductor element with respect to the wiring board when the semiconductor element is flip-chip bonded to the wiring board is interposed between the dummy electrode and the wiring board. When the semiconductor element is tilted when the semiconductor element is flip-chip bonded to the wiring board, the support contacts the wiring board side earlier than the bump during bonding, and an excessive load is applied to the bump. It is possible to suppress the application and damage to the semiconductor element can be reduced.
以下、本発明の各実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1の半導体装置を示し、図2は比較例1の半導体装置を示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 shows a semiconductor device according to the first embodiment of the present invention, and FIG.
先ず、図2の比較例1を説明する。
図2(a)は接合前の半導体素子の平面図、図2(b)は半導体素子のバンプ3が配線基板7の第一の電極としての電極2に当接した状態の側面図である。
First, the comparative example 1 of FIG. 2 is demonstrated.
FIG. 2A is a plan view of the semiconductor element before bonding, and FIG. 2B is a side view showing a state in which the
図2(a)に示すように、半導体素子1の上には複数の電極2と、電極2の上に設けられたバンプ3と、部品4とが設けられている。部品4は、半導体素子1の中心P1から一方向(図2(a)において右側)にずれて搭載されており、半導体素子1の外周部を一部覆うように配置されている。
As shown in FIG. 2A, a plurality of
複数のバンプ3は、ボールボンディング法によるスタッドバンプまたはめっきバンプにより形成されており、半導体素子1の中心P1に対して部品4が搭載されている領域の対称位置(図2(a)において左側)に複数列に均等に配置されており、部品4と同じく半導体素子1の外周部を一部を覆っている。配線基板7には、バンプ3に対応して第二の電極としての電極8が形成されている。
The plurality of
半導体素子1をフェイスダウンして配線基板7の電極8に一括接続するために、半導体素子1の中心P1を吸着ノズル(図示せず)によって吸着保持して、例えば超音波振動を用いてフリップチップ接合する際には、バンプ3が半導体素子1の一方に片寄って設けられているため、図2(b)に示すようにバンプ3が配線基板7の電極8に当接することによって、前記中心P1を保持して配線基板7に押し付けられる半導体素子1は、前記中心P1を通る破線J1を境に図2(b)に仮想線J2で示すように半導体素子1の部品4が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子1に傾きが発生する。
In order to connect the
そのため、この比較例1では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子1は部品4が搭載されている側にさらに傾いて接合される。また、複数のバンプ3の中でも傾いた方向に配置されている(=前記中心P1に近い)バンプ3ほど荷重を受けて必要以上に変形し、半導体素子1へダメージを与える。
Therefore, in this comparative example 1, when ultrasonic vibration is generated, deterioration of the weight balance is promoted, and the
この比較例1に対して実施の形態1の半導体装置では、図1(a)に示すように半導体素子1には、電極2が配置されている面と同一面上で電極2と部品4との間にダミー電極5が設けられ、ダミー電極5に支持体6が設けられている。この実施の形態では、部品4の中心P2と、半導体素子1上にバンプ3が配置されている領域の中心P3を結んだ線分J5の上にダミー電極5と支持体6が設けられている。さらに具体的には、ダミー電極5と支持体6は、前記中心P1の上に配置されている。その他は比較例1と同じである。
In contrast to the comparative example 1, in the semiconductor device of the first embodiment, as shown in FIG. 1A, the
バンプ3と支持体6の形成方法は異なっていても問題ないが、形成方法を同一にした方が工程を簡便化できるため望ましい。さらに支持体6はバンプ3よりも径が大きく設けられている。
There is no problem even if the
このように構成したため、半導体素子1をフェイスダウンして配線基板7の電極8に一括接続するために、半導体素子1の中心P1を保持して、例えば超音波振動を用いてフリップチップ接合する際には、半導体素子1が傾く方向は部品4の搭載されている側であると特定できるため、上記のような位置に支持体6を配置しておくと、バンプ3よりも先に支持体6が電極8と接触することになる。また支持体6の径はバンプ3の径よりも大きくしているため、半導体素子1の傾きによるバンプ3の過剰な変形を支持体6によって防止することができ、同時に半導体素子1へのダメージを緩和することができる。支持体6の径はバンプ3が接合後に所望の径となるよう設定する。
With this configuration, when the
これによって、図1(b)に示すように、バンプ3および支持体6が配線基板7の電極8に固相拡散接合され、支持体6の接合後の径はバンプ3のそれよりも大きくなる。この時、支持体6によって半導体素子1と配線基板7は電気的に接続されていない。また、部品4は配線基板7よりも厚いために、部品4が搭載されている領域は配線基板7からはみ出して実装されている。
As a result, as shown in FIG. 1B, the
(実施の形態2)
実施の形態1では半導体素子1に実装された部品4が、前記中心P1を境に図1(a)において複数のバンプ3とは反対側に設けられていて、部品4の半導体素子1における位置は、図1(a)における紙面の上下方向に片寄っていなかったが、実施の形態2では、図3(a)(b)(c)に示すように部品4の半導体素子1における位置が片寄っている。
(Embodiment 2)
In the first embodiment, the
図3(c)は本発明の実施の形態2の半導体装置に使用する半導体素子を示し、図3(a)(b)は比較例2の半導体装置を示している。
先ず、図3(a)(b)の比較例2を説明する。
3C shows a semiconductor element used in the semiconductor device according to the second embodiment of the present invention, and FIGS. 3A and 3B show the semiconductor device of Comparative Example 2. FIG.
First, Comparative Example 2 in FIGS. 3A and 3B will be described.
部品4は半導体素子1の中心P1から、図中において縦方向にも横方向にもずれており、半導体素子1の角C1に近付けて片寄って配置され、部品4の外側のスペースは少なくそれ以上何も配置できない。それ以外は比較例1と同じである。
The
半導体素子1をフェイスダウンして配線基板7の電極8に一括接続するために、半導体素子1の中心P1を保持して、例えば超音波振動を用いてフリップチップ接合する際には、前記中心P1を保持して配線基板7に押し付けられる半導体素子1は、図3(b)に示すように図3(a)に示す破線J3を境に仮想線J4で示すように半導体素子1の部品4が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子1に傾きが発生する。
When the
そのため、この比較例2では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子1は部品4が搭載されている側にさらに傾いて接合される。また、複数のバンプ3の中でも破線J3に近いバンプ3ほど荷重を受けて必要以上に変形し、半導体素子1へダメージを与える。
Therefore, in this comparative example 2, when ultrasonic vibration occurs, deterioration of the weight balance is promoted, and the
この比較例2に対して実施の形態2の半導体装置では、図3(c)に示すように半導体素子1には、部品4の中心P2とバンプ3が配置されている領域の中心P3を結んだ線分J5に対して、部品4が半導体素子1の中心から片寄っている側(下側)の領域に、ダミー電極5が設けられ、ダミー電極5に支持体6が設けられている。
In contrast to the comparative example 2, in the semiconductor device of the second embodiment, as shown in FIG. 3C, the center P2 of the
この領域に支持体6が配置されていれば、バンプ3よりも先に支持体6が電極8と接触することになり、半導体素子1の傾きによるバンプ3の過剰な変形を支持体6によって防止することができる。その他は実施の形態1と同じである。
If the
また、バンプ3の領域は最外周の各バンプ3を頂点とし、四角形を作って全てのバンプ3が収まるように領域を作ると良い。
(実施の形態3)
実施の形態1では複数のパンプ3が、半導体素子1の中心P1に対して部品4が搭載されている領域の対称位置に均等に複数列が配置されていたが、この実施の形態3では、図4(a)(b)に示すようにバンプ3の半導体素子1における位置が均等ではなく片寄っている。
In addition, the
(Embodiment 3)
In the first embodiment, the plurality of
図4(b)は本発明の実施の形態3の半導体装置に使用する半導体素子を示し、図4(a)は比較例3の半導体装置に使用する半導体素子を示している。
先ず、図3(a)の比較例3を説明する。
FIG. 4B shows a semiconductor element used in the semiconductor device according to the third embodiment of the present invention, and FIG. 4A shows a semiconductor element used in the semiconductor device of Comparative Example 3.
First, Comparative Example 3 in FIG.
複数のバンプ3は、半導体素子1の角C2に近い位置を配列の折り曲げ点としてL字型に配置されている。その他は比較例2と同じである。
半導体素子1をフェイスダウンして配線基板7の電極8に一括接続するために、半導体素子1の中心P1を保持して、例えば超音波振動を用いてフリップチップ接合する際には、半導体素子1は、前記中心P1を通る破線J1を境に図2(b)に仮想線J2で示すように半導体素子1の部品4が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子1に傾きが発生する。
The plurality of
When the
そのため、この比較例3では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子1は部品4が搭載されている側にさらに傾いて接合される。また、複数のバンプ3の中でも傾いた方向に配置されている(=前記中心P1に近い)バンプ3ほど荷重を受けて必要以上に変形し、半導体素子1へダメージを与える。
Therefore, in this comparative example 3, when ultrasonic vibration occurs, deterioration of the weight balance is promoted, and the
この比較例3に対して実施の形態3の半導体装置では、図4(b)に示すように半導体素子1には、ダミー電極5が、部品4とバンプ3の間で、しかも、部品4からの距離L1と、部品4に最も近いバンプ3からの距離L2が等距離となるように配置されている。ダミー電極5に支持体6が設けられている。
In contrast to the comparative example 3, in the semiconductor device of the third embodiment, the
この構成によると、部品4は半導体素子1の中心P1から一方向にしかずれていないため、半導体素子1の傾き方も一方向であり、支持体6が上記のような位置にあれば、バンプ3よりも先に支持体6が電極8と接触することになり、半導体素子1の傾きによるバンプ3の過剰な変形を支持体6によって防止することができる。その他は実施の形態1と同じである。
According to this configuration, since the
なお、支持体6の位置は部品4と部品4に最も近いバンプ3から必ずしも等距離である必要はなく、部品4に最も近いバンプ3よりもさらに部品4に近い位置にあれば、バンプ3よりも先に支持体6が電極8と接触することになり、半導体素子1の傾きによるバンプ3の過剰な変形を支持体6によって防止することができる。
The position of the
(実施の形態4)
実施の形態2では複数のパンプ3が、半導体素子1の中心P1に対して部品4が搭載されている領域の対称位置に均等に複数列が配置されていたが、この実施の形態4では、図5(a)(b)に示すようにバンプ3の半導体素子1における位置が均等ではなく片寄っている。
(Embodiment 4)
In the second embodiment, the plurality of
図5(b)は本発明の実施の形態4の半導体装置に使用する半導体素子を示し、図5(a)は比較例4の半導体装置に使用する半導体素子を示している。
先ず、図5(a)の比較例4を説明する。
FIG. 5B shows a semiconductor element used in the semiconductor device of
First, the comparative example 4 of Fig.5 (a) is demonstrated.
複数のバンプ3は、半導体素子1の角C2に近い位置を配列の折り曲げ点としてL字型に配置されている。部品4は半導体素子1の中心P1から、図中において縦方向にも横方向にもずれており、半導体素子1の角C1に近付けて片寄って配置され、部品4の外側のスペースは少なくそれ以上何も配置できない。それ以外は比較例2と同じである。
The plurality of
半導体素子1をフェイスダウンして配線基板7の電極8に一括接続するために、半導体素子1の中心P1を保持して、例えば超音波振動を用いてフリップチップ接合する際には、図3(a)に示す破線J3を境に半導体素子1の部品4が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子1に傾きが発生する。
When flip-chip bonding is performed using, for example, ultrasonic vibration while holding the center P1 of the
そのため、この比較例4では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子1は部品4が搭載されている側にさらに傾いて接合される。また、複数のバンプ3の中でも破線J3に近いバンプ3ほど荷重を受けて必要以上に変形し、半導体素子1へダメージを与える。
Therefore, in this comparative example 4, when ultrasonic vibration occurs, deterioration of the weight balance is promoted, and the
この比較例4に対して実施の形態4の半導体装置では、図5(b)に示すように半導体素子1には、部品4の中心P2と部品4に最も近いバンプ3の中心P4を結んだ破線J6の上にダミー電極5が設けられ、ダミー電極5に支持体6が設けられている。
In contrast to the comparative example 4, in the semiconductor device of the fourth embodiment, the center P2 of the
この位置に支持体6が配置されていれば、バンプ3よりも先に支持体6が電極8と接触することになり、半導体素子1の傾きによるバンプ3の過剰な変形を支持体6によって防止することができる。その他は実施の形態2と同じである。
If the
(実施の形態5)
実施の形態1では、半導体素子1のダミー電極5と配線基板7の電極8との間に、スタッドバンプもしくはめっきバンプからなる支持体6を介装して、半導体素子1を配線基板7にフリップチップ接合する際の配線基板7に対する半導体素子1の傾きを補正するように構成したが、図6(a)(b)に示す実施の形態5では、配線基板7の上で、ダミー電極5の位置に対応する位置に実施の形態1の電極8よりも高い電極9を配置しておき、半導体素子1を配線基板7にフリップチップ接合する際の配線基板7に対する半導体素子1の傾きを、電極9の段差によって、電極9がダミー電極5に当接して補正するように構成されている。その他は実施の形態1と同じである。
(Embodiment 5)
In the first embodiment, the
なお、実施の形態2〜実施の形態4のいずれにおいても実施の形態1と同様に、半導体素子1のダミー電極5と配線基板7の電極8との間に、スタッドバンプもしくはめっきバンプからなる支持体6を介装して、半導体素子1を配線基板7にフリップチップ接合する際の配線基板7に対する半導体素子1の傾きを補正するように構成していたが、実施の形態と同様に、配線基板7の上で、ダミー電極5の位置に対応する位置に実施の形態1の電極8よりも高い電極9を配置しておき、半導体素子1を配線基板7にフリップチップ接合する際の配線基板7に対する半導体素子1の傾きを、電極9の段差によって、電極9がダミー電極5に当接して補正するように構成することもできる。
In any of the second to fourth embodiments, as in the first embodiment, a support made of a stud bump or a plating bump is provided between the
本発明の半導体装置は、半導体素子へのダメージを緩和させる効果を有し、半導体素子上に部品が搭載された構造体をフリップチップ接合する際に有用である。 The semiconductor device of the present invention has an effect of alleviating damage to the semiconductor element, and is useful when flip-chip bonding a structure in which a component is mounted on the semiconductor element.
1 半導体素子
2 電極(第一の電極)
3 バンプ
4 部品
5 ダミー電極
6 支持体
7 配線基板
8,9 電極(第二の電極)
P1 半導体素子1の中心
P2 部品4の中心
P3 バンプ3が配置されている領域の中心
C1,C2 半導体素子1の角
3
P1 Center of
Claims (11)
前記半導体素子は、
前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、
前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、
半導体素子を配線基板にフリップチップ接合する際の前記配線基板に対する前記半導体素子の傾きを補正する支持体が前記ダミー電極と前記配線基板との間に介装されている
半導体装置。 A semiconductor device in which a first electrode formed on a semiconductor element and a second electrode provided on a wiring board to be mounted face each other, and the first electrode and the second electrode are joined via a bump Because
The semiconductor element is
A component mounted apart from the first electrode on the same surface as the surface on which the first electrode is disposed;
A dummy electrode mounted on the same surface as the surface on which the first electrode is disposed and between the first electrode and the component;
A semiconductor device in which a support for correcting an inclination of the semiconductor element with respect to the wiring board when the semiconductor element is flip-chip bonded to the wiring board is interposed between the dummy electrode and the wiring board.
前記半導体素子は、
前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、
前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、
前記ダミー電極と前記配線基板に設けられた第二の電極との間に支持体が介装されている
半導体装置。 A semiconductor device in which a first electrode formed on a semiconductor element and a second electrode provided on a wiring board to be mounted face each other, and the first electrode and the second electrode are joined via a bump Because
The semiconductor element is
A component mounted apart from the first electrode on the same surface as the surface on which the first electrode is disposed;
A dummy electrode mounted on the same surface as the surface on which the first electrode is disposed and between the first electrode and the component;
A semiconductor device in which a support is interposed between the dummy electrode and a second electrode provided on the wiring board.
請求項2に記載の半導体装置。 The support is a region where the component is offset from the center of the semiconductor element with respect to a line segment connecting the center of the component and the center of the region where the bump is disposed on the semiconductor element. The semiconductor device according to claim 2, wherein the semiconductor device is disposed on the substrate.
請求項3に記載の半導体装置。 The planar shape of the semiconductor element is a quadrilateral, and the component is arranged so as to be offset from the center of the semiconductor element in both a vertical direction and a horizontal direction, and is arranged close to one corner of the semiconductor element. Item 4. The semiconductor device according to Item 3.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein the support is disposed between a bump closest to the component among the plurality of bumps and the component.
請求項2に記載の半導体装置。 The support is disposed between a bump closest to the component among the plurality of bumps and the component, and a distance between the component and the support: L1, a bump closest to the component and the bump 3. The semiconductor device according to claim 2, wherein L1 = L2 when the distance from the support is L2.
請求項2に記載の半導体装置。 The support is disposed between a bump closest to the component among the plurality of bumps and the component, and above a line segment connecting the center of the component and the center of the bump closest to the component. The semiconductor device according to claim 2, wherein the semiconductor device is disposed on the substrate.
請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1, wherein a diameter of the support is larger than a diameter of the bump.
請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1, wherein the support is a stud bump or a plating bump.
請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the support is a convex portion formed by a step of the second electrode on the wiring board.
請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1, wherein the bump is a stud bump or a plating bump.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009136773A JP5250874B2 (en) | 2009-06-08 | 2009-06-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009136773A JP5250874B2 (en) | 2009-06-08 | 2009-06-08 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010283245A JP2010283245A (en) | 2010-12-16 |
| JP5250874B2 true JP5250874B2 (en) | 2013-07-31 |
Family
ID=43539714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009136773A Expired - Fee Related JP5250874B2 (en) | 2009-06-08 | 2009-06-08 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5250874B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6485235B2 (en) * | 2015-06-10 | 2019-03-20 | 富士電機株式会社 | Semiconductor device |
| KR102910880B1 (en) * | 2020-09-08 | 2026-01-14 | 삼성전자주식회사 | Semiconductor package |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560456B2 (en) * | 1988-11-09 | 1996-12-04 | 株式会社島津製作所 | Semiconductor chip mounting structure |
| JPH09115910A (en) * | 1995-10-16 | 1997-05-02 | Oki Electric Ind Co Ltd | Flip chip connection structure |
| JPH10189653A (en) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | Semiconductor element and circuit module having this semiconductor element |
| JP2004128258A (en) * | 2002-10-03 | 2004-04-22 | Canon Inc | Mounting board joint |
| JP2005203413A (en) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Ind Co Ltd | Electronic component, electronic component holding method, and mounted substrate |
-
2009
- 2009-06-08 JP JP2009136773A patent/JP5250874B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010283245A (en) | 2010-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100757345B1 (en) | Flip chip package and manufacturing method thereof | |
| CN111063667B (en) | An integrated circuit package and its preparation method | |
| WO2009116517A1 (en) | Electronic device and method for manufacturing the same | |
| TWI499017B (en) | Epoxy bumps for hanging crystal grains | |
| US10607964B2 (en) | Semiconductor device | |
| JP5040746B2 (en) | Electronic component and manufacturing method thereof | |
| JP2009152423A (en) | Semiconductor device | |
| JP5250874B2 (en) | Semiconductor device | |
| CN104021413A (en) | Chip arrangement and a method for manufacturing a chip arrangement | |
| JP2001068511A (en) | Method for mounting electronic device element and method for manufacturing surface acoustic wave device | |
| JPWO2007037055A1 (en) | Semiconductor package, substrate, electronic device using this semiconductor package or substrate, and method for correcting warpage of semiconductor package | |
| JP5151878B2 (en) | Semiconductor device | |
| JP4738996B2 (en) | Semiconductor device | |
| JP5104315B2 (en) | Semiconductor package, electronic component, and electronic device | |
| JP2010103270A (en) | Semiconductor device and manufacturing method thereof | |
| JP3168987B2 (en) | Mounting structure of surface mount type semiconductor device | |
| JP2004273617A (en) | Semiconductor device | |
| JP2005072212A (en) | Electronic component, manufacturing method thereof, and electronic apparatus | |
| JP2005268299A (en) | Semiconductor package and manufacturing method thereof | |
| JP5593156B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005167074A (en) | Semiconductor device | |
| JP2008177404A (en) | Semiconductor device, semiconductor module and manufacturing method thereof | |
| JP2005150441A (en) | Chip stacked semiconductor device and manufacturing method thereof | |
| JP2002299549A (en) | Stacked semiconductor device and method of manufacturing the same | |
| JP2018170411A (en) | Junction structure and mounting structure body of semiconductor device and junction method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5250874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |