JP5260415B2 - Printed wiring pattern display device and system using the same - Google Patents
Printed wiring pattern display device and system using the same Download PDFInfo
- Publication number
- JP5260415B2 JP5260415B2 JP2009135686A JP2009135686A JP5260415B2 JP 5260415 B2 JP5260415 B2 JP 5260415B2 JP 2009135686 A JP2009135686 A JP 2009135686A JP 2009135686 A JP2009135686 A JP 2009135686A JP 5260415 B2 JP5260415 B2 JP 5260415B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring pattern
- length
- designating
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明はコンピュータ支援設計(CAD:Computer Aided Design)によるプリント回路基板設計装置やLSIの配線設計装置において使用する装置に係り,配線ルート比較や距離比較をする線分表示装置又はそれを用いたシステムに関する。 The present invention relates to an apparatus used in a printed circuit board design apparatus or an LSI wiring design apparatus based on computer-aided design (CAD), and a line segment display apparatus for comparing wiring routes and distances or a system using the same About.
プリント回路基板の設計においては,回路設計した論理的な設計結果を物理的なプリント基板上に実現するための部品の配置やプリント配線パターン設計段階で部品間を接続する信号線のプリント配線パターン長が等しくなくてはならない場合やプリント配線パターン長の差分が一定距離以内でなくてはならない場合がある。 In the design of printed circuit boards, the placement of components to realize the logical design results of circuit design on the physical printed circuit board, and the printed wiring pattern length of the signal lines that connect the components at the printed wiring pattern design stage. May have to be equal, or the printed wiring pattern length difference may have to be within a certain distance.
また、プリント配線パターンが分岐している場合、電気信号の反射の影響を受けないようにするため、分岐後のプリント配線パターン長の差が一定範囲にあることが要求される。 Further, when the printed wiring pattern is branched, it is required that the difference in the printed wiring pattern length after the branching is within a certain range so as not to be affected by the reflection of the electric signal.
この様な場合,完成したプリント配線パターン長が問題なく設計されていることを確認するには,等長で設計しなくてはならない信号線群のプリント配線パターン長を全て調べ,比較するという作業が要求される。また,等長と言う条件を満たさない場合,どのプリント配線パターンが条件を満足していないのか,どの程度長いのか,それを改善するためには他の回路に対しどの程度の影響があるのかを知る必要があり,プリント配線パターン設計者にとり負担となっていた。 In such a case, in order to confirm that the completed printed wiring pattern length is designed without any problem, it is necessary to investigate and compare all the printed wiring pattern lengths of the signal lines that must be designed with the same length. Is required. Also, if the condition of equal length is not satisfied, which printed wiring pattern does not satisfy the condition, how long it is, and how much it affects other circuits to improve it. It was necessary to know and was a burden for the printed wiring pattern designer.
そこで, 特許文献1には、上記課題を解決する為に、設計や確認作業を効率化する発明について開示されている。
Therefore,
特許文献1では、プリント配線パターン設計時に、配線パターンの差動信号線路の+信号と−信号の位相差が出ない設計を行うための検討がなされているが、この場合には,位相差が発生する箇所を算出しその箇所を警告するという方法であり,高密度で多くのプリント配線パターンが集中している箇所については,対象としているプリント配線パターンがどのような経路でプリント回路基板上を走っているか確認することが難しく,プリント配線パターンを改善する際に周辺との関係を見づらいという課題があった。
In
本発明のプリント配線パターン表示装置又はシステムは、電子回路を設計するためのCADシステムにおけるプリント配線パターン表示装置又はシステムであって、CPUと、メモリと、を有し、複数のプリント配線パターンを表示する表示手段と、複数のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、指定手段により指定されたプリント配線パターンに対して、プリント配線パターン長を指定するパターン長指定手段と、を備え、パターン長指定手段の移動量により、指定したパターン長分を、表示手段に表示されたプリント配線パターン上に表示させることを特徴とする。 A printed wiring pattern display device or system according to the present invention is a printed wiring pattern display device or system in a CAD system for designing an electronic circuit, and includes a CPU and a memory, and displays a plurality of printed wiring patterns. Display means for designating, designating means for designating an arbitrary printed wiring pattern from a plurality of printed wiring patterns, and pattern length designating means for designating a printed wiring pattern length for the printed wiring pattern designated by the designating means, And the specified pattern length is displayed on the printed wiring pattern displayed on the display means according to the movement amount of the pattern length specifying means.
本発明によると、プリント回路基板のプリント配線パターン設計時や、プリント配線パターン設計完了後において、信号線に対して行う、基準を満足するか否かの検証を容易にすることができる。 According to the present invention, it is possible to easily verify whether or not a reference is satisfied for a signal line at the time of designing a printed wiring pattern of a printed circuit board or after completion of the printed wiring pattern design.
本発明は、CPU1,内部メモリ3,外部メモリ2,マウス5,キーボード6およびタッチパネルまたはディスプレイのような表示手段4を持つ装置(システム)10において,処理対象オブジェクトを形状として表示するものと線分として表示するものに分離して内部メモリ3または外部メモリ2(以下メモリと呼ぶ)に記憶させ,該メモリに記憶した形状情報と線分情報の内の特徴となる情報の一部を外部から指示することでメモリ内の情報の中から任意の形状や線分を選択し,この選択した情報をCPU1で表示処理することで表示手段4上に表示し,CPU1はマウス5を移動させることにより, マウス5の移動量に従って,選択した線分上に輝度や色・太さの異なる線分を上書きすることで実現できる。
The present invention relates to an apparatus (system) 10 having a
本発明にかかる実施例によると、プリント回路基板のプリント配線パターン設計時や、プリント配線パターン設計完了後において、信号線に対して行う、基準を満足するか否かの検証を容易にすることができる。例えば、設計基準で規定されている線長を満足しているか,信号が並走しなくてはならないプリント配線パターンが制約とおりになっているか,またプリント配線パターン長が制約を満足しているかを検証する際に,短時間で容易に検証することができる。 According to the embodiment of the present invention, it is possible to easily verify whether or not a reference is satisfied for a signal line at the time of designing a printed wiring pattern of a printed circuit board or after completion of the printed wiring pattern design. it can. For example, whether the line length specified in the design standard is satisfied, whether the printed wiring pattern that signals must run in parallel conforms to the restrictions, and whether the printed wiring pattern length satisfies the restrictions When verifying, it can be easily verified in a short time.
特に、本発明の実施例にかかる装置(システム)10の特徴は、図面上の処理対象のプリント配線パターンをマウスで追跡する必要がなく、一旦表示対象として選択されたプリント配線パターンはマウスの動作と同期してその軌跡を表示する点にある。 In particular, the feature of the apparatus (system) 10 according to the embodiment of the present invention is that there is no need to trace the printed wiring pattern to be processed on the drawing with the mouse, and the printed wiring pattern once selected as the display target is the operation of the mouse. The locus is displayed in synchronization with the.
つまり、設計者が選択した追跡すべきプリント配線パターンの形状を意識することなくマウスを動かしても、マウスの移動量に応じて、処理対象プリント配線パターンを強調表示できる形態を有するということである。 In other words, even if the mouse is moved without being aware of the shape of the printed wiring pattern to be tracked selected by the designer, the printed wiring pattern to be processed can be highlighted according to the amount of movement of the mouse. .
なお、プリント配線パターン指定手段はここで述べているマウスの他、タッチペンやタッチディスプレイ上を指で移動し移動量を指定する等の指定手段でも同様に処理することができる。 In addition to the mouse described here, the printed wiring pattern designating means can be processed in the same manner by designating means such as moving the touch pen or touch display with a finger and designating the amount of movement.
ここで、本発明にかかる技術的特徴を説明すると、
本発明にかかるプリント配線パターン表示装置又はそれを用いたシステムは、電子回路を設計するためのCADシステムにおけるプリント配線パターン表示装置又はシステムであって、プリント配線パターン表示装置は、CPUと、メモリと、を有し、1以上のプリント配線パターンを表示する表示手段と、1以上のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、指定手段により指定されたプリント配線パターンに対して、プリント配線パターン長を指定するプリント配線パターン長指定手段と、を備え、
プリント配線パターン長指定手段の移動量により、指定したプリント配線パターン長分を、前記表示手段に表示されたプリント配線パターン上に表示することを特徴とする。
また、指定手段により指定されたプリント配線パターンに対して、プリント配線パターンを伝播する信号伝播遅延時間を指定する信号伝播遅延時間指定手段を備え、信号伝播遅延時間指定手段により与えた信号伝播遅延時間からプリント配線パターン長を算出し、表示手段に表示したプリント配線パターン上に、算出したプリント配線パターン長を、表示することを特徴とする。
Here, technical features according to the present invention will be described.
A printed wiring pattern display device according to the present invention or a system using the printed wiring pattern display device is a printed wiring pattern display device or system in a CAD system for designing an electronic circuit, and the printed wiring pattern display device includes a CPU, a memory, A display means for displaying one or more printed wiring patterns, a designation means for designating an arbitrary printed wiring pattern from one or more printed wiring patterns, and a printed wiring pattern designated by the designation means, A printed wiring pattern length specifying means for specifying a printed wiring pattern length;
The specified printed wiring pattern length is displayed on the printed wiring pattern displayed on the display means according to the movement amount of the printed wiring pattern length specifying means.
In addition, a signal propagation delay time designating unit for designating a signal propagation delay time for propagating the printed wiring pattern with respect to the printed wiring pattern designated by the designating unit is provided, and the signal propagation delay time given by the signal propagation delay time designating unit is provided. The printed wiring pattern length is calculated from the above, and the calculated printed wiring pattern length is displayed on the printed wiring pattern displayed on the display means.
さらに、電子回路を設計するためのCADシステムにおけるプリント配線パターン表示装置であって、プリント配線パターン表示装置は、CPUと、メモリと、を有し、1以上のプリント配線パターンを表示する表示手段と、1以上のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、指定手段により指定されたプリント配線パターンに対して、プリント配線パターン長を指定するパターン長指定手段と、を備え、プリント配線パターン長指定手段の移動量に同期して、指定したプリント配線パターン長分を、表示手段に表示されたプリント配線パターン上に、算出したプリント配線パターン長を、表示するとともにプリント配線パターン長指定手段により指定されたプリント配線パターン長またはプリント配線パターンの信号伝播遅延時間を合わせて表示することを特徴とする。 Furthermore, a printed wiring pattern display device in a CAD system for designing an electronic circuit, the printed wiring pattern display device having a CPU and a memory, and a display means for displaying one or more printed wiring patterns , Comprising a designation means for designating an arbitrary printed wiring pattern from one or more printed wiring patterns, and a pattern length designation means for designating a printed wiring pattern length for the printed wiring pattern designated by the designation means. In synchronization with the movement amount of the wiring pattern length designation means, the specified printed wiring pattern length is displayed on the printed wiring pattern displayed on the display means, and the calculated printed wiring pattern length is displayed and the printed wiring pattern length is designated. Printed wiring pattern length or printed wiring pattern specified by And displaying the combined signal propagation delay time over emissions.
また、本発明にかかるプリント配線パターン表示装置システムは、電子回路を設計するためのCADシステムにおけるプリント配線パターン表示装置システムであって、プリント配線パターン表示装置システムは、CPUと、メモリと、を有し、1以上のプリント配線パターンを表示する表示手段と、1以上のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、指定手段により指定されたプリント配線パターンに対して、プリント配線パターン長を指定するプリント配線パターン長指定手段と、を備え、プリント配線パターン長指定手段の移動量と信号伝播遅延時間との少なくとも一つから、指定手段により指定されたプリント配線パターンの区別したい長さを算出し指定されたプリント配線パターン上に、算出した前記プリント配線パターン長を、表示することを特徴とする。
A printed wiring pattern display device system according to the present invention is a printed wiring pattern display device system in a CAD system for designing an electronic circuit, and the printed wiring pattern display device system has a CPU and a memory. Display means for displaying one or more printed wiring patterns, designation means for designating an arbitrary printed wiring pattern from the one or more printed wiring patterns, and a printed wiring pattern for the printed wiring pattern designated by the designation means. A printed wiring pattern length designating means for designating a length, and a length of the printed wiring pattern designated by the designating means from at least one of the movement amount of the printed wiring pattern length designating means and the signal propagation delay time. Is calculated on the specified printed wiring pattern. It said printed wiring pattern length, and displaying.
以下図面を用いて,本発明にかかる実施例の形態の一つをプリント回路基板設計時の適用事例を詳細に説明する。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an application example at the time of designing a printed circuit board according to one embodiment of the present invention will be described in detail with reference to the drawings.
まず、本発明の装置(システム)10は、図1に示すCPU1と内部メモリ3,外部メモリ2ディスプレイ4,マウス5、キーボード6で構成する。
First, the apparatus (system) 10 of the present invention comprises a
次にメモリ中で動作するソフトウェアの実施例を図11を用いて説明する。 Next, an embodiment of software operating in the memory will be described with reference to FIG.
処理701では,処理対象プリント回路基板の設計データを外部メモリ2から読み込み回路接続情報テーブル201,プリント配線パターン情報テーブル300,部品実装位置テーブル310、図形描画用データテーブル315,点種テーブル401,層間距離テーブル501を内部メモリ3上に作成する。
In
外部メモリ2上の各種データの記憶形式は, 読み込み対象である回路接続情報テーブル201,プリント配線パターン情報テーブル300,図形描画用データテーブル315,点種テーブル401,層間距離テーブル501と同じ形態を持つデータ群であり,違いは内部メモリ3に作成するテーブルは,本発明とは関係の無い情報を読み込み時に削除し本発明に必要な情報のみを抽出している点である。
The storage format of various data on the
また,今回の処理で追加する情報はプリント配線パターン情報テーブル300の処理済長312aと残り長さ313aの項目を設けている点である。
Further, the information added in the current process is that items of the processed length 312a and the
回路接続情報テーブル201は論理的な回路情報の接続関係を表しており,同電位で複数の部品ピン接続がある場合には,同じ信号名202の実装位置203とピン番号204が複数行登録される。図2の例ではsig1という信号名202の回路接続にはIC01という実装位置203の部品の001ピンからIC002という実装位置203にある部品の002ピンに信号線が接続していることを表している。
The circuit connection information table 201 represents a connection relationship of logical circuit information. When there are a plurality of component pin connections at the same potential, a plurality of rows of
回路接続情報テーブル201と対応し,物理的な設計情報を格納しているテーブルが図3に示すプリント配線パターン情報テーブル300である。このテーブルでは回路接続情報テーブル201に登録している信号名202がプリント回路基板上をどの様な経路でFrom側からTo側まで進んで行くかを表現している。このテーブルの一行がプリント配線パターンの1区間を表しており,1区間とは図13の図中に区間と表現している線分903のように,部品ピン902から曲がり点905へ接続する線分や曲がり点905から曲がり点906に接続する線分のことであり、1つの信号線は1以上の複数の区間から構成される。
A printed wiring pattern information table 300 shown in FIG. 3 corresponds to the circuit connection information table 201 and stores physical design information. In this table, the
図3のプリント配線パターン情報テーブル300はこの区間毎のプリント配線パターン情報を保持している。信号名301は回路接続情報テーブル201の信号名と対応しており,分岐レベル301aは処理対象である信号が複数のプリント配線パターンに分岐している場合に、最初の分岐から何番目の分岐であるかを表すものである。幅302はプリント配線パターンの線幅をあらわしている。個別区間長303は当該区間の長さを表している。また,該テーブルのFrom側の点種304は着目している区間の開始位置の種別を表している。例えば,該図の点種304がPinと表現しているのは,この区間の開始位置の点は部品ピンであることを表している。また,To側の点種308がLとなっているのはこの点が曲がり点であることをあらわしている。From側,To側のX座標305、309,Y座標306、310aはその区間の開始,終了位置を表している。層307、311aはプリント回路基板を構成するプリント配線板を構成する層をあらわしており着目している区間がどの層に属しているかを表現している。この区間の表現方法は例えばA,B,Cという3個の点を接続している場合,その区間の表現は,A-B,B-Cというように表現する。
The printed wiring pattern information table 300 in FIG. 3 holds printed wiring pattern information for each section. The
処理済み長312aは当該区間の既に描画済みの区間長を表しており,残り長さ313aは未描画の区間長を表している。
The processed length 312a represents the already drawn section length of the section, and the
図4はプリント回路基板の図を描画するための部品のプリント回路基板での実装位置を表している部品実装位置情報テーブル310で,実装位置名100は場所を識別するための名称であり,X座標101,Y座標102はその物理的な位置を示すものであり,部品種103はその部品の物理的な形状を現す名前である。
FIG. 4 is a component mounting position information table 310 showing the mounting position of the component on the printed circuit board for drawing the printed circuit board. The mounting
図5はその物理的な形状が具体的にどのような形をしているかを表している部品形状情報テーブル315であり,部品種名104は図4の部品種名103に対応しているため,この部品種名103が一致する図5の部品種名104を検索し一致するものを探すことで当該部品の形状を知ることができる。
FIG. 5 is a part shape information table 315 showing the specific shape of the physical shape, and the
部品形状情報テーブル315は部品の形状を直線の線分に分解しこれを該テーブルに記憶させたものである。線分のFrom側のX座標105,Y座標106とTo側の側のX座標107,Y座標108で部品形状の1つの線分を表しており,次の行は前行のTo側の座標がFrom 側の座標となり次の線分の開始位置となり,これを次々と繰り返して描画することで部品形状を描画することができる。 The component shape information table 315 is a table in which the shape of a component is decomposed into straight line segments and stored in the table. An X coordinate 105, Y coordinate 106 on the From side and an X coordinate 107, Y coordinate 108 on the To side represent one line segment of the part shape, and the next line is the coordinates on the To side of the previous line. Becomes the coordinates on the From side and becomes the start position of the next line segment. By repeating this one after another, the part shape can be drawn.
図6は描画状態を記憶するための描画状態テーブル320で,着目しているプリント配線パターンの線分がどの信号でどの区間をどこまで描画しているかを表すものである。信号名321は処理対象信号名を格納する領域であり,分岐レベル322は現在処理している分岐レベルが何番目にあるものであるかを示している。総線長323は着目信号のプリント配線パターン長全体の長さを表しており、分岐の区間開始位置324aは着目信号の着目分岐レベル322において最初の分岐が存在する区間の開始位置を示している。処理中の区間324bは着目信号が持つ1つまたは複数の区間のどの区間を描画しているかを示している。上書き済線長325は総線長の内、どこまでの長さを上書きしたかを示しており,描画可能な残りの長さ326は上書きしていないプリント配線パターンの長さを表している。
FIG. 6 is a drawing state table 320 for storing the drawing state, which represents which signal is used to draw which section and how far the line segment of the printed wiring pattern of interest is drawn. The
図7はマウス5の動作を記憶させるマウス状態テーブル3300であり,マウス5の状態がどのような状態になっているか記憶させている。マウス処理中サイン330はマウスの左ボタンを押している間はオンになっており,押した時のマウスがあった位置をマウス移動開始位置331のXs座標,Ys座標に記憶させ,マウス5の左ボタンを離すとオフになり,離した時のマウス5の位置をマウス移動終了位置332に記憶させる。この時のマウス5の座標は処理対象プリント回路基板の図面の座標とは合わせる必要はない。上書きしたい長さ333はマウス5の左ボタンを押している間に移動した距離を記憶させておく。この動作を繰り返すたびにその長さはその移動量を算出し,以前までの長さに加算する。
次に処理702に進み,これらのデータテーブルを用いて,グラフィックディスプレイ(以下ディスプレイ)4上に処理対象プリント回路基板の部品とプリント配線パターンの接続図を表示する。
FIG. 7 is a mouse state table 3300 for storing the operation of the
Next, the processing proceeds to processing 702, and a connection diagram of components of the processing target printed circuit board and the printed wiring pattern is displayed on the graphic display (hereinafter referred to as display) 4 using these data tables.
図8は図面描画基本情報テーブル340であり、図面表示倍率341はマウスの移動量と作図領域での移動量の関係を表しており、単位長信号伝播遅延時間342は一定距離のプリント配線パターンでの信号伝播遅延時間を定義したものである。
FIG. 8 is a drawing drawing basic information table 340, where the
接続図の表示方法は,図15で示す全体図用の描画レイヤー1050を内部メモリ3上に設け該レイヤー1050上に全体図を作成し,画面に表示する。
As a connection diagram display method, a
図4実装位置テーブル310の実装位置名100に登録されている部品の形状を図5の部品形状テーブルから取り出し,部品実装位置のX座標101とY座標102で示している場所に部品形状情報テーブル315に登録してあるFrom側のX座標105,Y座標106からTo側のX座標107,Y座標108に向かって線を描画する。この処理を同じ部品種名104を持つデータに繰り返し行うことで図形を描画することができる。部品実装位置情報テーブル310に登録してある全部品に対して実行することで処理対象プリント回路基板上の全ての部品の図を描くことができる。
4 extracts the shape of the component registered in the mounting
また,プリント配線パターンの描画は図3のプリント配線パターン情報テーブル301のプリント配線パターンの区間のFrom側X座標305,Y座標306,からTo側X座標309,Y座標310aで示される点に線を引くことで描画することができる。区間とは図13に示すように部品のピンや曲がり点から次の部品ピンや曲がり点までの連続した線分である。 The printed wiring pattern is drawn from the From side X coordinate 305 and Y coordinate 306 to the point indicated by the To side X coordinate 309 and Y coordinate 310a in the printed wiring pattern section of the printed wiring pattern information table 301 in FIG. You can draw by drawing. The section is a continuous line segment from a component pin or bending point to the next component pin or bending point as shown in FIG.
プリント配線パターン情報テーブル301上の区間の描画をテーブル上の全ての区間に対して行うことで,プリント配線パターンを描画することができる。 By drawing the section on the printed wiring pattern information table 301 for all the sections on the table, the printed wiring pattern can be drawn.
この時,曲がり点や開始,終了位置の図をより詳細に記述したい場合には,線分の幅302や点種304,308,プリント配線パターンが存在する層307,311a等の情報を使用することでより詳細な情報を表示することができる。図9に点種の詳細情報の例を示す。名称402は曲がり点の種類の名前をあらわしており,形状403は図面上に表示する際の点種の形状を表わしており,円を描画する際の半径408,ピンのような三角形や四角形を表現するための描画区間情報404から406を持つ。この情報を描画する場合には, 1st404から2nd405,2nd405から3rd406と登録されている区間を次々に描画することで実現できる。この点種を描画する位置は,プリント配線パターン情報テーブル301にある点種304、308の位置である。
At this time, when it is desired to describe the bending point, the start and end positions in more detail, information such as the
図10にはプリント回路基板の層の厚みを定義した例を示す。この情報は線長をより厳密に評価したい場合に使用できるよう,層502の厚みを距離503として保持している。また,層502間を伝播する信号伝播遅延時間504も併せて定義しておく。
FIG. 10 shows an example in which the thickness of the printed circuit board layer is defined. This information holds the thickness of the
処理703では,処理対象信号名の入力を促すメッセージをディスプレイ4上に表示する。装置(システム)使用者がキーボード6から処理対象信号名を入力すると処理705では処理対象信号名を描画状態テーブル320の信号名321に登録する。
In
処理704では信号名を何も入力せずにキーボード6から空送信された場合,指示信号名入力は終わりと判断し,処理706に進む。処理706では指示信号名が1個以上あったかを判定し,指示信号名が0個の場合には処理707へ進み処理を終了する。
In
処理対象の指示信号名が1個以上あった場合には処理706aに進み処理用テーブルの内容を初期設定する。初期設定の内容は,マウス処理中サイン330をオフにし,マウス移動開始位置331の座標を0にし,マウス移動終了位置を0にする。次に,上書きしたい長さ333を0にリセットする。
If there are one or more instruction signal names to be processed, the process proceeds to process 706a to initialize the contents of the process table. The initial setting is to turn off the
初期設定処理として,次に外部から指示された信号名321に対応する総線長323にプリント配線パターンテーブル300の個別区間長303の和を求めセットし,処理対象信号321に対応するプリント配線パターンテーブル300の処理済み長312aを0にリセットし,これに対応する残り長さ313aを個別区間長303と同じ値にする。次に,描画状態テーブル320の処理中区間の位置324bを1にセットし,上書き済長325を0にセットし,描画可能な残りの長さ326に総線長323の値をセットする。この初期設定処理を外部から指示された信号名全てに対して行う。分岐レベル301aの初期設定もこの時行う。
As an initial setting process, the sum of the
分岐レベルとは例えば一つの信号線に着目した場合に部品ピンが3個あるとするとプリント配線パターンは2分岐することになり、着目している区間がどのスタートの区間から数えて何番目の分岐に属しているかということを表すものである。この例は図20にその分岐の状態を示し、図19にその分岐をプリント配線パターン情報テーブル300上に作成した実施例を示す。図21にはこの時の描画状態テーブル320を作成した実施例を示す。 The branch level is, for example, if there are three component pins when paying attention to one signal line, the printed wiring pattern will branch into two, and the number of branches from which start section the target section is counted It represents whether it belongs to. This example shows the state of the branch in FIG. 20, and FIG. 19 shows an embodiment in which the branch is created on the printed wiring pattern information table 300. FIG. 21 shows an embodiment in which the drawing state table 320 at this time is created.
次に現在ディスプレイ4上に表示している図15の全体図用の描画レイヤー1050の輝度を下げ全体図を低輝度の表示とし,処理対象プリント回路基板の指示信号名のプリント配線パターン1001,1002のみを通常表示の輝度で上書き用描画レイヤー1100上に描画1111,1112する。
Next, the brightness of the
レイヤーとは図面の種類毎に確保したメモリ領域のことであり、本例の場合、図15の全体を表示する図面情報を記述するためのレイヤーと図16の上書きするためのレイヤーの2種類を設けている。以降、上書きする情報は全て図16の上書き用の描画レイヤー1100に登録し描画するものとする。このとき、描画レイヤー1050と上書き用描画レイヤー1100は同じ座標系を持つ。
A layer is a memory area secured for each type of drawing. In this example, there are two types of layers: a layer for describing drawing information for displaying the whole of FIG. 15 and a layer for overwriting in FIG. Provided. Hereinafter, it is assumed that all information to be overwritten is registered and drawn in the
次に,オペレーティングシステムが提供しているマウス5のイベント発生時にその状態を伝えるマウス操作メッセージキューの先頭をチェックしマウス左ボタンを押し下げたイベントが発生している場合には処理710に進みマウス状態テーブル3300の処理中サイン330にオンをセットし,処理711でマウスが押された位置の座標をマウス移動開始位置331にセットする。マウス操作イベントの発生間隔時間はプログラムの開始時に定義しておく。
Next, if an event has occurred in which the mouse operation message queue that informs the state of the
この処理が終わると処理709に戻り次のマウスの操作状態を検出するためマウス操作メッセージキューを参照する。 When this process ends, the process returns to process 709, and the mouse operation message queue is referred to in order to detect the next mouse operation state.
マウスが移動しているイベントを検出した場合,処理712に進みマウス処理中サイン330がオンになっているか判定する。オフである場合は処理対象外であるため,処理709に戻る。オンの場合,処理713に進みイベント発生時の座標を取り出し,移動終了位置332へセットする。次に,マウス5の移動した距離を求め上書きしたい長さ333に足し込む。マウス5の移動距離を求める場合には,マウス5のX成分のみの移動量で算出する方法とXとYの移動量の和で求める方法,X成分の移動量の自乗とY成分の移動量の自乗を足し1/2乗する方法など各種の方法があるが,ここでは最後のX,Y成分の移動量の自乗の和を1/2乗する方法を適用している。また,マウスの移動方向を認識するために,マウス5のX成分の終了位置332−開始位置331が負の数値となる場合には,上書き済みプリント配線パターンの終了位置から開始位置方向に向かい負の移動量分,上書き済みのラインを消去する。
If an event in which the mouse is moving is detected, the process proceeds to process 712 to determine whether the
処理714では処理対象信号の全てのプリント配線パターン上にマウス5の移動距離分だけ上書きし,処理714aで上書きしたい長さ333の内容をマウス移動量として処理709に戻る。
In
マウス5の左ボタンを離した場合,処理709でマウス操作メッセージキューの状態が左ボタンを離したという状態に変化するので,処理715に進み処理中サイン330をオフ状態にし,処理709に戻りマウス5の状態を判断する。
When the left button of the
マウス5の左ボタンをダブルクリックした場合,処理717に進みプリント配線パターン描画処理を終了する。
When the left button of the
これら,マウス5の状態は充分短い時間の間隔(例えば0.01秒)で調べることができるため,ディスプレイ4上に上書き表示されるプリント配線パターンは,マウス5の動作とほぼ同期して描画しているように見える。同様に,線長も同期して表示しているように見える。
Since the state of the
処理714の詳細な実施例は図12を用いて説明する。
A detailed example of the
処理801で描画状態テーブル320に登録している処理対象信号名の最初の信号の最初の分岐に着目する。処理802では着目している信号名のプリント配線パターンに既に上書き済みの線分の長さを算出する。この時、パターン情報テーブル300の対象信号名の処理済長312aの分岐レベルを考慮し合計値を求める。処理803では着目信号の未描画のプリント配線パターン長を求める。これは,上書き済みの線分の長さを求める場合と同様に分岐レベルを考慮しパターン情報テーブル300の対象信号名の残り長さ313aの合計値を求めることで算出できる。
Attention is paid to the first branch of the first signal of the processing target signal name registered in the drawing state table 320 in the
処理804では,現在処理中の分岐324aの区間の位置324bを描画状態テーブル320から取り出す。処理805ではマウスの移動量である上書きしたい長さを求める。これは,上書きしたい長さ333から上書き済み長さ325を引いて求め、この結果をLに格納する。
In
処理806では, 着目区間の残り長さ313aと上書きしたい長さLを比較し、残り長さ313aが大きい場合には、処理830に進み着目区間の線分上の未描画の開始位置(当該区間の処理済み長312aの位置)から上書きしたい長さ分のだけ幅広で輝度の高い線分を上書き用レイヤー1100上に描画する。
In
次に処理831で残り長さ313aを更新(残り長さ313a-L)し、処理832で処理済長312aを更新(処理済長312a+L)し、処理833で描画状態テーブル320の次の信号又は同一分岐レベルの区間に着目し、処理834に進み、処理する信号がまだ存在するか確認する。処理する信号がまだ存在する場合には処理802に戻る。処理すべき信号がなくなった場合には、処理840に進み処理を終了する。
Next, the remaining
処理806で着目区間の残り長さ313aとLが等しい場合には、処理820に進み残り長さ313aの分上書き用レイヤ-1100上に描画し、処理821aで残り長さ313aを0にする。次に処理済長312aを当該区間の個別区間長303と同じにする。
次に処理823に進み次に処理すべき区間が残っているか調べ、処理すべき区間が残っている場合には、処理824に進み処理中の区間の位置324を次の区間の位置に更新し処理833に進む。
If the remaining
Next, the process proceeds to a
処理806で残り長さ313aがLより小さい場合、処理810に進み着目区間の残り長さ313aだけ、幅広で輝度の高い線分を上書き用レイヤー1100上に描画し、次に着目区間の処理済み長312aを当該区間の個別区間長303と同じにする。次に処理812に進み上書き済線長325に残り長さ313aを足し、処理813で描画可能な残りの長さ326から残り長さ313aを引き処理814で着目区間の残り長さ313aを0にする。
If the remaining
次に処理815に進み同一信号で同一分岐レベルの処理すべき次の区間があるか調べ、次の区間がある場合には、処理816に進み処理中の区間の位置324bをパターン情報テーブル300の次の区間の位置に更新する。処理すべき区間がない場合には処理833へ進む。
Next, the process proceeds to process 815 to check whether there is a next section to be processed with the same signal and the same branch level. If there is a next section, the process proceeds to process 816 and the
これらの処理により、一旦マウスと図面の関係付けを行った後は、マウスの動作のみで図面上の意図するプリント配線パターンの処理を行い、マウス動作に連動したプリント配線パターンの描画を行うことができる。 With these processes, once the mouse and the drawing are related, the intended printed wiring pattern on the drawing can be processed only by the operation of the mouse, and the printed wiring pattern linked to the mouse operation can be drawn. it can.
図11,図12の処理で作図した信号名を1つだけ指示した例の全体図用描画レイヤー1050と上書き用描画レイヤー1100を同時表示した例を図13に示す。また,同様に複数の信号を指示し同時に描画した例を図14に示す。図15はこの時の全体図用描画レイヤーであり、図16は上書き用レイヤー1100に処理対象の信号名のプリント配線パターンのみを表示し,それ以外の図形やプリント配線パターン情報を表示せずに,マウス5の動作で途中まで上書きしている実施例を示す。
FIG. 13 shows an example in which the
図17には,上書き用描画レイヤー1100の処理対象の信号名のプリント配線パターンのみを表示し,それ以外の図形やプリント配線パターン情報を表示せずに,マウス5の動作で途中まで上書きしている実施例だが、移動量をプリント回路基板プリント配線パターンのX成分のみに適用して処理した例を示す。
In FIG. 17, only the printed wiring pattern of the signal name to be processed of the overwriting
また,マウス5の移動量と図面の移動量に倍率の差を付けたい場合には,処理713の処理でマウス5の現在位置を取得しスタート位置との距離の差を求め, マウス移動量と図8の図面の表示倍率341を,求めた差に掛け,この値を上書きしたい長さ領域333に足し込むというように変更することでマウス5の移動量とディスプレイ4上に表示した図面上での移動量を変えることができる。
In addition, when it is desired to add a magnification difference between the moving amount of the
図18は上書き用描画レイヤー1100に表示している描画対象プリント配線パターンの例であり、マウス5の移動量をプリント配線パターンのX、Y成分共に加算した長さで表示しているものである。また、プリント配線パターンの信号伝播遅延時間も図8の単位長信号伝播遅延時間342を使って求め表示した例である。これは、処理フローの処理済み長を求める処理832、822、811で求めた長さにより、信号伝播遅延時間を求め、表示することで実施することができる。
FIG. 18 shows an example of a drawing target printed wiring pattern displayed on the
図19、図20、図21は分岐を持つプリント配線パターンが処理対象となった場合のプリント配線パターン情報テーブル300、描画状態情報テーブル320およびプリント配線パターンの実施例を示す。 19, 20, and 21 show examples of the printed wiring pattern information table 300, the drawing state information table 320, and the printed wiring pattern when a printed wiring pattern having a branch is a processing target.
信号名をキーボード6から指示するのではなく,表示されている図面上で指示する場合の実施例を図22に示す。処理1201で図面の座標系とマウス5の座標を一致させる。次に処理1202に進みマウス操作メッセージキューを参照する。ここで,マウス5の左ボタンがダブルクリックされているなら処理1204に進みマウスカーソルの位置の座標を取り込む。次に,処理1205で取り込んだ座標が一致するかまたは一定距離内にあるプリント配線パターンや部品ピンを図2の回路接続情報テーブル201や図3のプリント配線パターンテーブル300から探し選択する。この時,対象となる部品ピンやプリント配線パターンが見つからない場合には処理1207に進み再度トライを促す。対象となる部品ピンやプリント配線パターンが見つかった場合には,その信号名を図6の描画状態テーブルの信号名321に登録する。処理1202でマウス右ボタンがクリックされた状態になっていれば処理を終了する。マウス右ボタンクリックでもなく,左ボタンダブルクリックでもない場合には処理1202に戻る。
FIG. 22 shows an embodiment in which the signal name is not indicated on the keyboard 6 but is indicated on the displayed drawing. In processing 1201, the coordinate system of the drawing and the coordinates of the
ここまでの処理で処理対象の信号名を得ることができるため,この後の処理は,図11の実施例の処理706以降の処理と同じ処理で実施する。 Since the signal name to be processed can be obtained by the processing so far, the subsequent processing is performed by the same processing as the processing after processing 706 in the embodiment of FIG.
図23に処理対象信号名と配線長を外部から指示し,処理対象パターンを指示分表示し、信号の信号伝播遅延時間を表示する実施例を図23に示す。処理701から処理708までの処理は図11の処理と同じであり,処理1401で表示したい長さをキーボード6から入力し,上書きしたい長さ領域333にセットし,次に処理1403で上書きしたい長さ領域333から線長を取り出し、単位長当たりの信号伝播遅延時間342より算出した信号伝播遅延時間をディスプレイ4上に表示し,処理714でプリント配線パターンの上書きを行い、処理を終了する。
FIG. 23 shows an embodiment in which the processing target signal name and wiring length are indicated from the outside in FIG. 23, the processing target pattern is displayed as indicated, and the signal propagation delay time of the signal is displayed. The processing from the
図24に処理対象信号名と信号伝播遅延時間を外部から与え、表示する長さを算出し,既存のプリント配線パターン上に表示する実施例を示す。処理701から処理708までの処理は図11の処理と同じであり,処理1501でプリント配線パターン上を伝播する信号伝播遅延時間をキーボード6から入力し,単位時間あたりに伝播する距離は予め分かっているため,プリント配線パターンの上書き長を算出できる。処理1502で算出した長さを上書きしたい長さ領域333にセットし,次に処理1503で算出した長さをディスプレイ4上に表示し,処理714でプリント配線パターンの上書きを行い処理を終了する。
FIG. 24 shows an embodiment in which a processing target signal name and a signal propagation delay time are given from the outside, a display length is calculated, and displayed on an existing printed wiring pattern. The processing from the
処理対象信号名を信号名ではなく、実装位置名と部品のピン番号で外部から指示する場合にも対応できるように、プリント配線パターン情報テーブル上には実装位置とピン番号も記憶させている。 The mounting position and the pin number are also stored in the printed wiring pattern information table so that the processing target signal name can be dealt with from the outside not by the signal name but by the mounting position name and the component pin number.
なお、ここでの実施例はプリント配線パターン長指定手段としてマウスを用いているが、タッチパネルやタッチディスプレイのような表示手段を用いる場合には、マウスをタッチペンや指に置き換えて処理することで同様に実施することができる。
In this embodiment, a mouse is used as the printed wiring pattern length designation means. However, when a display means such as a touch panel or a touch display is used, the same processing can be performed by replacing the mouse with a touch pen or a finger. Can be implemented.
プリント回路基板やLSIの配線パターン設計時において,配線パターンの等長性確認や伝送線路解析装置でのノイズ対策時の線長確認に大きな効果が期待できる他,地図の表示装置で最短ルートの確認し、一定時間内で到達できる場所へのルートを纏めて表示する装置に利用可能である。 When designing printed circuit boards and LSI wiring patterns, it can be expected to have a great effect in confirming the isometric length of wiring patterns and in checking the length of wires when taking noise countermeasures in a transmission line analyzer, and confirming the shortest route with a map display device. Therefore, the present invention can be used for an apparatus that collectively displays routes to places that can be reached within a certain time.
1…CPU(中央処理装置)
2…外部メモリ
3…内部メモリ(主記憶装置)
5…マウス
201…回路接続情報テーブル
300…プリント配線パターン情報テーブル
310…部品実装位置情報テーブル
315…図形描画用データテーブル
320…描画状態テーブル
3300…マウス状態テーブル
340…図面描画基本情報テーブル
401…点種テーブル
501…層間距離テーブル
1050…全体図用描画レイヤー
1100…上書き用描画レイヤー
1 ... CPU (Central Processing Unit)
2 ...
5 ...
Claims (5)
前記プリント配線パターン表示装置は、
CPUと、メモリとを有し、
1以上のプリント配線パターンを表示する表示手段と、
前記1以上のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、
前記指定手段により指定されたプリント配線パターンに対して、プリント配線パターン長を指定するプリント配線パターン長指定手段とを備え、
前記プリント配線パターン長指定手段の移動量により指定したプリント配線パターン長分を、前記表示手段に表示されたプリント配線パターン上に表示することを特徴とするプリント配線パターン表示装置。 A printed wiring pattern display device in a CAD system for designing an electronic circuit,
The printed wiring pattern display device includes:
A CPU and a memory;
Display means for displaying one or more printed wiring patterns;
Designating means for designating an arbitrary printed wiring pattern from the one or more printed wiring patterns;
A printed wiring pattern length designating unit for designating a printed wiring pattern length for the printed wiring pattern designated by the designating unit,
The printed wiring pattern display device, wherein the printed wiring pattern length designated by the movement amount of the printed wiring pattern length designation means is displayed on the printed wiring pattern displayed on the display means.
前記プリント配線パターン表示装置は、
CPUと、メモリとを有し、
1以上のプリント配線パターンを表示する表示手段と、
前記1以上のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、
前記指定手段により指定されたプリント配線パターンに対して、プリント配線パターンを伝播する信号伝播遅延時間を指定する信号伝播遅延時間指定手段とを備え、
前記信号伝播遅延時間指定手段により与えた信号伝播遅延時間からプリント配線パターン長を算出し、前記表示手段に表示したプリント配線パターン上に、算出した前記プリント配線パターン長を表示することを特徴とするプリント配線パターン表示装置。 A printed wiring pattern display device in a CAD system for designing an electronic circuit,
The printed wiring pattern display device includes:
A CPU and a memory;
Display means for displaying one or more printed wiring patterns;
Designating means for designating an arbitrary printed wiring pattern from the one or more printed wiring patterns;
A signal propagation delay time designating unit for designating a signal propagation delay time for propagating the printed wiring pattern with respect to the printed wiring pattern designated by the designating unit;
The printed wiring pattern length is calculated from the signal propagation delay time given by the signal propagation delay time specifying means, and the calculated printed wiring pattern length is displayed on the printed wiring pattern displayed on the display means. Printed wiring pattern display device.
前記プリント配線パターン表示装置は、
CPUと、メモリとを有し、
1以上のプリント配線パターンを表示する表示手段と、
前記1以上のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、
前記指定手段により指定されたプリント配線パターンに対して、プリント配線パターン長を指定するプリント配線パターン長指定手段とを備え、
前記プリント配線パターン長指定手段の移動量により指定したプリント配線パターン長分を、前記表示手段に表示されたプリント配線パターン上に表示するとともに、前記プリント配線パターン長指定手段により指定されたプリント配線パターン長または当該プリント配線パターン長の信号伝播遅延時間を、前記表示手段に合わせて表示することを特徴とするプリント配線パターン表示装置。 A printed wiring pattern display device in a CAD system for designing an electronic circuit,
The printed wiring pattern display device includes:
A CPU and a memory;
Display means for displaying one or more printed wiring patterns;
Designating means for designating an arbitrary printed wiring pattern from the one or more printed wiring patterns;
A printed wiring pattern length designating unit for designating a printed wiring pattern length for the printed wiring pattern designated by the designating unit,
The printed wiring pattern length designated by the movement amount of the printed wiring pattern length designation means is displayed on the printed wiring pattern displayed on the display means, and the printed wiring pattern designated by the printed wiring pattern length designation means A printed wiring pattern display device that displays a signal propagation delay time of the length or the printed wiring pattern length in accordance with the display means.
前記プリント配線パターン表示装置システムは、
CPUと、メモリとを有し、
1以上のプリント配線パターンを表示する表示手段と、
前記1以上のプリント配線パターンより任意のプリント配線パターンを指定する指定手段と、
前記指定手段により指定されたプリント配線パターンに対して、プリント配線パターン長を指定するプリント配線パターン長指定手段と、
前記指定手段により指定されたプリント配線パターンに対して、プリント配線パターンを伝播する信号伝播遅延時間を指定する信号伝播遅延時間指定手段とを備え、
前記プリント配線パターン長指定手段の移動量と前記信号伝播遅延時間指定手段により指定された信号伝播遅延時間との少なくとも一つから、前記指定手段により指定されたプリント配線パターンの区別したい長さを算出し、前記指定手段により指定されたプリント配線パターン上に、算出した前記指定手段により指定されたプリント配線パターンの区別したい長さを表示することを特徴とするプリント配線パターン表示装置システム。 A printed wiring pattern display device system in a CAD system for designing an electronic circuit,
The printed wiring pattern display device system includes:
A CPU and a memory;
Display means for displaying one or more printed wiring patterns;
Designating means for designating an arbitrary printed wiring pattern from the one or more printed wiring patterns;
Printed wiring pattern length specifying means for specifying a printed wiring pattern length for the printed wiring pattern specified by the specifying means;
A signal propagation delay time designating unit for designating a signal propagation delay time for propagating the printed wiring pattern with respect to the printed wiring pattern designated by the designating unit;
A length to be distinguished of the printed wiring pattern designated by the designation means is calculated from at least one of the movement amount of the printed wiring pattern length designation means and the signal propagation delay time designated by the signal propagation delay time designation means. And displaying the calculated length of the printed wiring pattern designated by the designation means on the printed wiring pattern designated by the designation means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009135686A JP5260415B2 (en) | 2009-06-05 | 2009-06-05 | Printed wiring pattern display device and system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009135686A JP5260415B2 (en) | 2009-06-05 | 2009-06-05 | Printed wiring pattern display device and system using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010283179A JP2010283179A (en) | 2010-12-16 |
| JP5260415B2 true JP5260415B2 (en) | 2013-08-14 |
Family
ID=43539666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009135686A Expired - Fee Related JP5260415B2 (en) | 2009-06-05 | 2009-06-05 | Printed wiring pattern display device and system using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5260415B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5526883B2 (en) * | 2010-03-12 | 2014-06-18 | 富士通株式会社 | Design support program, design support apparatus, and design support method |
| JP2020042524A (en) | 2018-09-10 | 2020-03-19 | 富士通株式会社 | Power supply noise path display program, power supply noise path display method, and information processing apparatus |
| KR102899998B1 (en) * | 2023-10-26 | 2025-12-12 | 한달 | Photo interruption apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661088B2 (en) * | 1986-03-19 | 1994-08-10 | 富士通株式会社 | Animation-display control processing method |
| JPH05334397A (en) * | 1992-05-28 | 1993-12-17 | Mitsubishi Electric Corp | Layout design support device |
| JP2002230074A (en) * | 2001-02-05 | 2002-08-16 | Hitachi Telecom Technol Ltd | Line length display |
-
2009
- 2009-06-05 JP JP2009135686A patent/JP5260415B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010283179A (en) | 2010-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4000198B2 (en) | Interactive circuit design equipment | |
| US7315990B2 (en) | Method and system for creating, viewing, editing, and sharing output from a design checking system | |
| US7281232B1 (en) | Method and apparatus for automatically checking circuit layout routing | |
| US8525849B2 (en) | Designing support method, designing support equipment, program and computer-readable storage medium | |
| CN112182813B (en) | Power distribution network line path generation method, device, equipment and storage medium | |
| US8762927B2 (en) | Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium | |
| JP5731837B2 (en) | Design support apparatus and information processing method thereof | |
| JP5260415B2 (en) | Printed wiring pattern display device and system using the same | |
| TW201322029A (en) | Length calculating system and method | |
| JP2005202928A (en) | Layout processing apparatus, layout processing method, and program | |
| CN111353270B (en) | Processing method and device for automatically checking wiring, electronic equipment and storage medium | |
| JP5241371B2 (en) | Wiring display device for multilayer printed circuit board | |
| US8762913B2 (en) | Recording medium for generation program for connection of printed circuit boards, generation method for connection of printed circuit boards, and generation apparatus for connection of printed circuit boards | |
| US10331837B1 (en) | Device graphics rendering for electronic designs | |
| US20140189631A1 (en) | Computer-readable recording medium, circuit design apparatus and circuit design method | |
| JP4489468B2 (en) | CLEARANCE DISTANCE MEASURING METHOD FOR PRINTED BOARD DESIGN APPARATUS, CLEARANCE DISTANCE MEASURING APPARATUS FOR PRINTED BOARD DESIGN APPARATUS, PROGRAM, AND COMPUTER READABLE RECORDING MEDIUM | |
| JP2012003426A (en) | Design support system and design support method | |
| JP7656217B2 (en) | Semiconductor integrated circuit wiring design device, semiconductor integrated circuit wiring design method, and semiconductor integrated circuit wiring design program | |
| JP5264305B2 (en) | Circuit editing support method, program thereof, recording medium thereof, and circuit editing support device | |
| CN121234858B (en) | A visual management method, system, and device for digital chip pipelines. | |
| JP6596554B2 (en) | Circuit design method and program | |
| US12561506B1 (en) | Extraction based on heterogeneous meshing techniques | |
| JP2012003425A (en) | Design support system and design support method | |
| JP4311736B2 (en) | Interactive floor planner apparatus and program | |
| JP6414846B2 (en) | Circuit design apparatus and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |