JP5262233B2

JP5262233B2 - 窒化ジルコニウム界面層を有するキャパシター構造

Info

Publication number: JP5262233B2
Application number: JP2008083671A
Authority: JP
Inventors: 馨森; 隆史中川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-03-27
Filing date: 2008-03-27
Publication date: 2013-08-14
Anticipated expiration: 2028-03-27
Also published as: JP2009239047A

Description

本発明は、誘電体及び誘電体を用いたキャパシター構造に関する。

素子の高集積化が進む半導体装置の開発では、各素子の微細化が進むとともに動作電圧
の低減が図られている。例えば、先端DRAM(Dynamic Random Access Memory)デバイスの分野においては、メモリセルの微細化に伴いメモリセルを構成するキャパシターの占有面積が制約されるため、キャパシターが十分な容量を有していないと、外部からのノイズ信号等の影響でキャパシターの電荷が減少して誤動作し易くなり、ソフトエラーで代表されるようなエラーが生じてしまう。また、MOSトランジスタにおいては、トランジスタの微細化に伴いゲート絶縁膜を薄膜化していくと、ゲート電極から基板へ流れるトンネルリーク電流が無視できなくなる。

先端DRAMデバイスのメモリセルを構成するキャパシターの容量は、電極の表面積および誘電体の比誘電率に比例し、電極間の距離に反比例する。従って、先端DRAMデバイスで要求されるメモリセルのキャパシターを具現するには、高い比誘電率を有し、かつリーク電流の増加を招くことなく膜厚を薄くすることのできる誘電体膜を使用しなければならない。

同様に、MOSトランジスタを構成するゲート絶縁膜も、高い比誘電率を有し、かつリーク電流の増加を招くことなく膜厚を薄くすることのできる絶縁膜を使用しなければならない。

DRAMのキャパシター容量を増加させる手段として、容量絶縁膜として従来のSiO₂膜、SiN膜、あるいは両者を組み合わせたSiON膜よりも高い比誘電率を有しているHfO₂、ZrO₂、Al₂O₃を使用することが検討されている。また、最近では、容量絶縁膜の薄膜化に伴うリーク電流の増加を抑制するために、HfO₂、ZrO₂、Al₂O₃の積層構造やHfO₂、ZrO₂に金属元素をドーピングした容量絶縁膜に関する研究が行われている。

例えば、特許文献１、２ではHfO₂やZrO₂に金属元素としてアルミニウム（Al）、スカンジウム（Sc）、ランタン（La）他をドーピングした容量絶縁膜材料が示されている。特許文献１、２によるとHfO₂、ZrO₂に上述の金属元素をドーピングすることで、誘電体材料の電子親和力を変更し、電子のバリアハイト、および正孔のバリアハイトを変更すると記載されている。そして、ドーピング金属の存在により、結晶構造の形成が低減またはなくなるので、アモルファス誘電体材料が形成される傾向にある、と記載されている。特許文献１、２には、誘電体材料の比誘電率値は10〜25と記載されている。

特許文献３では、容量絶縁膜として結晶質誘電体に非晶質酸化アルミニウムが含有されて、Al_xM_(1-x)O_y（ただし、MはHf、Zrなどの結晶質誘電体を形成し得る金属）から形成され、0.05＜ｘ＜0.3の組成を有する非晶質膜が開示されている。この技術は、非晶質ジルコンアルミネートにおいて２５〜２８の高い比誘電率を維持しながら容量絶縁膜の絶縁破壊を防止するという特徴がある。また、この文献ではZrO₂の比誘電率は30と記載されている。

非特許文献１では、マグネトロンスパッタリングにより作製したアモルファスのZrO₂-Al₂O₃薄膜を1000℃でアニールすると、正方晶もしくは単斜晶の結晶構造に結晶化することが記載されている。非特許文献１によれば、ZrとAlの原子比が76対24のときは単斜晶となり、52対48の場合は正方晶が優勢となる、と記載されているが、比誘電率値は開示されていない。

しかしながら、上記の技術にはそれぞれ以下のような課題が存在する。
特許文献１、２に記載の、HfO₂やZrO₂に金属元素としてアルミニウム（Al）、スカンジウム（Sc）、ランタン（La）他をドーピングすることで、誘電体材料の電子親和力を変更し、電子のバリアハイト、および正孔のバリアハイトを変更する技術では、得られる容量絶縁膜の比誘電率は10〜25と、ドーピングを行わない容量膜よりも比誘電率が低下してしまう。このため、高誘電率化によるリーク電流の抑制効果が得られない。

特許文献３に記載の、ZrO₂にAlを5〜30％の範囲で含有させて非晶質の膜とする技術では、AlをドーピングすることでZrO₂の比誘電率が25〜28と、ドーピングを行わない場合よりも低下してしまう。このため、高誘電率化によるリーク電流の抑制効果が得られない。

非特許文献１に記載の、アモルファスのZrO₂-Al₂O₃薄膜を1000℃でアニールして結晶化した膜の場合、上記組成以外の組成においてどのような結晶となり、どのような比誘電率値が得られるのか、不明である。

また、本特許の発明者はZrとAlとOとを主成分とする複合酸化物の誘電体に関する検討実験を重ね、その結果、下部電極層の材料がTiNまたはTiであり、かつ誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である場合には、下部電極層と誘電体層の界面において特殊な反応が生じてしまうために、ZrとAlとOとを主成分とする複合酸化物の誘電体による比誘電率の向上効果が減滅されてしまい、その結果キャパシターの静電容量が低下するという問題が判明した。

この問題は、下部電極、すなわち誘電体の下部に位置する電極材料にTiNまたはTiを用いた場合のみに現出する特殊な現象であることから、上記の界面反応の原因は、大気酸化および誘電体層のALD成膜シーケンスに含まれる酸化工程で下部電極層の表面に形成される不純物であるTiO₂の触媒作用により、ZrとAlとOとを主成分とする複合酸化物の誘電体の一部が変質してしまうことが原因として考えられる。

一般に、界面反応を抑制する技術としては、電極層と誘電体層の界面に拡散防止層を挿入する技術が知られている。これらは特許文献４、５、および６に代表される。

特許文献４では、キャパシター構造における電極層と誘電体層の元素拡散を防ぐ導電性のバリア膜がメモリセルの耐疲労性を向上させるのに効果的であることが示されている。導電性を持つ拡散防止層は実効的に電極の一部として機能するためキャパシターの静電容量に影響を与えることがなく好適である。

特許文献５には、下部電極の最上層に導電性窒化膜あるいはその上に白金族元素からなる膜を形成し、上部電極の最下層に導電性窒化膜を形成した多層電極構造を持つ薄膜キャパシターが示されている。

特許文献６には、半導体素子のゲート電極の製造時に複数の金属層を積層して、ゲート酸化膜の上部に位置する金属層をゲート酸化膜と同種物質に積層する構造が示されている。

しかしながら、これらの文献には、どのような拡散防止層を用れば、下部電極の材料がTiNまたはTiであり、かつ誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である場合に生じる誘電体の変質反応を防げるのかに関する知見は記されていない。

特開２００２−３３３２０シャープ株式会社特開２００１−７７１１１シャープ株式会社特開２００４−２１４３０４ＮＥＣエレクトロニクス株式会社 PHYSICAL REVIEW B 39-9, p.6234-6237(1989). 特表２００５−５１００７８シンフイルムエレクトロニクス特開平０５−３２６３１４日本電気株式会社特開２００７−２０８２５６三星電子株式会社

本発明は、下部電極の材料がTiNまたはTiであり、かつ誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である場合に生じる誘電体の変質反応を防ぎ、キャパシターの静電容量を向上させる事を目的とする。

上記の目的を達成するため、本発明によれば、
積層された多層の薄膜より成るキャパシター構造において、下部電極層と、下部電極界面層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の材料がTiNまたはTiであり、前記下部電極界面層の材料がZrを主成分とする窒化物であり、前記誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層であることを特徴とするキャパシター構造が提供される。

また、本発明の前記下部電極層の材料がTiNであることを特徴とするキャパシター構造が提供される。

また、本発明の前記下部電極界面層が良導体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記下部電極界面層の材料がZrNであることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlの組成比が(1-x)：x（0.01≦x≦0.15）であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr_(1-x)Al_xO_y (0.01≦x≦0.15、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr_(1-x)Al_xO_y (0.02≦x≦0.10、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr_(1-x)Al_xO_y (0.02≦x≦0.05、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体中の金属元素のうち、ZrとAlとを合わせた組成比が99%以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体中の金属元素を除く元素のうち、Oの組成比が80%以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体の比誘電率が結晶のZrO₂よりも高く、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体の比誘電率が40以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体が2nm以上20nm以下の膜厚を有することを特徴とするキャパシター構造が提供される。

また、本発明の前記ZrとAlとOとを主成分とする複合酸化物の誘電体のSiO₂換算膜厚が1.3nm以下となる膜厚において、前記下部電極と前記上部電極との間の電位差が、フラットバンド電圧Ｖ_fbに対して（Ｖ_fb−１） Vの時の前記下部電極と前記上部電極との間に流れるリーク電流が、1×10^-8 A/cm²以下であることを特徴とするキャパシター構造が提供される。

また、本発明の前記上部電極層が２層より成り、２層より成る上部電極層のうち絶縁膜と接する層はZrを主成分とする窒化物であり、２層より成る上部電極層のうち絶縁膜に接しない層はTiNもしくはTiであることを特徴とするキャパシター構造が提供される。

本発明のキャパシター構造は、TiNまたはTiから成る下部電極層の表面に大気酸化で形成される不純物であるTiO₂を縮小および無効化するとともに、誘電体層のALD成膜シーケンスに含まれる酸化工程でのTiO₂生成を無くすことができる。その結果、下部電極の材料がTiNまたはTiであり、かつ誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である場合に生じる誘電体の変質反応を抑止することができるため、誘電体のSiO₂換算膜厚が低減し、キャパシターの静電容量が向上する。

以下に本発明の効果について図面を用いて説明する。

図１に本発明のキャパシター構造の断面図を、また図２に従来のキャパシター構造の断面図を示す。

図１に示されるように本発明のキャパシター構造は、下部電極層１０１と、下部電極界面層１０２と、誘電体層１０３と、上部電極層１０４が基板側から順次積層されたキャパシター構造であり、前記下部電極層１０１の材料はTiN、前記下部電極界面層１０２の材料はZrを主成分とする窒化物、前記誘電体層１０３はZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である。

一方で、図２に示した従来のキャパシター構造は、下部電極層２０１と、誘電体層２０２と、上部電極層２０３が基板側から順次積層されたキャパシター構造となっており、前記下部電極層２０１の材料はTiN、前記誘電体層２０２はZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である。従来のキャパシター構造では、前記下部電極２０１表面には所々にTiO₂２０４が形成されている。図２において前記TiO₂２０４は縦線で塗り潰した領域にて示してある。このTiO₂は前記下部電極２０１表面の大気酸化および前記誘電体２０２のALD成膜シーケンスに含まれる酸化工程により、結果として形成されるものである。さらに前記TiO₂２０４と接した部分のZrとAlとOとを主成分とする複合酸化物の誘電体は反応を起こし、変質した誘電体２０５となる。図２においては前記変質した誘電体２０５を斜線で塗り潰した領域にて示してある。

図３に本発明の効果を示す図を示す。図３は、絶縁膜厚に対してSiO₂換算膜厚をプロットしたものである。

図３において、実線およびプロット点で示したデータは図２に示した従来のキャパシター構造を用いた場合のものである。図３より従来のキャパシター構造では、一定量のSiO₂換算膜厚の増加が観察され絶縁膜厚とSiO₂換算膜厚は比例せずに切片を持つことがわかる。この現象は、下部電極すなわち誘電体の下部に位置する電極材料にTiNあるいはTiを用い、かつ誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である場合にのみ生じる特殊な現象である。この現象は、前記変質した誘電体２０５の比誘電率が低く、かつ絶縁膜厚に依らず一定量の前記変質した誘電体２０１がキャパシター構造中に含まれることが原因である。SiO₂換算膜厚はキャパシターの静電容量と反比例の関係にあるため、前記一定量のSiO₂換算膜厚の増加はキャパシターの静電容量の低下を引き起こし、問題となる。

一方で、図３において破線で示したのが本発明のキャパシター構造を用いた場合の様相である。本発明のキャパシター構造では、前記下部電極の表面に大気酸化で形成されるTiO₂を縮小および無効化するとともに、誘電体のALD成膜シーケンスに含まれる酸化工程でのTiO₂生成を無くすことができる。その結果、前記変質した誘電体領域の形成が抑止されるので、図３において破線で示すように、絶縁膜厚とSiO₂換算膜厚は比例し、その様相は原点を通る直線となる。

上述の効果により、本発明のキャパシター構造では従来のキャパシター構造に比べてSiO₂換算膜厚が低減され、その結果、キャパシターの静電容量が向上する。

本発明の実施の形態について図面を用いて説明する。

本発明の第１の実施形態におけるキャパシターの断面図は図１に示されるとおりである。

図１に示されるように本発明の第１の実施形態におけるキャパシターは、下部電極層１０１と、下部電極界面層１０２と、誘電体層１０３と、上部電極層１０４が基板側から順次積層されたキャパシター構造であり、前記下部電極層１０１の材料はTiN、前記下部電極界面層１０２の材料はZrを主成分とする窒化物、前記誘電体層１０３はZrとAlとOとを主成分とする複合酸化物の誘電体を含む層である。

本発明の第１の実施形態のキャパシター構造を作製する手順を述べる。

まず、基板上に下部電極層１０１を成膜形成する。下部電極層１０１はスパッタ法、またはCVD（Chemical Vapor Deposition）法、あるいはALD（Atomic Layer Deposition）法等の成膜方法により形成できる。下部電極層１０１をスパッタ法にて形成する場合は、Arおよび窒素の混合雰囲気中にてTiのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。下部電極層１０１は、必ずしも基板上に直接形成される必要は無く、必要があるならば基板との密着性を高めるためのバッファー層の上部、あるいは他のデバイスの上部に形成されてもよい。下部電極層１０１の膜厚は、電極としての機能、すなわち導電性を確保するため、20nm程度以上とすることが好ましい。

次に、下部電極層１０１の上部に下部電極界面層１０２を成膜形成する。下部電極界面層１０２はスパッタ法またはCVD法あるいはALD法等の成膜方法により形成できる。本発明の効果を得るためには、下部電極界面層１０２の膜厚は1モノレイヤーすなわち0.3nm程度以上とする必要がある。下部電極界面層１０２をスパッタ法にて形成する場合は、Arおよび窒素の混合雰囲気中にてZrのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。さらに下部電極界面層１０２は薄くても機能する層であるため、ZrまたはZrO₂の成膜後にその表面から窒化処理することにより形成することも可能である。すなわち、まずスパッタ法またはCVD法あるいはALD法等の成膜方法により、下部電極層１０１の上部に下部電極界面層１０２の前駆体であるZrもしくはZrO₂の層を形成し、続いてプラズマ窒化またはラジカル窒化あるいは熱窒化処理を行うことで下部電極界面層１０２を形成できる。必要があるならば前記前駆体の形成および窒化処理を複数回繰り返してもよい。前駆体であるZrまたはZrO₂の成膜後にその表面を窒化処理することにより下部電極界面層１０２を形成する形成方法は、本発明において最も好適な形成方法である。

次に下部電極界面層１０２の上部に誘電体層１０３を成膜形成する。誘電体層１０３はスパッタ法またはCVD法あるいはALD法等の成膜方法により形成できる。キャパシターのトレンチ構造への被覆性、および添加する微量なAl組成の制御性の観点から、誘電体層１０３の成膜方法としてはALD法が最も好適である。誘電体層１０３はAl組成を最適化し、かつ結晶化させることにより、比誘電率が顕著に高くなる。Alを添加する方法、Al組成範囲あるいは結晶化の条件や温度など詳細な条件については後述する。

次に誘電体層１０３の上部に上部電極層１０４を成膜形成し本発明のキャパシター構造を完成する。上部電極層１０４は導電性を持つ材料であればよく、本発明の効果は上部電極層１０４の材料に依らず得られる。導電性を確保するためには、上部電極層１０４の膜厚は20nm程度以上とすることが好ましい。

本発明の第２の実施形態におけるキャパシターの断面図は図４に示されるとおりである。図４に示されるように本発明の第２の実施形態におけるキャパシターは、下部電極層４０１と、下部電極界面層４０２と、誘電体層４０３と、上部電極界面層４０４と、上部電極層４０５が基板側から順次積層されたキャパシター構造であり、前記下部電極層４０１および前記上部電極層４０５の材料はTiN、前記下部電極界面層４０２および前記上部電極界面層４０４の材料はZrを主成分とする窒化物、前記誘電体層４０３はZrとAlとOとを主成分とする複合酸化物の誘電体を含む層とする。本発明の第２の実施形態におけるキャパシターにおいては、本発明の効果に加え、絶縁膜の上部界面の改善効果が得られるため、さらに好適となる。

本発明の第２の実施形態のキャパシター構造を作製する手順を述べる。

まず、基板上に下部電極層４０１を成膜形成する。下部電極層４０１はスパッタ法またはCVD法あるいはALD法等の成膜方法により形成できる。下部電極層４０１をスパッタ法にて形成する場合は、Arおよび窒素の混合雰囲気中にてTiのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。下部電極層４０１は、必ずしも基板上に直接形成される必要は無く、必要があるならば基板との密着性を高めるためのバッファー層の上部、あるいは他のデバイスの上部に形成されてもよい。下部電極層４０１の膜厚は、電極としての機能、すなわち導電性を確保するため、20nm程度以上とすることが好ましい。

次に、下部電極層４０１の上部に下部電極界面層４０２を成膜形成する。下部電極界面層４０２はスパッタ法またはCVD法あるいはALD法等の成膜方法により形成できる。本発明の効果を得るためには、下部電極界面層４０２の膜厚は1モノレイヤーすなわち0.3nm程度以上とする必要がある。下部電極界面層４０２をスパッタ法にて形成する場合は、Arおよび窒素の混合雰囲気中にてZrのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。さらに下部電極界面層４０２は薄くても機能する層であるため、ZrまたはZrO₂の成膜後にその表面から窒化処理することにより形成することも可能である。すなわち、まずスパッタ法またはCVD法あるいはALD法等の成膜方法により、下部電極層４０１の上部に下部電極界面層４０２の前駆体であるZrもしくはZrO₂の層を形成し、続いてプラズマ窒化またはラジカル窒化あるいは熱窒化処理を行うことで下部電極界面層４０２を形成できる。必要があるならば前記前駆体の形成および窒化処理を複数回繰り返してもよい。前駆体であるZrまたはZrO₂の成膜後にその表面を窒化処理することにより下部電極界面層４０２を形成する形成方法は、本発明において最も好適な形成方法である。

次に下部電極界面層４０２の上部に誘電体層４０３を成膜形成する。誘電体層４０３はスパッタ法またはCVD法あるいはALD法等の成膜方法により形成できる。キャパシターのトレンチ構造への被覆性、および添加する微量なAl組成の制御性の観点から、誘電体層４０３の成膜方法としてはALD法が最も好適である。誘電体層４０３はAl組成を最適化し、かつ結晶化させることにより、比誘電率が顕著に高くなる。Alを添加する方法、Al組成範囲あるいは結晶化の条件や温度など詳細な条件については後述する。

次に、誘電体層４０３の上部に上部電極界面層４０４を成膜形成する。上部電極界面層４０４はスパッタ法またはCVD法あるいはALD法等の成膜方法により形成できる。上部電極界面層４０４の膜厚は1モノレイヤーすなわち0.3nm程度以上とする必要がある。上部電極界面層４０４をスパッタ法にて形成する場合は、Arおよび窒素の混合雰囲気中にてZrのスパッタターゲットを用いた反応性スパッタを用いるのが好適である。さらに上部電極界面層４０４は薄くても機能する層であるため、ZrまたはZrO₂の成膜後にその表面から窒化処理することにより形成することも可能である。すなわち、まずスパッタ法またはCVD法あるいはALD法等の成膜方法により、誘電体層４０３の上部に上部電極界面層４０４の前駆体であるZrもしくはZrO₂の層を形成し、続いてプラズマ窒化またはラジカル窒化あるいは熱窒化処理を行うことで上部電極界面層４０４を形成できる。必要があるならば前記前駆体の形成および窒化処理を複数回繰り返してもよい。前駆体であるZrまたはZrO₂の成膜後にその表面を窒化処理することにより上部電極界面層４０４を形成する形成方法は、本発明において最も好適な形成方法である。

次に上部電極界面層４０４の上部に上部電極層４０５を成膜形成し本発明のキャパシター構造を完成する。導電性を確保するためには、上部電極層４０５の膜厚は20nm程度以上とすることが好ましい。本発明の第二の実施形態では、上部電極層４０５の材料はTiNであるときに最も顕著な効果が得られる。前記下部電極層１０１または４０１の材料はTiの場合でも同等の効果がある。

また、前記Zrを主成分とする窒化物は、導電性を持つことが好ましいが、酸素およびAlが混ざっていてもよく、酸素およびAlが混ざることにより絶縁性を示す場合でも機能する。

また、前記ZrとAlとOとを主成分とする複合酸化物の誘電体は、Al組成を最適化し、かつ結晶化させることにより、比誘電率が顕著に高くなる。そして本発明の誘電体を用いたキャパシターにおいて、リーク電流を大幅に低減できる。

以下に、本発明のZrとAlとOとを主成分とする複合酸化物の誘電体におけるAl組成の最適値に関し、表面にシリコン自然酸化膜を有するシリコン基板上に前記ZrとAlとOとを主成分とする複合酸化物の誘電体Zr_(1-x)Al_xO_yを形成したMISキャパシター構造の電気特性を例に取り説明する。本発明とは異なる構造における電気特性から導いたものであるが、本発明の構造においても同様の組成範囲において最適な電気特性が得られることは当然である。

図５に示すように、表面に自然酸化膜５０２を有するシリコン基板５０１に、ZrとAlからなるターゲットを用いたマグネトロンスパッタリングにより、ZrとAlとOと主成分とする膜５０３を堆積させた。基板温度は300℃とした。Alを含まないターゲットを用いてZrO₂を堆積させたサンプルも作製した。

次に、そのZrとAlとOと主成分とする膜５０３の混合物を酸素雰囲気中600℃でアニールすることにより、AlがZrO₂中に均一に拡散し結晶化したZr_(1-x)Al_xO_y膜を膜厚2nm〜20nmの範囲で作製した。なお、ここでは酸素雰囲気中でアニールを行ったが、窒素、Ar等の不活性ガスも適宜用いることができる。また、これらの混合ガスからなる雰囲気中でアニールしてもよい。所望の組成xは、ターゲット中のZrとAlの混合比により決定する。また、アニール処理は一般に酸素欠損を引き起こし得るため、組成yはy≦2-0.5xとなりうるが、組成yの下限が1≦yであれば、後述する本発明の効果が得られる。同様に、ZrO₂の方も酸素雰囲気中600℃でアニールを行った。

次に、アニール後のZr_(1-x)Al_xO_y膜上、及びZrO₂膜上に、真空蒸着法によりTiを100nm蒸着し、それぞれ第一のキャパシタ、及び第二のキャパシタを形成した。ここで、シリコン基板を第一の電極、Tiを第二の電極５０４とする。なお、Zr_(1-x)Al_xO_y膜、及びZrO₂膜にアニール処理を施さず第二の電極を蒸着した、それぞれ第三のキャパシタ、及び第四のキャパシタも形成した。

次に、第一のキャパシタと第三のキャパシタの電気特性の測定を行った。まず、第一の電極に電圧を印加し、CV測定により素子のEOTを評価したところ、EOT=1.3nmであった。ここでEOT（Equivalent Oxide Thickness）とは、誘電体膜の物理的な厚さを、SiO₂膜と等価な電気的膜厚に換算した値のことである。電気特性の測定は、絶縁膜の膜厚の相違による表面ポテンシャルがIV特性に与える影響を考慮して、MIS構造のCV特性より得られたフラットバンド電圧Ｖ_fbに対して（Ｖ_fb−１）Vの電圧を上部電極に印加した時のリーク電流を測定することにより行った。図６に、第一のキャパシタのリーク電流とAl組成の関係、及び第三のキャパシタのリーク電流とAl組成の関係を合わせて示す。図６から明らかなように、アニール処理を行うことで、0.02≦x≦0.10の組成範囲内でリーク電流の顕著な減少が見られ、1.0×10^-8 A/cm²以下のリーク電流が得られることが分かる。

続いて、第二のキャパシタと第四のキャパシタの電気特性の測定を同様に行った。その結果を図６に合わせて示す。図６から明らかなように、ZrO₂膜を用いたキャパシタの場合、アニールの前後でリーク電流は変化せず、ともに約1.0×10^-5 A/cm²のリーク電流となることが分かる。

以上のことから、リーク電流の顕著な減少は、Al組成が0.02≦x≦0.10の組成範囲内で、かつアニールを行ったときにもたらされた。

次に、図７にX=0.05のZr_(1-x)Al_xO_y膜のアニール前及びアニール後のXRD回折スペクトルを、図８にZr_(1-x)Al_xO_y膜及びZrO₂膜のアニール後のXRD回折スペクトルを、それぞれ示す。図７から分かるように、Zr_(1-x)Al_xO_y膜は成膜直後の状態では非晶質であるが、アニールを行うことで結晶化している。結晶構造は正方晶であることが分かった。また、図８から分かるように、アニール後のZr_(1-x)Al_xO_y膜及びZrO₂膜のXRDスペクトルに大きな相違は見られず、Alを含有させたことによるZrO₂の結晶相へ与える効果は見られない。ZrO₂膜の結晶構造も正方晶であることが分かった。以上の結果から、Alを含有させることによる特性改善の効果は、結晶相の変化によるものでないことが分かる。

以上のことから、本発明の効果は、Alの所定量の添加と、アニールによる非晶質状態からの結晶化とによりもたらされたことが明らかになった。

また、図６から分かるように、1.0×10^-5 A/cm²未満のリーク電流が得られるAlの組成範囲は0.01≦x≦0.15（図６中Ａ）である。1.0×10^-8 A/cm²以下の顕著に低いリーク電流を得るためには、Alの組成上限はx≦0.10であることが望ましく、Alの組成下限は0.02≦xであることが望ましい。

次に、第一から第四のキャパシタに用いたZr_(1-x)Al_xO_y膜及びZrO₂膜の誘電率測定を行ったところ、リーク電流の低減効果が得られなかった、アニール前のZr_(1-x)Al_xO_y膜、アニール前のZrO₂膜、及びアニール後のZrO₂膜の比誘電率は約30であったのに対し、リーク電流の低減効果が得られた、アニールにより結晶化したZr_(1-x)Al_xO_y（0.01≦x≦0.15）膜の比誘電率は40〜70と、非晶質状態のZr_(1-x)Al_xO_y膜よりも比誘電率が顕著に大きいことが明らかになった。このことから、リーク電流の低減効果は、結晶化Zr_(1-x)Al_xO_y膜の比誘電率の顕著な増加により、もたらされたことが裏付けられた。

次に今度は、上記の方法で成膜したZrO₂-Al₂O₃の混合物を、酸素雰囲気中400℃でアニールすることにより、Zr_(1-x)Al_xO_y膜を作製した。

図９に、自然酸化膜上に形成したEOT=1.3nmの膜厚を有する、400℃でアニールした場合のZr_(1-x)Al_xO_y膜のリーク電流とAl組成の関係を、図６において示した600℃でアニールした場合の結果と合わせて示す。図９から明らかなように、400℃アニールの場合、0.01≦x≦0.08（図９中Ｂ）の組成範囲内でリーク電流の顕著な減少が見られる。特にAlの組成上限がx≦0.05、Alの組成下限が0.02≦xである場合に、1.0×10^-8 A/cm²以下のリーク電流が得られることが分かる。即ち、400℃アニールの場合も、600℃アニールの場合ほど広い組成範囲（図９中Ａ）ではないものの、所望のAl組成範囲内でリーク電流の顕著な減少が見られることが分かった。

400℃アニールの場合のX=0.05のZr_(1-x)Al_xO_y膜XRD回折スペクトルは、図７、８と同様であった。即ち、Alの所定量の添加と、アニールによる非晶質状態からの結晶化により、リーク電流の低減効果が得られていることが分かった。また、400℃アニールにより結晶化させたZr_(1-x)Al_xO_y（0.01≦x≦0.08）膜の比誘電率を評価したところ、600℃アニールの場合と同様に比誘電率40〜70の範囲内の値であった。

以上より、Zr_(1-x)Al_xO_y誘電体膜は、結晶化しており、かつその組成は0.01≦x≦0.15の範囲を有する。顕著なリーク電流減少効果を得るためには、600℃のアニール温度にて結晶化させた場合は0.02≦ｘ≦0.10の範囲を有することが好ましく、400℃のアニール温度により結晶化させた場合は、0.02≦ｘ≦0.05の範囲を有していることが好ましい。

なお、本発明の誘電体はZrとAlとOとを主成分とし、ZrとAlの組成比が(1-x)：x（0.01≦x≦0.15）であればよく、また、誘電体中に含まれる全金属元素のうち、ZrとAlとを合わせた組成が99%以上であればよい。即ち、Y等の他の金属元素を含有する場合であっても、全金属元素に占めるそれらの割合が1%未満であれば、リーク電流の顕著な減少の効果は得られる。なお、ここでいう金属元素とは、Si等の半金属元素とされる元素も含む。また、誘電体中に含まれる金属元素を除く元素のうち、酸素の組成が80%以上であればよい。酸素の組成が80%を下回ると、アニールしても結晶化しにくくなるため、比誘電率の顕著な増大の効果を得にくくなる。即ち、窒素等の他の元素を含有する場合であっても、誘電体中に含まれる金属元素を除く元素のうち、窒素等の元素の割合が20%未満であればよい。

また、結晶化によるリーク電流低減効果は350℃以上400℃未満のアニール温度の場合でも得られる。さらに、600℃以上のアニール温度の場合でも結晶化による比誘電率の顕著な増大の効果は得られるが、アニールによる電極の劣化などが発生し易くなるため、アニール温度は1000℃未満が現実的である。

なお、上記の説明では、シリコン自然酸化膜とZr_(1-x)Al_xO_y膜の積層構造およびZr_(1-x)Al_xO_y膜の単一膜構造について述べたが、これらに限定されるものではなく、容量絶縁膜の一部に前述した条件を満たすZr_(1-x)Al_xO_y膜が含まれていれば、十分にその効果を得ることができる。

図１０に示すように、表面に自然酸化膜１００２を有するシリコン基板１００１に、金属酸化物層としてZr_(1-x)Al_xO_y膜１００３をCVD法もしくはALD法により2nm〜20nmの範囲で形成した。基板温度は300℃とし、有機金属原料としてトリメチルアルミニウム（Al(CH₃)₃）及びテトラキスジエチルアミノジルコニウム（Zr(NEt₂)₄）を用い、酸化剤としてH₂Oを使用した。成膜方法は、導入する酸化剤の分圧を制御することにより設定可能であり、酸化剤の分圧が高い場合は、CVD法、低い場合はALD法となる。また、金属原料ガスと酸化材料を同時に供給した場合は、CVD法により膜を形成することができる。図１１に原料ガスの供給工程の概略を示す。原料ガスの供給工程は、図１１に示されるように、ZrとAlの金属酸化物層（以下ZrAlO膜と記載）の形成工程とZrO₂膜の形成工程からなっている。ZrAlO膜の形成工程は、基板上に酸化剤であるH₂Oを供給する。H₂Oは、マスフローコントローラによって流量5sccmを2sec供給する。ここで、ccmはcc(cm³)/min、即ち1分間あたりの流量を規定する単位であり、sccmはstandard cc/min、即ち1atm、0℃で規格化されたccmである。

次に、Al(CH₃)₃およびZr(NEt₂)₄を同時に供給する。Al原料は、マスフローコントローラによって流量0.05sccmで制御し供給する。また、Zr原料は、80℃の容器より流量20sccmの窒素ガスのバブリングにより供給する。このとき、原料ガスの供給時間は20secである。ZrO₂膜の形成工程は、基板上に酸化剤であるH₂Oを供給する。H₂Oは、マスフローコントローラによって流量5sccmを2sec供給する。次に、Zr(NEt₂)₄を供給する。 Zr原料は、80℃の容器より流量20sccmの窒素ガスのバブリングにより供給する。このとき、原料ガスの供給時間は20secである。このとき、本発明の金属酸化物層のAl組成は、上記のZrAlO膜とZrO₂膜の成膜サイクル数の比（膜厚比）によって制御することができる。すなわち、ZrAlO膜を成膜後、ZrO₂膜をNサイクル行い、これを1setとして、1setを所定のサイクル繰り返すことで所望の組成および膜厚を有するZrAlOとZrO₂の積層膜を形成することができる。Al組成５％のZr_(1-x)Al_xO_y膜１００３を10nm形成するには、ZrAlO膜を１cycle、ZrO₂膜を７cycle行い、この工程を1setとし、１setを10cycle行うことで形成することができる。なお、ZrAlO膜の成膜工程とZrO₂膜の成膜工程は適宜入れ替わっていてもよく、所定回数のZrAlO膜の成膜工程と所定回数のZrO₂膜の成膜工程であればよい。またZrAlO膜の成膜工程とZrO₂膜の成膜工程はスパッタリングで行っても良い。図１２は、 Zr_(1-x)Al_xO_y膜１００３の組成のZrO₂のサイクル数依存性を示す。組成は、XPSによる分析により評価した。このように、広範囲のAl組成を制御できることが示される。また、ZrAlO膜の形成工程においてZr原料を導入しない方法によっても、ZrO₂膜の成膜サイクルによって広範囲にAl組成を制御できることを確認した。

上述の形成工程を用いてAl組成0≦ｘ≦0.40の範囲のZrAlOとZrO₂の積層膜を膜厚2nm〜20nmの範囲で成膜した。ここで、Al組成0％のZrO₂は、図１１における成膜工程において、ZrAlO膜の供給工程を行わない場合を示している。次に、窒素雰囲気中で400℃および600℃の温度において、10minのアニール処理を行い、AlをZrO₂中に均一に拡散させてZr_(1-x)Al_xO_y膜１００３とした。なお、ここでは窒素雰囲気中でアニール処理を行ったが、酸素、Ar等の不活性ガスも適宜、用いることができる。また、これらからなる群のうちから選択される雰囲気中でアニールしてもよい。

以上のようにして作製したAl組成0≦ｘ≦0.40の範囲のZr_(1-x)Al_xO_y膜１００３の比誘電率の評価を行ったところ、Al組成0.01≦ｘ≦0.15のAl組成を有するZr_(1-x)Al_xO_y膜１００３の比誘電率が、Al=0％のZrO₂の比誘電率よりも高く、かつ比誘電率が40以上70以下の範囲の値を示すことが分かった。

図８は、600℃アニール処理後のZrO₂とAl組成5％のZr_(1-x)Al_xO_y膜の結晶相をXRD回折により評価した結果である。図８から分かるように、両者のXRDスペクトルに大きな相違は見られず、Alを含有させたことによるZrO₂の結晶相へ与える効果は見られない。ZrO₂とZr_(1-x)Al_xO_y膜１００３は、正方晶を有している。従って、Alを含有させることによる特性改善の効果は、結晶相の変化によるものでないことが分かる。

また、400℃アニール処理を行った場合のZr_(1-x)Al_xO_y膜についても、600℃アニール処理を行った場合と同様の比誘電率範囲、XRDスペクトルが得られた。

また、結晶化したAl組成0≦ｘ≦0.40の範囲のZr_(1-x)Al_xO_y膜を用いたキャパシターについて、図面を参照しながら詳細に説明する。

図５に示すように、シリコン基板５０１上にAl組成0≦ｘ≦0.40の範囲のZr_(1-x)Al_xO_y膜を膜厚2nm〜20nmの範囲で成膜し、窒素雰囲気中で400℃および600℃の温度において、10minのアニール処理を行った。なお、ここでは窒素雰囲気中でアニールを行ったが、Ar等の不活性ガスも適宜用いることができる。また、これらの群から選択される雰囲気中でアニールしてもよい。そして、Zr_(1-x)Al_xO_y膜上に真空蒸着法によりTiを100nmの膜厚で堆積し、キャパシタを形成した。ここで、シリコン基板を第一の電極５０１、Tiを第二の電極５０４とする。

第一の電極に電圧を印加し、CV測定により素子のEOTを評価したところ、EOT=1.3nmであった。

次に、キャパシタの電気特性の測定を行った。測定は、絶縁膜の膜厚の相違による表面ポテンシャルがIV特性に与える影響を考慮して、MIS構造のCV特性より得られたフラットバンド電圧（Ｖ_fb）に対して（Ｖ_fb−１）Vの電圧を上部電極に印加した時のリーク電流を測定することにより行った。図６に電気特性の測定結果を示す。素子のEOTは自然酸化膜を含めた値である。図６において、600℃アニール後の特性を比較すると、Al組成0％のZrO₂のリーク電流は、1.5×10^-5 A/cm²であるのに対して、0.01≦x≦0.15の範囲のAl組成を有するZr_(1-x)Al_xO_y膜のリーク電流は、Alを含有しないZrO₂よりもリーク電流が小さいことが分かる。特に、0.02≦x≦0.10の範囲のAl組成を有するZr_(1-x)Al_xO_yのリーク電流は、1.0×10^-8 A/cm²以下の値を有しており、Alを含有しないZrO₂よりもリーク電流が３桁以上低いことが分かる。

次に、図９において400℃アニール後の特性について比較すると、Al組成0%のZrO₂のリーク電流は、1.5×10^-5 A/cm²と600℃アニール後の特性とほぼ同じであるのに対して、Alを含有したZr_(1-x)Al_xO_y膜のリーク電流は、0.01≦x≦0.08の範囲において、Alを含有しないZrO₂よりもリーク電流が小さいことが分かる。特に、0.02≦x≦0.05の範囲のAl組成を有するZr_(1-x)Al_xO_y膜のリーク電流は、1.0×10^-8 A/cm²以下の値を有しており、Alを含有しないZrO₂よりもリーク電流が３桁以上低いことが分かる。

図９におけるリーク電流の低減効果のアニール温度による違いは、Zr_(1-x)Al_xO_y膜の結晶化温度の違いを反映していると考えられる。600℃のアニール温度の場合、0.01≦x≦0.15のAl組成範囲を有するZr_(1-x)Al_xO_y膜は結晶化しリーク電流の低減効果が得られ、400℃アニールの場合は、0.01≦x≦0.08のAl組成範囲を有するZr_(1-x)Al_xO_y膜は結晶化しリーク電流の低減効果が得られる。このように、リーク電流の低減効果が得るための最適Al組成範囲は、アニールによる結晶化温度と関連している。

以上のことから分かるように、結晶化したAl組成0≦ｘ≦0.40の範囲のZr_(1-x)Al_xO_y膜を用いたキャパシターでは、同じEOT膜厚を有するZrO₂膜に対して、物理膜厚を厚くすることができ、リーク電流を低減させたキャパシターとすることができる。

本発明の第１の実施形態のキャパシター構造の断面を示す図である。従来のキャパシター構造の断面を示す図である。本発明の効果を示す図である。本発明の第２の実施形態のキャパシター構造の断面を示す図である。素子構造の断面を示す図である。電気特性を示す図である。 Zr_(1-x)Al_xO_y膜のXRD回折スペクトルを示す図である。 Zr_(1-x)Al_xO_y膜及びZrO_２のXRD回折スペクトルを示す図である。電気特性を示す図である。素子構造の断面を示す図である。 Zr_(1-x)Al_xO_y膜作成時の原料ガスの供給工程を示す図である。 Zr_(1-x)Al_xO_y膜の組成のZrO₂のサイクル依存性を示す図である。

符号の説明

１０１下部電極層
１０２下部電極界面層
１０３誘電体層
１０４上部電極層
２０１下部電極層
２０２誘電体層
２０３上部電極層
２０４ TiO₂
２０５変質した誘電体
４０１下部電極層
４０２下部電極界面層
４０３誘電体層
４０４上部電極界面層
４０５上部電極層
５０１第一の電極（シリコン基板）
５０２自然酸化膜
５０３ ZrとAlとOを主成分とする膜
５０４第二の電極（Ｔｉ）
１００１シリコン基板
１００２自然酸化膜
１００３ Zr_(1-x)Al_xO_y膜

Claims

積層された多層の薄膜より成るキャパシター構造において、下部電極層と、下部電極界面層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の材料がTiNまたはTiであり、前記下部電極界面層の材料がZrを主成分とする窒化物であり、前記誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層であることを特徴とするキャパシター構造。
前記下部電極層の材料がTiNであることを特徴とする、請求項１に記載のキャパシター構造。
前記下部電極界面層が良導体であることを特徴とする、請求項１または２のいずれか１項に記載のキャパシター構造。
前記下部電極界面層の材料がZrNであることを特徴とする、請求項１から３のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlの組成比が(1-x)：x（0.01≦x≦0.15）であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から４のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr_(1-x)Al_xO_y (0.01≦x≦0.15、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から４のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr_(1-x)Al_xO_y (0.02≦x≦0.10、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から４のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr_(1-x)Al_xO_y (0.02≦x≦0.05、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から４のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体中の金属元素のうち、ZrとAlとを合わせた組成比が99%以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から８のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体中の金属元素を除く元素のうち、Oの組成比が80%以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から９のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体の比誘電率が結晶のZrO₂よりも高く、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から１０のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体の比誘電率が40以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項１から１１のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体が2nm以上20nm以下の膜厚を有することを特徴とする請求項１から１２のいずれか１項に記載のキャパシター構造。
前記ZrとAlとOとを主成分とする複合酸化物の誘電体のSiO₂換算膜厚が1.3nm以下となる膜厚において、前記下部電極と前記上部電極との間の電位差が、フラットバンド電圧Ｖ_fbに対して(Ｖ_fb−１） Vの時の前記下部電極と前記上部電極との間に流れるリーク電流が、1×10^-8 A/cm²以下であることを特徴とする請求項１から１３のいずれか１項に記載のキャパシター構造。
前記上部電極層が２層より成り、２層より成る上部電極層のうち絶縁膜と接する層はZrを主成分とする窒化物であり、２層より成る上部電極層のうち絶縁膜に接しない層はTiNもしくはTiであることを特徴とする、請求項１から１４のいずれか１項に記載のキャパシター構造。