JP5270882B2 - 半導体装置 - Google Patents

Description

本発明はバイポーラトランジスタを用いた半導体装置に関する。

近年、パワーデバイスの応用分野の拡大は目覚しく、産業用途だけにとどまらず、民生、交通、情報など幅広い分野への適用が進められている。応用機器の高周波・高効率化が進む中、パワーデバイスには大電流化が求められ、それとともに各種保護回路、駆動回路などの周辺回路も必要不可欠となっており、それらを同一モジュール内に取り込むことによる、より高機能・高信頼性な製品の開発が進められている。

それら保護回路一つとして過熱保護回路が挙げられる。過熱保護回路とは、半導体集積回路内の温度が異常に高くなり、内部の部品が過熱して破損や劣化するのを防止する機能をもつ回路である。過熱保護回路には、ある一定の温度になった際にその信号を出力する、温度センサーとしての役割をもつ部分と、それに伴い、その信号を受け取り、回路の機能をオフさせる役割をもつ部分から成り立つ。

その温度センサー部分としてさまざまな素子が使われるが、バイポーラトランジスタを用いる例には以下に示す文献に挙げられるようなものがある。
特開２００４−２９４３２２号公報 特開平１０−１２２９７６号公報

しかし、特許文献１や特許文献２では、通常用いられるようなバイポーラトランジスタを用いているため、面積を縮小し、コストを低減させるという観点からは考案されていない。例えば図6に示すようにエミッタ領域１０４とベース高濃度不純物領域１０３、ベース高濃度不純物領域１０３とコレクタ高濃度不純物領域１０５との間にはそれぞれフィールド酸化膜１０９が配置されていて、面積縮小の妨げとなっている。

本発明では上記課題である面積縮小化の未検討という部分を考慮し、従来構造よりも素子のサイズを縮小することで半導体集積回路の面積を少なくし、コストを低減させることを目的とする。同時に、エミッタ領域のサイズがバイポーラデバイス特性に寄与するため、エミッタ領域を自己整合的に形成し、エミッタ領域のバラつきをおさえ、デバイス特性のバラつきを低減させることも目的とする。

上記課題を解決するために、本発明ではエミッタ-ベース間に発生する順方向電圧の温度特性を用いるバイポーラトランジスタを用いた。より詳細には、次の通りである。
（１）第一導電型である半導体基板表面に設けられた第一導電型のコレクタ領域と、前記コレクタ領域中に第二導電型のベース領域を有し、前記ベース領域中に第一導電型のエミッタ領域を有するバイポーラトランジスタであって、前記コレクタ領域内のコレクタ電極用高濃度第一導電型領域と前記ベース領域内のベース電極用高濃度第二導電型領域とが前記コレクタ領域と前記ベース領域とが同電位となるよう直接に接触していることを特徴とする半導体装置とした。
（２）前記コレクタ電極用高濃度第一導電型領域と前記ベース電極用高濃度第二導電型領域とは、同一のコンタクトにおいて、同一の金属電極により同電位となるよう接続されていることを特徴とする（１）記載の半導体装置とした。
（３）前記コレクタ電極用高濃度第一導電型領域と前記ベース電極用高濃度第二導電型領域とは、異なるコンタクトを有し、同一の金属電極により同電位となるよう接続されていることを特徴とする（２）とは形状の異なる半導体装置とした。
（４）前記エミッタ領域は、前記半導体基板表面上に配置された多結晶シリコンによって自己整合的に形成されることを特徴とする（1）、（２）あるいは（3）記載の半導体装置とした。
（５）前記多結晶シリコンは、第二導電型であることを特徴とする（4）記載の半導体装置とした。
（６）前記多結晶シリコンは、ベース領域およびコレクタ領域と同電位であることを特徴とする（4）あるいは（5）記載の半導体装置とした。
（７）前記多結晶シリコンは、エミッタ領域と同電位であることを特徴とする（4）あるいは（5）記載の半導体装置とした。
（８）前記エミッタ領域は、素子分離絶縁膜によって自己整合的に形成されていることを特徴とする（1）、（２）あるいは（3）記載の半導体装置とした。

エミッタ-ベース間に発生する順方向電圧の温度特性を用いるバイポーラトランジスタにおいて、ベース領域用高濃度不純物領域とコレクタ領域用高濃度不純物領域とを接触させ同電位とし、ベース、コレクタ間の素子分離領域をなくすことで素子サイズを縮小し、コストを低減させることができる。

本発明に係る半導体装置は、エミッタ-ベース間に発生する順方向電圧の温度特性を利用するバイポーラトランジスタであり、主に温度センサー等に用いることができる。従来からこのような方法で使用するバイポーラトランジスタは数多く提案されているが、面積縮小という観点からは考えられていない。そこで本発明では、エミッタ-ベース間に発生する順方向電圧の温度特性を利用するバイポーラトランジスタにおける面積縮小方法を開示する。以下に面積縮小方法を示す。

まず、このバイポーラトランジスタでは順方向電圧のみを必要とするため、ベース、コレクタには逆方向バイアスを必要とせず、同電位とすることが可能である。すると、通常のバイポーラトランジスタでは必要であったベース−コレクタ間耐圧を考慮する必要がなくなり、ベース、コレクタ間耐圧確保のために必要であった、ベース電極用高濃度領域とコレクタ電極用高濃度電極領域の素子分離をなくすことが可能となる。故に、素子の面積縮小が可能となる。本発明では同時に、エミッタ領域を自己整合的に形成することでエミッタ領域のバラつきを抑え、デバイス特性のバラつきを低減させることも考慮した製造方法を提案する。以下、本発明の詳細についてＰＮＰバイポーラトランジスタを実施例として図面を用いて説明する。

図１に示すのは、本発明の第一の実施例のバイポーラトランジスタの断面図であり、図２の平面図においてＡ−Ａ´に沿って切断したものである。このバイポーラトランジスタについて説明する。半導体基板１０１はＰ型基板であり、コレクタ領域である。その中にベース領域としてのＮ型不純物領域１０２がある。ベース領域としてのＮ型不純物領域１０２の中には、コレクタ領域と接するようにベース電極用の高濃度Ｎ型不純物領域１０３がある。また、Ｎ型不純物領域１０２中にはエミッタ領域としての高濃度Ｐ型不純物領域１０４があり、エミッタ金属電極１０７が接している。Ｎ型不純物領域１０２の外には高濃度Ｎ型不純物領域１０３に隣接するようにコレクタ電極用高濃度Ｐ型不純物領域１０５があり、ベースとコレクタは同電位として用いるため、ベース電極用高濃度Ｎ型不純物領域１０３とコレクタ電極用高濃度Ｐ型不純物領域１０５にはベース・コレクタ用金属電極１０８が接している。エミッタ領域１０４は自己整合的に形成されるよう、ベース電極用高濃度Ｎ型不純物領域１０３との間は多結晶シリコン１０６で分離されている。

図２は第一の実施例のバイポーラトランジスタの平面図である。多結晶シリコン１０６で囲まれた部分はエミッタ領域としての高濃度Ｐ型不純物領域１０４であり、多結晶シリコンを囲むようにベース電極用高濃度Ｎ型不純物領域１０３があり、ベース電極用高濃度Ｎ型不純物領域１０３を囲むようにコレクタ電極用高濃度Ｐ型不純物領域１０５があり、その外側はフィールド絶縁膜１０９である。

次に図１、２のバイポーラトランジスタの製造方法の一実施例を、図３を用いて説明する。図３（a）は、コレクタ領域となるＰ型基板１０１中に、ベース領域となるＮ型不純物領域１０２を作製した図である。Ｐ型基板１０１は、一般的に１×１０¹⁴~１×１０¹⁵ｃｍ^-3程度であり、Ｎ型不純物領域１０２は、イオン注入法によりＮ型不純物、例えばリンを１×１０¹²~１×１０¹³ｃｍ^-2程度ドープし、熱拡散させることにより１×１０¹⁶~５×１０¹⁶ｃｍ^-3程度の濃度で作製する。その後、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により膜厚約５００〜１０００ｎｍ程度のフィールド絶縁膜１０９を形成し、素子分離領域とする。

図３（b）は、自己整合的にエミッタ領域１０４を形成するため、ゲート絶縁膜１１０上に多結晶シリコン１０６を堆積させ、エッチングによってパターニングした図である。ここで、多結晶シリコン１０６はＮ型導電型とし、多結晶シリコン下部での寄生ＭＯＳトランジスタが動作しないように閾値をあげるとよい。Ｎ型導電型とするには、イオン注入によりＮ型不純物、例えばヒ素を５×１０¹⁵ｃｍ^-2程度打ち込み、その後この半導体基板１０１を約８５０度にて熱処理を行い、多結晶シリコン１０６中の不純物を拡散させる。そして、シート抵抗を低減させるため、高融点金属シリサイド１１１を約１００nm程度堆積させ、フォトレジストでパターニングを施し、エッチングすることで形成する。尚、ここでは多結晶シリコン１０６をＮ型導電型とする際にイオン注入法を用いたが、リンまたはヒ素などのプリデポを施してもよい。また、閾値をあげるために、多結晶シリコン下部に不純物のドープを施してもよい。

図３（c）はフォトレジスト１１３でパターニングを施し、イオン注入法により高濃度Ｐ型不純物をドープし、エミッタ領域とコレクタ電極用高濃度不純物領域を作製している図である。ここで、高濃度Ｐ型不純物は例えばＢＦ２を５×１０¹⁵ｃｍ^-2程度ドープし、５×１０¹⁹ｃｍ^-3から１×１０²¹ｃｍ^-3程度の高濃度Ｐ型不純物領域を形成する。

図３（d）はフォトレジスト１１３でパターニングを施し、イオン注入法により高濃度Ｎ型不純物をドープし、ベース電極用高濃度不純物領域を作製している図である。ここで、高濃度Ｎ型不純物は例えばヒ素を５×１０¹⁵ｃｍ^-2程度ドープし、５×１０¹⁹ｃｍ^-3から１×１０²¹ｃｍ^-3程度の高濃度Ｎ型不純物領域を形成する。

次に、層間絶縁膜（図示せず）を堆積させ、フォトレジストをパターニングし、エッチングを施し、ベース電極用高濃度Ｎ型不純物領域１０３とコレクタ電極用高濃度Ｐ型不純物領域１０５のコンタクトを同時にとる。その後、図３（ｅ）に示すように、エミッタ金属電極、ベース・コレクタ金属電極、多結晶シリコン金属電極１０８を作製する。ここでは、多結晶シリコン金属電極はベース・コレクタ電極と同電位としているが、エミッタと同電位にしてもよい。

図４に示すのは本発明の第２の実施例のバイポーラトランジスタである。エミッタ領域１０４を素子分離絶縁膜で自己整合されるように形成した。多結晶シリコンの形状バラつきが大きい場合には、第２の実施例のように素子分離絶縁膜を用いて形成したほうがよい。

図５に示すのは本発明の第３の実施例のバイポーラトランジスタであり、エミッタ領域１０４を多結晶シリコン１０６で自己整合されるように形成し、ベース電極用高濃度Ｎ型不純物領域１０３とコレクタ電極用高濃度Ｐ型不純物領域１０５のコンタクトを別々にしたものである。ここでは多結晶シリコン金属電極はベース・コレクタ電極と同電位とした。

なお、本実施の形態ではＰＮＰバイポーラトランジスタについて説明したが、N型基板を使用したＮＰＮバイポーラトランジスタについても同様の構成は可能である。

本発明の第１の実施例であるバイポーラトランジスタの図２のＡ−Ａ´における断面図 本発明の第１の実施例であるバイポーラトランジスタの要部を示す平面図 （ａ）〜（ｃ） 本発明の第１の実施例である半導体装置の要部の工程で、図２のＡ−Ａ´線に沿った断面図 （ｄ）〜（ｅ） 本発明の第１の実施例である半導体装置の要部の工程で、図２のＡ−Ａ´線に沿った断面図 本発明の第2の実施例であるバイポーラトランジスタの断面図 本発明の第３の実施例であるバイポーラトランジスタの断面図 従来のバイポーラトランジスタの一例を示す断面図

符号の説明

１０１ Ｐ型半導体基板
１０２ ベース領域Ｎ型不純物領域
１０３ ベース電極用高濃度Ｎ型不純物領域
１０４ エミッタＰ型不純物領域
１０５ コレクタ領域用高濃度Ｐ型不純物領域
１０６ Ｎ型導電多結晶シリコン
１０７ エミッタ金属電極
１０８ ベース、コレクタ、多結晶シリコン金属電極
１０９ フィールド絶縁膜
１１０ ゲート絶縁膜
１１１ 高融点金属シリサイド
１１２ コンタクト
１１３ フォトレジスト
１１４ ベース、コレクタ金属電極
１１５ ベース金属電極
１１６ コレクタ金属電極

Claims (4)

1. 第一導電型の半導体基板と、
   前記半導体基板の表面に設けられた第一導電型のコレクタ領域と、
   前記コレクタ領域中に設けられた第二導電型のベース領域と、
   前記ベース領域の上にゲート絶縁膜を介して設けられた、第一導電型のエミッタ領域の外周およびベース電極用高濃度第二導電型領域の内周をそれぞれ規定する内縁と外縁を有する第二導電型多結晶シリコンと、
   前記第二導電型多結晶シリコンの前記内縁に対し、自己整合的に設けられた前記エミッタ領域と、
   前記第二導電型多結晶シリコンの前記外縁に対し、自己整合的に設けられた前記ベース電極用高濃度第二導電型領域と、
   前記ベース電極用高濃度第二導電型領域の外周に接して、前記ベース電極用高濃度第二導電型領域を取り囲んで設けられたコレクタ電極用高濃度第一導電型領域と、
   前記ベース電極用高濃度第二導電型領域および前記コレクタ電極用高濃度第一導電型領域を覆う層間絶縁膜と、
   前記層間絶縁膜に前記ベース電極用第二導電型領域の外周に沿って、前記ベース電極用高濃度第二導電型領域および前記コレクタ電極用高濃度第一導電型領域に同時にまたがって設けられたコンタクトと、
   前記コンタクトにおいて前記ベース領域および前記コレクタ領域の電位を同一にするための金属電極と、
   を有する半導体装置。
2. 前記コレクタ電極用高濃度第一導電型領域の外周に接して、前記コレクタ電極用高濃度第一導電型領域を取り囲んで設けられたフィールド絶縁膜を有することを特徴とする請求項１記載の半導体装置。
3. 前記第二導電型多結晶シリコンは、前記ベース領域および前記コレクタ領域と同電位であることを特徴とする請求項１あるいは請求項２記載の半導体装置。
4. 前記第二導電型多結晶シリコンは、前記エミッタ領域と同電位であることを特徴とする請求項１あるいは請求項２記載の半導体装置。

Images