Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5280139B2 - Semiconductor device manufacturing method and mounting substrate - Google Patents
[go: Go Back, main page]

JP5280139B2 - Semiconductor device manufacturing method and mounting substrate - Google Patents

Semiconductor device manufacturing method and mounting substrate Download PDF

Info

Publication number
JP5280139B2
JP5280139B2 JP2008240278A JP2008240278A JP5280139B2 JP 5280139 B2 JP5280139 B2 JP 5280139B2 JP 2008240278 A JP2008240278 A JP 2008240278A JP 2008240278 A JP2008240278 A JP 2008240278A JP 5280139 B2 JP5280139 B2 JP 5280139B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
groove
resin
mounting substrate
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008240278A
Other languages
Japanese (ja)
Other versions
JP2010073915A (en
Inventor
敬 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008240278A priority Critical patent/JP5280139B2/en
Publication of JP2010073915A publication Critical patent/JP2010073915A/en
Application granted granted Critical
Publication of JP5280139B2 publication Critical patent/JP5280139B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress voids occurring when filling resins between a mounting substrate and a semiconductor chip. <P>SOLUTION: The method for manufacturing a semiconductor device includes the steps of: mounting the semiconductor chip 300 on a compartment region 200 of the mounting substrate 100; and filling the resin 400 between the semiconductor chip 300 and the mounting substrate 100. One end of the compartment region 200 is positioned under the semiconductor chip 300 and the other end has a first groove 210 positioned to a dicing line 110. The first groove 210 is parallel with the side intersecting with the first groove 210 out of the sides of the semiconductor chip 300 and not striding over the straight line S passing through the center of the semiconductor chip 300. In the process of filling the resin 400, the resin 400 penetrates in the direction intersecting with the first groove 210. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、実装基板と半導体チップの間に樹脂を充填する半導体装置の製造方法、半導体装置、及び実装基板に関する。   The present invention relates to a method for manufacturing a semiconductor device, a semiconductor device, and a mounting substrate in which resin is filled between a mounting substrate and a semiconductor chip.

半導体チップを実装基板に実装する方法の一つに、フリップチップ実装がある。フリップチップ実装は、半導体チップのバンプを直接実装基板の配線に接続し、半導体チップと実装基板の間の空間に樹脂を充填する実装方法である。この実装方法において、樹脂は、毛細管現象により半導体チップと実装基板の間の空間に浸透していくが、この浸透速度は、半導体チップの周辺部のほうが中央部と比べて速く、樹脂が周辺部に沿って回り込んでしまう。このため、樹脂の中にボイドが発生しやすい。   One method for mounting a semiconductor chip on a mounting substrate is flip chip mounting. Flip chip mounting is a mounting method in which bumps of a semiconductor chip are directly connected to wiring of a mounting substrate, and a resin is filled in a space between the semiconductor chip and the mounting substrate. In this mounting method, the resin penetrates into the space between the semiconductor chip and the mounting substrate by capillary action, but this penetration speed is faster in the peripheral part of the semiconductor chip than in the central part. Will wrap around. For this reason, voids are easily generated in the resin.

樹脂の中にボイドが発生することを抑制する技術に、特許文献1及び特許文献2に記載の技術がある。特許文献1に記載の技術は、第1の半導体チップを第2の半導体チップ上にフリップチップ実装するときに、第2の半導体チップに溝を形成するものである。溝は、樹脂が充填される方向に形成されているが、さらにこの方向に直交する方向にも形成されるときもある。樹脂が溝に沿って流しこまれるため、第1の半導体チップと第2の半導体チップの間にボイドが発生することを防止できる、と記載されている。また、第1の半導体チップの電極の外周位置に速度制御溝が形成されるときもある。   As techniques for suppressing the generation of voids in the resin, there are techniques described in Patent Document 1 and Patent Document 2. The technique described in Patent Document 1 forms a groove in a second semiconductor chip when the first semiconductor chip is flip-chip mounted on the second semiconductor chip. Although the groove is formed in the direction in which the resin is filled, it may be formed in a direction orthogonal to this direction. It is described that since the resin is poured along the groove, it is possible to prevent voids from being generated between the first semiconductor chip and the second semiconductor chip. In addition, a speed control groove may be formed at the outer peripheral position of the electrode of the first semiconductor chip.

特許文献2に記載の技術は、実装基板上に、半導体チップの周辺部に位置する突起を設け、樹脂の回り込みを阻害するものである。これにより、周辺部での樹脂の流れは、中央部を流れる樹脂より遅延する、と記載されている。
特開2003−324182号公報 特開平10−50892号公報
The technique described in Patent Document 2 is provided with a protrusion located on the periphery of a semiconductor chip on a mounting substrate to inhibit the resin from wrapping around. Accordingly, it is described that the resin flow in the peripheral portion is delayed from the resin flowing in the central portion.
JP 2003-324182 A JP 10-50892 A

しかし、特許文献1に記載のように樹脂を溝に沿って流し込む場合、溝と溝の間に位置する領域において樹脂の流れは遅いままであるため、溝と溝の間でボイドが発生する可能性があった。   However, when the resin is poured along the groove as described in Patent Document 1, the flow of the resin remains slow in the region located between the grooves, so that a void may be generated between the grooves. There was sex.

また、近年は半導体装置の小型化が進んでおり、実装基板と半導体チップの面積差が小さくなっている。このため、特許文献1に記載の速度制御溝や特許文献2に記載の突起を設けるスペースが少なくなり、その結果、樹脂の流れを十分に制御できず、樹脂の中にボイドが発生する可能性があった。   In recent years, semiconductor devices have been miniaturized, and the difference in area between the mounting substrate and the semiconductor chip has been reduced. For this reason, the space for providing the speed control groove described in Patent Document 1 and the protrusion described in Patent Document 2 is reduced, and as a result, the flow of the resin cannot be sufficiently controlled, and a void may be generated in the resin. was there.

本発明によれば、ダイシングラインによって相互に区画された複数の区画領域を有する実装基板を準備し、少なくとも一つの前記区画領域に半導体チップを搭載する工程と、
前記半導体チップと前記実装基板の間に樹脂を充填する工程と、
を備え、
前記半導体チップが搭載される前記区画領域は、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝を有し、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記樹脂を充填する工程において、前記樹脂は、前記第1の溝と交わる方向に浸透する半導体装置の製造方法が提供される。
According to the present invention, preparing a mounting substrate having a plurality of partition regions partitioned from each other by a dicing line, and mounting a semiconductor chip in at least one partition region;
Filling the resin between the semiconductor chip and the mounting substrate;
With
The partition area on which the semiconductor chip is mounted has a first groove having one end positioned below the semiconductor chip and the other end positioned in the dicing line,
The first groove does not straddle a straight line passing through the center of the semiconductor chip and parallel to the side of the semiconductor chip where the first groove intersects,
In the step of filling the resin, a method of manufacturing a semiconductor device is provided in which the resin penetrates in a direction intersecting the first groove.

本発明によれば、実装基板と、
前記実装基板の主面に搭載された半導体チップと、
前記実装基板と前記半導体チップの間に充填された樹脂と、
前記実装基板の前記主面に設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する溝と、
を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記第1の溝に前記樹脂が充填されている半導体装置が提供される。
According to the present invention, a mounting substrate;
A semiconductor chip mounted on the main surface of the mounting substrate;
A resin filled between the mounting substrate and the semiconductor chip;
A groove provided on the main surface of the mounting substrate, one end located below the semiconductor chip and the other end located in the dicing line;
With
The first groove does not straddle a straight line passing through the center of the semiconductor chip and parallel to the side of the semiconductor chip where the first groove intersects,
A semiconductor device in which the first groove is filled with the resin is provided.

本発明によれば、ダイシングラインによって相互に区画され、それぞれに半導体チップが搭載される複数の区画領域と、
前記複数の区画領域それぞれに設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がない実装基板が提供される。
According to the present invention, a plurality of partitioned regions that are partitioned from each other by dicing lines and each has a semiconductor chip mounted thereon,
A first groove provided in each of the plurality of partition regions, having one end positioned below the semiconductor chip and the other end positioned in the dicing line;
A second groove provided in the dicing line and connected to the first groove;
A mounting substrate is provided in which the first groove is parallel to a side where the first groove of the sides of the semiconductor chip intersects and does not straddle a straight line passing through the center of the semiconductor chip.

本発明によれば、半導体チップの周辺部を浸透してきた樹脂は、第1の溝に充填されて半導体チップより外側に排出される。この間、周辺部における樹脂の浸透が一時的に中断し、かつ半導体チップの中央部における樹脂の浸透が進む。この中断期間は、第1の溝の他端がダイシングラインに位置しているため、長い。また、第1の溝は、半導体チップの4辺のうち第1の溝が交わる辺と平行かつ半導体チップの中心を通る線を跨いでいないため、樹脂が第1の溝に沿って回り込むことが抑制される。従って、樹脂にボイドが発生することが抑制される。   According to the present invention, the resin that has permeated the peripheral portion of the semiconductor chip is filled in the first groove and discharged outside the semiconductor chip. During this time, the penetration of the resin in the peripheral portion is temporarily interrupted, and the penetration of the resin in the central portion of the semiconductor chip proceeds. This interruption period is long because the other end of the first groove is located on the dicing line. Further, the first groove is not parallel to the side of the four sides of the semiconductor chip where the first groove intersects and does not straddle the line passing through the center of the semiconductor chip, so that the resin may wrap around the first groove. It is suppressed. Therefore, generation of voids in the resin is suppressed.

本発明によれば、樹脂にボイドが発生することが抑制される。   According to the present invention, generation of voids in the resin is suppressed.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

図1は、本実施の形態における半導体装置の製造方法に用いられる実装基板100の平面拡大図であり、図2は実装基板の平面概略図である。図1に示された構成のうち一部は図2において図示が省略されている。   FIG. 1 is an enlarged plan view of a mounting substrate 100 used in the method for manufacturing a semiconductor device in the present embodiment, and FIG. 2 is a schematic plan view of the mounting substrate. A part of the configuration shown in FIG. 1 is omitted in FIG.

実装基板100は、ダイシングライン110によって相互に区画された複数の区画領域200を有する。本実施形態にかかる半導体装置の製造方法は、少なくともひとつの区画領域200に半導体チップ300を搭載する工程と、半導体チップ300と実装基板100の間に樹脂400を充填する工程とを備える。樹脂400を充填する工程において、樹脂400は、第1の溝210と交わる方向に浸透するが、この浸透速度は、半導体チップ300の周辺部のほうが中央部と比べて速い。   The mounting substrate 100 has a plurality of partition regions 200 partitioned from each other by dicing lines 110. The semiconductor device manufacturing method according to the present embodiment includes a step of mounting the semiconductor chip 300 in at least one partition region 200 and a step of filling the resin 400 between the semiconductor chip 300 and the mounting substrate 100. In the step of filling the resin 400, the resin 400 penetrates in the direction intersecting with the first groove 210, but the penetration speed is faster in the peripheral part of the semiconductor chip 300 than in the central part.

区画領域200は第1の溝210を有する。第1の溝210は、一端が半導体チップ300の下方に位置しており、他端がダイシングライン110に位置している。このため、半導体チップ300の周辺部を浸透してきた樹脂400は、第1の溝210に充填されて半導体チップ300より外側に排出される。この間、周辺部における樹脂400の浸透が一時的に中断し、かつ半導体チップ300の中央部における樹脂400の浸透が進む。この中断期間は、第1の溝210の他端がダイシングライン110に位置しているため、長い。   The partition region 200 has a first groove 210. One end of the first groove 210 is located below the semiconductor chip 300, and the other end is located on the dicing line 110. For this reason, the resin 400 that has permeated the periphery of the semiconductor chip 300 is filled in the first groove 210 and discharged outside the semiconductor chip 300. During this time, the penetration of the resin 400 in the peripheral portion is temporarily interrupted, and the penetration of the resin 400 in the central portion of the semiconductor chip 300 proceeds. This interruption period is long because the other end of the first groove 210 is positioned on the dicing line 110.

また、第1の溝210は、半導体チップ300の4辺のうち第1の溝210が交わる辺302,304と平行かつ半導体チップ300の中心を通る直線Sを跨いでいないため、樹脂400が第1の溝210に沿って回り込むことが抑制される。   Further, since the first groove 210 does not straddle the straight line S passing through the center of the semiconductor chip 300 and parallel to the sides 302 and 304 where the first groove 210 intersects among the four sides of the semiconductor chip 300, the resin 400 is used as the first groove 210. It is possible to suppress wraparound along one groove 210.

従って、半導体チップ300の周辺部に沿って樹脂400が回り込むことが抑制され、この結果、樹脂400にボイドが発生することが抑制される。以下、詳細に説明する。   Therefore, the resin 400 is prevented from flowing around the peripheral portion of the semiconductor chip 300, and as a result, the occurrence of voids in the resin 400 is suppressed. Details will be described below.

図1に示すように、半導体チップ300は、例えば正方形又は長方形などの四角形である。第1の溝210は、半導体チップ300の4つの辺302,304,306,308のうち、互いに対向する2辺302,304それぞれに対応して設けられている。第1の溝210は辺302,304を跨ぐように設けられている。辺302を跨ぐ第1の溝210と辺304を跨ぐ第1の溝210は、直線Sを基準として線対称に設けられており、互いに繋がっていない。本図において第1の溝210は、辺302,304それぞれの下方に一つずつ設けられているが、各辺の下方に複数設けられていてもよい。第1の溝210が辺302,304を跨ぐ位置は、例えば辺302,304の中央部よりも辺308側に寄っている。   As shown in FIG. 1, the semiconductor chip 300 is a quadrangle such as a square or a rectangle. The first groove 210 is provided corresponding to each of the two sides 302 and 304 facing each other among the four sides 302, 304, 306, and 308 of the semiconductor chip 300. The first groove 210 is provided so as to straddle the sides 302 and 304. The first groove 210 straddling the side 302 and the first groove 210 straddling the side 304 are provided symmetrically with respect to the straight line S, and are not connected to each other. In the figure, one first groove 210 is provided below each of the sides 302 and 304, but a plurality of first grooves 210 may be provided below each side. The position where the first groove 210 straddles the sides 302 and 304 is closer to the side 308 than the center of the sides 302 and 304, for example.

半導体チップ300に、辺302,304に沿って複数のバンプ320が設けられている場合、第1の溝210の一端は、バンプ320より半導体チップ300の内側に位置しているのが好ましい。この場合、第1の溝210はバンプ320とバンプ320の間を延伸している。   When the semiconductor chip 300 is provided with a plurality of bumps 320 along the sides 302 and 304, one end of the first groove 210 is preferably located inside the semiconductor chip 300 from the bumps 320. In this case, the first groove 210 extends between the bump 320 and the bump 320.

実装基板100は、第2の溝112を有している。第2の溝112は、ダイシングライン110に設けられており、第1の溝210の他端に繋がっている。第2の溝112は、区画領域200ごとに互に繋がらない形状に設けられてもよい。具体的には、図9に示すように、ダイシングライン110を共有する区画領域200において、第2の溝112の長さを区画領域200の一辺の半分未満にして、2つの第2の溝112をダイシングライン110の延伸方向に並べてもよい。また図10に示すように、ダイシングライン110に2つの第2の溝112をダイシングライン110に対して直角な方向に並べても良い。この場合、ダイシングライン110を太くするか、ダイシングライン110を第2の溝112それぞれごとに設けるのが好ましい。   The mounting substrate 100 has a second groove 112. The second groove 112 is provided in the dicing line 110 and is connected to the other end of the first groove 210. The 2nd groove | channel 112 may be provided in the shape which is not mutually connected for every division area | region 200. FIG. Specifically, as shown in FIG. 9, in the partition region 200 sharing the dicing line 110, the length of the second groove 112 is less than half of one side of the partition region 200, and the two second grooves 112 are formed. May be arranged in the extending direction of the dicing line 110. Further, as shown in FIG. 10, two second grooves 112 may be arranged in the dicing line 110 in a direction perpendicular to the dicing line 110. In this case, it is preferable to make the dicing line 110 thick or to provide the dicing line 110 for each of the second grooves 112.

図3は、図1のA−A´断面図である。実装基板100は、例えば配線層を多層有している多層基板である。実装基板100の表層に設けられた配線層は、ソルダーレジスト層120によって覆われている。ソルダーレジスト層120の一部は、表層の配線層の一部をランドとして露出させるために、除去されている。この除去は、露光および現像により行われる。   3 is a cross-sectional view taken along the line AA ′ of FIG. The mounting substrate 100 is, for example, a multilayer substrate having multiple wiring layers. The wiring layer provided on the surface layer of the mounting substrate 100 is covered with a solder resist layer 120. A part of the solder resist layer 120 is removed in order to expose a part of the surface wiring layer as a land. This removal is performed by exposure and development.

第1の溝210及び第2の溝112は、ソルダーレジスト層120を除去することにより形成されている。第1の溝210及び第2の溝112は、例えばランドと同一工程で形成されるが、ランドを形成した後にエッチングにより除去されてもよい。   The first groove 210 and the second groove 112 are formed by removing the solder resist layer 120. The first groove 210 and the second groove 112 are formed in the same process as the land, for example, but may be removed by etching after the land is formed.

また実装基板100の裏面には、ハンダボール230が設けられている。ハンダボール230は、実装基板100のいずれかの配線に接続している。   A solder ball 230 is provided on the back surface of the mounting substrate 100. The solder ball 230 is connected to any wiring of the mounting substrate 100.

図4の各図は、半導体装置の製造方法の詳細を説明するための平面図である。まず図4(a)に示すように、半導体チップ300を実装基板100の区画領域200に搭載する。このとき、半導体チップ300のバンプと実装基板100のランドが接続される。ついで、半導体チップ300と実装基板100の間の空間に、樹脂400を、半導体チップ300の辺306から浸透させる。半導体チップ300の周辺部における樹脂400の浸透速度は、半導体チップ300の中央部における樹脂400の浸透速度より速い。   Each drawing in FIG. 4 is a plan view for explaining the details of the method of manufacturing the semiconductor device. First, as shown in FIG. 4A, the semiconductor chip 300 is mounted on the partition region 200 of the mounting substrate 100. At this time, the bump of the semiconductor chip 300 and the land of the mounting substrate 100 are connected. Next, the resin 400 is penetrated from the side 306 of the semiconductor chip 300 into the space between the semiconductor chip 300 and the mounting substrate 100. The penetration speed of the resin 400 in the peripheral part of the semiconductor chip 300 is faster than the penetration speed of the resin 400 in the central part of the semiconductor chip 300.

そして、図4(b)に示すように、半導体チップ300の周辺部に沿って浸透した樹脂400は、第1の溝210に到達する。すると、半導体チップ300の周辺部に沿って浸透してきた樹脂400は第1の溝210および第2の溝112に流れ込み、一時的に先に進まなくなる。この間に、樹脂400は半導体チップ300の中央部を浸透し続ける。この結果、半導体チップ300の中央部を浸透してきた樹脂400が、半導体チップ300の周辺部に沿って浸透してきた樹脂400より先行する。   Then, as shown in FIG. 4B, the resin 400 that has permeated along the periphery of the semiconductor chip 300 reaches the first groove 210. Then, the resin 400 that has permeated along the periphery of the semiconductor chip 300 flows into the first groove 210 and the second groove 112 and temporarily does not advance further. During this time, the resin 400 continues to penetrate the central portion of the semiconductor chip 300. As a result, the resin 400 that has permeated the central portion of the semiconductor chip 300 precedes the resin 400 that has permeated along the peripheral portion of the semiconductor chip 300.

そして、図4(c)に示すように、樹脂400は、実装基板100と半導体チップ300の間の空間のすべてに樹脂400が充填される。上記したように、第1の溝210および第2の溝112を設けたことにより、半導体チップ300の中央部を浸透してきた樹脂400が、半導体チップ300の周辺部に沿って浸透してきた樹脂400より先行する。このため、樹脂400にボイドが発生することを抑制できる。この状態において、第1の溝210および第2の溝112には樹脂400が充填されている。   Then, as shown in FIG. 4C, the resin 400 fills the entire space between the mounting substrate 100 and the semiconductor chip 300 with the resin 400. As described above, by providing the first groove 210 and the second groove 112, the resin 400 that has permeated the central portion of the semiconductor chip 300 has permeated along the peripheral portion of the semiconductor chip 300. More ahead. For this reason, generation of voids in the resin 400 can be suppressed. In this state, the first groove 210 and the second groove 112 are filled with the resin 400.

その後、図4(d)に示すように、実装基板100をダイシングライン110に沿って分割する。これにより、実装基板100は、区画領域200それぞれに分割される。本工程において、第1の溝210および第2の溝112に充填された樹脂400は除去される場合もあるし、残る場合もある。また第1の溝210は、実装基板100の端面で開放される。このようにして、実装基板100上に半導体チップ300を実装した半導体パッケージが製造される。   Thereafter, as shown in FIG. 4D, the mounting substrate 100 is divided along the dicing line 110. Thereby, the mounting substrate 100 is divided into the partitioned areas 200. In this step, the resin 400 filled in the first groove 210 and the second groove 112 may be removed or may remain. The first groove 210 is opened at the end face of the mounting substrate 100. In this way, a semiconductor package in which the semiconductor chip 300 is mounted on the mounting substrate 100 is manufactured.

以上、本実施形態によれば、半導体チップ300の周辺部を浸透してきた樹脂400は、第1の溝210に充填されるため、一時的にせき止められる。また第1の溝210の他端はダイシングライン110に位置しているため、第1の溝210による樹脂400のせき止め効果は長い。従って、半導体チップ300の周辺部に沿って樹脂400が回り込むことが抑制され、この結果、半導体チップ300と実装基板100の間に充填された樹脂400にボイドが発生することが抑制される。   As described above, according to the present embodiment, the resin 400 that has permeated the peripheral portion of the semiconductor chip 300 is temporarily blocked because it fills the first groove 210. Further, since the other end of the first groove 210 is positioned on the dicing line 110, the first groove 210 has a long anti-rescue effect on the resin 400. Accordingly, the resin 400 is prevented from flowing around the peripheral portion of the semiconductor chip 300, and as a result, the generation of voids in the resin 400 filled between the semiconductor chip 300 and the mounting substrate 100 is suppressed.

また、第1の溝210の他端は、ダイシングライン110に設けられた第2の溝112に繋がっているため、第1の溝210に流入した樹脂400は、第2の溝112にも流入して充填される。従って、第1の溝210による樹脂400のせき止め効果はさらに長くなる。   In addition, since the other end of the first groove 210 is connected to the second groove 112 provided in the dicing line 110, the resin 400 that has flowed into the first groove 210 also flows into the second groove 112. To be filled. Therefore, the effect of preventing the resin 400 by the first groove 210 is further prolonged.

図5は、第2の実施形態にかかる半導体装置の製造方法を説明するための平面図である。本実施形態にかかる半導体装置の製造方法は、以下の点で、第1の実施形態と異なる。実装基板100の第1の溝210は、半導体チップ300の4辺のうち一つの角を形成している2辺302,308それぞれに、当該辺を跨ぐように設けられている。第2の溝112の位置は、第1の溝210の位置にあわせて移動している。樹脂400を充填する工程において、樹脂400を、半導体チップ300の2辺302,308以外の2辺304,306から浸透させる。これらを除いて、第1の実施形態にかかる半導体装置の製造方法と同様である。第1の溝210が辺302,308を跨ぐ位置は、例えば辺302,308の中央部よりも、辺302,308が形成する角310側に寄っている。   FIG. 5 is a plan view for explaining the method for manufacturing the semiconductor device according to the second embodiment. The manufacturing method of the semiconductor device according to this embodiment is different from that of the first embodiment in the following points. The first groove 210 of the mounting substrate 100 is provided on each of the two sides 302 and 308 forming one corner of the four sides of the semiconductor chip 300 so as to straddle the side. The position of the second groove 112 is moved in accordance with the position of the first groove 210. In the step of filling the resin 400, the resin 400 is permeated from the two sides 304 and 306 other than the two sides 302 and 308 of the semiconductor chip 300. Except for these, the semiconductor device manufacturing method is the same as that of the first embodiment. The position where the first groove 210 straddles the sides 302 and 308 is closer to the corner 310 formed by the sides 302 and 308 than the central portion of the sides 302 and 308, for example.

本実施形態によっても、樹脂400は第1の溝210と交わる方向に浸透するため、第1の実施形態と同様の効果が得られる。   Also according to this embodiment, the resin 400 penetrates in the direction intersecting with the first groove 210, so that the same effect as that of the first embodiment can be obtained.

図6は、第3の実施形態にかかる半導体装置の製造方法を説明するための平面図である。本実施形態にかかる半導体装置の製造方法は、樹脂400を充填する工程において、樹脂400を、辺302,308から浸透させる点を除いて、第2の実施形態にかかる半導体装置の製造方法と同様である。   FIG. 6 is a plan view for explaining the method for manufacturing the semiconductor device according to the third embodiment. The manufacturing method of the semiconductor device according to the present embodiment is the same as the manufacturing method of the semiconductor device according to the second embodiment, except that the resin 400 penetrates from the sides 302 and 308 in the step of filling the resin 400. It is.

第1の溝210が辺302,308を跨ぐ位置は、例えば辺302,308の中央部よりも角310とは反対の角側に寄っている。本実施形態によっても、樹脂400は第1の溝210と交わる方向に浸透するため、第1の実施形態と同様の効果が得られる。なお本実施形態において、樹脂400を充填する工程において、樹脂400を、辺302,308が形成する角310から浸透させても良い。   The position where the first groove 210 straddles the sides 302 and 308 is closer to the corner opposite to the corner 310 than the center of the sides 302 and 308, for example. Also according to this embodiment, the resin 400 penetrates in the direction intersecting with the first groove 210, so that the same effect as that of the first embodiment can be obtained. In this embodiment, in the step of filling the resin 400, the resin 400 may be penetrated from the corner 310 formed by the sides 302 and 308.

図7は、第4の実施形態にかかる半導体装置を説明するための断面図であり、図8は図7に示した半導体装置における実装基板100の平面図である。この半導体装置は、実装基板100がランド220を備えている点、及び第1の実施形態に示した半導体パッケージに実装部品500が積層されている点を除いて、第1〜第3の実施形態と同様である。なお図8においては実装部品500を省略している。   FIG. 7 is a cross-sectional view for explaining the semiconductor device according to the fourth embodiment, and FIG. 8 is a plan view of the mounting substrate 100 in the semiconductor device shown in FIG. This semiconductor device is the first to third embodiments except that the mounting substrate 100 includes lands 220 and the mounting component 500 is stacked on the semiconductor package shown in the first embodiment. It is the same. In FIG. 8, the mounting component 500 is omitted.

ランド220は、第1の溝210と同一の面に複数形成されており、半導体チップ300と重なっていない領域に位置している。第1の溝210は、ランド220と重なっていない。   A plurality of lands 220 are formed on the same surface as the first groove 210, and are located in a region not overlapping the semiconductor chip 300. The first groove 210 does not overlap the land 220.

実装部品500は、例えば半導体パッケージであり、半導体チップ520を実装基板510に実装し、半導体チップ520と実装基板510をワイヤ540で接続したものである。半導体チップ520及びワイヤ540はモールド樹脂530で封止されている。実装基板510の下面にはハンダボール550が設けられている。ハンダボール550は実装基板100のランド220に接続している。   The mounting component 500 is, for example, a semiconductor package, in which a semiconductor chip 520 is mounted on a mounting substrate 510 and the semiconductor chip 520 and the mounting substrate 510 are connected by a wire 540. The semiconductor chip 520 and the wire 540 are sealed with a mold resin 530. A solder ball 550 is provided on the lower surface of the mounting substrate 510. The solder ball 550 is connected to the land 220 of the mounting substrate 100.

本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、ランド220を第1の溝210と重ならないようにしたため、第1又は第2の実施形態に示した半導体パッケージの上に実装部品500を積層することができる。なお、本実施形態では、一つの実装部品500を第1の実施形態に示した半導体パッケージに積層した構成を例示したが、複数の実装部品500を積層した構成としても良い。   Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Since the land 220 is not overlapped with the first groove 210, the mounting component 500 can be laminated on the semiconductor package shown in the first or second embodiment. In the present embodiment, the configuration in which one mounting component 500 is stacked on the semiconductor package shown in the first embodiment is illustrated, but a configuration in which a plurality of mounting components 500 are stacked may be employed.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

第1の実施の形態における半導体装置の製造方法に用いられる実装基板の平面拡大図である。It is a plane enlarged view of the mounting substrate used for the manufacturing method of the semiconductor device in a 1st embodiment. 実装基板の平面概略図である。It is a plane schematic diagram of a mounting substrate. 図1のA−A´断面図である。It is AA 'sectional drawing of FIG. 各図は、半導体装置の製造方法の詳細を説明するための平面図である。Each drawing is a plan view for explaining the details of the manufacturing method of the semiconductor device. 第2の実施形態にかかる半導体装置の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the semiconductor device concerning 2nd Embodiment. 第3の実施形態にかかる半導体装置の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the semiconductor device concerning 3rd Embodiment. 第4の実施形態にかかる半導体装置を説明するための断面図である。It is sectional drawing for demonstrating the semiconductor device concerning 4th Embodiment. 第4の実施形態にかかる半導体装置を説明するための平面図である。It is a top view for demonstrating the semiconductor device concerning 4th Embodiment. 第1の実施形態にかかる半導体装置の変形例を説明するための平面図である。It is a top view for demonstrating the modification of the semiconductor device concerning 1st Embodiment. 第1の実施形態にかかる半導体装置の変形例を説明するための平面図である。It is a top view for demonstrating the modification of the semiconductor device concerning 1st Embodiment.

符号の説明Explanation of symbols

100 実装基板
110 ダイシングライン
120 ソルダーレジスト層
112 第2の溝
200 区画領域
210 第1の溝
220 ランド
230 ハンダボール
300 半導体チップ
302 辺
304 辺
306 辺
308 辺
310 角
320 バンプ
400 樹脂
500 実装部品
510 実装基板
520 半導体チップ
530 モールド樹脂
540 ワイヤ
550 ハンダボール
100 mounting substrate 110 dicing line 120 solder resist layer 112 second groove 200 partition region 210 first groove 220 land 230 solder ball 300 semiconductor chip 302 side 304 side 306 side 308 side 310 corner 320 bump 400 resin 500 mounting component 510 mounting Substrate 520 Semiconductor chip 530 Mold resin 540 Wire 550 Solder ball

Claims (7)

ダイシングラインによって相互に区画された複数の区画領域を有する実装基板を準備し、少なくとも一つの前記区画領域に半導体チップを搭載する工程と、
前記半導体チップと前記実装基板の間に樹脂を充填する工程と、
を備え、
前記半導体チップが搭載される前記区画領域は、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝を有し、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記樹脂を充填する工程において、前記樹脂は、前記第1の溝と交わる方向に浸透し、
前記実装基板は、前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備える半導体装置の製造方法。
Preparing a mounting substrate having a plurality of partitioned areas partitioned from each other by a dicing line, and mounting a semiconductor chip in at least one of the partitioned areas;
Filling the resin between the semiconductor chip and the mounting substrate;
With
The partition area on which the semiconductor chip is mounted has a first groove having one end positioned below the semiconductor chip and the other end positioned in the dicing line,
The first groove does not straddle a straight line passing through the center of the semiconductor chip and parallel to the side of the semiconductor chip where the first groove intersects,
In the step of filling the resin, the resin penetrates in a direction intersecting the first groove ,
The mounting substrate is provided in the dicing line, and a method for manufacturing a semiconductor device including a second groove connected to the first groove .
請求項1に記載の半導体装置の製造方法において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられており、
前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記2辺以外の辺から浸透させる半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1 ,
The semiconductor chip is square,
The first groove is provided on each of two opposite sides of the four sides of the semiconductor chip so as to straddle the side.
A method of manufacturing a semiconductor device, wherein, in the step of filling the resin, the resin penetrates from sides other than the two sides of the semiconductor chip.
請求項1に記載の半導体装置の製造方法において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられており、
前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記2辺以外の2辺から浸透させる半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1 ,
The semiconductor chip is square,
The first groove is provided on each of two sides forming one corner of the four sides of the semiconductor chip so as to straddle the side.
A method of manufacturing a semiconductor device, wherein, in the step of filling the resin, the resin penetrates from two sides other than the two sides of the semiconductor chip.
請求項1に記載の半導体装置の製造方法において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられており、
前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記一つの角から浸透させる半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1 ,
The semiconductor chip is square,
The first groove is provided on each of two sides forming one corner of the four sides of the semiconductor chip so as to straddle the side.
A method of manufacturing a semiconductor device, wherein, in the step of filling the resin, the resin penetrates from the one corner of the semiconductor chip.
ダイシングラインによって相互に区画され、それぞれに半導体チップが搭載される複数の区画領域と、
前記複数の区画領域それぞれに設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がない実装基板。
A plurality of partitioned regions that are partitioned from each other by a dicing line and each has a semiconductor chip mounted thereon;
A first groove provided in each of the plurality of partition regions, having one end positioned below the semiconductor chip and the other end positioned in the dicing line;
A second groove provided in the dicing line and connected to the first groove;
The first groove is a mounting substrate that is parallel to a side where the first groove intersects among the sides of the semiconductor chip and does not straddle a straight line passing through the center of the semiconductor chip.
請求項に記載の実装基板において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられている実装基板。
The mounting board according to claim 5 ,
The semiconductor chip is square,
The first groove is a mounting substrate provided on each of two opposite sides of the four sides of the semiconductor chip so as to straddle the sides.
請求項に記載の実装基板において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられている実装基板。
The mounting board according to claim 5 ,
The semiconductor chip is square,
The first groove is a mounting substrate provided on each of two sides forming one corner of the four sides of the semiconductor chip so as to straddle the side.
JP2008240278A 2008-09-19 2008-09-19 Semiconductor device manufacturing method and mounting substrate Expired - Fee Related JP5280139B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008240278A JP5280139B2 (en) 2008-09-19 2008-09-19 Semiconductor device manufacturing method and mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008240278A JP5280139B2 (en) 2008-09-19 2008-09-19 Semiconductor device manufacturing method and mounting substrate

Publications (2)

Publication Number Publication Date
JP2010073915A JP2010073915A (en) 2010-04-02
JP5280139B2 true JP5280139B2 (en) 2013-09-04

Family

ID=42205428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008240278A Expired - Fee Related JP5280139B2 (en) 2008-09-19 2008-09-19 Semiconductor device manufacturing method and mounting substrate

Country Status (1)

Country Link
JP (1) JP5280139B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167979A (en) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd Mounting structure of flip chip semiconductor package and method of manufacturing the same
JP2006245187A (en) * 2005-03-02 2006-09-14 Seiko Epson Corp Manufacturing method of semiconductor device
JP4536603B2 (en) * 2005-06-09 2010-09-01 新光電気工業株式会社 Manufacturing method of semiconductor device, mounting substrate for semiconductor device, and semiconductor device
KR100711966B1 (en) * 2005-10-07 2007-05-02 삼성전기주식회사 Package Substrate, Semiconductor Package and Manufacturing Method

Also Published As

Publication number Publication date
JP2010073915A (en) 2010-04-02

Similar Documents

Publication Publication Date Title
US8803323B2 (en) Package structures and methods for forming the same
US9865574B2 (en) Alignment in the packaging of integrated circuits
JP4535969B2 (en) Semiconductor device
US9929070B2 (en) Isolation rings for packages and the method of forming the same
JP2008252026A (en) Semiconductor device
JP2010027961A (en) Semiconductor device and method for manufacturing the same
TWI458054B (en) Semiconductor device and method of manufacturing the same
US20240413138A1 (en) Chip packaging method, chip packaging module, and embedded substrate chip packaging structure
JP4536603B2 (en) Manufacturing method of semiconductor device, mounting substrate for semiconductor device, and semiconductor device
US7719101B2 (en) Semiconductor device with surface-mountable external contacts and method for manufacturing the same
JP4589428B2 (en) Semiconductor chip module
JP2011091453A (en) Semiconductor device and method of manufacturing semiconductor device
CN103681536B (en) Semiconductor device and its manufacturing method
JP2011171426A (en) Semiconductor device
JP5280139B2 (en) Semiconductor device manufacturing method and mounting substrate
JP5454605B2 (en) Wiring substrate and semiconductor device
JP2006173548A (en) Semiconductor device and manufacturing method of semiconductor device
TWI659507B (en) Semiconductor package structure and method of manufacturing same
JP2007189005A (en) Mounting structure of semiconductor device
KR102948469B1 (en) Semiconductor package
TW201324628A (en) Semiconductor package structure and method of manufacturing the same
TW201306203A (en) Semiconductor package structure that avoids solder bridging metal posts
JP2007165402A (en) Semiconductor device
TW202501744A (en) Chip singulation assisted structures and methods for improving bonding interface quality
JP2011091452A (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees