JP5280766B2

JP5280766B2 - Ｄｃｄｃコンバータ、スイッチング電源および無停電電源装置

Info

Publication number: JP5280766B2
Application number: JP2008203153A
Authority: JP
Inventors: 康司矢野
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2008-08-06
Filing date: 2008-08-06
Publication date: 2013-09-04
Anticipated expiration: 2028-08-06
Also published as: JP2010041855A

Description

本発明はＤＣＤＣコンバータ、スイッチング電源および無停電電源装置に関し、特に、電流共振回路を用いたＤＣＤＣコンバータの出力コンデンサに流れるリップル電流を低減する方式に適用して好適なものである。

ＤＣＤＣコンバータでは、直流を昇圧または降圧させるために、スイッチング素子のオン／オフ制御が行われ、出力コンデンサに出力される電流は脈流となることから、リップルが発生する。このため、従来のＤＣＤＣコンバータでは、このようなリップルのある電流に対して出力コンデンサの電流許容値を確保するために、容量の大きな出力コンデンサが選定されていた。

ここで、例えば、特許文献１には、平滑コンデンサのリップル電流を抑制するために、一次側電流共振形コンバータのスイッチング出力に対して、２組で一対となるトランスを並列に接続し、このトランスの各二次側には両波整流回路を形成し、このトランスの各一次巻線には互いの極性が逆となるようにスイッチング素子のスイッチング回路を並列に接続する方法が開示されている。

特開２００４−２５４４４０号公報

しかしながら、特許文献１に開示された方法では、トランスの巻線の巻回の構造上、両波整流の半周期ごとに対応する整流電流レベルのアンバランスが生じることを前提として、一方のトランスで高いレベルに偏った整流電流が出力されるときには、他方のトランスで低いレベルに偏った整流電流が常に出力されるように構成されているので、トランスの巻線の巻回位置に起因して生じる整流電流のアンバランスによるリップル電流成分しか抑制できないという問題があった。

そこで、本発明の目的は、回路部品の特性のばらつきや変動がある場合においても、出力コンデンサのリップル電流を低減することが可能なＤＣＤＣコンバータ、スイッチング電源および無停電電源装置を提供することである。

上述した課題を解決するために、請求項１記載のＤＣＤＣコンバータによれば、第１のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第１の直交変換部と、前記第１の直交変換部から出力された矩形波を共振させる第１の共振回路と、前記第１の共振回路にて共振された共振電流を整流する第１の整流部と、前記直流が極性を交互に反転されながら前記第１の共振回路に印加されるように前記第１のスイッチング素子群のスイッチング動作を制御するとともに、前記第１の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第１の共振回路に印加されるのをバイパスさせるように前記第１のスイッチング素子群のスイッチング動作を制御する第１のスイッチング制御部と、第２のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第２の直交変換部と、前記第２の直交変換部から出力された矩形波を共振させる第２の共振回路と、前記第２の共振回路にて共振された共振電流を整流する第２の整流部と、前記直流が極性を交互に反転されながら前記第２の共振回路に印加されるように前記第２のスイッチング素子群のスイッチング動作を制御するとともに、前記第２の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第２の共振回路に印加されるのをバイパスさせるように前記第２のスイッチング素子群のスイッチング動作を制御する第２のスイッチング制御部と、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間に位相差を設定する位相差設定部と、前記第１の整流部からの出力と前記第２の整流部からの出力とが並列に入力される出力コンデンサとを備え、前記第１の共振回路に前記直流が印加されるのをバイパスさせる転流期間と、前記第２の共振回路に前記直流が印加されるのをバイパスさせる転流期間とを別個に制御することを特徴とする。

また、請求項２記載のＤＣＤＣコンバータによれば、第１のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第１の直交変換部と、前記第１の直交変換部から出力された矩形波を共振させる第１の共振回路と、前記第１の共振回路にて共振された共振電流を変圧する第１のトランスと、前記第１のトランスにて変圧された共振電流を整流する第１の整流部と、前記直流が極性を交互に反転されながら前記第１の共振回路に印加されるように前記第１のスイッチング素子群のスイッチング動作を制御するとともに、前記第１の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第１の共振回路に印加されるのをバイパスさせるように前記第１のスイッチング素子群のスイッチング動作を制御する第１のスイッチング制御部と、第２のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第２の直交変換部と、前記第２の直交変換部から出力された矩形波を共振させる第２の共振回路と、前記第２の共振回路にて共振された共振電流を変圧する第２のトランスと、前記第２のトランスにて変圧された共振電流を整流する第２の整流部と、前記直流が極性を交互に反転されながら前記第２の共振回路に印加されるように前記第２のスイッチング素子群のスイッチング動作を制御するとともに、前記第２の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第２の共振回路に印加されるのをバイパスさせるように前記第２のスイッチング素子群のスイッチング動作を制御する第２のスイッチング制御部と、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間に位相差を設定する位相差設定部と、前記第１の整流部からの出力と前記第２の整流部からの出力とが並列に入力される出力コンデンサとを備え、前記第１の共振回路に前記直流が印加されるのをバイパスさせる転流期間と、前記第２の共振回路に前記直流が印加されるのをバイパスさせる転流期間とを別個に制御することを特徴とする。

また、請求項３記載のＤＣＤＣコンバータによれば、前記第１のスイッチング素子群は、前記直流の正極側と前記第１の共振回路の高電位側との間に接続された第１のスイッチング素子と、前記直流の負極側と前記第１の共振回路の高電位側との間に接続された第２のスイッチング素子と、前記直流の正極側と前記第１の共振回路の低電位側との間に接続された第３のスイッチング素子と、前記直流の負極側と前記第１の共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、前記第２のスイッチング素子群は、前記直流の正極側と前記第２の共振回路の高電位側との間に接続された第５のスイッチング素子と、前記直流の負極側と前記第２の共振回路の高電位側との間に接続された第６のスイッチング素子と、前記直流の正極側と前記第２の共振回路の低電位側との間に接続された第７のスイッチング素子と、前記直流の負極側と前記第２の共振回路の低電位側との間に接続された第８のスイッチング素子とを備え、前記第１のスイッチング制御部は、位相差が１８０度かつデューティ比が５０％になるように前記第１のスイッチング素子と前記第２のスイッチング素子をオン／オフ制御し、さらに位相差が１８０度かつデューティ比が５０％になるとともに、前記第１のスイッチング素子と前記第２のスイッチング素子に対して０度より大きく１８０度より小さな範囲内で位相がずれるように前記第３のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、前記第２のスイッチング制御部は、位相差が１８０度かつデューティ比が５０％になるように前記第５のスイッチング素子と前記第６のスイッチング素子をオン／オフ制御し、さらに位相差が１８０度かつデューティ比が５０％になるとともに、前記第５のスイッチング素子と前記第６のスイッチング素子に対して０度より大きく１８０度より小さな範囲内で位相がずれるように前記第７のスイッチング素子と前記第８のスイッチング素子をオン／オフ制御し、前記位相差設定部は、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間の位相差を９０度に設定することを特徴とする。

また、請求項４記載のＤＣＤＣコンバータによれば、前記第１のスイッチング素子群は、前記直流の正極側と前記第１の共振回路の高電位側との間に接続された第１のスイッチング素子と、前記直流の負極側と前記第１の共振回路の高電位側との間に接続された第２のスイッチング素子と、前記直流の正極側と前記第１の共振回路の低電位側との間に接続された第３のスイッチング素子と、前記直流の負極側と前記第１の共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、前記第２のスイッチング素子群は、前記直流の正極側と前記第２の共振回路の高電位側との間に接続された第５のスイッチング素子と、前記直流の負極側と前記第２の共振回路の高電位側との間に接続された第６のスイッチング素子と、前記直流の正極側と前記第２の共振回路の低電位側との間に接続された第７のスイッチング素子と、前記直流の負極側と前記第２の共振回路の低電位側との間に接続された第８のスイッチング素子とを備え、前記第１のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、さらに前記第２のスイッチング素子と前記第４のスイッチング素子の反転動作をそれぞれ行うように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御し、前記第２のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第６のスイッチング素子と前記第８のスイッチング素子をオン／オフ制御し、さらに前記第６のスイッチング素子と前記第８のスイッチング素子の反転動作をそれぞれ行うように前記第５のスイッチング素子と前記第７のスイッチング素子をオン／オフ制御し、前記位相差設定部は、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間の位相差を９０度に設定することを特徴とする。

また、請求項５記載のＤＣＤＣコンバータによれば、前記第１のスイッチング素子群は、前記直流の正極側と前記第１の共振回路の高電位側との間に接続された第１のスイッチング素子と、前記直流の負極側と前記第１の共振回路の高電位側との間に接続された第２のスイッチング素子と、前記直流の正極側と前記第１の共振回路の低電位側との間に接続された第３のスイッチング素子と、前記直流の負極側と前記第１の共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、前記第２のスイッチング素子群は、前記直流の正極側と前記第２の共振回路の高電位側との間に接続された第５のスイッチング素子と、前記直流の負極側と前記第２の共振回路の高電位側との間に接続された第６のスイッチング素子と、前記直流の正極側と前記第２の共振回路の低電位側との間に接続された第７のスイッチング素子と、前記直流の負極側と前記第２の共振回路の低電位側との間に接続された第８のスイッチング素子とを備え、前記第１のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御し、さらに前記第１のスイッチング素子と前記第３のスイッチング素子の反転動作をそれぞれ行うように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、前記第２のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第５のスイッチング素子と前記第７のスイッチング素子をオン／オフ制御し、さらに前記第５のスイッチング素子と前記第７のスイッチング素子の反転動作をそれぞれ行うように前記第６のスイッチング素子と前記第８のスイッチング素子をオン／オフ制御し、前記位相差設定部は、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間の位相差を９０度に設定することを特徴とする。

また、請求項６記載のスイッチング電源によれば、交流を直流に変換する交直変換回路と、前記交直変換回路から出力された直流を昇圧または降圧して出力する請求項１から５のいずれか１項に記載のＤＣＤＣコンバータとを備えることを特徴とする。

また、請求項７記載の無停電電源装置によれば、請求項１から５のいずれか１項に記載のＤＣＤＣコンバータと、前記ＤＣＤＣコンバータから出力された直流を蓄えるバッテリと、直流を交流に変換するインバータとを備えることを特徴とする。

以上説明したように、本発明によれば、各コンバータから出力コンデンサに供給される電流の位相を互いに異ならせることを可能としつつ、複数のコンバータから出力コンデンサに電流を供給することが可能となるとともに、周波数を一定に維持したまま、各コンバータから出力コンデンサに供給される電流のピーク値を調整することができる。このため、回路部品の特性のばらつきや変動がある場合においても、各コンバータから出力コンデンサに供給される電流のピーク値を均一化することができ、出力コンデンサのリップル電流を低減することが可能となることから、出力コンデンサを低容量化することができ、ＤＣＤＣコンバータの小型化および低価格化を図ることができる。

以下、本発明の実施形態に係るＤＣＤＣコンバータについて図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図１において、ＤＣＤＣコンバータには、スイッチング動作に基づいて電力変換を行うコンバータＣｏｎｖ１１、Ｃｏｎｖ２１が設けられ、コンバータＣｏｎｖ１１、Ｃｏｎｖ２１は互いに並列に接続されている。すなわち、コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の前段には、入力コンデンサＣｉｎが設けられ、コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の入力は、入力コンデンサＣｉｎに並列に接続されるとともに、コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の後段には、出力コンデンサＣｏが設けられ、コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の出力は出力コンデンサＣｏに並列に接続されている。そして、入力コンデンサＣｉｎには、直流電源Ｅｉと抵抗Ｒ１の直列回路が並列に接続され、出力コンデンサＣｏには、負荷抵抗ＲＬが並列に接続されている。

ここで、コンバータＣｏｎｖ１１には、直交変換回路１１ａ、共振回路１２ａ、トランスＴ１および整流回路１３ａが設けられている。そして、直交変換回路１１ａは、スイッチング素子Ｑ１１〜Ｑ１４のスイッチング動作に基づいて直流を矩形波に変換することができる。共振回路１２ａは、直交変換回路１１ａから出力された矩形波を共振させることができる。トランスＴ１は、共振回路１２ａにて共振された共振電流を変圧することができる。整流回路１３ａは、トランスＴ１にて変圧された共振電流を整流することができる。

また、コンバータＣｏｎｖ２１には、直交変換回路２１ａ、共振回路２２ａ、トランスＴ２および整流回路２３ａが設けられている。そして、直交変換回路２１ａは、スイッチング素子Ｑ２１〜Ｑ２４のスイッチング動作に基づいて直流を矩形波に変換することができる。共振回路２２ａは、直交変換回路２１ａから出力された矩形波を共振させることができる。トランスＴ２は、共振回路２２ａにて共振された共振電流を変圧することができる。整流回路２３ａは、トランスＴ２にて変圧された共振電流を整流することができる。

また、ＤＣＤＣコンバータには、フェーズシフト制御部１１、２１および位相差設定部３１が設けられている。ここで、フェーズシフト制御部１１は、直流が極性を交互に反転されながら共振回路１２ａに印加されるようにスイッチング素子Ｑ１１〜Ｑ１４のスイッチング動作を制御するとともに、共振回路１２ａに印加される直流の極性が反転される間の期間に直流が共振回路１２ａに印加されるのをバイパスさせるようにスイッチング素子Ｑ１１〜Ｑ１４のスイッチング動作を制御することができる。また、フェーズシフト制御部２１は、直流が極性を交互に反転されながら共振回路２２ａに印加されるようにスイッチング素子Ｑ２１〜Ｑ２４のスイッチング動作を制御するとともに、共振回路２２ａに印加される直流の極性が反転される間の期間に直流が共振回路２２ａに印加されるのをバイパスさせるようにスイッチング素子Ｑ２１〜Ｑ２４のスイッチング動作を制御することができる。また、位相差設定部３１は、フェーズシフト制御部１１によるスイッチング制御とフェーズシフト制御部２１によるスイッチング制御との間に位相差θを設定することができる。なお、この位相差θは、０度より大きく１８０度より小さな範囲内の任意の値に設定することができ、特に、９０度に設定することが好ましい。

そして、直交変換回路１１ａ、２１ａの前段には、入力コンデンサＣｉｎが並列に接続されている。また、直交変換回路１１ａ、２１ａの後段には、共振回路１２ａ、２２ａがそれぞれ接続され、共振回路１２ａ、２２ａの後段には、トランスＴ１、Ｔ２をそれぞれ介して整流回路１３ａ、２３ａがそれぞれ接続されている。そして、整流回路１３ａ、２３ａの出力側には、出力コンデンサＣｏが並列に接続されている。

具体的には、直交変換回路１１ａには、スイッチング素子Ｑ１１〜Ｑ１４が設けられている。そして、スイッチング素子Ｑ１１、Ｑ１２は互いに直列に接続されるとともに、スイッチング素子Ｑ１３、Ｑ１４は互いに直列に接続されている。そして、スイッチング素子Ｑ１１、Ｑ１２の直列回路は、入力コンデンサＣｉｎに並列に接続されるとともに、スイッチング素子Ｑ１３、Ｑ１４の直列回路は、入力コンデンサＣｉｎに並列に接続されている。また、スイッチング素子Ｑ１１〜Ｑ１４には、ダイオードＤｑ１１〜Ｄｑ１４がそれぞれ並列に接続されるとともに、コンデンサＣｑ１１〜Ｃｑ１４がそれぞれ並列に接続されている。

また、直交変換回路２１ａには、スイッチング素子Ｑ２１〜Ｑ２４が設けられている。そして、スイッチング素子Ｑ２１、Ｑ２２は互いに直列に接続されるとともに、スイッチング素子Ｑ２３、Ｑ２４は互いに直列に接続されている。そして、スイッチング素子Ｑ２１、Ｑ２２の直列回路は、入力コンデンサＣｉｎに並列に接続されるとともに、スイッチング素子Ｑ２３、Ｑ２４の直列回路は、入力コンデンサＣｉｎに並列に接続されている。また、スイッチング素子Ｑ２１〜Ｑ２４には、ダイオードＤｑ２１〜Ｄｑ２４がそれぞれ並列に接続されるとともに、コンデンサＣｑ２１〜Ｃｑ２４がそれぞれ並列に接続されている。

なお、スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４としては、例えば、電界効果トランジスタまたはＩＧＢＴ（ｉｎｓｕｌａｔｅｄｇａｔｅｂｉｐｏｌａｒｔｒａｎｓｉｓｔｏｒ）などを用いることができる。また、コンデンサＣｑ１１〜Ｃｑ１４、Ｃｑ２１〜Ｃｑ２４は、電界効果トランジスタのドレイン−ソース間容量などで代用してもよいし、ダイオードＤｑ１１〜Ｄｑ１４、Ｄｑ２１〜Ｄｑ２４は、電界効果トランジスタのソース−チャネル間接合などで代用してもよい。

また、共振回路１２ａには、共振インダクタＬｒ１および共振コンデンサＣｒ１が設けられるとともに、高電位側端子Ｖａ１および低電位側端子Ｖｂ１が設けられている。そして、高電位側端子Ｖａ１は、スイッチング素子Ｑ１１、Ｑ１２の接続点に接続されるとともに、低電位側端子Ｖｂ１は、スイッチング素子Ｑ１３、Ｑ１４の接続点に接続されている。そして、高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、共振インダクタＬｒ１と共振コンデンサＣｒ１とがトランスＴ１の一次巻線ｎ１を介して直列に接続されている。ここで、トランスＴ１の一次巻線ｎ１には、一次インダクタンスＬｍ１が並列に接続されている。

また、共振回路２２ａには、共振インダクタＬｒ２および共振コンデンサＣｒ２が設けられるとともに、高電位側端子Ｖａ２および低電位側端子Ｖｂ２が設けられている。そして、高電位側端子Ｖａ２は、スイッチング素子Ｑ２１、Ｑ２２の接続点に接続されるとともに、低電位側端子Ｖｂ２は、スイッチング素子Ｑ２３、Ｑ２４の接続点に接続されている。そして、高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、共振インダクタＬｒ２と共振コンデンサＣｒ２とがトランスＴ２の一次巻線ｎ１を介して直列に接続されている。ここで、トランスＴ２の一次巻線ｎ１には、一次インダクタンスＬｍ２が並列に接続されている。

また、整流回路１３ａには、整流ダイオードＤ１１、Ｄ１２が設けられている。そして、整流ダイオードＤ１１のカソードは、トランスＴ１の二次巻線ｎ３の一端に接続されるとともに、整流ダイオードＤ１１のアノードは、出力コンデンサＣｏを介してトランスＴ１の二次巻線ｎ３の他端に接続されている。また、整流ダイオードＤ１２のカソードは、トランスＴ１の二次巻線ｎ２の一端に接続されるとともに、整流ダイオードＤ１２のアノードは、整流ダイオードＤ１１のアノードに接続されている。

また、整流回路２３ａには、整流ダイオードＤ２１、Ｄ２２が設けられている。そして、整流ダイオードＤ２１のカソードは、トランスＴ２の二次巻線ｎ３の一端に接続されるとともに、整流ダイオードＤ２１のアノードは、出力コンデンサＣｏを介してトランスＴ２の二次巻線ｎ３の他端に接続されている。また、整流ダイオードＤ２２のカソードは、トランスＴ２の二次巻線ｎ２の一端に接続されるとともに、整流ダイオードＤ２２のアノードは、整流ダイオードＤ２１のアノードに接続されている。

また、共振インダクタＬｒ１、Ｌｒ２には、電流センサＳ１、Ｓ２がそれぞれ直列に接続されている。そして、電流センサＳ１、Ｓ２の出力は、フェーズシフト制御部１１、２１に接続されている。なお、電流センサＳ１、Ｓ２としては、例えば、カレントトランスを用いることができる。

そして、直流電源Ｅｉにて発生された直流は、直交変換回路１１ａ、２１ａにそれぞれ印加される。また、共振インダクタＬｒ１、Ｌｒ２にそれぞれ流れる１次共振電流ｉＬｒ１、ｉＬｒ２は、電流センサＳ１、Ｓ２にてそれぞれ検出され、フェーズシフト制御部１１、２１に入力される。

そして、フェーズシフト制御部１１は、共振インダクタＬｒ１、Ｌｒ２にそれぞれ流れる１次共振電流ｉＬｒ１、ｉＬｒ２が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ１を制御しながら、スイッチング素子Ｑ１１〜Ｑ１４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路１２ａに出力させる。
ここで、フェーズシフト制御部１１は、スイッチング素子Ｑ１１〜Ｑ１４を一定の周期Ｔでオン／オフさせる場合、直流電源Ｅｉにて発生された電圧が共振回路１２ａにかからないようにする期間と、直流電源Ｅｉにて発生された電圧が共振回路１２ａに印加される期間とを交互に繰り返すことができる。

なお、直流電源Ｅｉにて発生された電圧が共振回路１２ａにかからないようにする場合、フェーズシフト制御部１１は、スイッチング素子Ｑ１２、Ｑ１４をオフした上で、スイッチング素子Ｑ１１、Ｑ１３をオンすることができる。あるいは、スイッチング素子Ｑ１１、Ｑ１３をオフした上で、スイッチング素子Ｑ１２、Ｑ１４をオンすることができる。

また、直流電源Ｅｉにて発生された電圧が共振回路１２ａに印加されるようにする場合、フェーズシフト制御部１１は、スイッチング素子Ｑ１２、Ｑ１３をオフした上で、スイッチング素子Ｑ１１、Ｑ１４をオンすることができる。あるいは、スイッチング素子Ｑ１１、Ｑ１４をオフした上で、スイッチング素子Ｑ１２、Ｑ１３をオンすることができる。例えば、フェーズシフト制御部１１は、位相差が１８０度かつデューティ比が５０％になるようにスイッチング素子Ｑ１１、Ｑ１２をオン／オフ制御し、位相差が１８０度かつデューティ比が５０％になるとともに、スイッチング素子Ｑ１１、Ｑ１２に対して０度より大きく１８０度より小さな範囲内で位相がずれるようにスイッチング素子Ｑ１３、Ｑ１４をオン／オフ制御することができる。

そして、直交変換回路１１ａにて生成された矩形波が共振回路１２ａに入力されると、その矩形波が共振回路１２ａにて共振されながら、トランスＴ１に出力される。そして、共振回路１２ａにて共振された共振電流がトランスＴ１に入力されると、トランスＴ１の一次巻線ｎ１と二次巻線ｎ２、ｎ３との間の巻線比に応じて昇圧または降圧され、整流回路１３ａに入力される。そして、整流回路１３ａにおいて、トランスＴ１から出力された交流が整流ダイオードＤ１１、Ｄ１２にて整流され、出力コンデンサＣｏに印加される。

また、フェーズシフト制御部２１は、共振インダクタＬｒ１、Ｌｒ２にそれぞれ流れる１次共振電流ｉＬｒ１、ｉＬｒ２が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ２を制御しながら、スイッチング素子Ｑ２１〜Ｑ２４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路２２ａに出力させる。
ここで、フェーズシフト制御部２１は、スイッチング素子Ｑ２１〜Ｑ２４を一定の周期Ｔでオン／オフさせる場合、直流電源Ｅｉにて発生された電圧が共振回路２２ａにかからないようにする期間と、直流電源Ｅｉにて発生された電圧が共振回路２２ａに印加される期間とを交互に繰り返すことができる。

なお、直流電源Ｅｉにて発生された電圧が共振回路２２ａにかからないようにする場合、フェーズシフト制御部２１は、スイッチング素子Ｑ２２、Ｑ２４をオフした上で、スイッチング素子Ｑ２１、Ｑ２３をオンすることができる。あるいは、スイッチング素子Ｑ２１、Ｑ２３をオフした上で、スイッチング素子Ｑ２２、Ｑ２４をオンすることができる。

また、直流電源Ｅｉにて発生された電圧が共振回路２２ａに印加されるようにする場合、フェーズシフト制御部２１は、スイッチング素子Ｑ２２、Ｑ２３をオフした上で、スイッチング素子Ｑ２１、Ｑ２４をオンすることができる。あるいは、スイッチング素子Ｑ２１、Ｑ２４をオフした上で、スイッチング素子Ｑ２２、Ｑ２３をオンすることができる。例えば、フェーズシフト制御部２１は、位相差が１８０度かつデューティ比が５０％になるようにスイッチング素子Ｑ２１、Ｑ２２をオン／オフ制御し、位相差が１８０度かつデューティ比が５０％になるとともに、スイッチング素子Ｑ２１、Ｑ２２に対して０度より大きく１８０度より小さな範囲内で位相がずれるようにスイッチング素子Ｑ２３、Ｑ２４をオン／オフ制御することができる。

そして、直交変換回路２１ａにて生成された矩形波が共振回路２２ａに入力されると、その矩形波が共振回路２２ａにて共振されながら、トランスＴ２に出力される。そして、共振回路２２ａにて共振された共振電流がトランスＴ２に入力されると、トランスＴ２の一次巻線ｎ１と二次巻線ｎ２、ｎ３との間の巻線比に応じて昇圧または降圧され、整流回路２３ａに入力される。そして、整流回路２３ａにおいて、トランスＴ２から出力された交流が整流ダイオードＤ２１、Ｄ２２にて整流され、出力コンデンサＣｏに印加される。

ここで、位相差設定部３１において、各フェーズシフト制御部１１、２１によるスイッチング制御の間に位相差θが設定され、整流回路１３ａ、２３ａにてそれぞれ整流された電流には位相差θが発生する。そして、整流回路１３ａ、２３ａにてそれぞれ整流された電流が出力コンデンサＣｏに印加されると、その電流が平滑され、負荷抵抗ＲＬに供給される。

これにより、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１から出力コンデンサＣｏに供給される電流の位相を互いに異ならせることを可能としつつ、複数のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１から出力コンデンサＣｏに電流を供給することが可能となるとともに、周波数を一定に維持したまま、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１から出力コンデンサＣｏに供給される電流のピーク値を調整することができる。このため、回路部品の特性のばらつきや変動がある場合においても、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１から出力コンデンサＣｏに供給される電流のピーク値を均一化することができ、出力コンデンサＣｏのリップル電流を低減することが可能となることから、出力コンデンサＣｏを低容量化することができ、ＤＣＤＣコンバータの小型化および低価格化を図ることができる。

なお、上述した実施形態では、導通期間ｔｏｎ１、ｔｏｎ２を制御するために、共振インダクタＬｒ１、Ｌｒ２にそれぞれ流れる１次共振電流ｉＬｒ１、ｉＬｒ２を検出する方法について説明したが、整流ダイオードＤ１１、Ｄ１２にそれぞれ流れる電流の合成値に基づいて導通期間ｔｏｎ１を制御し、整流ダイオードＤ２１、Ｄ２２にそれぞれ流れる電流の合成値に基づいて導通期間ｔｏｎ２を制御するようにしてもよい。

あるいは、負荷抵抗ＲＬの端子間電圧Ｖｏと１次共振電流ｉＬｒ１との積に基づいて導通期間ｔｏｎ１を制御するとともに、負荷抵抗ＲＬの端子間電圧Ｖｏと１次共振電流ｉＬｒ２との積に基づいて導通期間ｔｏｎ２を制御するようにしてもよいし、負荷抵抗ＲＬの端子間電圧Ｖｏと整流ダイオードＤ１１、Ｄ１２にそれぞれ流れる電流の合成値との積に基づいて導通期間ｔｏｎ１を制御するとともに、負荷抵抗ＲＬの端子間電圧Ｖｏと整流ダイオードＤ２１、Ｄ２２にそれぞれ流れる電流の合成値との積に基づいて導通期間ｔｏｎ２を制御するようにしてもよい。

図２は、図１のスイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングと、Ｖａ１−Ｖｂ１間電圧およびＶａ２−Ｖｂ２間電圧の関係を示す図である。

図２の時刻ｔ１において、スイッチング素子Ｑ１３をオフ、スイッチング素子Ｑ１４をオンしたまま、スイッチング素子Ｑ１１をオン、スイッチング素子Ｑ１２をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ１１→共振インダクタＬｒ１→トランスＴ１の一次巻線ｎ１→共振コンデンサＣｒ１→スイッチング素子Ｑ１４→直流電源Ｅｉという経路で電流が流れ、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、直流電源Ｅｉにて発生された直流が印加される。

次に、時刻ｔ２において、スイッチング素子Ｑ１１をオン、スイッチング素子Ｑ１２をオフしたまま、スイッチング素子Ｑ１３をオン、スイッチング素子Ｑ１４をオフすることで、スイッチング素子Ｑ１３→スイッチング素子Ｑ１１→共振インダクタＬｒ１→トランスＴ１の一次巻線ｎ１→共振コンデンサＣｒ１→スイッチング素子Ｑ１３という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、０Ｖが印加される。

そして、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間に０Ｖが印加されている場合、共振回路１２ａにて共振動作を継続させつつ、整流回路１３ａへの電力供給量を抑制することができ、コンバータＣｏｎｖ１１の出力電圧を低下させることができる。

次に、時刻ｔ３において、スイッチング素子Ｑ１３をオン、スイッチング素子Ｑ１４をオフしたまま、スイッチング素子Ｑ１１をオフ、スイッチング素子Ｑ１２をオンすることで、直流電源Ｅｉ→スイッチング素子Ｑ１３→共振コンデンサＣｒ１→トランスＴ１の一次巻線ｎ１→共振インダクタＬｒ１→スイッチング素子Ｑ１２→直流電源Ｅｉという経路で電流が流れ、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、直流電源Ｅｉにて発生された直流が反転されて印加される。

次に、時刻ｔ４において、スイッチング素子Ｑ１１をオフ、スイッチング素子Ｑ１２をオンしたまま、スイッチング素子Ｑ１３をオフ、スイッチング素子Ｑ１４をオンすることで、スイッチング素子Ｑ１２→スイッチング素子Ｑ１４→共振コンデンサＣｒ１→トランスＴ１の一次巻線ｎ１→共振インダクタＬｒ１→スイッチング素子Ｑ１２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、０Ｖが印加される。そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が矩形波に変換され、共振回路１２ａに出力される。

ここで、直流電源Ｅｉにて発生された電圧が共振回路１２ａにかからない期間を転流期間ｔｃｏｍ１、直流電源Ｅｉにて発生された電圧が共振回路１２ａに印加される期間を導通期間ｔｏｎ１とすると、ｔｏｎ１＋ｔｃｏｍ１＝Ｔ／２とすることができる。そして、フェーズシフト制御部１１は、共振インダクタＬｒ１、Ｌｒ２にそれぞれ流れる１次共振電流ｉＬｒ１、ｉＬｒ２が互いに一致するように導通期間ｔｏｎ１を制御することで、回路部品の特性のばらつきや変動がある場合においても、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１から出力コンデンサＣｏに供給される電流を均一化させることができ、出力コンデンサＣｏのリップル電流を低減することが可能となる。

また、時刻ｔ１´〜ｔ８´は、時刻ｔ１〜ｔ８に対して位相差θの時間分だけそれぞれ遅れているものとする。そして、時刻ｔ１´において、スイッチング素子Ｑ２３をオフ、スイッチング素子Ｑ２４をオンしたまま、スイッチング素子Ｑ２１をオン、スイッチング素子Ｑ２２をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ２１→共振インダクタＬｒ２→トランスＴ２の一次巻線ｎ１→共振コンデンサＣｒ２→スイッチング素子Ｑ２４→直流電源Ｅｉという経路で電流が流れ、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、直流電源Ｅｉにて発生された直流が印加される。

次に、時刻ｔ２´において、スイッチング素子Ｑ２１をオン、スイッチング素子Ｑ２２をオフしたまま、スイッチング素子Ｑ２３をオン、スイッチング素子Ｑ２４をオフすることで、スイッチング素子Ｑ２３→スイッチング素子Ｑ２１→共振インダクタＬｒ２→トランスＴ２の一次巻線ｎ１→共振コンデンサＣｒ２→スイッチング素子Ｑ２３という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、０Ｖが印加される。

そして、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間に０Ｖが印加されている場合、共振回路２２ａにて共振動作を継続させつつ、整流回路２３ａへの電力供給量を抑制することができ、コンバータＣｏｎｖ２１の出力電圧を低下させることができる。

次に、時刻ｔ３´において、スイッチング素子Ｑ２３をオン、スイッチング素子Ｑ２４をオフしたまま、スイッチング素子Ｑ２１をオフ、スイッチング素子Ｑ２２をオンすることで、直流電源Ｅｉ→スイッチング素子Ｑ２３→共振コンデンサＣｒ２→トランスＴ２の一次巻線ｎ１→共振インダクタＬｒ２→スイッチング素子Ｑ２２→直流電源Ｅｉという経路で電流が流れ、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、直流電源Ｅｉにて発生された直流が反転されて印加される。

次に、時刻ｔ４´において、スイッチング素子Ｑ２１をオフ、スイッチング素子Ｑ２２をオンしたまま、スイッチング素子Ｑ２３をオフ、スイッチング素子Ｑ２４をオンすることで、スイッチング素子Ｑ２２→スイッチング素子Ｑ２４→共振コンデンサＣｒ２→トランスＴ２の一次巻線ｎ１→共振インダクタＬｒ２→スイッチング素子Ｑ２２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、０Ｖが印加される。そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が矩形波に変換され、共振回路２２ａに出力される。

ここで、直流電源Ｅｉにて発生された電圧が共振回路２２ａにかからない期間を転流期間ｔｃｏｍ２、直流電源Ｅｉにて発生された電圧が共振回路２２ａに印加される期間を導通期間ｔｏｎ２とすると、ｔｏｎ２＋ｔｃｏｍ２＝Ｔ／２とすることができる。そして、フェーズシフト制御部２１は、共振インダクタＬｒ１、Ｌｒ２にそれぞれ流れる１次共振電流ｉＬｒ１、ｉＬｒ２が互いに一致するように導通期間ｔｏｎ２を制御することで、回路部品の特性のばらつきや変動がある場合においても、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１から出力コンデンサＣｏに供給される電流を均一化させることができ、出力コンデンサＣｏのリップル電流を低減することが可能となる。

例えば、１次共振電流ｉＬｒ１の値が、１次共振電流ｉＬｒ２の値よりも小さい場合、導通期間ｔｏｎ１を導通期間ｔｏｎ２よりも大きくし、１次共振電流ｉＬｒ１の値が、１次共振電流ｉＬｒ２の値よりも大きい場合、導通期間ｔｏｎ１を導通期間ｔｏｎ２よりも小さくすることができる。特に、重負荷時には、導通期間ｔｏｎ１、ｔｏｎ２を制御することで、出力コンデンサＣｏのリップル電流を効果的に低減することが可能となる。一方、高入力電圧かつ軽負荷時には、出力コンデンサＣｏに流れる電流は小さいので、コンバータＣｏｎｖ１１、Ｃｏｎｖ２１のいずれか一方のみを用いた場合においても、出力コンデンサＣｏのリップル電流を小さくことができる。

図３は、導通角Ｄを変化させた場合における図１のコンバータＣｏｎｖ１１のスイッチング周波数と電圧ゲインとの関係を示す図である。
図３において、導通角Ｄをｔｏｎ１／Ｔとすると、スイッチング素子Ｑ１１〜Ｑ１４のスイッチング周波数が一定である場合においても、導通角Ｄを小さくすることで、電圧ゲインが低下することが判る。

例えば、電圧ゲインを１から０．８に低下させる場合、スイッチング周波数による制御ならば、９５ｋＨｚから２８０ｋＨｚに上昇させる必要があるのに対し、導通角Ｄによる制御ならば、０．５から０．１にすればよいことが判る。

コンバータＣｏｎｖ２１についても同様に、導通角Ｄをｔｏｎ２／Ｔとすると、スイッチング素子Ｑ２１〜Ｑ２４のスイッチング周波数が一定である場合においても、導通角Ｄを小さくすることで、電圧ゲインを低下させることができる。

図４−１は、図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに等しい場合に導通期間ｔｏｎ１、ｔｏｎ２を一致させた時の１次共振電流とトランス励磁電流の波形を示す図、図４−２は、この時のトランス２次電流と出力コンデンサリップル電流の波形を示す図である。

なお、１次共振電流は、図１の共振インダクタＬｒ１、Ｌｒ２にそれぞれ流れる電流ｉＬｒ１、ｉＬｒ２を示す。また、トランス励磁電流は、図１の一次インダクタンスＬｍ１、Ｌｍ２にそれぞれ流れる電流ｉＬｍ１、ｉＬｍ２を示す。また、トランス二次電流は、図１の整流ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２にそれぞれ流れる電流ｉｄ１１、ｉｄ１２、ｉｄ２１、ｉｄ２２を示す。また、出力コンデンサリップル電流は、図１の出力コンデンサＣｏに流れる電流ｉｒを示す。
また、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の定数を同一とし（Ｌｒ１＝Ｌｒ２＝１６μＨ、Ｌｍ１＝Ｌｍ２＝８０μＨ、Ｃｒ１＝Ｃｒ２＝１５０ｎＦ）、位相差θは９０度、入力電圧Ｖｉｎは３７５Ｖ、スイッチング周波数ｆｓｗは９０ｋＨｚ、ｔｏｎ１＝ｔｏｎ２とし、出力電圧Ｖｏが４８Ｖになるように制御した。

図４−１および図４−２において、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の定数が同一の場合、ｔｏｎ１＝ｔｏｎ２とすることで、整流ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２にそれぞれ流れる電流ｉｄ１１、ｉｄ１２、ｉｄ２１、ｉｄ２２のピーク値Δｉｄは６４Ａに等しくなり、出力コンデンサＣｏに流れる電流のリップルΔｉｒを２３Ａに抑えることができた。

図５−１は、図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに異なる場合に導通期間ｔｏｎ１、ｔｏｎ２を一致させた時の１次共振電流とトランス励磁電流の波形を示す図で、図５−２は、この時のトランス２次電流と出力コンデンサリップル電流の波形を示す図である。
なお、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の定数は異なるものとし（Ｌｒ１＝１６μＨ、Ｌｒ２＝１５．２μＨ、Ｌｍ１＝Ｌｍ２＝８０μＨ、Ｃｒ１＝Ｃｒ２＝１５０ｎＦ）、位相差θは９０度、入力電圧Ｖｉｎは３７５Ｖ、スイッチング周波数ｆｓｗは９０ｋＨｚ、ｔｏｎ１＝ｔｏｎ２とし、出力電圧Ｖｏが４８Ｖになるように制御した。

図５−１および図５−２において、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の定数が異なる場合、ｔｏｎ１＝ｔｏｎ２とすると、整流ダイオードＤ１１、Ｄ２１にそれぞれ流れる電流ｉｄ１１、ｉｄ２１のピーク値Δｉｄは３５Ａ、整流ダイオードＤ１２、Ｄ２２にそれぞれ流れる電流ｉｄ１２、ｉｄ２２のピーク値Δｉｄは１０２Ａとなり、出力コンデンサＣｏに流れる電流のリップルΔｉｒは８５に増大した。

図６−１は、図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに異なる場合に導通期間ｔｏｎ１、ｔｏｎ２を制御した時の１次共振電流とトランス励磁電流の波形を示す図、図６−２は、この時のトランス２次電流と出力コンデンサリップル電流の波形を示す図である。
なお、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の定数は異なるものとし（Ｌｒ１＝１６μＨ、Ｌｒ２＝１５．２μＨ、Ｌｍ１＝Ｌｍ２＝８０μＨ、Ｃｒ１＝Ｃｒ２＝１５０ｎＦ）、位相差θは９０度、入力電圧Ｖｉｎは３７５Ｖ、スイッチング周波数ｆｓｗは９０ｋＨｚ、出力電圧Ｖｏが４８Ｖになるように制御した。また、整流ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２にそれぞれ流れる電流ｉｄ１１、ｉｄ１２、ｉｄ２１、ｉｄ２２が互いに等しくなるように、ｔｏｎ１をｔｏｎ１＋Δｔｏｎ１に制御し、ｔｏｎ２をｔｏｎ２＋Δｔｏｎ２に制御した。

図６−１および図６−２において、各コンバータＣｏｎｖ１１、Ｃｏｎｖ２１の定数が異なる場合、整流ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２にそれぞれ流れる電流ｉｄ１１、ｉｄ１２、ｉｄ２１、ｉｄ２２が互いに等しくなるように、ｔｏｎ１、ｔｏｎ２を制御することで、出力コンデンサＣｏに流れる電流のリップルΔｉｒを４４．４Ａに低減させることができた。

図７は、本発明の第２実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図７において、このＤＣＤＣコンバータには、図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１の代わりに、コンバータＣｏｎｖ１２、Ｃｏｎｖ２２が設けられている。ここで、コンバータＣｏｎｖ１２には、図１の共振回路１２ａの代わりに、共振回路１２ｂが設けられている。また、コンバータＣｏｎｖ２２には、図１の共振回路２２ａの代わりに、共振回路２２ｂが設けられている。

ここで、共振回路１２ｂには、共振インダクタＬｒ１１および共振コンデンサＣｒ１１が設けられている。そして、高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、共振インダクタＬｒ１１と共振コンデンサＣｒ１１との直列回路が接続されるとともに、共振コンデンサＣｒ１１には、一次インダクタンスＬｍ１が並列に接続されている。
また、共振回路２２ｂには、共振インダクタＬｒ２１および共振コンデンサＣｒ２１が設けられている。そして、高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、共振インダクタＬｒ２１と共振コンデンサＣｒ２１との直列回路が接続されるとともに、共振コンデンサＣｒ２１には、一次インダクタンスＬｍ２が並列に接続されている。

そして、直流電源Ｅｉにて発生された直流は、直交変換回路１１ａ、２１ａにそれぞれ印加される。また、共振回路１２ｂ、２２ｂから出力された電流は、電流センサＳ１、Ｓ２にてそれぞれ検出され、フェーズシフト制御部１１、２１に入力される。
そして、フェーズシフト制御部１１は、共振回路１２ｂ、２２ｂから出力された電流が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ１を制御しながら、スイッチング素子Ｑ１１〜Ｑ１４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路１２ｂに出力させる。

そして、直交変換回路１１ａにて生成された矩形波が共振回路１２ｂに入力されると、その矩形波が共振回路１２ｂにて共振されながら、トランスＴ１に出力される。そして、共振回路１２ｂにて共振された共振電流がトランスＴ１に入力されると、トランスＴ１の一次巻線ｎ１と二次巻線ｎ２、ｎ３との間の巻線比に応じて昇圧または降圧され、整流回路１３ａに入力される。そして、整流回路１３ａにおいて、トランスＴ１から出力された交流が整流ダイオードＤ１１、Ｄ１２にて整流され、出力コンデンサＣｏに印加される。
また、フェーズシフト制御部２１は、共振回路１２ｂ、２２ｂから出力された電流が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ２を制御しながら、スイッチング素子Ｑ２１〜Ｑ２４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路２２ｂに出力させる。

そして、直交変換回路２１ａにて生成された矩形波が共振回路２２ｂに入力されると、その矩形波が共振回路２２ｂにて共振されながら、トランスＴ２に出力される。そして、共振回路２２ｂにて共振された共振電流がトランスＴ２に入力されると、トランスＴ２の一次巻線ｎ１と二次巻線ｎ２、ｎ３との間の巻線比に応じて昇圧または降圧され、整流回路２３ａに入力される。そして、整流回路２３ａにおいて、トランスＴ２から出力された交流が整流ダイオードＤ２１、Ｄ２２にて整流され、出力コンデンサＣｏに印加される。なお、スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングは、図２と同様に設定することができる。

これにより、共振回路１２ｂ、２２ｂにて並列共振される場合においても、コンバータＣｏｎｖ１２、Ｃｏｎｖ２２から出力コンデンサＣｏに供給される電流のピーク値を均一化することができ、出力コンデンサＣｏのリップル電流を低減することが可能となることから、出力コンデンサＣｏを低容量化することができ、ＤＣＤＣコンバータの小型化および低価格化を図ることができる。

図８は、本発明の第３実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図８において、このＤＣＤＣコンバータには、図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１の代わりに、コンバータＣｏｎｖ１３、Ｃｏｎｖ２３が設けられている。ここで、コンバータＣｏｎｖ１３には、図１のトランスＴ１および整流回路１３ａの代わりに、整流回路１３ｃが設けられている。また、コンバータＣｏｎｖ２３には、図１のトランスＴ２および整流回路２３ａの代わりに、整流回路２３ｃが設けられている。

ここで、整流回路１３ｃには、整流ダイオードＤ１３〜Ｄ１６が設けられている。そして、整流ダイオードＤ１３、Ｄ１５は互いに直列に接続されるとともに、整流ダイオードＤ１４、Ｄ１６は互いに直列に接続されている。そして、整流ダイオードＤ１３、Ｄ１５の直列回路は、出力コンデンサＣｏに並列に接続されるとともに、整流ダイオードＤ１４、Ｄ１６の直列回路は、出力コンデンサＣｏに並列に接続されている。

また、高電位側端子Ｖａ１と整流ダイオードＤ１３、Ｄ１５の接続点との間には、共振インダクタＬｒ１が接続されるとともに、低電位側端子Ｖｂ１と整流ダイオードＤ１４、Ｄ１６の接続点との間には、共振コンデンサＣｒ１が接続されている。

また、整流回路２３ｃには、整流ダイオードＤ２３〜Ｄ２６が設けられている。そして、整流ダイオードＤ２３、Ｄ２５は互いに直列に接続されるとともに、整流ダイオードＤ２４、Ｄ２６は互いに直列に接続されている。そして、整流ダイオードＤ２３、Ｄ２５の直列回路は、出力コンデンサＣｏに並列に接続されるとともに、整流ダイオードＤ２４、Ｄ２６の直列回路は、出力コンデンサＣｏに並列に接続されている。

また、高電位側端子Ｖａ２と整流ダイオードＤ２３、Ｄ２５の接続点との間には、共振インダクタＬｒ２が接続されるとともに、低電位側端子Ｖｂ２と整流ダイオードＤ２４、Ｄ２６の接続点との間には、共振コンデンサＣｒ２が接続されている。

そして、直流電源Ｅｉにて発生された直流は、直交変換回路１１ａ、２１ａにそれぞれ印加される。また、共振回路１２ａ、２２ａから出力された電流は、電流センサＳ１、Ｓ２にてそれぞれ検出され、フェーズシフト制御部１１、２１に入力される。
そして、フェーズシフト制御部１１は、共振回路１２ａ、２２ａから出力された電流が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ１を制御しながら、スイッチング素子Ｑ１１〜Ｑ１４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路１２ａに出力させる。

そして、直交変換回路１１ａにて生成された矩形波が共振回路１２ａに入力されると、その矩形波が共振回路１２ａにて共振されながら、整流回路１３ｃに入力される。そして、整流回路１３ｃにおいて、共振回路１２ａから出力された共振電流が整流ダイオードＤ１３〜Ｄ１６にて整流され、出力コンデンサＣｏに印加される。

また、フェーズシフト制御部２１は、共振回路１２ａ、２２ａから出力された電流が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ２を制御しながら、スイッチング素子Ｑ２１〜Ｑ２４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路２２ａに出力させる。

そして、直交変換回路２１ａにて生成された矩形波が共振回路２２ａに入力されると、その矩形波が共振回路２２ａにて共振されながら、整流回路２３ｃに出力される。そして、整流回路２３ｃにおいて、共振回路２２ａから出力された共振電流が整流ダイオードＤ２３〜Ｄ２６にて整流され、出力コンデンサＣｏに印加される。なお、スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングは、図２と同様に設定することができる。

ここで、位相差設定部３１において、各フェーズシフト制御部１１、２１によるスイッチング制御の間に位相差θが設定され、整流回路１３ｃ、２３ｃにてそれぞれ整流された電流には位相差θが発生する。そして、整流回路１３ｃ、２３ｃにてそれぞれ整流された電流が出力コンデンサＣｏに印加されると、その電流が平滑され、負荷抵抗ＲＬに供給される。

これにより、図１のトランスＴ１、Ｔ２がない場合においても、コンバータＣｏｎｖ１３、Ｃｏｎｖ２３から出力コンデンサＣｏに供給される電流のピーク値を均一化することができ、出力コンデンサＣｏのリップル電流を低減することが可能となることから、出力コンデンサＣｏを低容量化することができ、ＤＣＤＣコンバータの小型化および低価格化を図ることができる。

図９は、本発明の第４実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。
図９において、このＤＣＤＣコンバータには、図１のＤＣＤＣコンバータのフェーズシフト制御部１１、２１および位相差設定部３１の代わりにＰＷＭ制御部１２、２２および位相差設定部３２が設けられている。ここで、ＰＷＭ制御部１２は、１周期Ｔ内において転流期間ｔｃｏｍ１を置いて交互にオンするようにスイッチング素子Ｑ１２、Ｑ１４をオン／オフ制御し、スイッチング素子Ｑ１２、Ｑ１４の反転動作をそれぞれ行うようにスイッチング素子Ｑ１１、Ｑ１３をオン／オフ制御することができる。

また、ＰＷＭ制御部２２は、１周期Ｔ内において転流期間ｔｃｏｍ１を置いて交互にオンするようにスイッチング素子Ｑ２２、Ｑ２４をオン／オフ制御し、スイッチング素子Ｑ２２、Ｑ２４の反転動作をそれぞれ行うようにスイッチング素子Ｑ２１、Ｑ２３をオン／オフ制御することができる。また、位相差設定部３２は、ＰＷＭ制御部１２によるスイッチング制御とＰＷＭ制御部２２によるスイッチング制御との間に位相差θを設定することができる。

そして、直流電源Ｅｉにて発生された直流は、直交変換回路１１ａ、２１ａにそれぞれ印加される。また、共振回路１２ａ、２２ａから出力された電流は、電流センサＳ１、Ｓ２にてそれぞれ検出され、ＰＷＭ制御部１２、２２に入力される。
そして、ＰＷＭ制御部１２は、共振回路１２ａ、２２ａから出力された電流が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ１を制御しながら、スイッチング素子Ｑ１１〜Ｑ１４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路１２ａに出力させる。

また、ＰＷＭ制御部２２は、共振回路１２ａ、２２ａから出力された電流が互いに一致するように、直流電源Ｅｉをバイパスさせる転流期間ｔｃｏｍ２を制御しながら、スイッチング素子Ｑ２１〜Ｑ２４を一定の周期Ｔでオン／オフさせることで、直流電源Ｅｉから印加された直流を矩形波に変換させ、共振回路２２ａに出力させる。

ここで、位相差設定部３２において、各ＰＷＭ制御部１２、２２によるスイッチング制御の間に位相差θが設定され、整流回路１３ａ、２３ａにてそれぞれ整流された電流には位相差θが発生する。そして、整流回路１３ａ、２３ａにてそれぞれ整流された電流が出力コンデンサＣｏに印加されると、その電流が平滑され、負荷抵抗ＲＬに供給される。

図１０は、図９のスイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングと、Ｖａ１−Ｖｂ１間電圧およびＶａ２−Ｖｂ２間電圧の関係を示す図である。
図１０の時刻ｔ１において、スイッチング素子Ｑ１１をオン、スイッチング素子Ｑ１２をオフしたまま、スイッチング素子Ｑ１３をオフ、スイッチング素子Ｑ１４をオンすることで、直流電源Ｅｉ→スイッチング素子Ｑ１１→共振インダクタＬｒ１→トランスＴ１の一次巻線ｎ１→共振コンデンサＣｒ→スイッチング素子Ｑ４→直流電源Ｅｉという経路で電流が流れ、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、直流電源Ｅｉにて発生された直流が印加される。

次に、時刻ｔ４において、スイッチング素子Ｑ１３をオン、スイッチング素子Ｑ１４をオフしたまま、スイッチング素子Ｑ１１をオン、スイッチング素子Ｑ１２をオフすることで、スイッチング素子Ｑ１３→スイッチング素子Ｑ１１→共振インダクタＬｒ１→トランスＴ１の一次巻線ｎ１→共振コンデンサＣｒ１→スイッチング素子Ｑ１３という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、０Ｖが印加される。そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が矩形波に変換され、共振回路１２ａに出力される。

また、時刻ｔ１´〜ｔ８´は、時刻ｔ１〜ｔ８に対して位相差θの時間分だけそれぞれ遅れているものとする。そして、図１０の時刻ｔ１´において、スイッチング素子Ｑ２１をオン、スイッチング素子Ｑ２２をオフしたまま、スイッチング素子Ｑ２３をオフ、スイッチング素子Ｑ２４をオンすることで、直流電源Ｅｉ→スイッチング素子Ｑ２１→共振インダクタＬｒ２→トランスＴ２の一次巻線ｎ１→共振コンデンサＣｒ２→スイッチング素子Ｑ２４→直流電源Ｅｉという経路で電流が流れ、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、直流電源Ｅｉにて発生された直流が印加される。

次に、時刻ｔ４´において、スイッチング素子Ｑ２３をオン、スイッチング素子Ｑ２４をオフしたまま、スイッチング素子Ｑ２１をオン、スイッチング素子Ｑ２２をオフすることで、スイッチング素子Ｑ２３→スイッチング素子Ｑ２１→共振インダクタＬｒ２→トランスＴ２の一次巻線ｎ１→共振コンデンサＣｒ２→スイッチング素子Ｑ２３という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、０Ｖが印加される。そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が矩形波に変換され、共振回路２２ａに出力される。

これにより、スイッチング素子Ｑ１２、Ｑ１４、Ｑ２２、Ｑ２４のデューティ比を５０％より小さくした場合においても、コンバータＣｏｎｖ１３、Ｃｏｎｖ２３から出力コンデンサＣｏに供給される電流のピーク値を均一化することができ、出力コンデンサＣｏのリップル電流を低減することが可能となることから、出力コンデンサＣｏを低容量化することができ、ＤＣＤＣコンバータの小型化および低価格化を図ることができる。

図１１は、本発明の第５実施形態に係る図９のスイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングと、Ｖａ１−Ｖｂ１間電圧およびＶａ２−Ｖｂ２間電圧の関係を示す図である。
図１１の時刻ｔ１において、スイッチング素子Ｑ１１をオフ、スイッチング素子Ｑ１２をオンしたまま、スイッチング素子Ｑ１３をオン、スイッチング素子Ｑ１４をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ１３→共振コンデンサＣｒ１→トランスＴ１の一次巻線ｎ１→共振インダクタＬｒ１→スイッチング素子Ｑ１２→直流電源Ｅｉという経路で電流が流れ、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、直流電源Ｅｉにて発生された直流が印加される。

次に、時刻ｔ２において、スイッチング素子Ｑ１１をオフ、スイッチング素子Ｑ１２をオンしたまま、スイッチング素子Ｑ１３をオフ、スイッチング素子Ｑ１４をオンすることで、スイッチング素子Ｑ１２→スイッチング素子Ｑ１４→共振コンデンサＣｒ１→トランスＴ１の一次巻線ｎ１→共振インダクタＬｒ１→スイッチング素子Ｑ１２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、０Ｖが印加される。

次に、時刻ｔ３において、スイッチング素子Ｑ１３をオフ、スイッチング素子Ｑ１４をオンしたまま、スイッチング素子Ｑ１１をオン、スイッチング素子Ｑ１２をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ１１→共振インダクタＬｒ１→トランスＴ１の一次巻線ｎ１→共振コンデンサＣｒ１→スイッチング素子Ｑ１４→直流電源Ｅｉという経路で電流が流れ、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、直流電源Ｅｉにて発生された直流が反転されて印加される。

次に、時刻ｔ４において、スイッチング素子Ｑ１３をオフ、スイッチング素子Ｑ１４をオンしたまま、スイッチング素子Ｑ１１をオフ、スイッチング素子Ｑ１２をオンすることで、スイッチング素子Ｑ１２→スイッチング素子Ｑ１４→共振コンデンサＣｒ１→トランスＴ１の一次巻線ｎ１→共振インダクタＬｒ１→スイッチング素子Ｑ１２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路１２ａの高電位側端子Ｖａ１と低電位側端子Ｖｂ１との間には、０Ｖが印加される。そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が交流に変換され、共振回路１２ａに出力される。

また、時刻ｔ１´〜ｔ８´は、時刻ｔ１〜ｔ８に対して位相差θの時間分だけそれぞれ遅れているものとする。そして、図１１の時刻ｔ１´において、スイッチング素子Ｑ２１をオフ、スイッチング素子Ｑ２２をオンしたまま、スイッチング素子Ｑ２３をオン、スイッチング素子Ｑ２４をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ２３→共振コンデンサＣｒ２→トランスＴ２の一次巻線ｎ１→共振インダクタＬｒ２→スイッチング素子Ｑ２２→直流電源Ｅｉという経路で電流が流れ、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ１との間には、直流電源Ｅｉにて発生された直流が印加される。

次に、時刻ｔ２´において、スイッチング素子Ｑ２１をオフ、スイッチング素子Ｑ２２をオンしたまま、スイッチング素子Ｑ２３をオフ、スイッチング素子Ｑ２４をオンすることで、スイッチング素子Ｑ２２→スイッチング素子Ｑ２４→共振コンデンサＣｒ２→トランスＴ２の一次巻線ｎ１→共振インダクタＬｒ２→スイッチング素子Ｑ２２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、０Ｖが印加される。

次に、時刻ｔ３´において、スイッチング素子Ｑ２３をオフ、スイッチング素子Ｑ２４をオンしたまま、スイッチング素子Ｑ２１をオン、スイッチング素子Ｑ２２をオフすることで、直流電源Ｅｉ→スイッチング素子Ｑ２１→共振インダクタＬｒ２→トランスＴ２の一次巻線ｎ１→共振コンデンサＣｒ２→スイッチング素子Ｑ２４→直流電源Ｅｉという経路で電流が流れ、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、直流電源Ｅｉにて発生された直流が反転されて印加される。

次に、時刻ｔ４´において、スイッチング素子Ｑ２３をオフ、スイッチング素子Ｑ２４をオンしたまま、スイッチング素子Ｑ２１をオフ、スイッチング素子Ｑ２２をオンすることで、スイッチング素子Ｑ２２→スイッチング素子Ｑ２４→共振コンデンサＣｒ２→トランスＴ２の一次巻線ｎ１→共振インダクタＬｒ２→スイッチング素子Ｑ２２という経路で電流が流れ、直流電源Ｅｉがバイパスされることから、共振回路２２ａの高電位側端子Ｖａ２と低電位側端子Ｖｂ２との間には、０Ｖが印加される。そして、以上の動作を一周期Ｔとして繰り返すことで、直流電源Ｅｉから印加された直流が交流に変換され、共振回路２２ａに出力される。

これにより、スイッチング素子Ｑ１１、Ｑ１３、Ｑ２１、Ｑ２３のデューティ比を５０％より小さくした場合においても、コンバータＣｏｎｖ１３、Ｃｏｎｖ２３から出力コンデンサＣｏに供給される電流のピーク値を均一化することができ、出力コンデンサＣｏのリップル電流を低減することが可能となることから、出力コンデンサＣｏを低容量化することができ、ＤＣＤＣコンバータの小型化および低価格化を図ることができる。

なお、上述した第４実施形態および第５実施形態では、共振回路１２ａ、２２ａとして、直列共振回路を用いる方法について説明したが、図７に示したように、共振回路１２ａ、２２ａとして、並列共振回路を用いるようにしてもよい。

また、上述した第４実施形態および第５実施形態では、共振回路１２ａ、２２ａと整流回路１３ａ、２３ａとの間にトランスＴ１、Ｔ２をそれぞれ接続する方法について説明したが、図８に示したように、トランスＴ１、Ｔ２を用いることなく、共振回路１２ａ、２２ａと整流回路１３ａ、２３ａとをそれぞれ直接接続するようにしてもよい。

また、第１実施形態、第２実施形態、第４実施形態および第５実施形態では、整流回路１３ａ、２３としてセンタータップ方式を用いる方法について説明したが、全波整流方式を用いるようにしてもよい。

また、上述した実施形態では、スイッチング素子Ｑ１１、Ｑ１２のオン／オフを互いに単に反転させるとともに、スイッチング素子Ｑ１３、Ｑ１４のオン／オフを互いに単に反転させ、スイッチング素子Ｑ２１、Ｑ２２のオン／オフを互いに単に反転させるとともに、スイッチング素子Ｑ２３、Ｑ２４のオン／オフを互いに単に反転させる方法について説明したが、貫通電流が流れるのを防止するため、スイッチング素子Ｑ１１、Ｑ１２のオン／オフにデッドタイムを設けるようにしてもよいし、スイッチング素子Ｑ１３、Ｑ１４のオン／オフにデッドタイムを設けるようにしてもよいし、スイッチング素子Ｑ２１、Ｑ２２のオン／オフにデッドタイムを設けるようにしてもよいし、スイッチング素子Ｑ２３、Ｑ２４のオン／オフにデッドタイムを設けるようにしてもよい。

また、上述した実施形態では、出力コンデンサＣｏに対して２個のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１を並列に接続する方法について説明したが、出力コンデンサＣｏに対してＮ（Ｎは２以上の整数）個のコンバータを並列に接続するようにしてもよい。この場合、Ｎ個のコンバータ間のスイッチング制御の位相差θは、１８０／ｎ度（１／２ｎ＊Ｔ周期）に設定することが好ましい。ここで、出力コンデンサＣｏに対して並列に接続されるコンバータの個数Ｎを増やすことで、出力コンデンサＣｏに流れる電流のリップルをより一層低減することができる。

また、上述したＤＣＤＣコンバータは、スイッチング素子のオン／オフを行うことで電力変換を行うスイッチング電源や、交流入力に異常が生じた際にバッテリからのバックアップ電力に移行する無停電電源装置などに用いることができる。

本発明の第１実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。図１のスイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングと、Ｖａ１−Ｖｂ１間電圧およびＶａ２−Ｖｂ２間電圧の関係を示す図である。導通角Ｄを変化させた場合における図１のコンバータＣｏｎｖ１１のスイッチング周波数と電圧ゲインとの関係を示す図である。図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに等しい場合に導通期間ｔｏｎ１、ｔｏｎ２を一致させた時の１次共振電流とトランス励磁電流の波形を示す図である。図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに等しい場合に導通期間ｔｏｎ１、ｔｏｎ２を一致させた時のトランス２次電流と出力コンデンサリップル電流の波形を示す図である。図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに異なる場合に導通期間ｔｏｎ１、ｔｏｎ２を一致させた時の１次共振電流とトランス励磁電流の波形を示す図である。図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに異なる場合に導通期間ｔｏｎ１、ｔｏｎ２を一致させた時のトランス２次電流と出力コンデンサリップル電流の波形を示す図である。図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに異なる場合に導通期間ｔｏｎ１、ｔｏｎ２を制御した時の１次共振電流とトランス励磁電流の波形を示す図である。図１のコンバータＣｏｎｖ１１、Ｃｏｎｖ２１間において、共振回路１２ａ、２２ａの定数が互いに異なる場合に導通期間ｔｏｎ１、ｔｏｎ２を制御した時のトランス２次電流と出力コンデンサリップル電流の波形を示す図である。本発明の第２実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。本発明の第３実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。本発明の第４実施形態に係るＤＣＤＣコンバータの概略構成を示すブロック図である。図９のスイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングと、Ｖａ１−Ｖｂ１間電圧およびＶａ２−Ｖｂ２間電圧の関係を示す図である。本発明の第５実施形態に係る図９のスイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のオン／オフのタイミングと、Ｖａ１−Ｖｂ１間電圧およびＶａ２−Ｖｂ２間電圧の関係を示す図である。

符号の説明

Ｃｏｎｖ１１、Ｃｏｎｖ２１、Ｃｏｎｖ１２、Ｃｏｎｖ２２、Ｃｏｎｖ１３、Ｃｏｎｖ２３コンバータ
Ｅｉ直流電源
Ｃｉｎ入力コンデンサ
Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４スイッチング素子
Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２整流ダイオード
Ｄｑ１１〜Ｄｑ１４、Ｄｑ２１〜Ｄｑ２４ダイオード
Ｃｑ１１〜Ｃｑ１４、Ｃｑ２１〜Ｃｑ２４コンデンサ
Ｌｒ１、Ｌｒ２、Ｌｒ１１、Ｌｒ２１共振インダクタ
Ｃｒ１、Ｃｒ２、Ｃｒ１１、Ｃｒ２１共振コンデンサ
Ｔ１、Ｔ２トランス
Ｌｍ１、Ｌｍ２一次インダクタンス
ｎ１一次巻線
ｎ２、ｎ３二次巻線
Ｃｏ出力コンデンサ
ＲＬ負荷抵抗
Ｓ１、Ｓ２電流センサ
１１ａ、２１ａ直交変換回路
１２ａ、２２ａ、１２ｂ、２２ｂ共振回路
１３ａ、２３ａ、１３ｃ、２３ｃ整流回路
１１、２１フェーズシフト制御部
１２、２２ＰＷＭ制御部
３１、３２位相差設定部

Claims

第１のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第１の直交変換部と、
前記第１の直交変換部から出力された矩形波を共振させる第１の共振回路と、
前記第１の共振回路にて共振された共振電流を整流する第１の整流部と、
前記直流が極性を交互に反転されながら前記第１の共振回路に印加されるように前記第１のスイッチング素子群のスイッチング動作を制御するとともに、前記第１の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第１の共振回路に印加されるのをバイパスさせるように前記第１のスイッチング素子群のスイッチング動作を制御する第１のスイッチング制御部と、
第２のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第２の直交変換部と、
前記第２の直交変換部から出力された矩形波を共振させる第２の共振回路と、
前記第２の共振回路にて共振された共振電流を整流する第２の整流部と、
前記直流が極性を交互に反転されながら前記第２の共振回路に印加されるように前記第２のスイッチング素子群のスイッチング動作を制御するとともに、前記第２の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第２の共振回路に印加されるのをバイパスさせるように前記第２のスイッチング素子群のスイッチング動作を制御する第２のスイッチング制御部と、
前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間に位相差を設定する位相差設定部と、
前記第１の整流部からの出力と前記第２の整流部からの出力とが並列に入力される出力コンデンサとを備え、
前記第１の共振回路に前記直流が印加されるのをバイパスさせる転流期間と、前記第２の共振回路に前記直流が印加されるのをバイパスさせる転流期間とを別個に制御することを特徴とするＤＣＤＣコンバータ。
第１のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第１の直交変換部と、
前記第１の直交変換部から出力された矩形波を共振させる第１の共振回路と、
前記第１の共振回路にて共振された共振電流を変圧する第１のトランスと、
前記第１のトランスにて変圧された共振電流を整流する第１の整流部と、
前記直流が極性を交互に反転されながら前記第１の共振回路に印加されるように前記第１のスイッチング素子群のスイッチング動作を制御するとともに、前記第１の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第１の共振回路に印加されるのをバイパスさせるように前記第１のスイッチング素子群のスイッチング動作を制御する第１のスイッチング制御部と、
第２のスイッチング素子群のスイッチング動作に基づいて直流を矩形波に変換する第２の直交変換部と、
前記第２の直交変換部から出力された矩形波を共振させる第２の共振回路と、
前記第２の共振回路にて共振された共振電流を変圧する第２のトランスと、
前記第２のトランスにて変圧された共振電流を整流する第２の整流部と、
前記直流が極性を交互に反転されながら前記第２の共振回路に印加されるように前記第２のスイッチング素子群のスイッチング動作を制御するとともに、前記第２の共振回路に印加される直流の極性が反転される間の期間に前記直流が前記第２の共振回路に印加されるのをバイパスさせるように前記第２のスイッチング素子群のスイッチング動作を制御する第２のスイッチング制御部と、
前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間に位相差を設定する位相差設定部と、
前記第１の整流部からの出力と前記第２の整流部からの出力とが並列に入力される出力コンデンサとを備え、
前記第１の共振回路に前記直流が印加されるのをバイパスさせる転流期間と、前記第２の共振回路に前記直流が印加されるのをバイパスさせる転流期間とを別個に制御することを特徴とするＤＣＤＣコンバータ。
前記第１のスイッチング素子群は、
前記直流の正極側と前記第１の共振回路の高電位側との間に接続された第１のスイッチング素子と、
前記直流の負極側と前記第１の共振回路の高電位側との間に接続された第２のスイッチング素子と、
前記直流の正極側と前記第１の共振回路の低電位側との間に接続された第３のスイッチング素子と、
前記直流の負極側と前記第１の共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、
前記第２のスイッチング素子群は、
前記直流の正極側と前記第２の共振回路の高電位側との間に接続された第５のスイッチング素子と、
前記直流の負極側と前記第２の共振回路の高電位側との間に接続された第６のスイッチング素子と、
前記直流の正極側と前記第２の共振回路の低電位側との間に接続された第７のスイッチング素子と、
前記直流の負極側と前記第２の共振回路の低電位側との間に接続された第８のスイッチング素子とを備え、
前記第１のスイッチング制御部は、位相差が１８０度かつデューティ比が５０％になるように前記第１のスイッチング素子と前記第２のスイッチング素子をオン／オフ制御し、さらに位相差が１８０度かつデューティ比が５０％になるとともに、前記第１のスイッチング素子と前記第２のスイッチング素子に対して０度より大きく１８０度より小さな範囲内で位相がずれるように前記第３のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、
前記第２のスイッチング制御部は、位相差が１８０度かつデューティ比が５０％になるように前記第５のスイッチング素子と前記第６のスイッチング素子をオン／オフ制御し、さらに位相差が１８０度かつデューティ比が５０％になるとともに、前記第５のスイッチング素子と前記第６のスイッチング素子に対して０度より大きく１８０度より小さな範囲内で位相がずれるように前記第７のスイッチング素子と前記第８のスイッチング素子をオン／オフ制御し、
前記位相差設定部は、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間の位相差を９０度に設定することを特徴とする請求項１または２に記載のＤＣＤＣコンバータ。
前記第１のスイッチング素子群は、
前記直流の正極側と前記第１の共振回路の高電位側との間に接続された第１のスイッチング素子と、
前記直流の負極側と前記第１の共振回路の高電位側との間に接続された第２のスイッチング素子と、
前記直流の正極側と前記第１の共振回路の低電位側との間に接続された第３のスイッチング素子と、
前記直流の負極側と前記第１の共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、
前記第２のスイッチング素子群は、
前記直流の正極側と前記第２の共振回路の高電位側との間に接続された第５のスイッチング素子と、
前記直流の負極側と前記第２の共振回路の高電位側との間に接続された第６のスイッチング素子と、
前記直流の正極側と前記第２の共振回路の低電位側との間に接続された第７のスイッチング素子と、
前記直流の負極側と前記第２の共振回路の低電位側との間に接続された第８のスイッチング素子とを備え、
前記第１のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、さらに前記第２のスイッチング素子と前記第４のスイッチング素子の反転動作をそれぞれ行うように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御し、
前記第２のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第６のスイッチング素子と前記第８のスイッチング素子をオン／オフ制御し、さらに前記第６のスイッチング素子と前記第８のスイッチング素子の反転動作をそれぞれ行うように前記第５のスイッチング素子と前記第７のスイッチング素子をオン／オフ制御し、
前記位相差設定部は、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間の位相差を９０度に設定することを特徴とする請求項１または２に記載のＤＣＤＣコンバータ。
前記第１のスイッチング素子群は、
前記直流の正極側と前記第１の共振回路の高電位側との間に接続された第１のスイッチング素子と、
前記直流の負極側と前記第１の共振回路の高電位側との間に接続された第２のスイッチング素子と、
前記直流の正極側と前記第１の共振回路の低電位側との間に接続された第３のスイッチング素子と、
前記直流の負極側と前記第１の共振回路の低電位側との間に接続された第４のスイッチング素子とを備え、
前記第２のスイッチング素子群は、
前記直流の正極側と前記第２の共振回路の高電位側との間に接続された第５のスイッチング素子と、
前記直流の負極側と前記第２の共振回路の高電位側との間に接続された第６のスイッチング素子と、
前記直流の正極側と前記第２の共振回路の低電位側との間に接続された第７のスイッチング素子と、
前記直流の負極側と前記第２の共振回路の低電位側との間に接続された第８のスイッチング素子とを備え、
前記第１のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第１のスイッチング素子と前記第３のスイッチング素子をオン／オフ制御し、さらに前記第１のスイッチング素子と前記第３のスイッチング素子の反転動作をそれぞれ行うように前記第２のスイッチング素子と前記第４のスイッチング素子をオン／オフ制御し、
前記第２のスイッチング制御部は、１周期内において所定の時間間隔を置いて交互にオンするように前記第５のスイッチング素子と前記第７のスイッチング素子をオン／オフ制御し、さらに前記第５のスイッチング素子と前記第７のスイッチング素子の反転動作をそれぞれ行うように前記第６のスイッチング素子と前記第８のスイッチング素子をオン／オフ制御し、
前記位相差設定部は、前記第１のスイッチング制御部によるスイッチング制御と前記第２のスイッチング制御部によるスイッチング制御との間の位相差を９０度に設定することを特徴とする請求項１または２に記載のＤＣＤＣコンバータ。
交流を直流に変換する交直変換回路と、
前記交直変換回路から出力された直流を昇圧または降圧して出力する請求項１から５のいずれか１項に記載のＤＣＤＣコンバータとを備えることを特徴とするスイッチング電源。
請求項１から５のいずれか１項に記載のＤＣＤＣコンバータと、
前記ＤＣＤＣコンバータから出力された直流を蓄えるバッテリと、
直流を交流に変換するインバータとを備えることを特徴とする無停電電源装置。