JP5282862B2

JP5282862B2 - Ｓｉｓ素子、ｓｉｓミクサ、超伝導集積回路用素子、及び、ｓｉｓ素子の製造方法

Info

Publication number: JP5282862B2
Application number: JP2007260211A
Authority: JP
Inventors: 光遠藤; 卓野口; 友範田村; クロッグマティアス
Original assignee: National Institute of Natural Sciences
Current assignee: National Institute of Natural Sciences
Priority date: 2007-10-03
Filing date: 2007-10-03
Publication date: 2013-09-04
Anticipated expiration: 2027-10-03
Also published as: JP2009094100A

Description

本発明は、SIS素子、SISミクサ、超伝導集積回路用素子、及び、SIS素子の製造方法に関する。

近年、電波を収束させて天体を観測する電波望遠鏡の開発が世界各地で進められている。そのうちの一つである、アタカマ大型ミリ波サブミリ波干渉計(Atacama Large Millimeter/submillimeter Array：ALMA)は、南米チリ北部の標高5000mの広大な台地に、欧州、北米、日本、台湾などの国際協力によって建設が進められているミリ波、サブミリ波帯の大型電波干渉計である。この大型電波干渉計は、64台の口径12mのアンテナからなる大型干渉計(メインアレイ)と、4台の口径12mと12台の口径7mのアンテナからなる小型干渉計(コンパクトアレイ)で構成される。ALMAは、2011年後半の完成を目指して建設が進められており、完成の暁には、周波数30〜950GHz(波長10〜0.3mm)のミリ波、サブミリ波の帯域において、世界最高の感度と分解能を有する電波望遠鏡となる。

この電波望遠鏡の高感度受信機には、超伝導体-絶縁体-超伝導体トンネル接合(SIS（Superconductor Insulator Superconductor）接合)素子（SIS素子）が、ミリ波、サブミリ波帯のヘテロダイン・ミキサー(以下、単にミクサ(混合器)と呼ぶ)素子として利用される。1980年代の半ばから、Nbを基本材料とした高品質SIS接合、およびそれを用いた低雑音ミリ波、サブミリ波帯受信機の研究開発が国立天文台などで本発明者らを中心に行われてきた。ALMA計画の中では、これまで蓄積してきたSISミクサをはじめとする低雑音受信機に関する技術や経験をもとに、さらに高性能のミリ波、サブミリ波帯受信機の開発と大規模な数の受信機の製造を行っていくことになる。

図20は、望遠鏡にSIS素子が適用されている例を示す図である。SIS素子は、受信機の初段に位置するため、望遠鏡の感度に直結する。SIS素子は、100GHz以上の周波数のミリ波-サブミリ波-テラヘルツ波領域の微弱な信号を周波数変換（ミキシング）するためなどに利用されるデバイスである。これらの素子は、上述のALMAの他にも、野辺山45m望遠鏡、NMA (Nobeyama Millimeter Array)、ASTE（Atacama Submillimeter Telescope Experiment）などをはじめ広く使用される。

図21は、SIS接合のエネルギーバンドなどを示す図である。また、図22は、SIS接合の断面図である。さらに、図23は、700GHz以下の周波数用のSIS素子の構造を示す図(垂直方向の断面図)である。超伝導トンネル接合ダイオードの特徴としては、小ギャップエネルギー（Nbの場合2Δ＝2.8meV）であり、小LO電力（10μW〜100μW程度）及び低ショットノイズであることが挙げられる。また、エネルギーギャップの上下で電子の状態密度が発散しており、光子エネルギーより急峻な極めて強い非線形性があり、大きな変換効率が得られる点も超伝導トンネル接合ダイオードの特徴である。

特に、ニオブ (Nb)を電極とし、酸化アルミニウム (AlOx)をバリアとするSIS接合は、「水晶など、特定のウエハ上に直接作製する」という条件のもとで、リークが少なくギャップ電圧の高いものを安定して作成する手法が既に確立されている。このため、700GHz以下の周波数では、Nb/AlOx/Nbの SIS三層膜がウエハ上に直接作製され、下部電極がグランドプレーンを兼ねる、図23に示すような構造が広く採用されてきた。

図24及び図25は、700GHz以上の周波数用（テラヘルツ用）のSIS素子の構造を示す図である。

700GHz以上の周波数では、Nbの超伝導ギャップ周波数が 700GHz付近にあるために、Nbのグランドプレーンにおける損失が周波数に比例して急激に増大する。このため、ニオブよりも超伝導ギャップ周波数が高い材料(例えば窒化ニオブチタン：NbTiN)でグランドプレーン膜をウエハ上に形成し、グランドプレーン膜上に上述の素子と同様のNbのSIS接合を絶縁層に周辺を覆われた状態で形成する手法が一般的である。

野口卓、"超伝導SIS素子による電波検出技術"、応用物理、第76巻、第1号、p.0039-0043 (2007) B. D. Jackson, G. de Lange, T. Zijlstra, M. Kroug, T. M. Klapwijk, and J. A. Stern,"Niobium titanium nitride-based superconductor-insulator-superconductor mixers for low-noise terahertz re-ceivers", J. Appl. Phys. 97, 113904 (2005) Teruhiko Matsunaga, Hiroyuki Maezawa, and Takashi Noguchi,"Characterization of NbTiN Thin Films Prepared by Reactive DC-Magnetron Sputtering", IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, VOL. 13, NO. 2, JUNE 2003 B. Leone, B. D. Jackson, J. R.Gao, T. M. Klapwijk, W. M. Laauwen, G. de Lange, "Anomalous Pumped and Unpumped I-V Characteristics of Nb SIS Terahertz Mixers with NbTiN Striplines",Proc. of the 11th Int. Symp. on Space THz Tech., pp. 228.337, 2000. Ariyoshi et al., Applied Superconductivity, IEEE Trans.on Appl. Supercond, 13, 2, 1128 - 1131 (2003)

本発明は、上述の背景技術に鑑みてなされたものであり、高性能なSIS素子などを提供することを目的とする。

この発明によれば、上述の目的を達成するために、特許請求の範囲に記載のとおりの構成を採用している。以下、この発明を詳細に説明する。
本発明の第1の側面は、
基板と、
前記基板上に形成され、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜と、
前記基板上に形成され、前記下部電極と電気的に接続され、前記下部電極と異なる材料のグランドプレーンと
を備え、
前記SIS三層膜は、前記基板上かつ前記グランドプレーン下に形成されたバッファ層、又は、前記基板の上に接して形成されていることを特徴とするSIS素子
にある。
本発明の第2の側面は、
基板と、
前記基板上に形成され、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜と、
前記基板上に形成され、前記下部電極と電気的に接続され、前記下部電極と異なる材料のグランドプレーンと
を備え、
前記SIS三層膜は、前記基板上に接して形成されたバッファ層又は前記基板の上に接して形成されていることを特徴とするSIS素子
にある。
本発明の第3の側面は、
前記グランドプレーンは、前記下部電極の周縁で前記下部電極と電気的に接続されていることを特徴とする請求項1記載のSIS素子
にある。
本発明の第4の側面は、
前記グランドプレーンの材料は、前記下部電極の材料よりもギャップ周波数が高い超伝導材料、又は、常伝導金属であることを特徴とする請求項1記載のSIS素子
にある。
本発明の第5の側面は、
前記下部電極の材料はNbであり、前記グランドプレーンの材料はNbTiNであることを特徴とする請求項1記載のSIS素子
にある。
本発明の第6の側面は、
基板と、
前記基板上に形成され、Nbを材料とするバッファ層と、
前記バッファ層上に接して形成され、Nbを材料とする下部電極と、Nbを材料とする上部電極と、前記上部電極と前記下部電極とに挟まれて形成され、Al及び酸化アルミニウムを材料とするバリア層とを有するSIS三層膜と、
前記基板上に形成され、前記下部電極の周縁と接することによって前記下部電極と電気的に接続し、NbTiNを材料とするグランドプレーンと、
前記上部電極、前記バリア層、前記下部電極及び前記基板上に形成された絶縁層と、
前記絶縁層上に形成され、前記上部電極と電気的に接続された配線層と
を備えることを特徴とするSIS素子
にある。
本発明の第7の側面は、
請求項1から請求項6までのいずれかに記載されたSIS素子を備えることを特徴とするSISミクサ
にある。
本発明の第8の側面は、
基板上に、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜を形成する工程と、
基板上に、前記下部電極と電気的に接続され、前記下部電極と異なる材料でグランドプレーンを形成する工程と
を備え、
前記SIS三層膜は、前記基板上かつ前記グランドプレーン下に形成されたバッファ層、又は、前記基板の上に接して形成されていることを特徴とするSIS素子の製造方法。
にある。
本発明の第9の側面は、
前記バッファ層の材料は、下部電極と同一の材料であることを特徴とする請求項8記載のSIS素子の製造方法
にある。
本発明の第10の側面は、
基板上に、Nbを材料とするバッファ層を形成する工程と、
前記バッファ層上に接して、Nbを材料とする下部電極と、Nbを材料とする上部電極と、前記上部電極と前記下部電極とに挟まれて形成され、Al及び酸化アルミニウムを材料とするバリア層とを有するSIS三層膜を形成する工程と、
前記バリア層の上面が現れる程度に前記上部電極をエッチングする工程と、
前記基板上に、前記下部電極の周縁と接することによって前記下部電極と電気的に接続し、NbTiNを材料とするグランドプレーンを形成する工程と、
前記下部電極の上面が現れる程度に前記バリア層をエッチングする工程と、
前記上部電極、前記バリア層、前記下部電極及び前記基板上に絶縁層を形成する工程と、
前記絶縁層上に、前記上部電極と電気的に接続された配線層を形成する工程と
を備えることを特徴とするSIS素子の製造方法
にある。
本発明の第11の側面は、
基板上に、Nbを材料とするバッファ層を形成する工程と、
前記バッファ層上に接して、Nbを材料とする下部電極と、Nbを材料とする上部電極と、前記上部電極と前記下部電極とに挟まれて形成され、Al及び酸化アルミニウムを材料とするバリア層とを有するSIS三層膜を形成する工程と、
前記バリア層を貫通する程度に前記上部電極及び前記バリア層をエッチングする工程と、
前記基板上に、前記下部電極の周縁と接することによって前記下部電極と電気的に接続し、NbTiNを材料とするグランドプレーンを形成する工程と、
前記上部電極、前記バリア層、前記下部電極及び前記基板上に絶縁層を形成する工程と、
前記絶縁層上に、前記上部電極と電気的に接続された配線層を形成する工程と
を備えることを特徴とするSIS素子の製造方法
にある。
本発明の第12の側面は、
請求項1から請求項6までのいずれかに記載されたSIS素子を備えることを特徴とする超伝導集積回路用素子
にある。

本発明の他の側面としては下記の場合であってもよい。
他の第１の側面は、
基板と、
前記基板上に形成され、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜と、
前記基板上に形成され、前記下部電極と電気的に接続され、前記下部電極と異なる材料のグランドプレーンと
を備え、
前記SIS三層膜は、前記基板上に形成されたバッファ層又は前記基板の上に接して形成されていることを特徴とするSIS素子
にある。

本構成によれば、SIS三層膜は、基板上に形成されたバッファ層又は基板の上に接して形成されているため、高品質なSIS接合が実現でき、高性能なSIS素子が得られる。

他の第2の側面は、
前記グランドプレーンは、前記下部電極の周縁で前記下部電極と電気的に接続されていることを特徴とする上述のSIS素子
にある。

本構成によれば、グランドプレーンは、下部電極の周縁で下部電極と電気的に接続されているため、SIS接合で生じるジュール熱が基板などへ逃がされ、籠もりにくく安定した物性を有するSIS素子が得られる。

他の第3の側面は、
前記グランドプレーンの材料は、前記下部電極の材料よりもギャップ周波数が高い材料、又は、常伝導金属であることを特徴とする上述のSIS素子
にある。

本構成によれば、低雑音であるSIS素子が得られる。

他の第4の側面は、
基板上に、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜を形成する工程と、
基板上に、前記下部電極と電気的に接続され、前記下部電極と異なる材料でグランドプレーンを形成する工程と
を備え、
前記SIS三層膜は、前記基板上に形成されたバッファ層又は前記基板の上に接して形成されていることを特徴とするSIS素子の製造方法
にある。

他の第5の側面は、
前記バッファ層の材料は、下部電極と同一の材料であることを特徴とする上述のSIS素子の製造方法
にある。

本構成によれば、SIS三層膜の下地の平坦性が向上するため、高品質なSIS接合が実現でき、高性能なSIS素子が得られる。

なお、バッファ層とは、緩衝層とも呼ばれる層であり、例えば、その上に成膜する際に平坦性の良い下地層などとしての機能を持たせるための層、又は、各物質間の格子定数差や熱膨張係数差を低減させるための層である。

本発明によれば、高性能なSIS素子などが得られる。

本発明のさらに他の目的、特徴又は利点は、後述する本発明の実施の形態や添付する図面に基づく詳細な説明によって明らかになるであろう。

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。

[着想に至る経緯]

本発明者らは、日々の研究の結果、テラヘルツ用SIS素子の構造には、以下のような問題となる可能性がある点がいくつかあることに気付いた。

図26は、テラヘルツ用SIS素子の問題となる可能性がある点を示す図である。

(1)この構造では、接合のリーク電流が大きくなりやすい。グランドプレーンがNbよりも強いストレス（膜内応力）を持つ場合が多い。このため、ストレスが解放される際にバリアが損傷を受けると、リーク電流の原因になってしまう。また、グランドプレーンの表面状態が、ウエハのそれと異なる。このため、SIS接合を構成するNbの物性が影響を受け、接合の性質が変化する可能性がある。さらに、バリアを貫通してエッチングする必要がある。これは、SIS接合の周囲にショートが生じ、リーク電流の原因となってしまう事項である。

（2）SIS接合で生じるジュール熱が、接合の内部に籠りやすい。SIS接合と、低温の熱浴であるウエハとの間にギャップエネルギーの異なる超伝導体がある場合、SIS接合からウエハに熱が逃げにくいために冷却効率（熱はけ）が悪くなる。

（3）グランドプレーンの表面が粗く、高周波特性に悪影響が出る恐れがある。NbTiNなどのグランドプレーン材料の表面は、ドライエッチングによって表面状態が特に粗くなる。この表面粗さが高周波特性に及ぼす影響は未解明であるが、悪影響が出る原因になる可能性があることは否めない。

図27は、NbTiNのグランドプレーンの上にNbのSIS接合を配置した場合のdcI-V 特性の例を示す図である。リーク電流が大きい上に、熱はけが悪いためにギャップ電圧が下がっている。

このような問題となる可能性がある点があるため、これまでの技術ではNbTiNなどの新材料を用いることでマイクロストリップライン（MSL）を低雑音化しても、接合における雑音が逆に増大してしまい、全体としては効果が薄かった。

つまり、700GHz以上の周波数で低雑音なSISミクサ素子を実現するためには、接合の品質と熱はけが、Nbをグランドプレーンとする低周波用 SIS素子と同程度に良く、かつグランドプレーンにおける損失が小さい、という要求を満たすことが重要であるという点に、本発明者らは注目するに至った。

［SIS素子の構造］

図1は、本実施形態のSIS素子の構造を示す図である。この素子は、テラヘルツ用としても使用できるものである。

SIS接合の三層膜とグランドプレーンは、共にウエハ上に直に形成される。水平方向の構造に注目すると、三層膜は、接合周囲だけに島状に作製され、周縁部でグランドプレーンと接している。

この構造の特徴は以下の通りである。

まず、NbのSIS接合が、ウエハ（基板）と直に接しており、かつグランドプレーンの殆どが低損失材料になっている。これは、ウエハ上に直接 NbのSIS接合を作製する技術をそのまま用いることで、NbグランドプレーンのSIS素子と同等の低リークであるSIS接合を作製することができることを示唆している。さらに、この構造を採用することによって、SIS接合の下部電極のNbがウエハに直接接することで、接合の熱はけの改善にもつながる。

また、SIS接合周囲にバリア層が残っている。これは、SIS接合の周囲を通るリーク電流を抑制できることを示唆している。なお、ここで示す構造ではバリア層を残したが、バリア層を貫通してエッチングしたり、エッチングによってバリア層を完全に除去してもよい。

さらに、グランドプレーンの表面状態が成膜直後の滑らかな状態のまま保たれている。本実施形態によれば、グランドプレーンの上でドライエッチングを行う工程を特に必要としないためである。これは、グランドプレーンの表面粗さが高周波特性に与える影響が小さくなることを示唆している。

特に、SIS接合がNbTiN膜の上に「乗っている」のではなく、小島状のSIS三層膜の周縁部でグランドプレーン膜（NbTiN等）と「接する」構造である。また、SIS接合とグランドプレーン膜の両方がウエハ上に直接成膜されている。

すなわち、本実施形態では、NbのSIS接合がウエハと直に接しており、かつMSLグランドプレーンの殆どが低損失材料になっている。このため、all-NbのSIS素子と同等の特性をもったSIS接合が期待できる。また、低損失材料を用いるため、MSLにおけるロスは小さい。さらに、SIS接合の熱はけが改善するという利点もある。

また、SIS三層膜を貫く必要が無いため、リーク電流の抑制も可能である。

さらに、グランドプレーンの表面を荒らすプロセスを排除することによって、高周波特性の改善が起こることも予想される。

上述のように、本実施形態では、NbのSIS接合が、低損失材料でできたMSLの上に乗っていない構造を採用している。したがって、低損失なMSLと高品質なSIS接合とを同時に実現している点で、本実施形態はこれまでのSIS素子よりも極めて優れている。

[プロセスの詳細]

図2は、簡略化したSISミクサ素子を示す図である。ウエハ上に、SIS接合が成膜され、そのSIS接合の周辺を覆うようにグランドプレーンが成膜され、さらに、その上には、絶縁層及び配線層が順に成膜されている。プロセスの説明のために、このような簡略化したSISミクサ素子をウエハ中央に１つだけ作製する場合を考える。接合の大きさは 1μmとする。

上述のSISミクサ素子の構造と同じような構造を持ったデバイスを作る方法は、複数考えられる。まず、最も基本的なプロセスの手順を示し、後ほど派生的なプロセスについても説明する。

工程の概要を順に示すと下記のとおりである。

基板上に、Nbを材料とするバッファ層を形成する。次に、バッファ層上に接して、Nbを材料とする下部電極と、Nbを材料とする上部電極と、上部電極と下部電極とに挟まれて形成され、Al及び酸化アルミニウムを材料とするバリア層とを有するSIS三層膜を形成する。次に、バリア層の上面が現れる程度に上部電極をエッチングする。次に、基板上に、下部電極の側面及びバリア層の周縁と接することによって下部電極及びバリア層と電気的に接続し、NbTiNを材料とするグランドプレーンを形成する。次に、下部電極の上面が現れる程度にバリア層をエッチングする。次に、上部電極、バリア層、下部電極及び基板上に絶縁層を形成する。最後に、絶縁層上に、上部電極と電気的に接続された配線層を形成する。

以下、次のような順で各工程を説明する。
（1）ウエハ全面にNbを成膜
（2）Nb/Al-AlOx/NbのSIS三層膜を島状に形成
（3）SIS接合の作製
（4）グランドプレーンの成膜
（5）ウエハ全体に絶縁層を成膜
（6）導通用の穴をエッチング
（7）配線層成膜

[（1）ウエハ全面にNbを成膜]

図3は、ウエハ全面にNbを成膜する工程を示す図である。最初に、SiO₂ウエハ全体にNbを100 nmの膜厚となるようにスパッタ成膜する。この工程を行うのは、（1）デバイスの平坦性を良くすること、及び、（2）この層と上部電極のNb膜の厚さをほぼ同じとし、接合を定義するエッチングの際、上部電極のエッチングが完了し、バリア表面に達したことを目視で確認することのためであり、必ずしも必要ではなく省略することも可能である。

[（2）Nb/Al-AlOx/NbのSIS三層膜を島状に形成]

図4は、 Nb/Al-AlOx/NbのSIS三層膜を島状に形成する工程を示す図である。この工程によって、接合より一回り大きいSIS三層膜をスパッタ成膜する。レジストパターンを形成した後、リフトオフによってSIS三層膜を形成している。図では例として直径 5μmの円形の場合を考えている。

ここで、図5は、SIS三層膜の拡大図である。ウエハに遠い膜から順に、上部電極Nb膜厚100nm、バリア層Al-AlOx（又はAlNx）膜厚10nm、下部電極Nb膜厚100nm、バッファ層Nb膜厚100nm（最初に成膜した分）がそれぞれ形成されている。

[（3）SIS接合の作製]

図6は、SIS接合の作製工程を示す図である。この工程では、フォトリソグラフィーによって SIS接合の上部電極を定義し、エッチングによって周囲の Nbを除去する。最初にウエハ全体に成膜したNbも、三層構造の真下以外の領域では全て除去される。ウエハに遠い膜から順に、Nb膜厚100nm、バリア層（Al-AlOx（又はAlNx））、Nb膜厚200nmがそれぞれ形成されている。

[（4）グランドプレーンの成膜]

図7は、レジストパターンを示す図である。まず、接合より大きく下部電極より小さいレジストパターンをフォトリソグラフィーで作る。ここでは、直径3μmの円形の場合を考えている。また、グランドプレーンの平面構造も同時に定義する。

図8は、Al膜の除去工程を示す図である。下部電極とグランドプレーンとの間で導通がとれるように、レジストで覆われていない領域のバリア層を、物理エッチングもしくはウェットエッチングなどによって除去する。

図9は、グランドプレーンの成膜工程とリフトオフ工程とを示す図である。図に示すように、グランドプレーン(NbTiNなど)を成膜し、リフトオフする。

図10は、ウエハ全体に絶縁層を成膜する工程を示す図である。図に示すように、デバイスの表面を全て絶縁層(例えばSiO₂)で覆う。

図11は、導通用の穴をエッチングによって形成する工程を示す図である。接合の上部電極と配線層との間や、グランドプレーンと外部回路との間で導通がとれるように、絶縁層をエッチングして穴をあける。

図12は、配線層を成膜する工程を示す図である。図に示すように、配線層(Al膜厚400nmなど)を成膜する。ここで、平面構造はフォトリソグラフィーで定義している。

このようにして、SISミクサ素子を得ることができる。

[試作の結果]

上述のプロセスに沿って、本実施形態の素子を実際に試作した。ここでは、実際の試作工程を、上述のプロセスと比較しながらSEM写真を使用して示す。

図13は、小島状SIS三層膜をウエハ上に形成する工程を示す図である。図の右側は、実際に作製したSIS三層膜のSEM写真である。

図14は、上部電極切り出し工程を示す図である。SIS三層膜と、フォトレジストとが観察される。

図15は、NbTiN層スパッタ工程を示す図である。SIS接合の上に被さったフォトレジストが観察される。

図16は、SISミクサ素子の完成図である。配線層に覆われた接合付近が観察される。

[派生的なプロセス]

上述のプロセスでは、SIS三層膜、接合、グランドプレーンの順番で作製したが、この順番を変えてもデバイスを作製することができる。

例えば、上に示したプロセスでは接合と配線層との導通をとるために絶縁膜にエッチングで穴をあけたが、SIS三層膜、グランドプレーン、接合の順番で作製すればリフトオフで導通をとることも可能になる。この方法によれば、どの順番を採用しても、最終的なデバイスの構造は、接合とグランドプレーンの両方がウエハ上に直に乗っているという構造になる。このため、グランドプレーンのうち Nbの上に乗り上げている部分の膜の品質、プロセスのしやすさ等に応じて最適な順番を選択してSIS素子を作ることができる。

［物性］

図中では、テラヘルツ用SIS素子は細字の「NbTiN MSL」と表記し、本実施形
態のSIS素子は太字の「NbTiN MSL」と表記した。

図18は、500GHｚ用SIS素子と本実施形態のSIS素子とのI-V特性の比較を示す図である。図に示すとおり、本実施形態のSIS素子は、500GHｚ用SIS素子（all-Nbデバイス）と比較しても、全く遜色無いリーク電流及びギャップ電圧特性を達成しており、高周波に対しても低雑音で動作することが期待できる。

［グランドプレーンと下部電極、バリアの位置関係について］

理解の容易化のため、グランドプレーンと下部電極、バリアの位置関係について説明する。

図19は、SIS素子の模式的な図である。図に示すように、グランドプレーンは、下部電極の周縁、接合より外側の部分と電気的に接続している。この接続は、下部電極の表面のうち、上部電極またはバリアに覆われていない領域（上面または側面）をグランドプレーンと接触させることで確保する。グランドプレーンとバリアは一部で接触していてもよい。一方、グランドプレーンと上部電極が接触すると短絡となってしまうため、それらは間隔を開けることが望ましい。

［その他の実施形態］
これまで特定の形態を中心に説明してきたが、本実施形態の構造は、接合の材料とグランドプレーンの材料が異なる場合に一般的に適用できる。

また、電極の材料は、下部電極、上部電極ともにNbである場合でだけでなく、下部電極はNb、上部電極はNbTiNなどほかの超伝導材料の場合でも、上・下電極ともNbNなどのNb以外の超伝導材料であり、グランドプレーンはMgB₂など電極材料と異なる超伝導材料、もしくはAlなどの低損失常伝導材料の場合でもよい。

トンネルバリアの材料は、AlOxバリア（酸化アルミニウム）だけでなく、AlN、MgOなどの絶縁体、半導体でもよい。

下地についても多くの変形例が考えられる。例えば、バッファ層があってもよい。バッファ層の材料としては、SiO_2、Al₂O₃などの絶縁体、Nbなどの超伝導／常伝導体などを挙げることができる。また、ウエハ（基板）は水晶だけでなく、溶融石英、ガラス、シリコン、MgOなど、信号周波数帯で誘電損失の小さい誘電体材料でもよい。

SIS三層膜とグランドプレーンの接し方（電気的接続）についても多くの変形例が考えられる。例えば、SIS三層膜の上にグランドプレーンが乗り上げている場合だけでなく、逆に、グランドプレーンの上にSIS三層膜が乗り上げてもよい。さらに、どちらも乗り上げず、SIS三層膜とグランドプレーンの間を別の金属及び超伝導材料のうちの少なくとも一方でつないでも良い。また、SIS三層膜の接合以外の部分（グランドプレーンと導通をとる部分を含む）では、Nbの上部電極が残っていても良い。

グランドプレーンの材料についても多くの変形例が考えられる。グランドプレーンの材料は、下部電極の材料よりもギャップ周波数が高い超伝導材料、又は、常伝導金属でもよい。例えば、NbTiNといった高ギャップエネルギーの超伝導材料だけでなく、NbN、MgB₂、その他酸化物高温超伝導材料など、他の高ギャップエネルギー超伝導材料でもよい。さらに、Al、Auなど、低損失な常伝導金属でもよい。また、4K付近における抵抗率が小さい常伝導金属（例えばアルミニウムの場合にはρ_4K〜0.5μΩ・cm）やアルミニウムと同等以下の抵抗率を持つ材料をグランドプレーンの材料としてもよい。また、グランドプレーンと配線との両方に同一の材料を採用してもよい。

絶縁層についても多くの変形例が考えられる。SiO₂、Al₂O₃、Nb₂O₅など、信号周波数帯で誘電損失の小さい絶縁体材料なら本実施形態に使用できる。

プロセス（製造方法）についても多くの変形例が考えられる。

例えば、SIS三層膜と配線の導通のとりかたについても多くの変形例が考えられる。絶縁層にエッチングで穴をあける場合だけでなく、絶縁層成膜時にリフトオフで穴をあけてもよい。

また、プロセスの順序についても多くの変形例が考えられる。

例えば、SIS三層膜形成、接合エッチング、グランドプレーン形成の順だけでなく、SIS三層膜形成、グランドプレーン形成、接合エッチングの順や、グランドプレーン形成、SIS三層膜形成、接合エッチングの順となるように、プロセスの順序を変えてもよい。また、これらの方法を使う場合には、グランドプレーンのエッチングを抑えるためにグランドプレーンの上やデバイスの周囲にNbなどを余計に成膜しておいてもよい

接合周囲や、グランドプレーン表面を陽極酸化することもできる。SIS三層膜とグランドプレーンが重なっている部分の面積は任意である。グランドプレーン全体がSIS三層膜（もしくはSIS三層膜の下部電極）の上に作られていてもよい。

また、SIS素子の製造方法における成膜方法は、蒸着、電子ビームによる方法、エピタキシャル成長などでもよい。

接合は、１つでもいいし、複数が点状に分布していても（集中定数回路）、平面的に広がっていても（分布定数回路）よい。

用途（応用範囲）としては、テラヘルツ用SISミクサだけでなく、SIS接合、トンネル型ジョセフソン接合を用いるデバイスなら広く応用できる。例えば、SIS光子検出器、超伝導集積回路用素子などである。

［まとめ］

上述のように、本実施形態では、水晶ウエハ上に NbのSIS接合を直接作製し、かつMSLのグランドプレーンの殆どに NbTiNなどの低損失材料を用いることなどによって、配線とSIS接合で生じる雑音を同時に小さくしている。

窒化ニオブチタン(NbTiN)に代表されるような、「1THz以上でも伝送損失が小さい」という特徴を持ったマイクロストリップライン(MSL)の材料には、様々な理由で「その膜の上にNbのSIS接合を作製する事が困難」という難点のあるものが多い。このため、これらの材料を用いてサブミリ波-テラヘルツ波用 SIS素子の MSLを低雑音化しても、接合における雑音が逆に増大してしまい、全体としては効果が薄かった。本実施形態では、この難点を回避し、低損失なMSL材料とNbのSIS接合の組み合わせなどで1THz以上でも低雑音なSISミクサなどを実現した。

［権利解釈など］

以上、特定の実施形態を参照しながら、本発明について説明してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施形態の修正又は代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。

また、この発明の説明用の実施形態が上述の目的を達成することは明らかであるが、多くの変更や他の実施例を当業者が行うことができることも理解されるところである。特許請求の範囲、明細書、図面及び説明用の各実施形態のエレメント又はコンポーネントを他の１つまたは組み合わせとともに採用してもよい。特許請求の範囲は、かかる変更や他の実施形態をも範囲に含むことを意図されており、これらは、この発明の技術思想および技術的範囲に含まれる。

本実施形態のSIS素子の構造を示す図である。簡略化したSISミクサ素子を示す図である。ウエハ全面にNbを成膜する工程を示す図である。 Nb/Al-AlOx/NbのSIS三層膜を島状に形成する工程を示す図である。 SIS三層膜の拡大図である。 SIS接合の作製工程を示す図である。レジストパターンを示す図である。 Al膜の除去工程を示す図である。グランドプレーンの成膜工程とリフトオフ工程とを示す図である。ウエハ全体に絶縁層を成膜する工程を示す図である。導通用の穴をエッチングによって形成する工程を示す図である。配線層を成膜する工程を示す図である。小島状SIS三層膜をウエハ上に形成する工程を示す図である。上部電極切り出し工程を示す図である。 NbTiN層スパッタ工程を示す図である。 SISミクサ素子の完成図である。テラヘルツ用SIS素子と本実施形態のSIS素子とのI-V特性の比較を示す図である。 500GHｚ用SIS素子と本実施形態のSIS素子とのI-V特性の比較を示す図である。 SIS素子の模式的な図である。望遠鏡にSIS素子が適用されている例を示す図である。 SIS接合のエネルギーバンドなどを示す図である。 SIS接合の断面図である。 700GHz以下の周波数用のSIS素子の構造を示す図(垂直方向の断面図)である。 700GHz以上の周波数用（テラヘルツ用）のSIS素子の構造を示す図である。 700GHz以上の周波数用（テラヘルツ用）のSIS素子の構造を示す図である。テラヘルツ用SIS素子の問題となる可能性がある点を示す図である。 NbTiNのグランドプレーンの上にNbのSIS接合を配置した場合のdcI-V 特性の例を示す図である。

Claims

基板と、
前記基板上に形成され、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜と、
前記基板上に形成され、前記下部電極と電気的に接続され、前記下部電極と異なる材料のグランドプレーンと
を備え、
前記SIS三層膜は、前記基板上かつ前記グランドプレーン下に形成されたバッファ層、又は、前記基板の上に接して形成されていることを特徴とするSIS素子。
基板と、
前記基板上に形成され、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜と、
前記基板上に形成され、前記下部電極と電気的に接続され、前記下部電極と異なる材料のグランドプレーンと
を備え、
前記SIS三層膜は、前記基板上に接して形成されたバッファ層又は前記基板の上に接して形成されていることを特徴とするSIS素子。
前記グランドプレーンは、前記下部電極の周縁で前記下部電極と電気的に接続されていることを特徴とする請求項1記載のSIS素子。
前記グランドプレーンの材料は、前記下部電極の材料よりもギャップ周波数が高い超伝導材料、又は、常伝導金属であることを特徴とする請求項1記載のSIS素子。
前記下部電極の材料はNbであり、前記グランドプレーンの材料はNbTiNであることを特徴とする請求項1記載のSIS素子。
基板と、
前記基板上に形成され、Nbを材料とするバッファ層と、
前記バッファ層上に接して形成され、Nbを材料とする下部電極と、Nbを材料とする上部電極と、前記上部電極と前記下部電極とに挟まれて形成され、Al及び酸化アルミニウムを材料とするバリア層とを有するSIS三層膜と、
前記基板上に形成され、前記下部電極の周縁と接することによって前記下部電極と電気的に接続し、NbTiNを材料とするグランドプレーンと、
前記上部電極、前記バリア層、前記下部電極及び前記基板上に形成された絶縁層と、
前記絶縁層上に形成され、前記上部電極と電気的に接続された配線層と
を備えることを特徴とするSIS素子。
請求項1から請求項6までのいずれかに記載されたSIS素子を備えることを特徴とするSISミクサ。
基板上に、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜を形成する工程と、
基板上に、前記下部電極と電気的に接続され、前記下部電極と異なる材料でグランドプレーンを形成する工程と
を備え、
前記SIS三層膜は、前記基板上かつ前記グランドプレーン下に形成されたバッファ層、又は、前記基板の上に接して形成されていることを特徴とするSIS素子の製造方法。
前記バッファ層の材料は、下部電極と同一の材料であることを特徴とする請求項8記載のSIS素子の製造方法。
基板上に、Nbを材料とするバッファ層を形成する工程と、
前記バッファ層上に接して、Nbを材料とする下部電極と、Nbを材料とする上部電極と、前記上部電極と前記下部電極とに挟まれて形成され、Al及び酸化アルミニウムを材料とするバリア層とを有するSIS三層膜を形成する工程と、
前記バリア層の上面が現れる程度に前記上部電極をエッチングする工程と、
前記基板上に、前記下部電極の周縁と接することによって前記下部電極と電気的に接続し、NbTiNを材料とするグランドプレーンを形成する工程と、
前記下部電極の上面が現れる程度に前記バリア層をエッチングする工程と、
前記上部電極、前記バリア層、前記下部電極及び前記基板上に絶縁層を形成する工程と、
前記絶縁層上に、前記上部電極と電気的に接続された配線層を形成する工程と
を備えることを特徴とするSIS素子の製造方法。
基板上に、Nbを材料とするバッファ層を形成する工程と、
前記バッファ層上に接して、Nbを材料とする下部電極と、Nbを材料とする上部電極と、前記上部電極と前記下部電極とに挟まれて形成され、Al及び酸化アルミニウムを材料とするバリア層とを有するSIS三層膜を形成する工程と、
前記バリア層を貫通する程度に前記上部電極及び前記バリア層をエッチングする工程と、
前記基板上に、前記下部電極の周縁と接することによって前記下部電極と電気的に接続し、NbTiNを材料とするグランドプレーンを形成する工程と、
前記上部電極、前記バリア層、前記下部電極及び前記基板上に絶縁層を形成する工程と、
前記絶縁層上に、前記上部電極と電気的に接続された配線層を形成する工程と
を備えることを特徴とするSIS素子の製造方法。
請求項1から請求項6までのいずれかに記載されたSIS素子を備えることを特徴とする超伝導集積回路用素子。