JP5284538B2 - 電子基板の製造方法、液晶表示装置の製造方法、電子基板、及び、液晶表示装置 - Google Patents

Description

本発明は、電子基板の製造方法、液晶表示装置の製造方法、電子基板、及び、液晶表示装置に関する。より詳しくは、液晶表示装置に好適に用いられる電子基板の製造方法、及び、液晶表示装置の製造方法、並びに、液晶表示装置に好適に用いられる電子基板、及び、液晶表示装置に関するものである。

液晶表示装置は、小型、薄型、低消費電力及び軽量という特徴を有するため各種の電子機器に用いられている。なかでも、画素毎にスイッチング素子を有するアクティブマトリクス型の液晶表示装置は、パソコン等のＯＡ機器、テレビ等のＡＶ機器、携帯電話等の携帯機器等に広く採用されている。

アクティブマトリクス型の液晶表示装置は、液晶層を挟持する一対の透明基板の一方の透明基板上に、複数本のゲートラインと複数本のデータラインとが縦横に配置され、これらのラインで区画される領域に画素電極が配置される。ＴＦＴは、ゲート端子、ソース端子及びドレイン端子を有しており、ゲート端子がゲートラインに、ドレイン端子がデータラインに、ソース端子が画素電極にそれぞれ接続される。そして、ゲートラインにスイッチングのためのオン信号を、ソースラインに画像データ信号を与えることで、ソース端子とドレイン端子とが導通し、画素電極に画像データ信号が与えられる（例えば、特許文献１参照。）。

特開２００７−２４８８９２号公報

本発明者らは、近年、液晶表示装置の画素開口率の向上が強く要望されている点に鑑み、画素開口率を向上する方法として、画素電極容量を保持するためのＣＳ電極層（保持容量電極）を透光性を有する材料を用いて形成する方法に着目した。

しかしながら、本発明者らが検討を行った結果、ＣＳ電極層を形成する方法として、まず、全体にＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）等の透明導電膜を塗布し、塩酸系又はシュウ酸系のエッチング液を用いてエッチングを行う手段を採用すると、エッチングが行われた際に、透明導電膜の下層に配置されたＴＦＴの電極等にダメージを与えることがあることを見いだした。ＴＦＴの電極に腐食が起こると、画素電極とＴＦＴとの導通がとれなくなり、画素欠陥が起こってしまう。

本発明は、上記現状に鑑みてなされたものであり、信頼性の高い電子素子や配線を備える電子基板を作製することができる方法を提供することを目的とするものである。

本発明者らは、電子基板が備える配線、電極等をパターニングする際に、ＴＦＴ等の電子素子や配線にダメージを与えない方法について種々検討したところ、レジストの配置に着目した。そして、従来においては、電極又は配線として機能する導電膜上に透明導電膜が形成された場合であっても、配線又は電極に用いる透明導電膜上にのみレジストを塗布していたために、エッチングにより除去される透明導電膜下に形成された配線又は電極に対して腐食が発生していたことを見いだすとともに、電極又は配線の直上の導電膜については、その導電膜が残るように、あえて導電膜上にレジストを残すことで、電極又は配線として機能する導電膜がダメージを受けることを防ぐことができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、主基板と、第一の導電層と、第一の絶縁層と、第二の導電層と、第二の絶縁層と、第三の導電層とをこの順に積層して有し、かつ上記第一の絶縁層及び上記第二の絶縁層を貫通する開口部において、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とが接続された電子基板の製造方法であって、上記製造方法は、第一の導電層を形成する工程と、上記第一の導電層の少なくとも一部が露出するように開口部が設けられた第一の絶縁層を形成する工程と、上記第一の導電層の露出部上及び上記第一の絶縁層上に、導電膜を塗布する工程と、上記導電膜上の一部にレジストを塗布した後、上記レジストと重畳しない導電膜をエッチングし、上記第一の導電層の露出部の表面を覆う第二の導電層を形成する工程と、上記第二の導電層の少なくとも一部が露出するように開口部が設けられた第二の絶縁層を形成する工程と、上記第二の導電層の露出部上及び上記第二の絶縁層上に、第三の導電層を形成する工程とを含む電子基板の製造方法である。

本発明の製造方法によって作製される電子基板は、主基板と、第一の導電層と、第一の絶縁層と、第二の導電層と、第二の絶縁層と、第三の導電層とをこの順に積層して有し、かつ上記第一の絶縁層及び上記第二の絶縁層を貫通する開口部において、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とが接続されている。主基板は、トランジスタ、抵抗器、コンデンサ、ダイオード等の電子素子や配線を載置することができる基板であり、ガラス、プラスチック等、その材質は特に限定されない。上記電子基板においては、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とが接続されているため、これらは電気的に一体化されているということもできる。上記第一の導電層、上記第二の導電層、及び上記第三の導電層はいずれも、透光性を有していても、遮光性を有していてもよい。

上記製造方法は、第一の導電層を形成する工程と、上記第一の導電層の少なくとも一部が露出するように開口部が設けられた第一の絶縁層を形成する工程とを有する。上記開口部は、第一の導電層と第二の導電層と第三の導電層とを接続するために形成される穴（コンタクトホール）である。上記開口部の形成方法としては、例えば、フォトリソグラフィー法が挙げられる。

上記製造方法は、上記第一の導電層の露出部上及び上記第一の絶縁層上に、導電膜を塗布する工程と、上記導電膜上の一部にレジストを塗布した後、上記レジストと重畳しない導電膜をエッチングし、上記第一の導電層の露出部の表面を覆う第二の導電層を形成する工程とを有する。本工程は、レジストと重畳していない導電膜をエッチングによって削ることで、所望の形状を有する電極又は配線をパターニングする工程であり、これにより、レジストの下に位置する導電膜下の第一の導電層は、エッチングによる影響を受けない。したがって、本工程によれば、第一の導電層にダメージを与えることなく、効率的に、第二の導電層を所望の形状にパターニングすることができる。なお、レジスト下の導電膜は除去されないことから、第一の導電層上には、導電膜の一部が残膜層として残存することになる。本明細書においてこのような残膜層は第二の導電層ともいう。

上記製造方法は、上記第二の導電層の少なくとも一部が露出するように開口部が設けられた第二の絶縁層を形成する工程と、上記第二の導電層の露出部上及び上記第二の絶縁層上に、第三の導電層を形成する工程とを含む。これにより、上記第一の導電層と上記第三の導電層とは、上記第二の導電層を介して互いに接続されることになる。また、第一の導電層は、エッチングによるダメージを受けていないので、信頼性の高い電子素子や配線が得られる。

本発明の電子基板の製造方法としては、このような工程を必須として形成されるものである限り、その他の工程を含んでいてもよい。以下に、本発明の電子基板の製造方法の好ましい例について詳述する。

上記第二の導電層を形成する工程は、上記導電膜上の他の一部にレジストを塗布した後、上記レジストと重畳しない導電膜をエッチングし、上記第二の導電層とは電気的に切り離された第四の導電層を形成する工程でもあることが好ましい。このような方法によれば、第一の導電層を保護するための工程を、他の導電部材の形成のための工程と合わせて行うことができ、製造工程が効率化される。上記第二の導電層は、上記第一の導電層と上記第三の導電層とを接続する部材であるため、特別な用途を付すことが難しいのに対し、第四の導電層は、種々の配線や電極として利用することができる。

上記第三の導電層と、上記第四の導電層とは、上記第二の絶縁膜で静電容量を形成することが好ましい。上記第四の導電層は、上記第一の絶縁層と第二の絶縁層との間に配置することで、必要に応じて上記第三の導電層との間で静電容量を形成してもよく、例えば、コンデンサとして利用することができる。

本発明は、一対の基板と、上記一対の基板に挟持される液晶層とを有し、かつ上記一対の基板の一方は、上記本発明の製造方法を用いて製造される液晶表示装置の製造方法であって、上記第一の絶縁層は、有機絶縁層であり、上記第二の絶縁層は、無機絶縁層であり、上記第二の導電層及び上記第三の導電層は、透光性を有する液晶表示装置の製造方法でもある。また、上記第四の導電層が形成される場合には、上記第四の導電層は透光性を有する。配線や電極として透明導電材料を用いることで、これらが遮光性を有する材料で構成されている場合と比べ、開口率を向上させることができる。また、各絶縁層の材料を無機材料と有機材料とで異ならせることで、以下の効果を得ることができる。第一の絶縁層は平坦化と下層の電極および配線の電界の効果を弱めるために１μｍ以上の厚さを有することが好ましく、樹脂等の有機絶縁膜が適している。また、第二の絶縁層は第三の導電層と第四の導電層の間で容量を形成する観点からは、リーク電流の小さい無機絶縁膜が適している。各導電層の利用形態としては、例えば、第一の導電層を薄膜トランジスタのドレイン電極として用い、第三の導電層を画素電極として用い、第四の導電層を保持容量電極として用いる形態が挙げられる。

本発明の液晶表示装置の製造方法としては、このような工程を必須として形成されるものである限り、その他の工程を含んでいてもよい。

本発明の液晶表示装置の製造方法によれば、高い開口率を有しつつ、信頼性の高い電子素子や配線を有する液晶表示装置を作製することができる。特に、透光性を有する導電材料と、透光性を有さない導電材料とでは、エッチング液の種類が異なる場合が多いため、異なる導電材料を組み合わせて用いる場合に、特に本発明は適しているということができる。すなわち、上記第一の導電層の材料と、上記第二の導電層の材料とは、異なる材料であることが好ましく、上記第一の導電層の材料と、上記第三の導電層の材料とは、異なる材料であることが好ましい。

本発明は、主基板と、第一の導電層と、第一の絶縁膜と、第二の導電層と、第二の絶縁膜と、第三の導電層とをこの順に積層して有する電子基板であって、上記第一の絶縁層は、第一の導電層の少なくとも一部を露出させる第一の開口部を有し、上記第二の絶縁層は、第二の導電層の少なくとも一部を露出させる第二の開口部を有し、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とは、上記第一の開口部及び上記第二の開口部において接続され、上記第二の導電層は、上記第一の導電層の露出部の表面を覆い、上記第三の導電層は、上記第二の導電層の露出部の表面を覆う電子基板でもある。

本発明の電子基板では、第一の絶縁層を貫通する第一の開口部と、第二の絶縁層を貫通する第二の開口部とを有し、これらが第一の導電層と第二の導電層と第三の導電層とを接続するために形成される穴（コンタクトホール）として機能する。上記第二の導電層は、上記第一の導電層の露出部の表面を覆い、上記第三の導電層は、上記第二の導電層の露出部の表面を覆っているので、これらは電気的に一体化されており、かつ互いが直接接している。

本発明の電子基板としては、このような構成要素を必須として有するものである限り、その他の構成要素を有していてもよい。以下に、本発明の電子基板の好ましい形態について、詳述する。

上記電子基板は、上記第二の導電層と同じ層に、上記第二の導電層と電気的に切り離された第四の導電層を有することが好ましい。これによれば、第二の導電層を形成する際に合わせて、他の導電部材としての第四の導電層を形成することができ、製造工程が簡略化される。上記第二の導電層は、上記第一の導電層と上記第三の導電層とを接続するための部材であるため、特別な用途を付すことが難しいのに対し、第四の導電層は、種々の配線や電極として利用することができる。

上記第三の導電層と、上記第四の導電層とは、上記第二の絶縁膜で静電容量を形成することが好ましい。上記第四の導電層は、上記第一の絶縁層と第二の絶縁層との間に挟まれて配置することで、必要に応じて上記第三の導電層との間で静電容量を形成してもよく、例えば、コンデンサとして利用することができる。

また、本発明は、上記本発明の電子基板、及び、対向基板からなる一対の基板と、上記一対の基板に挟持される液晶層とを有する液晶表示装置であって、上記第一の絶縁層は、有機絶縁層であり、上記第二の絶縁層は、無機絶縁層であり、上記第二の導電層及び上記第三の導電層は、透光性を有する液晶表示装置でもある。また、上記第四の導電層が形成される場合には、上記第四の導電層は透光性を有する。配線や電極として透明導電材料を用いることで、これらが遮光性を有する材料で構成されている場合と比べ、開口率を向上させることができる。また、各絶縁層の材料を無機材料と有機材料とで異ならせることで、以下の効果を得ることができる。第一の絶縁層は平坦化と下層の電極及び配線の電界の効果を弱めるために１μｍ以上の厚さを有することが好ましく、樹脂等の有機絶縁膜が適している。また、第二の絶縁層は第三の導電層と第四の導電層の間で容量を形成する観点からは、リーク電流の小さい無機絶縁膜が適している。各導電層の利用形態としては、例えば、第一の導電層を薄膜トランジスタのドレイン電極として用い、第三の導電層を画素電極として用い、第四の導電層を保持容量電極として用いる形態が挙げられる。

本発明の液晶表示装置としては、このような構成要素を必須として有するものである限り、その他の構成要素を有していてもよい。

本発明の液晶表示装置によれば、高い開口率を有しつつ、信頼性の高い電子素子や配線を有する液晶表示装置を作製することができる。なお、上記第一の導電層の材料と、上記第二の導電層の材料とは、異なる材料であることが好ましく、上記第一の導電層の材料と、上記第三の導電層の材料とは、異なる材料であることが好ましい。

本発明の電子基板の製造方法によれば、製造工程において、電子素子が備える電極又は配線上に導電膜が一旦形成され、その導電膜の一部がパターニングされる工程を含んでいたとしても、導電膜下の電極又は配線が腐食することを効果的に防止することができるので、信頼性の高い電子基板を作製することができる。

実施形態１のＴＦＴ基板の断面模式図である。 ドレイン電極上のＩＴＯ上にレジストが配置されていないときのエッチング工程を示す模式図である。 ドレイン電極上のＩＴＯ上にレジストが配置されたときのエッチング工程を示す模式図である。 実施形態１の製造方法によって作製されたＴＦＴ基板のうち、特に、ドレイン電極上の領域を拡大した断面模式図である。 実施形態１のＴＦＴ基板を適用した液晶表示装置の斜視模式図である。

以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。

実施形態１
実施形態１のＴＦＴ基板（電子基板）は、携帯電話、ＰＤＡ、ゲーム機等の表示画面に用いられる液晶表示装置の基板として用いることができる。

図１は、実施形態１のＴＦＴ基板の断面模式図である。図１に示すように、ＴＦＴ基板は、ガラス基板（主基板）１１上にベースコート層１２を有し、ベースコート層１２上にＴＦＴを有する。ＴＦＴは、半導体層１３、ゲート電極１５、ソース電極１７及びドレイン電極（第一の導電層）１８を有している。半導体層１３とゲート電極１５との間にはゲート絶縁膜１４が形成され、ゲート電極１５とソース電極１７との間、及び、ゲート電極１５とドレイン電極１８との間には層間膜１６が形成されている。

半導体層１３は、ゲート電極１５と重なっているチャネル領域１３ａ、ソース電極１７と接続されたソース領域１３ｂ、ドレイン電極１８と接続されたドレイン領域１３ｃ、並びに、ソース領域１３ｂとチャネル領域との間、及び、ドレイン領域１３ｃとチャネル領域１３ａとの間に形成されたＬＤＤ（Lightly Doped Drain：低濃度不純物）領域１３ｄを有している。

ＴＦＴ上には、有機絶縁層（第一の絶縁層）１９が形成されており、有機絶縁層１９上には、ＣＳ電極層（第四の電極層）２０ａが配置されている。ＣＳ電極層２０ａ上には無機絶縁層（第二の絶縁層）２１が形成されており、有機絶縁層１９上には画素電極（第三の導電層）２２が配置されている。ＣＳ電極層２０ａは、画素電極２２との間で容量を形成することができるので、液晶表示装置においては画素電極２２の電位を保持する機能を果たす。

画素電極２２は、有機絶縁層１９及び無機絶縁層２１を貫通する開口部２４においてドレイン電極１８と接続されている。ドレイン電極１８と画素電極２２との間には、ＣＳ電極層２０ａを形成する際に残存した残膜層（第二の透明導電層）２０ｂが、ドレイン電極１８の表面を覆うように配置されている。

実施形態１のＴＦＴ基板が液晶表示装置に用いられる場合、ＴＦＴと重なる位置にある液晶層は表示に寄与しない。図１中の点線よりも右側の領域が画素開口部Ｄとなり、表示に寄与する。

以下、実施形態１のＴＦＴ基板の各構成について、実施形態１のＴＦＴ基板の製造方法を例にしながら、より詳細に説明する。ここでは、実施形態１のＴＦＴ基板が液晶表示装置を構成する基板に用いられる場合を想定して説明を行う。

まず、ガラス基板１１を準備する。ガラス基板１１は、表面が絶縁性を有していれば他の材質（例えば、プラスチック、シリコン、又は、表面に絶縁処理がなされた金属若しくはステンレス）を代わりに用いてもよく、透光性を有していることが好ましい。

次に、膜厚１００〜４００ｎｍのベースコート層１２を形成する。ベースコート層１２は、シリコンを含む絶縁材料（例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＮＯ）を用いたプラズマＣＶＤ法又はスパッタ法によって形成することができる。ベースコート層１２を形成することにより、ガラス基板１１からのアルカリ金属元素等の不純物の拡散を防ぐとともに、ＴＦＴの電気的特性のバラツキを低減することができる。ベースコート層１２は、積層構造であってもよい。

次に、膜厚３０〜１００ｎｍの島状の半導体層１３を形成する。半導体層１３は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いて非晶質半導体（アモルファスシリコン）膜を成膜した後、レーザー結晶化法、熱結晶化法、ニッケル等の触媒を用いた熱結晶化法等の結晶化処理を行って結晶質半導体（ポリシリコン）膜を形成し、更に、フォトリソ工程により島状にパターニングすることによって形成することができる。半導体層１３の材料は特に限定されないが、好ましくは、シリコン（Ｓｉ）やシリコンゲルマニウム（ＳｉＧｅ）合金である。

次に、膜厚３０〜１００ｎｍのゲート絶縁膜１４を形成する。ゲート絶縁膜１４は、シリコンを含む絶縁材料（例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＮＯ）を用いたプラズマＣＶＤ法又はスパッタ法によって形成することができる。ゲート絶縁膜１４は、積層構造であってもよい。ゲート絶縁膜１４の材料としては、ＳｉＯ_２が特に好適であり、ゲート絶縁膜１４が積層構造を有する場合には、半導体層１３に接する層をＳｉＯ_２層とすることが好ましい。また、このときの半導体層１３の材料は、シリコン（Ｓｉ）であることが好ましい。これにより、ゲート絶縁膜１４と半導体層１３との界面における界面準位を低減することができるので、ＴＦＴの電気的特性を向上することができる。

次に、ＴＦＴのしきい値電圧を制御する目的で半導体層１３の全体にボロン（Ｂ）等の不純物元素をイオン注入法により、ドーピングする。このときのイオン注入の条件は、５０ｋＶ、５×１０^１２〜３×１０^１３ｃｍ^−２程度とする。また、イオン注入された半導体層１３中の不純物元素の濃度は、５×１０^１６〜５×１０^１７ｃｍ^−３程度とする。

次に、膜厚２００〜６００ｎｍの導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによってゲート電極１５を形成する。ゲート電極１５の材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、又は、これら高融点金属を主成分とする合金若しくは化合物が好適である。また、高融点金属を主成分とする化合物としては、窒化物が好適である。ゲート電極１５は、これらの材料を用いて形成された導電膜が積層された構造であってもよい。

次に、ゲート電極１５をマスクとして、自己整合的に、半導体層１３に対して窒素（Ｎ）等の不純物をイオン注入法によりドーピングする。このときのイオン注入の条件は、７０ｋＶ、１×１０^１３〜３×１０^１３ｃｍ^−２程度とする。また、イオン注入された半導体層１３中の不純物元素の濃度は、１×１０^１３〜３×１０^１３ｃｍ^−３程度とする。これにより、ゲート電極下の半導体層１３がチャネル領域１３ａとなる。

次に、ＬＤＤ領域となる領域の半導体層１３をレジストによりマスクした状態で、半導体層１３に対して窒素（Ｎ）等の不純物をイオン注入法によりドーピングする。このときのイオン注入の条件は、５０ｋＶ、５×１０^１５〜１×１０^１６ｃｍ^−２程度とする。また、イオン注入された半導体層１３中の不純物元素の濃度は、１×１０^１９〜１×１０^２０ｃｍ^−３程度とする。半導体層１３のうち、この工程によってイオン注入された領域がソース領域１３ｂ及びドレイン領域１３ｃ（高濃度不純物領域）となり、イオン注入されなかった領域がＬＤＤ領域１３ｄとなる。

次に、膜厚０．５〜１．５μｍの層間膜１６を形成する。層間膜１６は、それぞれ材料の異なる第一の層間膜１６ａと、第二の層間膜１６ｂとが積層されて構成されている。第一の層間膜１６ａ及び第二の層間膜１６ｂは、シリコンを含む絶縁材料（例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＮＯ）を用いたプラズマＣＶＤ法又はスパッタ法によって形成することができる。より具体的には、例えば、第一の層間膜１６ａを膜厚０．２〜０．４μｍの水素含有窒化シリコン（ＳｉＮ：Ｈ）層とし、第二の層間膜１６ｂを、膜厚０．４〜０．６μｍのＳｉＯ_２層とする。これにより、半導体層１３の水素化及び活性化を行う際に、窒化シリコン層１６ａに含まれる水素を効果的に利用することができる。水素化及び活性化の条件としては、例えば、４００〜４５０℃で０．５〜１．０時間程度加熱する方法が挙げられる。なお、層間膜１６は単層構造であってもよい。

次に、フォトリソ工程により、半導体層のソース領域１３ｂ上及びドレイン領域１３ｃ上の層間膜１６及びゲート絶縁膜１４にコンタクトホール（開口部）を形成する。これにより、半導体層のソース領域１３ｂの一部と、ドレイン領域１３ｃの一部とが露出した状態となる。

次に、膜厚４００〜１０００ｎｍの導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を、所望の形状でパターニングすることによってソース電極１７及びドレイン電極（第一の導電層）１８を形成する。ソース電極１７及びドレイン電極１８は、第二の層間膜１６ｂ上及びコンタクトホール内に形成される。これにより、半導体層のソース領域１３ｂがソース電極１７と接続され、半導体層のドレイン領域１３ｃがドレイン電極１８と接続される。ソース電極１７及びドレイン電極１８の材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の低抵抗金属、又は、これら低抵抗金属を主成分とする合金若しくは化合物が好適である。中でもアルミニウム（Ａｌ）は、配線抵抗を低くする上で特に好適である。なお、ソース電極１７及びドレイン電極１８は、これらの材料又はその他の材料を用いて形成された導電膜が積層された構造であってもよい。

次に、膜厚１．０〜３．０μｍの有機絶縁層（第一の絶縁層）１９を形成する。有機絶縁層１９は、スピンコート法等により絶縁膜材料を塗布した後、適宜、焼成を行うことによって形成することができる。有機絶縁層１９の材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の樹脂材料が好適であり、特に、感光性アクリル樹脂が好適である。樹脂材料が感光性を有することで、有機絶縁層１９を形成した後に、露光及び現像処理を行うだけでコンタクトホールを形成することができる。有機絶縁層１９は、積層構造であってもよい。

次に、フォトリソ工程により、ドレイン電極１８上の有機絶縁層１９に、ドレイン電極１８の少なくとも一部が露出するようにコンタクトホール（第一の開口部）を形成する。

次に、膜厚５０〜３００ｎｍの透明導電膜をスパッタ法により形成した後、レジストを、ＣＳ電極層となる領域上、及び、ドレイン電極１８上の透明導電膜上に配置し、フォトリソ工程により透明導電膜を所望の形状にパターニングすることによってＣＳ電極層（保持容量電極；第四の導電層）２０ａ及び残膜層（第二の導電層）２０ｂを形成する。透明導電膜の材料としては、ＩＴＯ、ＩＺＯ等の透光性を有する金属酸化物が好適である。ＩＴＯについては、非晶質（アモルファス）のものであっても、結晶性（ポリ）のものであっても、非晶質から結晶化したものであってもいずれであってもよい。ＣＳ電極層２０ａにこのような透光性を有する導電材料を用いることで、画素開口率の低下を防ぐことができる。また、ドレイン電極１８上の透明導電膜上にもレジストを形成することで、エッチング液によってドレイン電極１８が腐食することを防ぐことができる。

ＩＴＯ、ＩＺＯ等の金属酸化物のエッチング液としては、塩化鉄若しくは塩酸系のエッチング液、又は、シュウ酸が好適に用いられる。ただし、ドレイン電極の材料としてアルミニウム（Ａｌ）が用いられている場合には、これらのエッチング液が容易にアルミニウムを腐食させる。図２は、ドレイン電極１８上のＩＴＯ上にレジストが配置されていないときのエッチング工程を示す模式図である。従来においては、この部分にレジストが形成されていなかったために、ドレイン電極の図２中の点線で囲った部位がダメージを受け、ドレイン電極１８と、後述する画素電極との間の導通がとれないという課題があった。アルミニウム（Ａｌ）層の上層にチタン（Ｔｉ）層をバリア層として配置することも考えられるが、成膜時に欠陥があった場合、その欠陥が微小なものであったとしても、容易に腐食が進行する。

これに対し、図３は、ドレイン電極上のＩＴＯ上にレジストが配置されたときのエッチング工程を示す模式図であり、本発明はこの方法を採用している。本発明の製造方法によれば、ＣＳ電極層２０ａ形成時に用いるレジスト２３をドレイン電極上にも配置しているため、ドレイン電極１８の腐食を防止することができる。これによって、従来よりも信頼性が向上し、効率的に歩留まりを上げることができる。ＣＳ電極層２０ａ及びドレイン電極１８上の残膜層２０ｂは、積層構造であってもよい。ＩＴＯ、ＩＺＯ等の金属酸化物の抵抗は、Ａｌ（アルミニウム）等に比べ大きいが、残膜層２０ｂの面積は小さいので、ドレイン電極１８と画素電極との間の導通に関してほとんど悪影響を与えない。なお、これにより、残膜層２０ｂは、ドレイン電極１８の露出部の表面を覆うように形成される。

次に、膜厚１００〜４００ｎｍの無機絶縁層（第二の絶縁膜）２１を形成する。無機絶縁層２１は、シリコンを含む絶縁材料（例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＮＯ）を用いたプラズマＣＶＤ法又はスパッタ法によって形成することができる。より具体的には、例えば、無機絶縁層２１をプラズマＣＶＤ法による水素含有窒化シリコン（ＳｉＮ：Ｈ）層で形成する。無機絶縁層２１は、積層構造であってもよい。

次に、フォトリソ工程により残膜層２０ｂ上の無機絶縁層２１に、残膜層２０ｂの少なくとも一部が露出するように、コンタクトホール（第二の開口部）を形成する。

最後に、膜厚３０〜２００ｎｍの透明導電膜をスパッタ法により形成した後、フォトリソ工程により透明導電膜を所望の形状にパターニングすることによって画素電極２２を形成する。これにより、画素電極２２とドレイン電極１８とが、有機絶縁層１９及び層間膜１６を貫通する開口部２４において接続される。画素電極２２の材料としては、ＩＴＯ、ＩＺＯ等の透光性を有する金属酸化物が好適である。ＩＴＯについては、非晶質（アモルファス）のものであっても、結晶性（ポリ）のものであっても、非晶質から結晶化したものであってもいずれであってもよい。なお、実施形態１において画素電極２２の材料は、ＣＳ電極層２０ａ及び残膜層２０ｂと異なっていてもよい。したがって、ＣＳ電極層２０ａ及び残膜層２０ｂと、画素電極２２との透明導電材料の組み合わせの例としては、（１）ポリＩＴＯとアモルファスＩＴＯとの組み合わせ、（２）アモルファスＩＴＯ形成後ベーク化して結晶化したＩＴＯと、アモルファスＩＴＯとの組み合わせ、（３）ポリＩＴＯとＩＺＯとの組み合わせ、（４）アモルファスＩＴＯ形成後ベークして結晶化したＩＴＯと、ＩＺＯとの組み合わせ、（５）ＩＺＯとＩＺＯとの組み合わせが挙げられる。なお、画素電極２２、ＣＳ電極層２０ａ及び残膜層２０ｂの形状は、例えば、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて確認することができ、成分については、ＥＤＸ（Energy Dispersive X-ray Spectrometry）分析を用いて確認することができる。

以上のような工程によれば、配線抵抗が低く、高い開口率を有し、かつ導通が充分に確保された信頼性の高いＴＦＴ基板を作製することができる。

図４は、実施形態１の製造方法によって作製されたＴＦＴ基板のうち、特に、ドレイン電極上の領域を拡大した断面模式図である。図４に示すように、実施形態１の製造方法によれば、ドレイン電極１８を保護するために、ドレイン電極１８上の透明導電膜上にレジストが形成されることになるので、ドレイン電極１８上には、残膜層２０ｂが残存することになる。この点は、本発明の製造方法を用いたときの一つの大きな特徴である。

上述のようにして作製されたＴＦＴ基板は、液晶表示装置のアクティブマトリクス基板として好適に用いることができる。図５は、実施形態１のＴＦＴ基板を適用した液晶表示装置の斜視模式図である。図５に示すように、ＴＦＴ（薄膜トランジスタ）３４のゲート電極は、行方向に延伸された走査信号を供給するゲート配線３１と接続され、ソース電極は、列方向に延伸された画像信号を供給するソース配線３２と接続される。そして、ゲートドライバから所定のタイミングでパルス的に供給される走査信号となるゲート電圧がゲート電極に印加されると、そのタイミングで画像信号がソース電極、半導体層、ドレイン電極を通じて画素電極２２へと供給される。画素電極２２は、マトリクス状に複数配置され、画素電極と重なる領域が一つの画素として機能する。なお、ＣＳ電極層２０ａは、例えば、ゲート配線３１と平行に、かつ画素電極２２を横切るように配置される。

液晶表示装置は、ＴＦＴ基板（電子基板）５１及び対向基板５２からなる一対の基板と、上記一対の基板５１，５２に挟持された液晶層５３とを備えている。対向基板５２は、ガラス基板４１等を主基板として有し、ガラス基板４１上に、画素電極２２との間で液晶層５３内に電界を形成する対向電極４２を有している。対向電極４２の材料としては、ＩＴＯ、ＩＺＯ等の透光性を有する金属酸化物が好適である。これにより、液晶層５３内に電圧を印加して液晶分子の配向状態を変化させ、液晶層５３を透過する光の偏光状態を変化させて表示の制御を行うことができる。

なお、本願は、２０１０年４月１６日に出願された日本国特許出願２０１０−０９５１００号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。

１１：ガラス基板
１２：ベースコート層
１３：半導体層
１３ａ：チャネル領域
１３ｂ：ソース領域
１３ｃ：ドレイン領域
１３ｄ：ＬＤＤ領域
１４：ゲート絶縁膜
１５：ゲート電極
１６：層間膜
１７：ソース電極
１８：ドレイン電極（第一の導電層）
１９：有機絶縁層（第一の絶縁層）
２０ａ：ＣＳ電極層（第四の導電層）
２０ｂ：残膜層（第二の導電層）
２１：無機絶縁層（第二の絶縁層）
２２：画素電極（第三の導電層）
２３：レジスト
２４：開口部
３１：ゲート配線
３２：ソース配線
３４：ＴＦＴ（薄膜トランジスタ）
４１：ガラス基板
４２：対向電極
５１：ＴＦＴ基板（アクティブマトリクス基板）
５２：対向基板
５３：液晶層

Claims (10)

1. 主基板と、第一の導電層と、第一の絶縁層と、第二の導電層と、第二の絶縁層と、第三の導電層とをこの順に積層して有し、かつ該第一の絶縁層及び該第二の絶縁層を貫通する開口部において、該第一の導電層と、該第二の導電層と、該第三の導電層とが接続された電子基板の製造方法であって、
   該製造方法は、第一の導電層を形成する工程と、
   該第一の導電層の少なくとも一部が露出するように開口部が設けられた第一の絶縁層を形成する工程と、
   該第一の導電層の露出部上及び該第一の絶縁層上に、導電膜を塗布する工程と、
   該導電膜上の一部にレジストを塗布した後、該レジストと重畳しない導電膜をエッチングし、該第一の導電層の露出部の表面を覆う第二の導電層を形成する工程と、
   該第二の導電層の少なくとも一部が露出するように開口部が設けられた第二の絶縁層を形成する工程と、
   該第二の導電層の露出部上及び該第二の絶縁層上に、第三の導電層を形成する工程とを含む
   ことを特徴とする電子基板の製造方法。
2. 前記第二の導電層を形成する工程は、前記導電膜上の他の一部にレジストを塗布した後、該レジストと重畳しない導電膜をエッチングし、第二の導電層とは電気的に切り離された第四の導電層を形成する工程でもある
   ことを特徴とする請求項１記載の電子基板の製造方法。
3. 前記第三の導電層と、前記第四の導電層とは、前記第二の絶縁膜で静電容量を形成することを特徴とする請求項２記載の電子基板の製造方法。
4. 一対の基板と、該一対の基板に挟持される液晶層とを有し、かつ該一対の基板の一方は、請求項１記載の製造方法を用いて製造される液晶表示装置の製造方法であって、
   前記第一の絶縁層は、有機絶縁層であり、
   前記第二の絶縁層は、無機絶縁層であり、
   前記第二の導電層及び前記第三の導電層は、透光性を有する
   ことを特徴とする液晶表示装置の製造方法。
5. 一対の基板と、該一対の基板に挟持される液晶層とを有し、かつ該一対の基板の一方は、請求項２又は３記載の製造方法を用いて製造される液晶表示装置の製造方法であって、
   前記第一の絶縁層は、有機絶縁層であり、
   前記第二の絶縁層は、無機絶縁層であり、
   前記第二の導電層、前記第三の導電層、及び、前記第四の導電層は、透光性を有する
   ことを特徴とする液晶表示装置の製造方法。
6. 主基板と、第一の導電層と、第一の絶縁膜と、第二の導電層と、第二の絶縁膜と、第三の導電層とをこの順に積層して有する電子基板であって、
   該第一の絶縁層は、第一の導電層の少なくとも一部を露出させる第一の開口部を有し、
   該第二の絶縁層は、該第一の開口部内に、第二の導電層の少なくとも一部を露出させる第二の開口部を有し、
   該第一の導電層と、該第二の導電層と、該第三の導電層とは、該第一の開口部及び該第二の開口部において接続され、
   該第二の導電層は、該第一の導電層の露出部の表面を覆い、
   該第三の導電層は、該第二の導電層の露出部の表面を覆う
   ことを特徴とする電子基板。
7. 前記電子基板は、前記第二の導電層と同じ層に、前記第二の導電層と電気的に切り離された第四の導電層を有することを特徴とする請求項６記載の電子基板。
8. 前記第三の導電層と、前記第四の導電層とは、前記第二の絶縁膜で静電容量を形成することを特徴とする請求項７記載の電子基板。
9. 請求項６記載の電子基板、及び、対向基板からなる一対の基板と、該一対の基板に挟持される液晶層とを有する液晶表示装置であって、
   前記第一の絶縁層は、有機絶縁層であり、
   前記第二の絶縁層は、無機絶縁層であり、
   前記第二の導電層及び前記第三の導電層は、透光性を有する
   ことを特徴とする液晶表示装置。
10. 請求項７又は８記載の電子基板、及び、対向基板からなる一対の基板と、該一対の基板に挟持される液晶層とを有する液晶表示装置であって、
    前記第一の絶縁層は、有機絶縁層であり、
    前記第二の絶縁層は、無機絶縁層であり、
    前記第二の導電層、前記第三の導電層、及び、前記第四の導電層は、透光性を有する
    ことを特徴とする液晶表示装置。

Images