JP5287561B2 - Stabilized power circuit - Google Patents
Stabilized power circuit Download PDFInfo
- Publication number
- JP5287561B2 JP5287561B2 JP2009163439A JP2009163439A JP5287561B2 JP 5287561 B2 JP5287561 B2 JP 5287561B2 JP 2009163439 A JP2009163439 A JP 2009163439A JP 2009163439 A JP2009163439 A JP 2009163439A JP 5287561 B2 JP5287561 B2 JP 5287561B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- npn transistor
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、安定化電源回路、例えば一般家庭で使用される電気調理機器等の制御回路部の安定化電源回路に関するものである。 The present invention relates to a stabilized power supply circuit, for example, a stabilized power supply circuit of a control circuit section of an electric cooking appliance used in a general household.
従来、この種の安定化電源回路は図7に示す構成している(例えば、特許文献1参照)。以下、その構成について説明する。図7に示すように安定化電源回路は、コレクタを直流電圧Viを出力するDC電源部(図示せず)の正出力端子に接続し、ベースを第1抵抗71を介して前記DC電源部の正出力端子に接続したNPN型第1トランジスタ72と、カソードを前記NPN型第1トランジスタ72のベースに接続し、アノードを第2抵抗73を介して前記DC電源部の負出力端子に接続したツェナーダイオード74と、エミッタを前記DC電源部の負出力端子に接続し、ベースを前記ツェナーダイオード74のアノードに接続したNPN型第2トランジスタ75と、エミッタを前記NPN型第1トランジスタ72のエミッタに接続し、ベースを第3抵抗76を介して前記NPN型第2トランジスタ75に接続するとともに第4抵抗77を介して前記NPN型第1トランジスタ72のエミッタに接続したPNP型第3トランジスタ78を備えるものであり、このPNP型第3トランジス78のコレクタから出力電圧Voが取りだされる。
Conventionally, this type of stabilized power circuit is configured as shown in FIG. 7 (see, for example, Patent Document 1). Hereinafter, the configuration will be described. As shown in FIG. 7, the stabilized power supply circuit has a collector connected to a positive output terminal of a DC power supply unit (not shown) that outputs a DC voltage Vi, and a base connected to the DC power supply unit via a
このように構成した従来の安定化電源回路の動作について説明する。DC電源部の出力電圧Viがツェナーダイオード74のツェナー電圧Vz74とNPN型第2トランジスタ75のベース−エミッタ間電圧であるVBE75の和、すなわちVz74+VBE75より低い電圧の場合、第1抵抗71およびツェナーダイオード74を通してNPN型第2トランジスタ75のベースに電流が流れないのでNPN型第2トランジスタ75は非導通状態となる。このときPNP型第3トランジスタ78のベース電流も流れないため、PNP型第3トランジスタ78も非導通状態となる。入力電源電圧ViがVZ74+VBE75より大きくなると、第1抵抗71およびツェナーダイオード74を通してNPN型第2トランジスタ75のベースに電流が流れるのでNPN型第2トランジスタ75は導通状態となる。これによりPNP型第3トランジスタ78のベース電流が第3抵抗76を通して流れるため、PNP型第3トランジスタ78も導通状態となる。このとき、第1抵抗71における電位差をVR71とすると、Vi=VR71+Vz74+VBE75となる。また、NPN型第1トランジスタ72のエミッタ電圧VE72は、NPN型第1トランジスタ72のベース−エミッタ間電圧をVBE72とすると、VE72=Vz74+VBE75−VBE72となる。PNP型第3トランジスタ78のコレクタ電圧VC78はPNP型第3トランジスタ78のコレクタ−エミッタ間電圧をVce78と、VC78=VE72−Vce78となる。
The operation of the conventional stabilized power supply circuit configured as described above will be described. When the output voltage Vi of the DC power supply unit is a sum of the Zener voltage Vz74 of the Zener
しかしながら、前記従来の構成では、ツェナーダイオード74のツェナー電圧Vz74、NPN型第1トランジスタ72のVBE72、NPN型第2トランジスタ75のVBE75、PNP型第3トランジスタ78のVCE78、さらにはDC電源部の出力電圧Viのバラツキにより、NPN型第1トランジスタ72のエミッタ電圧VE72とPNP型第3トランジスタ78のコレクタ電圧VC78もバラツキが生じるという課題を有していた
。この課題は、例えばVE72あるいはVC78を基準電圧とするAD変換回路を用いて入力電源電圧や入力電源電流を検知することでパワーコントロールを行う誘導加熱式炊飯器において、炊飯時や保温時におけるパワーコントロールのバラツキ、すなわち炊飯時や保温時の加熱に用いられる電力のバラツキとなり、その結果ご飯の食味にバラツキが生じるといった影響を及ぼすものである。
However, in the conventional configuration, the Zener voltage Vz74 of the Zener
本発明は、前記従来の課題を解決するもので、安定化電源回路例えば一般家庭で使用される電気調理機器等の制御回路部の安定化電源回路において、出力電圧のバラツキが少ない安定化電源回路を提供することを目的とする。 The present invention solves the above-described conventional problems, and in a stabilized power circuit, for example, a stabilized power circuit of a control circuit unit of an electric cooking appliance or the like used in a general household, a stabilized power circuit with less variation in output voltage. The purpose is to provide.
前記従来の課題を解決するために、本発明の安定化電源回路は、直流電圧源であるDC電源部の正出力端子にコレクタを接続した第1のNPNトランジスタと、前記第1のNPNトランジスタのベースと前記DC電源部の正出力端子に接続した第1の抵抗と、前記第1の抵抗と前記DC電源部の負出力端子に接続した第3の抵抗に接続した第2の抵抗と、エミッタを前記DC電源部の負出力端子に接続し、ベースを前記第2の抵抗と前記第3の抵抗の接続点に接続した第2のNPNトランジスタと、エミッタを前記第1のNPNトランジスタのエミッタに接続しベースを第4の抵抗を介して前記第1のNPNトランジスタのエミッタに接続するとともに第5の抵抗を介して前記第2のNPNトランジスタのコレクタに接続したPNPトランジスタと、前記第1のNPNトランジスタのエミッタあるいは前記PNPトランジスタのコレクタのいずれか一方の電圧を分圧して出力する電圧検知部と、前記第1のNPNトランジスタのベースと前記電圧検知部の出力と前記DC電源部の負出力端子に接続し、前記電圧検知部の出力電圧が第1の所定電圧となるように出力電圧を調整する電圧調整部を備えた安定化電源回路を備えたものである。 In order to solve the above-described conventional problems, a stabilized power supply circuit according to the present invention includes a first NPN transistor having a collector connected to a positive output terminal of a DC power supply that is a DC voltage source, and a first NPN transistor. A first resistor connected to a base and a positive output terminal of the DC power supply unit; a second resistor connected to the first resistor and a third resistor connected to the negative output terminal of the DC power supply unit; and an emitter Is connected to the negative output terminal of the DC power supply unit, the base is connected to the connection point of the second resistor and the third resistor, and the emitter is the emitter of the first NPN transistor. A PNP transistor having a base connected to the emitter of the first NPN transistor via a fourth resistor and a collector connected to the collector of the second NPN transistor via a fifth resistor. A voltage detector that divides and outputs the voltage of either the emitter of the first NPN transistor or the collector of the PNP transistor, and the base of the first NPN transistor and the output of the voltage detector A stabilized power supply circuit including a voltage adjusting unit that is connected to a negative output terminal of the DC power supply unit and adjusts an output voltage so that an output voltage of the voltage detection unit becomes a first predetermined voltage is provided. .
これによって、構成部品のバラツキによって生じる出力電圧バラツキを低減させ、出力電圧精度のよい安定化電源回路を提供することが可能となる。 As a result, it is possible to provide a stabilized power supply circuit with high output voltage accuracy by reducing output voltage variations caused by component variations.
本発明の安定化電源回路は、所定の出力電圧となるよう出力電圧を調整する電圧調整部を備えることで構成部品の特性あるいは製造バラツキに起因する安定化電源回路の出力電圧バラツキを抑えることができるので、出力電圧精度のよい安定化電源回路を提供することが可能となる。 The stabilized power supply circuit of the present invention includes a voltage adjustment unit that adjusts the output voltage so as to obtain a predetermined output voltage, thereby suppressing the output voltage variation of the stabilized power supply circuit due to the characteristics of components or manufacturing variations. Therefore, it is possible to provide a stabilized power supply circuit with high output voltage accuracy.
第1の発明は、基準電圧部、第1のNPN型トランジスタ、第2のNPN型トランジスタ、PNP型トランジスタ、DC電源部などのバラツキに起因する電圧バラツキを抑えることができ、高精度の安定化電源回路を提供することができる。 The first invention can suppress voltage variations caused by variations in the reference voltage section, the first NPN transistor, the second NPN transistor, the PNP transistor, the DC power supply section, etc., and achieve high-accuracy stabilization A power supply circuit can be provided.
第2の発明は、特に、第1の発明の電圧調整部を、前記電圧調整部が、カソードを前記第1のNPNトランジスタのベースに接続し、アノードを前記DC電源部の負出力端子に
接続し、リファレンスを前記電圧検知部の出力に接続したシャントレギュレータにより構成したことにより、僅かな部品点数で電圧調整部を構成することができ、コンパクトな安定化電源回路を提供することができる。
In particular, the voltage regulator of the first invention is connected to the base of the first NPN transistor and the anode is connected to the negative output terminal of the DC power supply unit. Since the reference is configured by the shunt regulator connected to the output of the voltage detection unit, the voltage adjustment unit can be configured with a small number of components, and a compact stabilized power supply circuit can be provided.
第3の発明は、特に、第1〜2の発明のいずれか1つの発明において、第1のNPNトランジスタのベース電圧が第2の所定電圧以下となるよう制限する電圧制限部を備えたことにより、第1のNPNトランジスタのエミッタ電圧は負荷の絶対定格電圧未満に抑えることが可能となり、負荷の故障や破壊を防止することができ、信頼性の高い機器を提供することができる。 According to a third aspect of the invention, in particular, in any one of the first and second aspects of the invention, a voltage limiting unit that limits the base voltage of the first NPN transistor to be equal to or lower than the second predetermined voltage is provided. The emitter voltage of the first NPN transistor can be suppressed to less than the absolute rated voltage of the load, the load can be prevented from being broken or broken, and a highly reliable device can be provided.
第4の発明は、特に、第3の発明の電圧制限部を、カソードを前記第1のNPNトランジスタのベースに、アノードを前記DC電源部の負出力端子に接続した第1のツェナーダイオードで構成したことにより、1点の部品のみで電圧制限部を提供することができる。 According to a fourth aspect of the invention, in particular, the voltage limiting section of the third aspect of the invention is constituted by a first Zener diode having a cathode connected to the base of the first NPN transistor and an anode connected to the negative output terminal of the DC power supply section. As a result, the voltage limiting unit can be provided with only one component.
第5の発明は、特に、第1〜4の発明のいずれか1つの発明において、DC電源部の出力電圧が所定の電圧以上の場合のみ第2のNPNトランジスタを導通状態とする起動電圧制限部を備えることにより、DC電源部の出力が所定の電圧以上の場合のみPNPトランジスタを導通状態にすることができるので、DC電源部が十分安定出力状態になってから電源起動を行うことが可能となる。 In particular, in the fifth invention, in any one of the first to fourth inventions, the start-up voltage limiting unit which turns on the second NPN transistor only when the output voltage of the DC power supply unit is equal to or higher than a predetermined voltage. Since the PNP transistor can be brought into a conducting state only when the output of the DC power supply unit is equal to or higher than a predetermined voltage, it is possible to start the power supply after the DC power supply unit is in a sufficiently stable output state. Become.
第6の発明は、特に、第5の発明のいずれか1つの発明において、起動電圧制限部をカソードが前記第1の抵抗と前記第1のNPNトランジスタのベースとの接点に接続され、アノードが第2の抵抗に接続された第2のツェナーダイオードにより構成したことにより、1点の部品のみで電圧制限部を提供することができる。 In a sixth aspect of the present invention, in particular, in any one of the fifth aspects of the present invention, the starting voltage limiting unit has a cathode connected to a contact point between the first resistor and the base of the first NPN transistor, and an anode Since the second Zener diode connected to the second resistor is used, the voltage limiting unit can be provided with only one component.
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the present invention is not limited to the embodiments.
(実施の形態1)
図1は、本発明の第1の実施の形態における安定化電源回路の回路図を示すものである。図1において、第1のNPNトランジスタ1は商用交流電源2を直流電圧VCCに変換して出力する直流電圧源であるDC電源部3の正出力端子にコレクタを接続されている。第1の抵抗4は第1のNPNトランジスタ1のベースとDC電源部3の正出力端子に接続されている。第2の抵抗5は第1の抵抗4とDC電源部3の負出力端子に接続した第3の抵抗6に接続されている。第2のNPNトランジスタ7はエミッタをDC電源部3の負出力端子に接続し、ベースを第2の抵抗5と第3の抵抗6の接続点に接続されている。PNPトランジスタ8はエミッタを第1のNPNトランジスタ1のエミッタに接続しベースを第4の抵抗9を介して第1のNPNトランジスタ1のエミッタに接続するとともに第5の抵抗10を介して第2のNPNトランジスタ7のコレクタに接続されている。電圧検知部11は第1の分圧抵抗11aと第2の分圧抵抗11bで構成されており、第1の分圧抵抗11aはPNPトランジスタ8のコレクタと第2の分圧抵抗11bに接続し、第2の分圧抵抗11bのもう一端はDC電源部3の負出力端子に接続されている。分圧抵抗11aと第2の分圧抵抗11bにより分圧されたPNPトランジスタ8のコレクタ電圧VBは電圧調整部11へと出力される。電圧調整部12は第1のNPNトランジスタ1のベースと電圧検知部11の出力とDC電源部3の負出力端子に接続されている。
(Embodiment 1)
FIG. 1 shows a circuit diagram of a stabilized power supply circuit according to the first embodiment of the present invention. In FIG. 1, the
以上のように構成された安定化電源回路について、以下その動作、作用を説明する。 The operation and action of the stabilized power supply circuit configured as described above will be described below.
DC電源部3から直流電圧VCCが出力されると第1のNPNトランジスタ1には第1の抵抗4を介してベース電流が流れON状態となり、第1のNPNトランジスタはエミッ
タよりVDDを発生させる。第2のNPNトランジスタ7のコレクタには第4の抵抗9と第5の抵抗10を介してVDDが印加される。そして第2のNPNトランジスタ7のベースには第1の抵抗4と第2の抵抗5を介してベース電流が流れる。このときVCCが所定の電圧以上であれば、第2のNPNトランジスタ7はON状態となる。第2のNPNトランジスタがON状態となると第5の抵抗10と第2のNPNトランジスタ7を通じてPNPトランジスタ8のベース電流が流れ、PNPトランジスタはON状態となる。PNPトランジスタがON状態となるとその出力電圧VBを電圧検知部11が第1の分圧抵抗11aと第2の分圧抵抗11bにより分圧して電圧調整部12へ出力する。電圧調整部12は電圧検知部11からの入力に応じてPNPトランジスタ7のコレクタ電圧VBが第1の所定電圧(例えば5V)となるようにその出力電圧、すなわち第1のNPNトランジスタ1のベース電圧Vb1を調整する。すなわちVBが第1の所定電圧より低い場合にはVoを上げ、VBが第1の所定電圧より高い場合にはVoを下げることでVBが第1の所定電圧となるように調整を行っている。
When a DC voltage VCC is output from the DC power supply unit 3, a base current flows through the
第1のNPNトランジスタ1のエミッタ電圧VDDは、電圧調整部12の出力電圧Voよりも自身のベースエミッタ間電圧VBE1分だけ低い電圧であるので、VDDは、VDD=Vo−VBE1となる。さらにPNPトランジスタ7のコレクタ電圧VBはVDDより自身のコレクタ−エミッタ間電圧VCE8分低い電圧であるので、VBは、VB=VDD−VCE8、あるいは、VB=(Vo−VBE1)−VCE8と表すことができる。
Since the emitter voltage VDD of the
第1のNPNトランジスタのベースエミッタ間電圧VBE1やPNPトランジスタのコレクタエミッタ間電圧VCE8は素子自身の製造起因によるバラツキや負荷状態、周囲温度等様々な原因で変動する。しかし電圧調整部12は電圧検知部11の出力電圧、すなわちVBに応じて出力電圧Voを調整するので、VBE1やVCE8の変化の影響を抑えることができる。さらに電圧調整部11はDC電源部3の出力電圧VCCに依らずにその出力を調整しているので、DC電源部3の出力バラツキによるVBへの影響を抑えることができる。
The base-emitter voltage VBE1 of the first NPN transistor and the collector-emitter voltage VCE8 of the PNP transistor fluctuate due to various causes such as variations due to manufacturing of the element itself, a load state, and an ambient temperature. However, since the
以上のように、本実施の形態においては電圧検知部11からの入力に応じて電圧調整部12が出力電圧、すなわち第1のNPNトランジスタのベース電圧を調整するので、第1のNPN型トランジスタ1、第2のNPN型トランジスタ7、PNP型トランジスタ8、DC電源部3のバラツキに起因する出力電圧バラツキを抑え、常に電圧検知部11の検知電圧を第1の所定電圧に保つことができるので、高精度の安定化電源回路を供給することができる。
As described above, in the present embodiment, the
なお、本実施の形態では、電圧検知部11がPNPトランジスタ8のコレクタ電圧VBを検知し、このVBの分圧を電圧調整部12へ出力することで、VBが第1の所定電圧となるようにしたが、電圧検知部11が第1のNPNトランジスタ1のエミッタ電圧VDDを検知し、このVDDの分圧を電圧調整部11へ出力することで、VDDが第1の所定電圧となるようにしてもよい。
In the present embodiment, the voltage detection unit 11 detects the collector voltage VB of the
(実施の形態2)
図2は、本発明の第2の実施の形態の安定化電源回路の回路図である。図2において、図1と同じ構成部品については図1と同じ番号を付与し詳細な説明は省略する。
(Embodiment 2)
FIG. 2 is a circuit diagram of a stabilized power supply circuit according to the second embodiment of the present invention. In FIG. 2, the same components as those in FIG. 1 are given the same numbers as in FIG.
電圧調整部12はシャントレギュレータ12aにより構成されている。シャントレギュレータ12aのカソードは第1のNPNトランジスタ1のベースに接続されている。シャントレギュレータ12aのアノードはDC電源部3の負出力端子に接続されている。シャントレギュレータ12aのリファレンスは電圧検知部11の分圧抵抗11aと第2の分圧抵抗11bの接続点に接続されている。分圧抵抗11aと第2の分圧抵抗11bの抵抗値
は電圧検知部11の検知電圧が第1の所定電圧のときにシャントレギュレータ12aのリファレンス電圧と等しくなる抵抗値としている。
The
以上のように構成された安定化電源回路について、以下その動作、作用を説明する。 The operation and action of the stabilized power supply circuit configured as described above will be described below.
DC電源部3から直流電圧VCCが出力されると第1のNPNトランジスタ1には第1の抵抗4を介してベース電流が流れON状態となり、第1のNPNトランジスタはエミッタよりVDDを発生させる。第2のNPNトランジスタ7のコレクタには第4の抵抗9と第5の抵抗10を介してVDDが印加される。そして第2のNPNトランジスタ7のベースには第1の抵抗4と第2の抵抗5を介してベース電流が流れる。このときVCCが所定の電圧以上であれば、第2のNPNトランジスタ7はON状態となる。第2のNPNトランジスタがON状態となると第5の抵抗10と第2のNPNトランジスタ7を通じてPNPトランジスタ8のベース電流が流れ、PNPトランジスタはON状態となる。PNPトランジスタがON状態となるとその出力電圧VBを電圧検知部11が第1の分圧抵抗11aと第2の分圧抵抗11bにより分圧して電圧調整部12へ出力する。電圧調整部12は電圧検知部11からの入力に応じてPNPトランジスタ7のコレクタ電圧VBが第1の所定電圧(例えば5V)となるようにその出力電圧、すなわち第1のNPNトランジスタ1のベース電圧Vb1を調整する。すなわち、VBが第1の所定電圧より低い場合、電圧検知部の出力電圧はシャントレギュレータ12aのリファレンス電圧Vrefよりも小さいので、シャントレギュレータ12aは出力電圧を上げる。逆にVBが第1の所定電圧より高い場合、電圧検知部の出力電圧はVrefよりも大きいので、シャントレギュレータ12aは出力電圧を下げる。以上の動作によりVBが第1の所定電圧となるように電圧調整部11は出力電圧調整を行っている。すなわちVBが第1の所定電圧より低い場合にはVoを上げ、VBが第1の所定電圧より高い場合にはVoを下げることでVBが第1の所定電圧となるように調整を行っている。第1のNPNトランジスタ1のエミッタ電圧VDDは、電圧調整部12の出力電圧Voよりも自身のベースエミッタ間電圧VBE1分だけ低い電圧であるので、VDDは、VDD=Vo−VBE1となる。さらにPNPトランジスタ7のコレクタ電圧VBはVDDより自身のコレクタ−エミッタ間電圧VCE8分低い電圧であるので、VBは、VB=VDD−VCE8、あるいは、VB=(Vo−VBE1)−VCE8と表すことができる。第1のNPNトランジスタのベースエミッタ間電圧VBE1やPNPトランジスタのコレクタエミッタ間電圧VCE8は素子自身の製造起因によるバラツキや負荷状態、周囲温度等様々な原因で変動する。しかしシャントレギュレータ12aは電圧検知部11の出力電圧、すなわちVBに応じて出力電圧Voを調整するので、VBE1やVCE8の変化の影響を抑えることができる。さらにシャントレギュレータ12aはDC電源部3の出力電圧VCCに依らずにその出力を調整しているので、DC電源部3の出力バラツキによるVBへの影響を抑えることができる。
When a DC voltage VCC is output from the DC power supply unit 3, a base current flows through the
以上のように、本実施の形態においては電圧検知部11からの入力に応じてシャントレギュレータ12aが出力電圧、すなわち第1のNPNトランジスタのベース電圧を調整するので、第1のNPN型トランジスタ1、第2のNPN型トランジスタ7、PNP型トランジスタ8、DC電源部3のバラツキに起因する出力電圧バラツキを抑え、常に電圧検知部11の検知電圧を第1の所定電圧に保つことができるので、高精度の安定化電源回路を供給することができる。
As described above, in the present embodiment, the shunt regulator 12a adjusts the output voltage, that is, the base voltage of the first NPN transistor, in accordance with the input from the voltage detector 11, so that the
なお、本実施の形態では、電圧検知部11がPNPトランジスタ8のコレクタ電圧VBを検知し、このVBの分圧を電圧調整部12へ出力することで、VBが第1の所定電圧となるようにしたが、電圧検知部11が第1のNPNトランジスタ1のエミッタ電圧VDDを検知し、このVDDの分圧を電圧調整部11へ出力することで、VDDが第1の所定電圧となるようにしてもよい。
In the present embodiment, the voltage detection unit 11 detects the collector voltage VB of the
(実施の形態3)
図3は、本発明の第3の実施の形態の安定化電源回路の回路図である。図3において、図1と同じ構成部品については図1と同じ番号を付与し詳細な説明は省略する。
(Embodiment 3)
FIG. 3 is a circuit diagram of a stabilized power supply circuit according to the third embodiment of the present invention. 3, the same components as those in FIG. 1 are given the same reference numerals as those in FIG.
電圧制限手段13は、第1のNPNトランジスタ1のベースとDC電圧部3の負出力端子間に備えられ、第1のNPNトランジスタ1のベース電圧が第2の所定電圧以下となるよう制限するものである。
The
以上のように構成された安定化電源回路について、以下その動作、作用を説明する。 The operation and action of the stabilized power supply circuit configured as described above will be described below.
電圧調整部12は電圧検知部11からの入力に応じてその出力電圧を調整するものであるが、VDDやVBに接続されている負荷に供給する電流の急激な変動、商用電源1から流入する予期せぬノイズなどによるDC電源部3の出力電圧VCCの急激な変動、あるいは電圧調整部11の出力電圧に重畳するノイズなどの様々な要因により、その出力電圧Voが上昇し、VDDやVBが接続された負荷の絶対最大定格以上の電圧を供給してしまう恐れがある。これを防止するために電圧制限手段12を第1のNPNトランジスタ1のベースとDC電圧部3の負出力端子間に備え、第1のNPNトランジスタ1のベース電圧が第2の所定電圧以下となるよう制限している。第2の所定電圧はVDDとVBに接続された負荷の絶対最大定格に第1のNPNトランジスタ1のベースエミッタ間電圧VBE1を加えたどの電圧よりも低い電圧である。
The
以上のように、本実施の形態においては、第1のNPNトランジスタのエミッタ電圧VDDが接続されているすべての負荷の絶対最大定格よりも低くなるように第1のNPNトランジスタのベース電圧を第2の所定電圧以下となるよう制限する電圧制限手段を備えたことにより、第1のNPNトランジスタのエミッタ電圧はすべての負荷の絶対定格電圧を超えないので負荷の故障や破壊を防止することができ、信頼性の高い機器を提供することができる。 As described above, in the present embodiment, the base voltage of the first NPN transistor is set to the second voltage so that the emitter voltage VDD of the first NPN transistor is lower than the absolute maximum rating of all the connected loads. Since the emitter voltage of the first NPN transistor does not exceed the absolute rated voltage of all the loads, it is possible to prevent the load from being broken or broken. A highly reliable device can be provided.
(実施の形態4)
図5は、本発明の第4の実施の形態の安定化電源回路の回路図である。図5において、図3と同じ構成部品については図3と同じ番号を付与し詳細な説明は省略する。
(Embodiment 4)
FIG. 5 is a circuit diagram of a stabilized power supply circuit according to the fourth embodiment of the present invention. In FIG. 5, the same components as those in FIG. 3 are given the same numbers as in FIG.
電圧制限手段13は、カソードを第1のNPNトランジスタ1のベースに接続し、アノードをDC電源部3の負出力端子に接続した第1のツェナーダイオード13aで構成されている。
The
以上のように構成された安定化電源回路について、以下その動作、作用を説明する。 The operation and action of the stabilized power supply circuit configured as described above will be described below.
電圧調整部12は電圧検知部11からの入力に応じてその出力電圧を調整するものであるが、VDDやVBに接続されている負荷に供給する電流の急激な変動、商用電源1から流入する予期せぬノイズなどによるDC電源部3の出力電圧VCCの急激な変動、あるいは電圧調整部11の出力電圧に重畳するノイズなどの様々な要因により、その出力電圧Voが上昇し、VDDやVBが接続された負荷の絶対最大定格以上の電圧を供給してしまう恐れがある。これを防止するためにカソードを第1のNPNトランジスタ1のベースに接続し、アノードをDC電源部3の負出力端子に接続した第1のツェナーダイオード13aで構成される電圧制限手段13を設けている。この電圧制御手段13を設けることにより、第1のNPNトランジスタ1のベース電圧が上昇しても第1のツェナーダイオードのツェナー電圧によりクリップされるので第1のツェナーダイオード13aのツェナー電圧以上にはならない。この第1のツェナーダイオードのツェナー電圧が第2の所定電圧であり、VDDに接続された負荷の絶対最大定格に第1のNPNトランジスタ1のベースエミッ
タ間電圧VBE1を加えたどの電圧よりも低い電圧である。このことにより第1のNPNトランジスタ1のエミッタに接続されたすべての負荷に絶対最大定格以上の電圧が印加されることはない。
The
以上のように、本実施の形態においては、第1のNPNトランジスタのエミッタ電圧VDDが接続されているすべての負荷の絶対最大定格よりも低くなるように第1のNPNトランジスタのベース電圧を第2の所定電圧以下となるよう制限する電圧制限手段を備えたことにより、第1のNPNトランジスタのエミッタ電圧はすべての負荷の絶対定格電圧を超えないので負荷の故障や破壊を防止することができ、信頼性の高い機器を提供することができる。さらに、電圧制限手段12をカソードを前記第1のNPNトランジスタのベースに接続し、アノードを前記DC電源部の負出力端子に接続した第1のツェナーダイオードで構成したことにより、1点の部品で電圧制限手段を実現することができる。
As described above, in the present embodiment, the base voltage of the first NPN transistor is set to the second voltage so that the emitter voltage VDD of the first NPN transistor is lower than the absolute maximum rating of all the connected loads. Since the emitter voltage of the first NPN transistor does not exceed the absolute rated voltage of all the loads, it is possible to prevent the load from being broken or broken. A highly reliable device can be provided. Further, the
(実施の形態5)
図5は、本発明の第6の実施の形態の安定化電源回路の回路図である。 図5において、図1と同じ構成部品については図1と同じ番号を付与し詳細な説明は省略する。
起動電圧制限部14は第1の抵抗4と第1のNPNトランジスタ1のベースとの接点と、前記第2の抵抗に接続され、第3の所定電圧以上で第2のNPNトランジスタをON状態にできるベース電流を流すことが可能となるものである。
(Embodiment 5)
FIG. 5 is a circuit diagram of a stabilized power circuit according to the sixth embodiment of the present invention. In FIG. 5, the same components as those in FIG. 1 are given the same numbers as in FIG.
The start-up
以上のように構成された安定化電源回路について、以下その動作、作用を説明する。 The operation and action of the stabilized power supply circuit configured as described above will be described below.
DC電源部3から直流電圧VCCが出力されると第1のNPNトランジスタ1には第1の抵抗4を介してベース電流が流れON状態となり、第1のNPNトランジスタはエミッタよりVDDを発生させる。第2のNPNトランジスタ7のコレクタには第4の抵抗9と第5の抵抗10を介してVDDが印加される。そして第2のNPNトランジスタ7のベースには第1の抵抗4と起動電圧制限部14と第2の抵抗5を介してベース電流が流れる。このときVCCがすくなくとも第3の所定電圧以上であれば、第2のNPNトランジスタ7がONするに足りうるベース電流が流れるため第2のNPNトランジスタ7はON状態となる。第2のNPNトランジスタがON状態となると第5の抵抗10と第2のNPNトランジスタ7を通じてPNPトランジスタ8のベース電流が流れ、PNPトランジスタはON状態となる。PNPトランジスタがON状態となるとその出力電圧VBを電圧検知部11が第1の分圧抵抗11aと第2の分圧抵抗11bにより分圧して電圧調整部12へ出力する。電圧調整部12は電圧検知部11からの入力に応じてPNPトランジスタ7のコレクタ電圧VBが第1の所定電圧(例えば5V)となるようにその出力電圧、すなわち第1のNPNトランジスタ1のベース電圧Vb1を調整する。すなわちVBが第1の所定電圧より低い場合にはVoを上げ、VBが第1の所定電圧より高い場合にはVoを下げることでVBが第1の所定電圧となるように調整を行っている。
第1のNPNトランジスタ1のエミッタ電圧VDDは、電圧調整部12の出力電圧Voよりも自身のベースエミッタ間電圧VBE1分だけ低い電圧であるので、VDDは、VDD=Vo−VBE1となる。さらにPNPトランジスタ7のコレクタ電圧VBはVDDより自身のコレクタ−エミッタ間電圧VCE8分低い電圧であるので、VBは、VB=VDD−VCE8、あるいは、VB=(Vo−VBE1)−VCE8と表すことができる。
第1のNPNトランジスタのベースエミッタ間電圧VBE1やPNPトランジスタのコレクタエミッタ間電圧VCE8は素子自身の製造起因によるバラツキや負荷状態、周囲温度等様々な原因で変動する。しかし電圧調整部12は電圧検知部11の出力電圧、すなわちVBに応じて出力電圧Voを調整するので、VBE1やVCE8の変化の影響を抑えることができる。さらに電圧調整部11はDC電源部3の出力電圧VCCに依らずにその出力を調整しているので、DC電源部3の出力バラツキによるVBへの影響を抑えることができる。
When a DC voltage VCC is output from the DC power supply unit 3, a base current flows through the
Since the emitter voltage VDD of the
The base-emitter voltage VBE1 of the first NPN transistor and the collector-emitter voltage VCE8 of the PNP transistor fluctuate due to various causes such as variations due to manufacturing of the element itself, a load state, and an ambient temperature. However, since the
以上のように、本実施の形態においては電圧検知部11からの入力に応じて電圧調整部12が出力電圧、すなわち第1のNPNトランジスタのベース電圧を調整するので、第1のNPN型トランジスタ1、第2のNPN型トランジスタ7、PNP型トランジスタ8、DC電源部3のバラツキに起因する出力電圧バラツキを抑え、常に電圧検知部11の検知電圧を第1の所定電圧に保つことができるので、高精度の安定化電源回路を供給することができる。また、DC電源部の出力電圧が第3の所定電圧以上の場合のみ第2のNPNトランジスタを導通状態とすることが可能となる。これによりDC電源部の出力が所定の電圧以上の場合のみPNPトランジスタを導通状態にすることができ、DC電源部が十分安定出力状態になってから電源起動を行うことが可能となる。
As described above, in the present embodiment, the
なお、本実施の形態では、電圧検知部11がPNPトランジスタ8のコレクタ電圧VBを検知し、このVBの分圧を電圧調整部12へ出力することで、VBが第1の所定電圧となるようにしたが、電圧検知部11が第1のNPNトランジスタ1のエミッタ電圧VDDを検知し、このVDDの分圧を電圧調整部11へ出力することで、VDDが第1の所定電圧となるようにしてもよい。
In the present embodiment, the voltage detection unit 11 detects the collector voltage VB of the
(実施の形態6)
図6は、本発明の第6の実施の形態の安定化電源回路の回路図である。
(Embodiment 6)
FIG. 6 is a circuit diagram of a stabilized power supply circuit according to the sixth embodiment of the present invention.
図6において、図5と同じ構成部品については図5と同じ番号を付与し詳細な説明は省略する。
第2のツェナーダイオード14aはカソードを第1の抵抗4と第1のNPNトランジスタ1のベースとの接点に接続し、アノードを前記第2の抵抗に接続されている。
6, the same components as those in FIG. 5 are given the same numbers as in FIG.
The
以上のように構成された安定化電源回路について、以下その動作、作用を説明する。 The operation and action of the stabilized power supply circuit configured as described above will be described below.
DC電源部3から直流電圧VCCが出力されると第1のNPNトランジスタ1には第1の抵抗4を介してベース電流が流れON状態となり、第1のNPNトランジスタはエミッタよりVDDを発生させる。第2のNPNトランジスタ7のコレクタには第4の抵抗9と第5の抵抗10を介してVDDが印加される。そして第2のNPNトランジスタ7のベースには第1の抵抗4と第2のツェナーダイオード14aと第2の抵抗5を介してベース電流が流れる。このときVCCがすくなくとも第2のツェナーダイオード14aのツェナー電圧以上であれば、第2のNPNトランジスタ7にはベース電流が流れるため第2のNPNトランジスタ7はON状態となる。第2のNPNトランジスタがON状態となると第5の抵抗10と第2のNPNトランジスタ7を通じてPNPトランジスタ8のベース電流が流れ、PNPトランジスタはON状態となる。PNPトランジスタがON状態となるとその出力電圧VBを電圧検知部11が第1の分圧抵抗11aと第2の分圧抵抗11bにより分圧して電圧調整部12へ出力する。電圧調整部12は電圧検知部11からの入力に応じてPNPトランジスタ7のコレクタ電圧VBが第1の所定電圧(例えば5V)となるようにその出力電圧、すなわち第1のNPNトランジスタ1のベース電圧Vb1を調整する。すなわちVBが第1の所定電圧より低い場合にはVoを上げ、VBが第1の所定電圧より高い場合にはVoを下げることでVBが第1の所定電圧となるように調整を行っている。
When a DC voltage VCC is output from the DC power supply unit 3, a base current flows through the
第1のNPNトランジスタ1のエミッタ電圧VDDは、電圧調整部12の出力電圧Voよりも自身のベースエミッタ間電圧VBE1分だけ低い電圧であるので、VDDは、VDD=Vo−VBE1となる。さらにPNPトランジスタ7のコレクタ電圧VBはVDDより自身のコレクタ−エミッタ間電圧VCE8分低い電圧であるので、VBは、VB=VDD−VCE8、あるいは、VB=(Vo−VBE1)−VCE8と表すことができる。
第1のNPNトランジスタのベースエミッタ間電圧VBE1やPNPトランジスタのコレ
クタエミッタ間電圧VCE8は素子自身の製造起因によるバラツキや負荷状態、周囲温度等様々な原因で変動する。しかし電圧調整部12は電圧検知部11の出力電圧、すなわちVBに応じて出力電圧Voを調整するので、VBE1やVCE8の変化の影響を抑えることができる。さらに電圧調整部11はDC電源部3の出力電圧VCCに依らずにその出力を調整しているので、DC電源部3の出力バラツキによるVBへの影響を抑えることができる。
Since the emitter voltage VDD of the
The base-emitter voltage VBE1 of the first NPN transistor and the collector-emitter voltage VCE8 of the PNP transistor fluctuate due to various causes such as variations due to manufacturing of the element itself, a load state, and an ambient temperature. However, since the
以上のように、本実施の形態においては電圧検知部11からの入力に応じて電圧調整部12が出力電圧、すなわち第1のNPNトランジスタのベース電圧を調整するので、第1のNPN型トランジスタ1、第2のNPN型トランジスタ7、PNP型トランジスタ8、DC電源部3のバラツキに起因する出力電圧バラツキを抑え、常に電圧検知部11の検知電圧を第1の所定電圧に保つことができるので、高精度の安定化電源回路を供給することができる。DC電源部の出力電圧が第2のツェナーダイオード14aのツェナー電圧以上の場合のみ第2のNPNトランジスタを導通状態とすることが可能となる。これによりDC電源部の出力が所定の電圧以上の場合のみPNPトランジスタを導通状態にすることができ、DC電源部が十分安定出力状態になってから電源起動を行うことが可能となる。また、起動電圧制限部14を第2のツェナーダイオード14aで構成することにより1点の部品で電圧制限手段を実現することができる。
As described above, in the present embodiment, the
なお、本実施の形態では、電圧検知部11がPNPトランジスタ8のコレクタ電圧VBを検知し、このVBの分圧を電圧調整部12へ出力することで、VBが第1の所定電圧となるようにしたが、電圧検知部11が第1のNPNトランジスタ1のエミッタ電圧VDDを検知し、このVDDの分圧を電圧調整部11へ出力することで、VDDが第1の所定電圧となるようにしてもよい。
In the present embodiment, the voltage detection unit 11 detects the collector voltage VB of the
以上のように、本発明にかかる安定化電源回路は、安定化電源回路を構成する部品のバラツキに関わらず、所定の電圧を出力することが可能となるので、一般家庭で使用される電気調理機器以外の安定化電源回路の用途にも適用できる。 As described above, the stabilized power supply circuit according to the present invention can output a predetermined voltage regardless of variations in components constituting the stabilized power supply circuit. It can also be applied to applications of stabilized power supply circuits other than equipment.
1 第1のNPNトランジスタ
2 商用電源
3 DC電源部
4 第1の抵抗
5 第2の抵抗
6 第3の抵抗
7 第2のNPNトランジスタ
8 PNPトランジスタ
9 第4の抵抗
10 第5の抵抗
11 電圧検知部
11a 第1の分圧抵抗
11b 第2の分圧抵抗
12 電圧調整部
12a シャントレギュレータ
13 電圧制限部
13a 第1のツェナーダイオード
14 起動電圧制限部
14a 第2のツェナーダイオード
DESCRIPTION OF
Claims (6)
ースとの接点に接続し、アノードを前記第2の抵抗に接続した第2のツェナーダイオード14aにより構成された請求項5記載の安定化電源回路。 The starting voltage limiting unit 14 is configured by a second Zener diode 14a having a cathode connected to a contact point between the first resistor and the base of the first NPN transistor and an anode connected to the second resistor. The stabilized power supply circuit according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009163439A JP5287561B2 (en) | 2009-07-10 | 2009-07-10 | Stabilized power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009163439A JP5287561B2 (en) | 2009-07-10 | 2009-07-10 | Stabilized power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011018266A JP2011018266A (en) | 2011-01-27 |
| JP5287561B2 true JP5287561B2 (en) | 2013-09-11 |
Family
ID=43595988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009163439A Expired - Fee Related JP5287561B2 (en) | 2009-07-10 | 2009-07-10 | Stabilized power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5287561B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106026648A (en) * | 2016-06-14 | 2016-10-12 | 四川福豆科技有限公司 | Server based on educational resource sharing system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155411A (en) * | 1987-12-11 | 1989-06-19 | Nec Corp | Power source circuit |
| JPH03260713A (en) * | 1990-03-09 | 1991-11-20 | Nec Ibaraki Ltd | Power-on reset monitoring circuit |
| JPH052226U (en) * | 1991-06-17 | 1993-01-14 | パイオニア株式会社 | Current limiter circuit |
| JPH11259151A (en) * | 1998-03-12 | 1999-09-24 | Fujitsu Ltd | Auxiliary power supply circuit for power supply circuit |
| JP4626539B2 (en) * | 2006-02-27 | 2011-02-09 | 株式会社豊田自動織機 | Series regulator |
| JP4690915B2 (en) * | 2006-03-10 | 2011-06-01 | 日立オートモティブシステムズ株式会社 | Integrated circuit power protection circuit |
-
2009
- 2009-07-10 JP JP2009163439A patent/JP5287561B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011018266A (en) | 2011-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008197892A (en) | Series regulator | |
| JP6006913B2 (en) | Current limiting circuit and power supply circuit | |
| JP5390932B2 (en) | Power circuit | |
| US20140253019A1 (en) | Charger Circuit and Control Circuit and Control Method Thereof | |
| US20120082204A1 (en) | Two-wire transmitter | |
| JP3610556B1 (en) | Constant voltage power supply | |
| TW201123665A (en) | Over voltage and over temperature detection circuit | |
| JP6149953B1 (en) | Protection circuit and switching power supply | |
| JP2012117912A (en) | Power supply voltage detection circuit | |
| JP2014006794A (en) | Regulator | |
| US10473531B2 (en) | Temperature sensor and method of detecting temperature | |
| JP5287561B2 (en) | Stabilized power circuit | |
| JP2012239278A (en) | Dc-dc conversion circuit | |
| JPWO2015107596A1 (en) | Motor drive device | |
| JP2014168199A (en) | Input circuit and power circuit | |
| EP2639668A2 (en) | Voltage stabilizing circuit and electronic device | |
| JP2012010037A (en) | Power supply voltage monitoring circuit | |
| JP4655154B2 (en) | Window comparator circuit | |
| JP2010079638A (en) | Stabilized power supply circuit | |
| JP2014099734A (en) | Two-wire transmitter startup circuit | |
| JP2011018265A (en) | Stabilized power supply circuit | |
| JP2012088230A (en) | Voltage detection circuit | |
| JP2011141653A (en) | Regulator circuit | |
| US9106137B2 (en) | Direct current voltage generating apparatus for generating stable DC voltages | |
| JP5413117B2 (en) | Stabilized power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
| LAPS | Cancellation because of no payment of annual fees |