JP5288566B2 - しきい値電圧を受け取り、障害信号を供給するように構成されている多目的ノードを備える集積回路 - Google Patents

Description

本発明は、一般に、集積回路に関し、より詳細には、受信信号をしきいと比較して、受信信号における障害を検出するようになされている障害検出集積回路に関する。

障害検出回路は、知られている。従来の障害検出回路は、入力（監視）電圧信号をしきい値電圧と比較することが可能であり、その比較により障害出力信号を生成することが可能である。例えば、いくつかの障害検出回路においては、監視電圧信号がしきい値電圧より大きい場合、障害検出回路によって生成される障害出力信号は、例えば、高状態から低状態に、状態を変える。

いくつかの従来の障害検出回路は、しきい値電圧を受け取るために少なくとも１つの集積回路ピンと、障害出力信号を出力するために少なくとも１つの他の集積回路ピンとを使用する。

一般に、集積回路のピン数を抑えることが望ましいことは、知られている。いくつかの他の従来の障害検出回路は、ユーザによって設定不可能である固定された内部のしきいを使用し、そのため、しきい値電圧を受け取るのに１つまたは複数のピンは必要でない。しかし、一般には、ユーザが設定可能なしきいを設けることが望ましい。

発明を解決しようとする課題

本発明は、少なくとも２つの機能を有する多目的なノードまたはピンを備える集積回路を提供する。しきい値電圧が、所定の期間の間、多目的ノードにおいて感知可能であり、障害信号が、所定の期間の後、多目的ノードから出力可能である。

本発明の１つの態様によると、集積回路が、監視信号を受け取るようになされているモニタノードを含む。集積回路はまた、多目的ノードを含む。多目的ノードは、集積回路の外部の抵抗器に結合するように構成されている。集積回路は、所定の期間の間、多目的ノードにおいて所定の電流を供給するようになされており、結果的に、所定の期間の間、抵抗器電圧が抵抗器の上に生じる。集積回路は、しきい値を示す抵抗器電圧を感知するようになされている。集積回路はまた、しきい値を保存するようになされている。集積回路はさらに、所定の期間後の時間に、障害信号を多目的ノードから出力するようになされている。障害信号は、監視信号と、しきい値との間の関係を示す。この構成により、多目的ノードは、少なくとも２つの機能を達成する。

本発明の別の態様によると、監視信号と関連付けられる障害を検出する方法が、所定の期間の間、検出電圧を多目的ノードにおいて検出するステップを含み、ただし、検出電圧は、しきい値を示す。方法は、検出するステップに応答して、しきい値を保存するステップと、所定の期間後の時間に、障害信号を多目的ノードから出力するステップとをさらに含む。障害信号は、監視信号と、しきい値との間の関係を示す。この方法により、多目的ノードは、少なくとも２つの機能を達成する。

本発明の前述の特徴、ならびに本発明自体は、図面に関する以下の詳細な説明から、より十分に理解されることが可能である。

本発明による多目的ノードを備える例示的な集積化した障害検出回路を示す概略図である。 図１の集積化した障害検出回路によって生成される図１の多目的ノードにおける障害出力信号を示すグラフである。

本発明を説明する前に、いくつかの導入的概念や専門用語について説明する。信号電圧およびしきい値電圧が後述されるが、信号電圧およびしきい値電圧の代わりに、信号電流および／またはしきい電流を用いる等価な回路が構成可能であることは明白であるべきである。

本明細書において使用される限りでは、用語「電流発生器」は、電流源か、または電流シンクのいずれかを説明するのに使用される。電流源および電流シンクを使用する特定の回路トポロジが以下に示される場合、他の実施形態においては、いくつかの回路変更により、電流源か、または電流シンクのいずれか一方が、他方のタイプの電流発生器によって置き換え可能であることは明白であるべきである。

本明細書において使用される限りでは、用語「基準電圧」は、電源電圧源を含むが、それらに限定されない任意のＤＣ電圧源および接地を示す。

図１を参照すると、集積回路１０は、電源ノード１２、接地ノード１４、入力ノード１６（本明細書においては、モニタノードとも呼ばれる）、および多目的ノード１８を含む。モニタノード１６は、監視される信号、すなわち、監視信号を受け取るように構成されている。

監視信号は、集積回路１０の外側から来るように示されているが、いくつかの他の構成においては、モニタノード１６は集積回路１０の内部にあり、監視信号は集積回路１０の内部の信号である。例えば、いくつかの構成においては、集積回路１０は、磁場センサ（図示せず）を含むことが可能であり、監視信号は、磁場センサからの出力信号を示す。

多目的ノード１８が少なくとも２つの動作モードを有することが可能であることは、以下の議論から明白になるであろう。ノード１２〜１８のそれぞれは、集積回路１０のピンと関連付け可能、例えば、結合可能であることを認識されたい。したがって、集積回路には、ピンが４つだけ必要である。しかし、集積回路１０には、モニタノード１６および関連付けられる監視信号が上述の代替の構成における集積回路１０の内部にある場合は、ピンが３つだけ必要である。

第１の動作モードにおいては、所定の期間内に、多目的ノード１８は、しきい値電圧を受け取ることが可能であり、その後、その電圧は、しきい値および関連付けられるしきい値電圧として、集積回路１０内に保存される。第２の動作モードにおいては、所定の期間後の時間に、集積回路１０は、モニタノード１６において受け取られる監視信号を、保存されたしきい値電圧と比較することが可能であり、その比較により、障害出力信号を多目的ノード１８において生成することが可能である。この目的を達成するために、以下に、より十分に論じられる理由により、集積回路１０の外部にある抵抗器２０が、多目的ノード１８と、接地ノード１４との間に結合され、任意選択的には、集積回路１０の外部にあるコンデンサ２２が、抵抗器２０と並列に結合される。

集積回路１０は、電源ノード１２と、第１の電界効果トランジスタ（ＦＥＴ）４４のドレインノードとの間に結合される電流源４２を含むことが可能である。第１のＦＥＴ４４のソースノードは、多目的ノード１８に結合することが可能である。

集積回路はまた、多目的ノード１８に結合されるドレインノードを有する第２のＦＥＴ５２を含むことが可能である。電流シンク５４が、第２のＦＥＴ５２のソースノードと、接地ノード１４との間に結合することが可能である。

集積回路１０はまた、電源ノード１２に結合されるドレインノードと、多目的ノード１８に結合されるソースノードとを有する第３のＦＥＴ４０を含むことが可能である。第１の論理ゲート３８、ここでは、ＯＲゲートが、第３のＦＥＴ４０のゲートノードに結合される出力ノードを有し、また、２つの入力ノードを有する。第１の比較器４６が、第１の論理ゲート３８の２つの入力ノードのうちの一方と結合され、また第２のＦＥＴ５２のゲートノードに結合される出力ノードを有する。第１の比較器４６はまた、モニタノード１６に結合される入力ノードを有する。

集積回路１０はまた、第１の比較器４６の出力ノードに結合されるドレインノードを有し、かつ接地ノード１４に結合されるソースノードを有する第４のＦＥＴ５０を含むことが可能である。

集積回路１０はまた、多目的ノード１８に結合される入力ノードと、ラッチ２６のデジタル入力ポートに結合されるデジタル出力ポートとを有するアナログ・デジタル（Ａ／Ｄ）変換器２４を含むことが可能である。Ａ／Ｄ変換器２４のデジタル出力ポートは、任意の数のビットを有することが可能であり、１ビットでさえ可能である。いくつかの実施形態においては、Ａ／Ｄ変換器２４のデジタル出力ポートは、８ビットを有する。ラッチ２６は、デジタル・アナログ（Ｄ／Ａ）変換器２８のデジタル入力ポートに結合されるデジタル出力ポートを有することが可能である。Ｄ／Ａ変換器２８は、出力ノードを有することが可能であり、それは、アナログ出力電圧を生成するように理解されることになり、第１の比較器４６のもう１つの入力ノードに結合される。

集積回路１０はまた、多目的ノード１８に結合される入力ノードを有し、かつ第２の論理ゲート３０、ここでは、ＮＯＲゲートの入力ノードに結合される出力ノードを有する第２の比較器３２を含むことが可能である。第２の論理ゲート３０の出力ノードが、ラッチ２６の制御ノードに、またインバータ３６の入力ノードに結合することが可能である。第２の論理ゲート３０の出力ノードはまた、第１のＦＥＴ４４のゲートノードに結合することが可能である。インバータ３６の出力ノードが、第１の論理ゲート３８のもう１つの入力ノードに結合することが可能である。第２の比較器３２のもう１つの入力ノードが、Ｄ／Ａ変換器２８の出力ノードに結合することが可能である。

集積回路１０はまた、通常、単安定マルチバイブレータと、または「ワンショット」とも呼ばれるタイマ回路を含むことが可能である。タイマ回路４８は、例えば、集積回路がパワーオンすると、集積回路１０が第１の動作モードを達成する上述の所定の期間により、かつその期間を制御するパルス幅を有するパルス信号を生成するようになされている。パルス信号は、第２の論理ゲート３０のもう１つの入力ノードに結合され、また、第４のＦＥＴ５０のゲートノードに結合される。

動作に際しては、集積回路がパワーアップすると、例えば、Ｖｃｃ電圧が電源ノード１２に印加すると、タイマ回路４８は、上述のパルス信号の状態の変化をもたらし、そのパルス幅は、集積回路１０が第１の動作モードにおいて動作する間の上述の所定の期間を決める。

さらには、集積回路１０がパワーアップすると、Ｄ／Ａ変換器２８の出力ノードにおける出力信号は低く、結果的に、高信号が第２の比較器３２の出力ノードにおいて生じ、それは低状態を第２の論理ゲート３０の出力ノードにおいて保持し、その結果、低状態が第１のＦＥＴ４４のゲートノードにおいてもたらされ、第１のＦＥＴ４４がオンし、電流源４２からの電流が外部抵抗器２０を通過することが可能になる。外部抵抗器２０を通って流れる電流源４２からの電流により、結果的に、電圧が多目的ノード１８にもたらされる。多目的ノード１８における電圧は、あらかじめ定められている電流源４２からの電流の量によって、また、抵抗器２０の値によって決められる。抵抗器２０は、集積回路１０が第１の動作モードにある場合、所望の電圧を多目的ノード１８においてもたらすために、ユーザによって選択可能である。第１の動作モードでの多目的ノード１８において生成される電圧は、集積回路１０によって使用されるしきい値電圧に関係することは、以下の議論から明らかになるであろう。

上述の第２の論理ゲート３０の出力ノードにおける低状態により、結果的にまた、高状態がインバータ３６の出力ノードにおいてもたらされ、その結果、高状態が第１の論理ゲート３８の出力ノードにおいてもたらされ、その結果、第３のＦＥＴ４０がオフされる。

また、第１の動作モードにおいては、タイマ４８は、高状態をもたらし、それは、第４のＦＥＴ５０をオンし、第２のＦＥＴ５２をオフし、結果的に、ゼロ電流が電流シンク５４中にもたらされる。

また、第１の動作モード中、Ａ／Ｄ変換器２４は、多目的ノード１８に現れる電圧をデジタル値に変換し、それは、Ａ／Ｄ変換器２４のデジタル出力ポートに現れ、ラッチ２６に送られて、保存される。Ａ／Ｄ変換器２４は、変換中に、それ自体の自走クロック（図示せず）と、クロック信号とを使用することが可能である。ラッチ２６は、デジタル値をＤ／Ａ変換器２８のデジタル入力ポートに送ることが可能である透明ラッチであることが可能である。Ｄ／Ａ変換器２８の出力ノードにおけるアナログ信号は、抵抗器２０上に現れる電圧に関係する（例えば、等しい）電圧値を呈する。Ｄ／Ａ変換器２８の出力ノードに現れる電圧は、抵抗器２０上に現れる電圧に対して任意のやり方で測定可能であること、および抵抗器２０からの第２の比較器３２に現れる信号は、類似の機能を達成するために同じやり方で測定可能であることが認識されるであろう。Ｄ／Ａ変換器２８もまた、変換中に、それ自体の自走クロック（図示せず）と、クロック信号とを使用することが可能である。

Ｄ／Ａ変換器２８の出力ノードにおける値が十分に大きく（例えば、抵抗器２０に現れる電圧に等しく）なると、第２の比較器３２の出力は状態を逆転させるが、第２の論理ゲート３０は、いくつかの構成においては、タイマ４８によって生成される高パルス状態によってディスエーブルされた（すなわち、低い）状態のままである。しかし、代替の構成においては、タイマ４８の高パルス状態が終了してから、第２の比較器３２が状態を逆転させる。これらの代替の構成においては、タイマ４８の高パルス状態が終了したときではなく、第２の比較器３２の出力が状態を逆転させたとき、第１のモードの動作は終了する。

タイマ４８によって生成されるパルス信号が、第２の論理ゲート３０をディスエーブルされた状態に保つ構成では、タイマ４８は、最終的には、タイムアウトし、結果的に、低状態がタイマ４８の出力ノードにおいてもたらされ、その結果、第２の論理ゲート３０の出力ノードにおける信号が高状態に変わる。インバータ３６の出力ノードにおける出力信号は、したがって、低状態を呈する。

第２の論理ゲート３０の出力から第２の論理ゲート３０の制御ノードへのフィードバック経路３４は、高状態が生じると、基本的に、第２の論理ゲート３０の出力ノードにおける信号を高状態にラッチする。他の構成においてはそうではなく、フィードバック経路３４は、高状態が生じると、第２の論理ゲート３０の出力ノードにおける信号を高状態にラッチする他のゲートによって実装可能である。第２の論理ゲート３０の出力ノードにおける信号が高状態に遷移すると、集積回路１０は、上述の第２の動作モードを達成する。

ラッチ２６の制御ノードに結合される第２の論理ゲート３０の出力ノードにおける高状態により、結果的に、ラッチ２６が、第１の動作モード中の抵抗器２０上の電圧を示すデジタルしきい値を保持（保存）する。デジタルしきい値は、Ｄ／Ａ変換器２８の出力ノードに現れるアナログしきい値電圧に変換される。この構成により、ユーザは、抵抗器２０の値を選択するやり方によって、集積回路１０によって使用されるしきい値を設定することが可能であることを認識されたい。

本明細書において使用される限りでは、用語「しきい値」および「しきい値電圧」は、Ｄ／Ａ変換器２８の出力ノードに現れるアナログしきい値電圧か、またはＡ／Ｄ変換器２４によって生成され、ラッチ２６に保存されるデジタルしきい値のいずれかを、相互置換可能に示す。

第２の動作モードにおいては、第１のＦＥＴ４４はオフし、第３のＦＥＴ４０はオンし、その結果、高状態が多目的ノード１８においてもたらされる。タイマ４８の出力ノードにおける状態が、第２の動作モードを開始する低状態に変わると、第４のＦＥＴ５０はオフし、第２のＦＥＴ５２を第１の比較器４６の制御下に置く。そのため、第２の動作モードにおいては、第１の比較器４６は、集積回路１０のさらなる動作を制御するように十分にアクティブである。

また、第２の動作モードにおいては、モニタノード１６に現れる監視信号がＤ／Ａ変換器２８の出力ノードに発生するしきい値電圧より低い場合、第２のＦＥＴ５２はオフの状態のままであり、かつ第３のＦＥＴ４０はオンの状態のままであり、結果的に、第３のＦＥＴ４０がオンであるという理由から、継続的な高電圧が多目的ノード１８においてもたらされる。第２の動作モードにおいては、多目的ノード１８における高電圧は、監視信号と関連付けられる障害が無いことを示すことが可能である。

モニタノード１６に現れる監視信号がしきい値電圧より高い場合、第２のＦＥＴ５２はオンし、第３のＦＥＴ４０はオフし、結果的に、電流シンク５４は、電流を多目的ノード１８から引き込むことが可能になる。仮に、コンデンサ２２が存在しない場合には、多目的ノード１８における電圧は、より低い電圧に急速に進むことになる。しかし、そうではなく、コンデンサ２２は、結果的に、多目的ノード１８における電圧をより低い電圧に傾斜させる。第２の動作モードにおいては、多目的ノード１８におけるより低い電圧は、監視信号と関連付けられる障害を示すことが可能である。そのため、コンデンサ２２は、障害表示を遅らせる傾向がある。

回路１０は、いくつかの用途において、様々なアナログ信号を監視するように適用可能であり、そのため、障害検出回路が望ましい可能性がある。これらの用途は、センサ、例えば、磁場センサ、電流センサ、ホール効果センサ、磁気抵抗センサ、加速度計、角速度センサ、化学センサ、圧力センサおよび光検出器を含むが、それらに限定されない。これらの用途はまた、アクチュエータ・フィードバック制御およびモータ制御の回路も含むが、それらに限定されない。

次に、図２を参照すると、グラフ１０が、時間の単位の横目盛と、電圧の単位の縦目盛とを含む。曲線１２は、図１の集積回路１０が第２の動作モード中である場合、図１の多目的ノード１８に現れる電圧を示す。曲線１２は、第１の領域１２ａを含み、その間は、障害は、集積回路によって検出されない。

時間ｔ１においては、集積回路１０は、図１のモニタノード１６に現れる監視信号が、図１のＤ／Ａ変換器２８の出力ノードにおけるしきい値電圧を上回って上昇していることを検出する。上述のように、この状態が起きると、電流シンク５４は、電流を多目的ノード１８から引き込み、コンデンサ２２が存在するという理由から、領域１２ｂにおける電圧は、コンデンサ２２の値に関係する勾配により下方に傾斜する。

時間ｔ２においては、上述の障害状態は見えなくなり、結果的に、電流シンク５４が多目的ノード１８から切断されることになり、図１の第３のＦＥＴ４０ほど急速に上昇する領域１２ｃにおける電圧は、電流をコンデンサ２２に供給することが可能である。領域１２ｄにおいては、多目的ノード１８は高状態を達成し、それは、障害が無いことを示す。

本明細書に挙げられたすべての参照は、それらを全体的に本明細書に引用して、それによって援用される。

本発明の好ましい実施形態を説明してきたが、それらの概念を援用する他の実施形態が使用可能であることは、当業者にはここで明らかになるであろう。そのため、これらの実施形態は、開示される実施形態に限定されるべきではなく、添付の特許請求の範囲の趣旨および範囲によってのみ限定されるべきであることが分かる。

Claims (12)

1. 監視信号を受け取るようになされているモニタノードと、
   集積回路の外部の抵抗器に結合するように構成された多目的ノードとを備え、
   前記集積回路は、所定の期間の間、前記多目的ノードにおいて所定の電流を供給し、結果的に、前記所定の期間の間、抵抗器電圧が前記抵抗器の上に生じ、しきい値を示す前記抵抗器電圧を感知し、前記しきい値を保存し、前記所定の期間後の時間に、障害信号を前記多目的ノードから出力するように適合されている、前記障害信号は、前記監視信号と前記しきい値との間の関係を示している、
   集積回路。
2. 前記所定の期間を示すパルス信号を生成するようになされているタイマ回路をさらに備える、請求項１に記載の集積回路。
3. 前記多目的ノードに結合される入力ノードを有し、１つまたは複数の出力ノードを有し、前記所定の期間の間、前記抵抗器電圧を示すアナログ・デジタル変換器の前記１つまたは複数の出力ノードにおけるデジタル値を供給する、アナログ・デジタル変換器と、
   前記アナログ・デジタル変換器の前記１つまたは複数の出力ノードに結合される１つまたは複数の入力ノードを有し、１つまたは複数の出力ノードを有し、前記パルス信号に応答して前記アナログ・デジタル変換器によって供給される前記デジタル値をラッチするように適合されている、ラッチと、
   前記ラッチの前記１つまたは複数の出力ノードに結合される１つまたは複数の入力ノードを有し、前記しきい値が供給される出力ノードを有するデジタル・アナログ変換器と、
   をさらに備える、請求項２に記載の集積回路。
4. 前記しきい値を受け取るように結合される第１の入力ノードを有し、前記監視信号を受け取るように結合される第２の入力ノードを有し、前記監視信号と、前記しきい値との間の前記関係を示す比較器出力信号が供給される出力ノードを有する比較器をさらに備える、請求項３に記載の集積回路。
5. 前記パルス信号を受け取るように結合される第１の入力ノードと、前記ラッチの制御ノードに結合される出力ノードとを有する論理ゲートと、
   第１のノードおよび第２のノードを有し、前記第１のノードと前記第２のノードの間に前記所定の電流が供給され、前記第１のノードが電圧源に結合するようになされている、電流発生器と、
   前記電流発生器の前記第２のノードに結合されるドレインノードを有し、前記多目的ノードに結合されるソースノードを有し、前記論理ゲートの前記出力ノードに結合されるゲートノードを有するＦＥＴと、
   をさらに備える、請求項４に記載の集積回路。
6. 前記所定の期間は、前記集積回路のパワーアップと関連付けられる、請求項５に記載の集積回路。
7. 前記多目的ノードはまた、前記抵抗器と並列であるコンデンサに結合するように構成されている、請求項６に記載の集積回路。
8. 前記多目的ノードに結合されるドレインノードを有し、ソースノードを有し、前記比較器の前記出力ノードに結合されるゲートノードを有する第２のＦＥＴと、
   第１のノードおよび第２のノードを有し、前記第１のノードと前記第２のノードの間に第２の所定の電流が供給され、前記第１のノードは、前記第２のＦＥＴの前記ソースノードに結合され、前記第２のノードは、第２の電圧源に結合するように適合されている、電流発生器と、
   をさらに備える、請求項７に記載の集積回路。
9. 所定の期間の間、しきい値を示す検出電圧を多目的ノードにおいて検出するステップと、
   前記検出するステップに応答して、前記しきい値を保存するステップと、
   前記所定の期間後の時間に、監視信号と前記しきい値との間の関係を示す障害信号を前記多目的ノードから出力するステップと、
   を含む、前記監視信号と関連付けられる障害を検出する方法。
10. 前記検出するステップは、
    抵抗器を前記多目的ノードに結合するステップと、
    前記抵抗器を通る所定の電流を生成するステップと
    を含む、請求項９に記載の方法。
11. 前記出力するステップは、
    前記監視信号を前記しきい値と比較するステップと、
    前記しきい値を上回る前記監視信号に応答して、前記障害信号を第１の状態に設定するステップと、
    前記しきい値を下回る前記監視信号に応答して、前記障害信号を第２の別の状態に設定するステップと、
    を含む、請求項１０に記載の方法。
12. 前記出力するステップは、
    コンデンサを前記多目的ノードに結合するステップと、
    前記抵抗器およびコンデンサを通る第２の所定の電流を生成するステップと
    をさらに含む、請求項１１に記載の方法。

Images