JP5309052B2 - Radio base station apparatus and communication processing control method in radio base station apparatus - Google Patents
Radio base station apparatus and communication processing control method in radio base station apparatus Download PDFInfo
- Publication number
- JP5309052B2 JP5309052B2 JP2010038096A JP2010038096A JP5309052B2 JP 5309052 B2 JP5309052 B2 JP 5309052B2 JP 2010038096 A JP2010038096 A JP 2010038096A JP 2010038096 A JP2010038096 A JP 2010038096A JP 5309052 B2 JP5309052 B2 JP 5309052B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- cores
- processor
- base station
- dynamic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
Description
本発明は無線移動局装置との間で無線信号を送受信する無線基地局装置および無線基地局装置における通信処理の制御方法に関する。 The present invention relates to a radio base station apparatus that transmits / receives radio signals to / from a radio mobile station apparatus and a communication processing control method in the radio base station apparatus.
無線通信システムにおいて、無線基地局装置と無線移動局装置は物理レイヤを経て、物理チャネルによって接続されている。無線基地局装置における物理レイヤ(PHY:Physical Layer)の処理は、これまではFPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等に実装して、ハードウェアで実現していた。しかし最近は、DSP(Digital Signal Processing)等のプロセッサに実装して、ソフトウェアで実現するケースが多くなってきた。 In a wireless communication system, a wireless base station device and a wireless mobile station device are connected by a physical channel via a physical layer. Until now, processing of a physical layer (PHY: Physical Layer) in a radio base station apparatus has been realized by hardware by being mounted on an FPGA (Field Programmable Gate Array), an ASIC (Application Specific Integrated Circuit), or the like. Recently, however, there have been many cases where it is implemented in software by being mounted on a processor such as DSP (Digital Signal Processing).
さらに、既存のシステムで用いられている方式であるW−CDMA(Wideband-Code Division Multiplex Access)あるいはCDMA2000(Code Division Multiplex Access 2000)の無線基地局装置に比べて、新規にサービスが開始されるLTE(Long Term Evolution)やモバイルWiMAX(World interoperability for Microwave Access)の場合には、無線基地局装置が行なう物理レイヤやスケジューラの処理が大幅に増加する。例えば、LTEの物理レイヤやスケジューラ処理の概要については、非特許文献1及び非特許文献2に記載されている。
Furthermore, compared to a wireless base station apparatus of W-CDMA (Wideband-Code Division Multiplex Access) or CDMA2000 (Code Division Multiplex Access 2000) which is a method used in an existing system, LTE in which a service is newly started In the case of (Long Term Evolution) and mobile WiMAX (World interoperability for Microwave Access), the processing of the physical layer and scheduler performed by the radio base station apparatus is greatly increased. For example, the outline of the LTE physical layer and scheduler processing is described in
そのため、LTEやWiMAXの無線基地局装置において、物理レイヤやスケジューラの処理を、DSP等のプロセッサを用いてソフトウェアで実現する際に、1つのプロセッサでは処理量が不足するため、複数のプロセッサを使用したマルチプロセッサで実現する必要がある。
特許文献1は、HSDPA(High Speed Downlink Packet Access)における物理レイヤやスケジューラの処理を、処理量の特性を考慮することにより、処理負荷を軽減するとともにビットレート、セクタ数に対応して柔軟な通信処理方式を提供することを目的とした発明である。特許文献1では、ユーザ数に処理量が比例するスケジューラ機能と、データ量に処理量が比例する回線終端処理機能を同一プロセッシングユニットに有し、予め設定した時間領域で切替えて実行するよう制御することでプロセッシングユニットの処理負荷を軽減する。マルチプロセッシングユニットで実現する場合には、各プロセッシングユニットの処理負荷に応じて、全プロセッシングユニットの処理負荷が均一になるようにユーザを割り当てることにより、処理不可を均一化し、収容可能なユーザ数を増加し、部品点数削減を可能にするものである。
For this reason, when implementing the physical layer and scheduler processing in software using a processor such as a DSP in an LTE or WiMAX radio base station, multiple processors are used because the amount of processing is insufficient with one processor. It is necessary to implement with a multiprocessor.
Japanese Patent Laid-Open No. 2004-228561 reduces the processing load and performs flexible communication corresponding to the bit rate and the number of sectors in the processing of the physical layer and scheduler in HSDPA (High Speed Downlink Packet Access) by considering the characteristics of the processing amount. The present invention aims to provide a processing method. In
一方、最近、プロセッサ1チップの中に複数のプロセッサコア(以下、コアと呼ぶ)を搭載したマルチコアプロセッサが注目を浴びてきている。一般的なプロセッサが、1チップの中に命令発行器や演算器などから構成されるコアが1個搭載されているシングルコアプロセッサであるのに対し、マルチコアプロセッサとは、1チップの中に複数のコアが搭載されたものである。マルチコアプロセッサの各コアは基本的に独立しているため、各コアは他のコアに影響されることなく動作することが可能であり、コアの搭載数を増やせばプロセッサの性能を向上させることができる。
従来、プロセッサは動作クロック周波数をアップさせることにより性能向上を図ってきた。しかし、動作クロック周波数をアップさせる技術の開発が停滞していることと、動作クロック周波数アップに伴う消費電力増大が問題になっていることにより、現在、マルチコア化での性能向上が主流となりつつある。マルチコアプロセッサの中には、低消費電力化および熱対策を目的として、コアごとに独立に、動作クロックを停止するスリープモード機能や、電源供給を停止するスタンバイモード機能を有するものもある。
On the other hand, recently, a multi-core processor in which a plurality of processor cores (hereinafter referred to as cores) are mounted in one processor chip has attracted attention. A general processor is a single-core processor in which one core composed of an instruction issuer, an arithmetic unit, and the like is mounted in one chip, whereas a multi-core processor is a plurality of cores in one chip. The core is installed. Since each core of a multi-core processor is basically independent, each core can operate without being affected by other cores, and increasing the number of cores installed can improve processor performance. it can.
Conventionally, processors have improved performance by increasing the operating clock frequency. However, due to the stagnation in the development of technology that increases the operating clock frequency and the increase in power consumption that accompanies the increase in operating clock frequency, improvement in performance with multi-core technology is becoming the mainstream. . Some multi-core processors have a sleep mode function for stopping an operation clock independently for each core and a standby mode function for stopping power supply for the purpose of reducing power consumption and heat.
LTEやWiMAXの無線基地局装置において、物理レイヤとスケジューラの処理に、さらにレイヤ2処理、レイヤ3処理まで加えると、それらをソフトウェアで実現するには、動作周波数1GHz程度の高性能なコアを4〜6個搭載したマルチコアプロセッサが複数個必要となると想定される。
In an LTE or WiMAX radio base station apparatus, when
前述のように、LTEやWiMAXの無線基地局装置の物理レイヤ、スケジューラの処理、レイヤ2処理、レイヤ3処理をマルチコアプロセッサで実現する場合、動作周波数1GHz程度の高性能なコアを4〜6個搭載したマルチコアプロセッサが複数個必要である。無線基地局装置のベースバンドユニット(BBU:Base Band Unit)の消費電力は、この複数のマルチコアプロセッサの消費電力が多くを占めており、マルチコアプロセッサの低消費電力化のための検討が必須である。また、BBUは、設置場所の制限から自然空冷とならざるをえず、熱対策のためにもマルチコアプロセッサの低消費電力化は必要とされる。マルチコアプロセッサの消費電力を低減するためには、スリープモード機能、スタンバイモード機能を効果的に用いる制御技術が求められる。
As described above, when realizing the physical layer, scheduler processing,
本発明はマルチコアプロセッサを用いて通信処理を行なう場合に、マルチコアプロセッサの消費電力を制御し、効果的に低消費電力化、および熱対策を行なうことができる無線基地局装置および無線基地局装置における通信処理の制御方法を提供することを目的とする。 The present invention relates to a radio base station apparatus and a radio base station apparatus capable of controlling power consumption of a multi-core processor, effectively reducing power consumption, and taking measures against heat when performing communication processing using a multi-core processor. An object of the present invention is to provide a communication processing control method.
本発明は、上記課題を解決するためになされたもので、ベースバンド部が、それぞれが独立に動作モードを切替える機能を有する複数のプロセッサコアを有する1つ以上のマルチコアプロセッサを搭載して構成された無線基地局装置において、マルチコアプロセッサに、複数のプロセッサコアをStaticコアまたはDymamicコアとして定義するためのプログラムおよびStaticコアおよびDymamicコア数を決定するため手段を有し、StaticコアおよびDymamicコアの割り当て数を決定し、複数のプロセッサコアに対して、StaticコアおよびDymamicコアの定義を行い、StaticコアおよびDymamicコアのいずれにも割り当てられなかったプロセッサコアに対しては、スリープモードまたはスタンバイモードに設定するようにしたものである。 The present invention has been made in order to solve the above-described problem, and the baseband unit includes one or more multi-core processors each having a plurality of processor cores each having a function of independently switching the operation mode. In the radio base station apparatus, the multi-core processor has a program for defining a plurality of processor cores as a static core or a dynamic core and means for determining the number of static cores and dynamic cores, and assigns static cores and dynamic cores. Determine the number, define the static and dynamic cores for multiple processor cores, and enter sleep mode for processor cores that are not assigned to either the static or dynamic core The other is obtained by to set in standby mode.
本発明によれば、マルチコアプロセッサを用いて通信処理を行なう場合に、マルチコアプロセッサの消費電力を細かく管理し、効果的に低消費電力化、および熱対策を行なうことができる。 According to the present invention, when communication processing is performed using a multi-core processor, the power consumption of the multi-core processor can be finely managed to effectively reduce power consumption and take measures against heat.
本発明を実施するための形態について図面を参照して説明する。
図1は、無線通信ネットワークの構成例を示す図である。
図1に示すように、無線通信ネットワークは、例えば、複数の無線基地局装置1〜3(図1においては3局のみ図示)、移動管理エンティティ装置(MME装置:Mobility Management Entity)4、ゲートウェイ装置(GW装置:GateWay)5、運用保守装置(O&M装置:Operation & Maintenance)6、ネットワーク網7から構成される。
無線基地局装置1〜3は、各無線基地局装置それぞれの電波到達範囲であるセルに在圏する無線移動局装置と送受信を行なう。MME装置4は、無線移動局装置のハンドオーバによるモビリティを管理する。GW装置5は、ユーザーデータパケットをルーティングして転送する。O&M装置6は、主に無線基地局装置1〜3に対し、システムパラメータ設定、制御、監視する機能を有する。ネットワーク網7は、主にイーサネット(登録商標)で構築される。無線基地局装置1〜3と各無線基地局装置のセルに在圏する無線移動局装置は、MME装置4、GW装置5、O&M装置6に管理および制御されながら通信する。
DESCRIPTION OF EMBODIMENTS Embodiments for carrying out the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a configuration example of a wireless communication network.
As shown in FIG. 1, the wireless communication network includes, for example, a plurality of wireless
The radio
図2に本発明の一実施形態における無線基地局装置の構成を示す。
無線基地局装置1は、アンテナ10、無線周波数部(RF部:Radio Frequency)20、ベースバンド部(BB部:BaseBand)30から構成される。BB部30はレイヤ1部40、レイヤ2部50、レイヤ3部60に細分化される。なお、RF部20、BB部30は、それぞれ異なる場所に設置することが可能なように、RFユニット、BBユニットとして別々の筐体で構成されることもある。
FIG. 2 shows the configuration of a radio base station apparatus according to an embodiment of the present invention.
The radio
無線基地局装置の各部の動作を説明する。
上位レイヤから送られてくる送信パケット11はBB部30のレイヤ3部60に入力される。ここで上位レイヤとは、ネットワーク網7に接続されるMME装置4、GW装置5、O&M装置6に相当する。レイヤ3部60に入力された送信パケット11は、無線リソース制御(RRC:Radio Resouece Control)の処理が施され、送信データ12となる。レイヤ3部60から出力された送信データ12は、レイヤ2部50に入力される。
レイヤ2部50に入力された送信データ12は、パケットデータコンバージェンスプロトコル処理(PDCP:Packet Data Convergence Protocol)、無線リンク制御(RLC:Radio Link Control)、メディア・アクセス制御(MAC:Media Access Control)の処理が施され、送信データ13となる。レイヤ2部50から出力された送信データ13は、レイヤ1部40に入力される。
レイヤ1部40に入力された送信データ13は、物理レイヤ(Physical Layer)の処理及びスケジューラ処理が施され、送信データ14となる。レイヤ1部40から出力された送信データ14は、RFユニット20に入力される。RF部20に入力された送信データ14は、D/A変換、IQ直交変調、周波数アップコンバート、帯域制限、電力増幅の処理が施され、アンテナ10を通して無線信号15として送出される。
The operation of each unit of the radio base station apparatus will be described.
The
The
The
一方、アンテナ10を通して入力された無線信号15は、RF部20に入力される。
アンテナ10から出力された無線信号15は、RF部20により、送信、受信分離(TX/RX分離)、低ノイズ増幅、帯域制限、周波数ダウンコンバート、利得調整、IQ直交復調、A/D変換の処理が施され、受信データ16となる。
RF部20から出力された受信データ16は、BB部30のレイヤ1部40に入力される。レイヤ1部40に入力された受信データ16は、物理レイヤの受信処理が施され、受信データ17となる。レイヤ1部40から出力された受信データ17は、レイヤ2部50に入力される。レイヤ2部50に入力された受信データ17は、MAC、RLC、PDCPの受信処理が施され、受信データ18となる。レイヤ2部50から出力された受信データ18は、レイヤ3部60に入力される。レイヤ3部60に入力された受信データ18は、RRCの受信処理が施され、受信パケット19となる。レイヤ3部60から出力された受信パケット19は、上位レイヤに送出される。
On the other hand, the
The
The
図3に本発明の一実施形態におけるベースバンド部のレイヤ1部の構成を示す。
BB部30のレイヤ1部40は、逆高速フーリエ変換処理(IFFT:Inverse Fast Fourier Transform)405、CPRI(Common Public Radio Interface)送信処理406、CPRI受信処理407、FFT処理408、O&Mインタフェース処理440、データチャネル送信処理450、制御チャネル送信処理460、データチャネル受信処理470、制御チャネル受信処理480、スケジューラ処理490から構成される。
データチャネル送信処理450は、符号化処理401、スクランブル処理402、変調処理403、マッピング処理404から構成される。
制御チャネル送信処理460は、符号化処理413、スクランブル処理414、変調処理415、マッピング処理416から構成される。
データチャネル受信処理470は、デマッピング処理409、復調処理410、デスクランブル処理411、復号処理412から構成される。
制御チャネル受信処理480は、デマッピング処理417、復調処理418、デスクランブル処理419、復号処理420から構成される。
FIG. 3 shows the configuration of the
The
The data
The control
The data
The control
レイヤ2部50から出力される送信データ13は、データチャネルに関する送信データ140と制御チャネルに関する送信データ141に分類され、データチャネルに関する送信データ140はデータチャネル送信処理450の符号化処理401へ、制御チャネルに関する送信データ141は制御チャネル送信処理460の符号化処理413にそれぞれ入力される。
The
符号化処理401に入力された送信データ140は、巡回冗長検査(CRC:Cyclic Redundancy Check)符号、ビタビ符号やターボ符号といった誤り検出・誤り訂正符号化が施され、送信データ130となる。符号化処理401から出力された送信データ130は、スクランブル処理402に入力される。
スクランブル処理402に入力された送信データ130、所定の規則に基づいてスクランブル処理が施され、送信データ131となる。スクランブル処理402から出力された送信データ131は、変調処理403に入力される。
変調処理403に入力された送信データ131は、4相位相変調(QPSK:Quadrature Phase Shift Keying)、16値直交振幅変調(16QAM:16-Quadrature Amplitude Modulation)といった変調が施され、送信データ132となる。変調処理403から出力された送信データ132は、マッピング処理404に入力される。
マッピング処理404に入力された送信データ132は、レイヤマッピング、プリコーディング、無線リソースマッピングが施され、送信データ133となる。
The
The
The
制御チャネル送信処理部460に入力された制御チャネルに関する送信データ141も、データチャネルに関する送信データ140と同様な符号化処理413、スクランブル処理414、変調処理415、マッピング処理416が施される。マッピング処理404から出力された送信データ133と、マッピング処理416から出力された送信データ138は、IFFT処理405に入力される。
IFFT処理405に入力された送信データ133、138は、逆フーリエ変換、最クリック プレフィックス(CP:Cyclic Prefix)付加の処理が施され、送信データ134となる。IFFT処理405から出力された送信データ134は、CPRI送信処理406に入力される。
CPRI送信処理406に入力された送信データ134は、CPRI標準インタフェースの送信データフォーマットに変換され、送信データ14となる。
The
The
The
一方、RF部20から出力された受信データ16は、CPRI受信処理407に入力される。CPRI受信処理407に入力された受信データ16は、CPRI 標準インタフェースからIQ信号が抽出され、受信データ160となる。CPRI受信処理407から出力された受信データ160は、FFT処理408に入力される。
FFT処理408に入力された受信データ160は、CP削除、フーリエ変換が施され、受信データ161となる。FFT処理408から出力された受信データ161は、データチャネルに関する受信データ161はデータチャネル受信処理部のデマッピング処理409へ、制御チャネルに関する受信データ165は制御チャネル受信処理480のデマッピング処理417に入力される。
On the other hand, the
The received
デマッピング処理409に入力された受信データ161は、無線リソースマッピングに対する逆処理、プリコーディングに対する逆処理、レイヤマッピングに対する逆処理が施され、受信データ162となる。デマッピング処理409から出力された受信データ162は、復調処理410に入力される。
復調処理410に入力された受信データ162は、最小自乗平均誤差(MMSE:Minimum Mean Square Error)復調や最尤推定検出(MLD:Maximum Likelihood detection)復調といった復調が施され、受信データ163となる。復調処理410から出力された受信データ163は、デスクランブル処理411に入力される。
デスクランブル処理411に入力された受信データ163は、所定の規則に基づいてデスクランブル処理が施され、受信データ164となる。デスクランブル処理411から出力された受信データ164は、復号処理412に入力される。
復号処理412に入力された受信データ164は、CRC復号、ビタビ復号やターボ復号の誤り検出・誤り訂正処理が施され、受信データ142となる。
The reception data 161 input to the
The received
The
制御チャネル受信処理部480のデマッピング処理417に入力された制御チャネルに関する受信データ165も、データチャネル受信処理部470に入力されたデータチャネルに関する受信データ161と同様なデマッピング処理417、復調処理418、デスクランブル処理419、復号処理420が施され、受信データ143となる。
復号処理412から出力された受信データ142と復号処理420から出力された受信データ143は、1つの受信データ17に統合されてレイヤ2部50に入力される。
The received
The
O&Mインタフェース処理440は、O&M装置とのインタフェース処理を司り、システムパラメータ設定機能、監視機能、その他の制御機能を有する。
スケジューラ処理490は、無線移動局装置選択、無線リソース割当て、電力制御等を司り、接続する無線移動局装置数に処理量が比例する。
The O &
The
以下、レイヤ1部40の処理をマルチコアプロセッサに割当てる本発明の方法について具体的に実施例をあげて説明する。
Hereinafter, the method of the present invention for allocating the processing of the
図4にマルチコアプロセッサの基本的な構成例を示す。
図4は、6コア搭載の場合のマルチコアプロセッサの構成例である。
マルチコアプロセッサ301は、コア3010、コア3011、コア3012、コア3013、コア3014、コア3015、可変電圧制御部3016、可変クロック周波数制御部3017から構成される。
本実施例では、図4において、図3に示すIFFT処理405、CPRI送信処理406、CPRI受信処理407、FFT処理408、O&Mインタフェース処理440、制御チャネル送信処理460、制御チャネル受信処理480をコア3010(CORE1)、コア3011(CORE2)に割当てて、データチャネル送信処理450、データチャネル受信処理470、スケジューラ処理490をコア3012(CORE3)、コア3013(CORE4)、コア3014(CORE5)、コア3015(CORE6)に割当てた場合について説明する。
FIG. 4 shows a basic configuration example of the multi-core processor.
FIG. 4 is a configuration example of a multi-core processor when 6 cores are mounted.
The
In this embodiment, in FIG. 4, the IFFT processing 405,
図5および図6は、運用時のマルチコアプロセッサの各コアの使用率と消費電力の一例を示した図である。
図5および図6は、前述のように各コアに処理を割り当てて、無線基地局装置を運用した場合の、ある瞬間におけるマルチコアプロセッサの各コアの使用率と消費電力の例を示している。ここで、使用率は、コアが持つ演算可能な最大サイクル数に対して、実際の演算に必要な使用サイクル数の比率[%]を示している。また消費電力は、コアが持つ最大消費電力に対して、演算時の消費電力の比率[%]を示したものである。
図5に示す一例では、マルチコアプロセッサの各コアの使用率が70〜80[%]となっている。その時の消費電力は、各コアともに90[%]以上の値となっている。
5 and 6 are diagrams showing an example of the usage rate and power consumption of each core of the multi-core processor during operation.
5 and 6 show examples of the utilization rate and power consumption of each core of the multi-core processor at a certain moment when processing is assigned to each core as described above and the radio base station apparatus is operated. Here, the usage rate indicates the ratio [%] of the number of used cycles required for actual calculation to the maximum number of cycles that the core can calculate. The power consumption indicates the ratio [%] of the power consumption at the time of calculation to the maximum power consumption of the core.
In the example illustrated in FIG. 5, the usage rate of each core of the multi-core processor is 70 to 80 [%]. The power consumption at that time is 90% or more for each core.
一方、図6に示す一例では、マルチコアプロセッサのCORE1、CORE2の使用率は80[%]であるが、CORE3、CORE4、CORE5、CORE6の使用率は10〜20[%]の場合の例である。図6の例では、CORE3、CORE4、CORE5、CORE6の使用率は10〜20[%]であるにもかかわらず、消費電力の比率は、CORE2は約90[%]、CORE3、CORE4、CORE5、CORE6は約70〜80[%]と高い値となっている。 On the other hand, in the example shown in FIG. 6, the usage rates of the CORE1 and CORE2 of the multi-core processor are 80 [%], but the usage rates of the CORE3, CORE4, CORE5, and CORE6 are 10 to 20 [%]. . In the example of FIG. 6, although the usage rate of CORE3, CORE4, CORE5, and CORE6 is 10 to 20%, the power consumption ratio is about 90% for CORE2, CORE3, CORE4, CORE5, CORE6 has a high value of about 70 to 80 [%].
つまり、マルチコアプロセッサにおいては、コアの使用率が異なっても、消費電力にはさほど差が見られないことが分かる。マルチコアプロセッサの各コアの使用率が大きく異なっても消費電力に大きな差が見られない理由として、プロセッサの消費電力は、命令の違いによって差がないからであると考えられる。例えば、マルチコアプロセッサのコアが特に演算をしない状態では、NOP(No OPeration)命令をループで回すことが考えられる。しかし、NOP命令も他の加算命令や乗算命令と比べて消費電力に大きな差はないため、結果としてコアの消費電力に差がでないことになる。
そこでコアの消費電力を下げるためには、コアの使用率を下げるのではなく、コアごとに動作クロックを停止するスリープモード機能や電源供給を停止するスタンバイモード機能を使用する必要がある。
That is, it can be seen that in a multi-core processor, even if the core usage rate is different, there is not much difference in power consumption. The reason why there is no significant difference in power consumption even when the usage rates of the respective cores of the multi-core processor are greatly different is considered to be that there is no difference in the power consumption of the processors due to the difference in instructions. For example, in a state where the core of the multi-core processor does not perform any particular operation, a NOP (No OPeration) instruction may be rotated in a loop. However, since the NOP instruction is not much different in power consumption compared to other addition instructions and multiplication instructions, the result is that there is no difference in core power consumption.
Therefore, in order to reduce the power consumption of the core, it is necessary to use a sleep mode function for stopping the operation clock and a standby mode function for stopping power supply for each core, rather than reducing the core usage rate.
実際の運用中に、マルチコアプロセッサの各コアの使用率が図5または図6の例ように高くなったり低くなったりする条件としては、運用時刻の違いが想定される。例えば、図5は昼12時における使用率、図6は深夜0時における使用率であるかもしれない。昼12時と深夜0時では、無線基地局装置に接続する無線移動局装置数およびトラフィック量が大きく異なるため、同じ無線基地局であっても使用率が大きく変化することが想定される。地域によっては、昼12時が使用率が高く、深夜0時の使用率が低いという関係が逆転するところもある。また、時刻の単位ではなく曜日、日付の単位で使用率が大きく異なることも想定される。例えば、ビジネス街の平日と休日では、無線基地局装置に接続する無線移動局装置数およびトラフィック量が大きく異なり、使用率が大きく変化することが想定される。
更には、運用開始時と運用開始から数ヵ月後、数年後では接続する無線移動局装置数およびトラフィック量が大きく異なり、使用率が大きく変化することも想定される。もちろん短い時間単位で使用率が大きく異なることも想定される。例えば、多数の無線移動局装置が一度にハンドオーバによって在圏するセルを異動した場合には、接続する無線移動局装置数およびトラフィック量が大きく変化し、使用率も大きく変化することが想定される。
During actual operation, a difference in operation time is assumed as a condition for the usage rate of each core of the multi-core processor to increase or decrease as in the example of FIG. 5 or FIG. For example, FIG. 5 may be a usage rate at 12:00 noon, and FIG. 6 may be a usage rate at midnight. At 12:00 noon and midnight, the number of radio mobile station devices connected to the radio base station device and the amount of traffic are greatly different. Therefore, it is assumed that the usage rate varies greatly even with the same radio base station. Depending on the region, the relationship of high usage at 12:00 and low usage at midnight may be reversed. In addition, it is assumed that the usage rate differs greatly not in time units but in day and date units. For example, on weekdays and holidays in a business district, the number of wireless mobile station devices connected to the wireless base station device and the amount of traffic are greatly different, and the usage rate is expected to change greatly.
Furthermore, the number of wireless mobile station devices to be connected and the amount of traffic are greatly different between the start of operation, months after the start of operation, and years later. Of course, it is assumed that the usage rate varies greatly in short time units. For example, when a large number of wireless mobile station apparatuses change the cell in which they are located by handover at the same time, it is assumed that the number of connected wireless mobile station apparatuses and the amount of traffic change greatly, and the usage rate also changes greatly. .
また、無線基地局装置の設置場所により使用率が大きく異なることも想定される。
例えば、都心に設置された無線基地局装置は接続する無線移動局装置数およびトラフィック量が常時多く、郊外に設置された無線基地局装置は接続する無線移動局装置数およびトラフィック量が常時少ないことにより、無線基地装置間で使用率が大きく変化することも想定される。
Also, it is assumed that the usage rate varies greatly depending on the installation location of the radio base station apparatus.
For example, a radio base station device installed in the city center always has a large number of connected radio mobile station devices and traffic volume, and a radio base station device installed in a suburb always has a small number of connected radio mobile station devices and traffic volume. Therefore, it is also assumed that the usage rate varies greatly between radio base apparatuses.
上記、コアの使用率が変化する様々な想定条件を述べたが、ここで注目すべきことは、前述の割り当てでは、接続する無線移動局装置数およびトラフィック量に応じてCORE3、CORE4、CORE5、CORE6の使用率が大きく変化するのに対し、CORE1、CORE2の使用率はほぼ同じという点である。
以下、この点に注目したマルチコアプロセッサの各コアへの処理の割当方法を説明する。ここでは、BB部30のレイヤ1部40の処理をマルチコアプロセッサの各コアに割当てる方法を具体的に説明する。
Although various assumptions for changing the core usage rate have been described above, it should be noted that, in the above-described assignment, CORE3, CORE4, CORE5, While the usage rate of CORE6 varies greatly, the usage rates of CORE1 and CORE2 are substantially the same.
In the following, a method for assigning processing to each core of a multi-core processor focusing on this point will be described. Here, a method of assigning the processing of the
まず、本発明の実施例では、StaticコアとDynamicコアを定義し、マルチコアプロセッサ内の複数のコアをStaticコアとDynamicコアに分類する。ここでStaticコアとは、運用中は常時、動作モードとして動作させるコアとする。また、Dynamicコアとは、運用中に適宜、動作モードと、スリープモードあるいはスタンバイモードを移行するコアとする。スリープモードとは、コアに入力される動作クロックが可変クロック周波数制御部から停止されることを意味する。スタンバイモードとは、コアに入力される電源電圧が可変電圧制御部から停止されることを意味する。なお、スタンバイモードはスリープモードより大幅な消費電力の削減が見込めるが、動作モードへ移行する時間は増大する。 First, in the embodiment of the present invention, a static core and a dynamic core are defined, and a plurality of cores in the multi-core processor are classified into a static core and a dynamic core. Here, the static core is a core that is always operated in the operation mode during operation. In addition, the Dynamic core is a core that appropriately shifts between an operation mode and a sleep mode or a standby mode during operation. The sleep mode means that the operation clock input to the core is stopped from the variable clock frequency control unit. The standby mode means that the power supply voltage input to the core is stopped from the variable voltage control unit. In the standby mode, power consumption can be significantly reduced as compared with the sleep mode, but the time for shifting to the operation mode increases.
次に、レイヤ1の処理をStaticコアとDynamicコアに割当てる方法について説明する。
Staticコアには、運用開始から運用停止に至るまで処理量が大きく変化しない処理、例えば、システム帯域やアンテナ数に関わる処理、制御チャネルに関わる処理、O&M装置とのインタフェースに関わる処理を割当てる。一方、Dynamicコアには、接続する無線移動局装置数、トラフィック量に応じて処理量が大きく変化する処理、例えば、データチャネルに関わる処理、スケジューラ処理を割当てる。
上記割当方法をBB部30のレイヤ1部40の処理に適用すると、Staticコアには、図3のIFFT処理405、CPRI送信処理406、CPRI受信処理407、FFT処理408、O&Mインタフェース処理440、制御チャネル送信処理460、制御チャネル受信処理480を割当てる。Dynamicコアには、データチャネル送信処理450、データチャネル受信処理470、スケジューラ処理490を割当てる。
Next, a method of allocating
The static core is assigned a process whose processing amount does not change greatly from the start of operation to the stop of operation, for example, a process related to the system band and the number of antennas, a process related to the control channel, and a process related to the interface with the O & M device. On the other hand, to the Dynamic core, processing whose processing amount greatly changes according to the number of connected wireless mobile station devices and the traffic amount, for example, processing related to a data channel, scheduler processing is allocated.
When the above allocation method is applied to the processing of the
次にStaticコアとDynamicコアのコア数を決定する方法について説明する。
Staticコアに割当てた処理は、主にシステム帯域とアンテナ数に処理量が大きく依存する。そこで、システム帯域やアンテナ数に対する処理量をあらかじめ見積もっておき、必要なコア数を求めておく。
また、Dynamicコアに割当てた処理は、主に無線移動局装置数と伝送レートに処理量が大きく依存する。そこで、無線移動局装置数と最大伝送レートに対する処理量をあらかじめ見積もっておき、必要なコア数を求めておく。
Next, a method for determining the number of cores of the static core and the dynamic core will be described.
The processing allocated to the static core largely depends on the processing amount mainly depending on the system band and the number of antennas. Therefore, the processing amount for the system band and the number of antennas is estimated in advance, and the necessary number of cores is obtained.
The processing allocated to the Dynamic core largely depends on the number of radio mobile station apparatuses and the transmission rate. Therefore, the number of radio mobile station apparatuses and the processing amount for the maximum transmission rate are estimated in advance, and the necessary number of cores is obtained.
図7に無線基地局装置のシステム帯域とアンテナ数に基づいて算出した必要なコア数の例を示す。
図7に示すように、例えば、無線基地局装置のシステム帯域が5MHzでアンテナ数が4の場合には、Staticコア数は1、無線基地局装置のシステム帯域が10MHzでアンテナ数が2の場合には、Staticコア数は1、無線基地局装置のシステム帯域が10MHzでアンテナ数が4の場合には、Staticコア数は2というように必要なコア数を決定しておく。そしてこのテーブルをマルチコアプロセッサ内に格納しておく。
FIG. 7 shows an example of the required number of cores calculated based on the system band of the radio base station apparatus and the number of antennas.
As shown in FIG. 7, for example, when the system band of the radio base station apparatus is 5 MHz and the number of antennas is 4, the number of static cores is 1, the system band of the radio base station apparatus is 10 MHz, and the number of antennas is 2 If the number of static cores is 1, the system band of the radio base station apparatus is 10 MHz, and the number of antennas is 4, the number of required cores is determined such that the number of static cores is 2. This table is stored in the multi-core processor.
図8に無線基地局装置に接続する無線移動局装置数と最大伝送レートに基づいて算出して必要なコア数の例を示す。
図8に示すように、例えば、無線基地局装置に接続する無線移動局装置が0〜100台で、下りの最大伝送レートが75Mbps、上り最大伝送レートが25Mbpsの場合には、Dynamicコアとして割り当てるコア数は1、無線基地局装置に接続する無線移動局装置が0〜100台で、下りの最大伝送レートが150Mbps、上り最大伝送レートが50Mbpsの場合には、Dynamicコアとして割り当てるコア数は2、無線基地局装置に接続する無線移動局装置が0〜100台で、下りの最大伝送レートが150Mbps、上り最大伝送レートが75Mbpsの場合には、Dynamicコアとして割り当てるコア数は3、無線基地局装置に接続する無線移動局装置が101〜200台で、下りの最大伝送レートが150Mbps、上り最大伝送レートが50Mbpsの場合には、Dynamicコアとして割り当てるコア数は3というように予め必要なコア数を見積もり、決定しておく。そしてマルチコアプロセッサ内に、このテーブルを記憶しておく。
FIG. 8 shows an example of the required number of cores calculated based on the number of radio mobile station apparatuses connected to the radio base station apparatus and the maximum transmission rate.
As shown in FIG. 8, for example, when there are 0 to 100 wireless mobile station devices connected to the wireless base station device, the maximum downlink transmission rate is 75 Mbps, and the maximum uplink transmission rate is 25 Mbps, the dynamic core is allocated. When the number of cores is 1, 0 to 100 wireless mobile station devices are connected to the radio base station device, the maximum downlink transmission rate is 150 Mbps, and the maximum uplink transmission rate is 50 Mbps, the number of cores allocated as the Dynamic core is 2 When 0 to 100 wireless mobile station devices are connected to the wireless base station device, the maximum downlink transmission rate is 150 Mbps, and the maximum uplink transmission rate is 75 Mbps, the number of cores allocated as the Dynamic core is 3, There are 101 to 200 wireless mobile station devices connected to the device, and the maximum downlink transmission rate is 150M. ps, if the uplink maximum transmission rate is 50Mbps, the number of cores assigned as Dynamic core prerequisite cores estimates and so 3, previously determined. This table is stored in the multi-core processor.
次にStaticコアとDynamicコアの運用方法について説明する。
図9に本発明の一実施形態におけるマルチコアプロセッサの構成を示す。
なお、図9は図4と同じ符号を付している。
ここで、マルチコアプロセッサ数をM個、1プロセッサあたりのコア数をL個とし、
図9ではM=1、L=6を例にして説明を行う。図9に示す可変電圧制御部3016、可変クロック周波数制御部3017は、それぞれ電源電圧VCC3018、動作クロックCLK3019がコア3010、コア3011、コア3012、コア3013、コア3014、コア3015を独立に制御できるものとする。図9は、Staticコア=2、Dynamicコア=3の場合の例で、コア3010とコア3011をStaticコアとし、コア3012〜3014をDynamicコアとし、残りのコア3015を、コアに入力される電源電圧が可変電圧制御部から停止されたスタンバイモードとしている。
Next, an operation method of the static core and the dynamic core will be described.
FIG. 9 shows the configuration of a multi-core processor according to an embodiment of the present invention.
In FIG. 9, the same reference numerals as those in FIG. 4 are given.
Here, the number of multi-core processors is M, the number of cores per processor is L,
In FIG. 9, description will be made by taking M = 1 and L = 6 as an example. In the variable
図10に無線基地局装置の電源を投入してから運用を開始するまでの処理内容のフローチャートを示す。
具体的には、無線基地局装置のマルチコアプロセッサのコア割り当ての処理の内容を説明するフローチャートである。
電源投入時は、コア3010のみBoot処理が開始される。ここで、コア3010は、StaticコアとDynamicコアの管理と制御を行うコアとする。なお、コア3010はStaticコアを前提とし、あらかじめ割当てられた処理のプログラムが選択され、Boot処理を開始する(S1001)。
コア3010は、Boot処理を終えると動作モードとなり、システムパラメータの設定待ち状態となる(S1002)。システムパラメータは外部装置からネットワークを介して設定されるもので、無線基地局装置が運用していくにあたって必要な様々なパラメータにより構成されている。システムパラメータには、例えば、サポートする帯域、アンテナ数、無線移動局装置数、下り最大伝送レート、上り最大伝送レートが含まれているものとする。外部装置とは、例えば、図1に示すO&M装置6である。
FIG. 10 shows a flowchart of processing contents from when the radio base station apparatus is powered on until operation is started.
Specifically, it is a flowchart for explaining the contents of the core allocation process of the multi-core processor of the radio base station apparatus.
When the power is turned on, only the core 3010 starts the boot process. Here, the
When the boot process is completed, the
コア3010は、図7と図8に示すStaticコアとDynamicコアの必要なコア数をテーブルとして具備し、外部装置からシステムパラメータが設定されると同時に、システムパラメータに含まれる帯域、アンテナ数、無線移動局装置数、下り最大伝送レート、上り最大伝送レートからStaticコアに必要なコア数ls、及びDynamicコアに必要なコア数ldを求める(S1003)。ここで、Dynamicコアに必要なコア数ldは無線移動局装置数、下り最大伝送レート、上り最大伝送レートを満足するために必要な最大コア数を意味する。
例えば、設定されたシステムパラメータに含まれる帯域=10MHz、アンテナ数=4本であれば図7に基づきStaticコア数ls=2、無線移動局装置数=100台、下り伝送レート=150Mbps、上り伝送レート=75Mbpsであれば、図8に基づきDynamicコア数はld=3となる。
The
For example, if the set system parameter includes a band = 10 MHz and the number of antennas = 4, the number of static cores ls = 2, the number of wireless mobile station devices = 100 based on FIG. 7, the downlink transmission rate = 150 Mbps, uplink transmission If the rate is 75 Mbps, the number of Dynamic cores is ld = 3 based on FIG.
次に、コア3010はシステムパラメータに含まれる帯域、アンテナ数、無線移動局装置数、下り最大伝送レート、上り最大伝送レートから求めたStaticコア数とDynamicコア数を、コア3011、コア3012、コア3013、コア3014、コア3015に対して定義する。前述の例でls=2、ld=3とした場合、コア3010、コア3011をStaticコアとし、コア3012、コア3013、コア3014をDynamicコアと定義する(S1004)。
Next, the
次に、コア3010は、Staticコアとして定義したコア3011に対し、図3に示すIFFT処理405、CPRI送信処理406、CPRI受信処理407、FFT処理408、O&Mインタフェース処理440、制御チャネル送信処理460、制御チャネル受信処理480の処理を司るプログラムを選択し、Boot処理を開始するように指示する(S1005)。
Next, the
コア3011は、Boot処理を終えると同時に動作モードとなり、割当てられた処理が開始できる状態となる。なお、コア3010もコア3011と同様に、図3に示すIFFT処理405、CPRI送信処理406、CPRI受信処理407、FFT処理408、O&Mインタフェース処理440、制御チャネル送信処理460、制御チャネル受信処理480の処理を司るプログラムが含まれており、コア3011と同様の処理が開始できる状態である。また、コア3010は、Dynamicコアとして定義したコア3012、コア3013、コア3014に対し、図3に示すデータチャネル送信処理450、データチャネル受信処理470、スケジューラ処理490の処理を司るプログラムが選択され、Boot処理を開始するように指示する。コア3012、コア3013、コア3014は、Boot処理を終えると同時に動作モードとなり、割当てられた処理が開始できる状態となる(S1006)。
The
次にコア3010は、Staticコアとして定義したコア3010、3011、Dynamicコアとして定義したコア3012、コア3013、コア3014以外の使用しないコア(コア3015が対象)に対しては、Dynamicコアとして定義はするが、スタンバイモードへ移行するように指示する。スタンバイモードへ移行するように指示されたコア3015は、Dynamicコアとして定義したコアと同様に、図3に示すデータチャネル送信処理450、データチャネル受信処理470、スケジューラ処理490の処理を司るプログラムを選択しBoot処理を開始するが、Boot処理を終えると同時にスタンバイモードとなる。スタンバイモードへ移行する際は、可変電圧制御部3016からの電源電圧VCC3018を停止することによりスタンバイモードとなる(S1007)。
以上、図10に示したシーケンスをすべて終えた後、マルチコアプロセッサ301に割当てられたレイヤ1部40が運用開始となる。
Next, the
As described above, after all the sequences shown in FIG. 10 are completed, the operation of the
運用中は、無線移動局装置数やトラフィック量に応じて、動作モードのDynamicコア数を動的に変更する。
運用開始時にシステムパラメータから求めたDynamicコア数は、最大の無線移動局装置数、最大伝送レートに必要なコア数であり、実際に接続する無線移動局装置数やトラフィック量に応じて必要なコア数は変動する。
図11に運用中の無線基地局装置のマルチコアプロセッサの処理内容のフローチャートを示す。
During operation, the number of dynamic cores in the operation mode is dynamically changed according to the number of radio mobile station devices and traffic volume.
The number of Dynamic cores obtained from system parameters at the start of operation is the number of cores required for the maximum number of wireless mobile station devices and the maximum transmission rate, and the number of cores required according to the number of wireless mobile station devices actually connected and the traffic volume The number varies.
FIG. 11 shows a flowchart of processing contents of the multi-core processor of the operating radio base station apparatus.
コア3010は、接続する無線移動局装置数U、下り伝送レートRtx、上り伝送レートRrxを上位レイヤから取得する(S1101)。
The
次に、コア3010は評価関数f(U,Rtx,Rrx)を用いて必要なDynamicコア数ld(t)を求める(S1102)。評価関数f(U,Rtx,Rrx)とは、接続する無線移動局装置数U、下り伝送レートRtx、上り伝送レートRrxを入力とし、それに必要なDynamicコア数を出力する関数である。Dynamicコア数を求める方法は、図8と同じであり、想定される無線移動局装置数U、下り伝送レートRtx、上り伝送レートRrxの組み合わせに対する必要なDynamicコア数をあらかじめ見積もっておき関数化したものである。関数化する他の方法として、図8の無線移動局装置数、下り伝送レート、上り伝送レートを更に細分化したテーブルを用意することで実現してもよい。
Next, the
評価関数fの最新値ld(t)が前回値ld(t−T)より小さい場合は(S1103)、動作モードのDynamicコア数を減らすこととし、動作モードのDynamicコアの中から不要なDynamicコア数をスリープモードへ移行する(S1104)。
なお、運用開始時の前回値ld(t−T)はシステムパラメータから求めた値(上記説明では、ld(t−T)=3)となる。
例えば、評価関数fの最新値ld(t)=2、前回値ld(t−T)=3、コア3012、コア3013、コア3014が動作モードとした場合、動作モードのコア3014をスリープモードへ移行するDynamicコアとし、動作モードからスリープモードへの移行を行う。
動作モードからスリープモードへ移行する際は、処理中のデータチャネル送信処理あるいはデータチャネル受信処理、スケジューラ処理を終えた後、レジスタ等の情報を退避し、可変クロック周波数制御部3017からの動作クロックCLK3019を停止することによりスリープモードとなる。
When the latest value ld (t) of the evaluation function f is smaller than the previous value ld (t−T) (S1103), the number of dynamic cores in the operation mode is reduced, and unnecessary dynamic cores are selected from the dynamic cores in the operation mode. The number is shifted to the sleep mode (S1104).
The previous value ld (t−T) at the start of operation is a value obtained from the system parameters (in the above description, ld (t−T) = 3).
For example, when the latest value ld (t) = 2 of the evaluation function f, the previous value ld (t−T) = 3, and the
When shifting from the operation mode to the sleep mode, after completing the data channel transmission processing or data channel reception processing and scheduler processing being processed, information such as registers is saved and the
一方、評価関数fの最新値ld(t)が前回値ld(t−T)より大きい場合は(S1106)、動作モードのDynamicコア数を追加することとし、スリープモードのDynamicコアの中から必要なDynamicコア数を動作モードへ移行する(S1107)。
例えば、評価関数fの最新値ld(t)=3、前回値ld(t−T)=2、コア3012、コア3013が動作モード、コア3014がスリープモードとした場合、スリープモードのコア3014を動作モードへ移行するDynamicコアとし、スリープモードから動作モードへの移行を行う。
スリープモードから動作モードへ移行する際は、退避していたレジスタ等の情報を読み出し、可変クロック周波数制御部3017からの動作クロックCLK3019を供給することにより動作モードとなる。
なお、評価関数fの最新値ld(t)が前回値ld(t―T)と等しい場合は、動作モードのDynamicコア数は変更しない。
On the other hand, if the latest value ld (t) of the evaluation function f is larger than the previous value ld (t−T) (S1106), the number of dynamic cores in the operation mode is added, and it is necessary from among the dynamic cores in the sleep mode. The number of dynamic cores is shifted to the operation mode (S1107).
For example, when the latest value ld (t) = 3 of the evaluation function f, the previous value ld (t−T) = 2, the
When shifting from the sleep mode to the operation mode, the operation mode is set by reading out information such as the saved registers and supplying the
If the latest value ld (t) of the evaluation function f is equal to the previous value ld (t−T), the number of dynamic cores in the operation mode is not changed.
上記、動作モードとするDynamicコア数の変更を更新周期Tごとに実施する(S1105)。
以上、無線移動局装置数U、下り伝送レートRtx、上り伝送レートRrxを入力とした評価関数fに基づいて動作モードのDynamicコア数を動的に制御することにより、消費電力を細かく管理することができるため、無駄に浪費していた消費電力を削減することができる。
The change of the number of Dynamic cores as the operation mode is performed every update cycle T (S1105).
As described above, the power consumption is finely managed by dynamically controlling the number of dynamic cores in the operation mode based on the evaluation function f having the number of radio mobile station apparatuses U, the downlink transmission rate Rtx, and the uplink transmission rate Rrx as inputs. Therefore, power consumption that has been wasted can be reduced.
上記実施例では、評価関数fの最新値ld(t)と前回値ld(t−T)を1回の比較で動作モードのDynamicコア数を決定していたが、評価関数fの最新値ld(t)と前回値ld(t−T)の比較結果がN回連続して、評価関数fの最新値ld(t)を前回値ld(t−T)が上回る、あるいは下回った場合に動作モードのDynamicコア数を決定しても構わない。また、評価関数fの最新値ld(t)と前回値ld(t−T)の比較結果について平均処理を施し、比較結果の平均値を用いて動作モードのDynamicコア数を決定しても構わない。 In the above embodiment, the number of dynamic cores in the operation mode is determined by comparing the latest value ld (t) of the evaluation function f with the previous value ld (t−T) once. However, the latest value ld of the evaluation function f is determined. The operation is performed when the comparison result between (t) and the previous value ld (t−T) is N times consecutively, and the previous value ld (t−T) exceeds or falls below the latest value ld (t) of the evaluation function f. The number of dynamic cores in the mode may be determined. In addition, an average process may be performed on the comparison result between the latest value ld (t) and the previous value ld (t−T) of the evaluation function f, and the number of dynamic cores in the operation mode may be determined using the average value of the comparison result. Absent.
上記実施例では、運用開始時における動作モードのDynamicコア数ldを外部装置からネットワークを介して設定されるシステムパラメータから求める説明を行ったが、あらかじめマルチコアプロセッサの定数としてプログラムしておく方法でも構わない。
上記実施例では、運用中における動作モードのDynamicコア数ldを評価関数に基づき決定する方法について説明したが、外部装置からネットワークを介して直接設定する方法でも構わない。
上記実施例では、運用中における動作モードのDynamicコア数ldの更新周期Tは、外部装置からネットワークを介して設定する方法、あるいは、あらかじめマルチコアプロセッサの定数としてプログラムしておく方法が考えられる。
In the above embodiment, the description has been given of obtaining the number of dynamic cores ld in the operation mode at the start of operation from the system parameters set from the external device via the network. However, a method of programming in advance as a constant of the multi-core processor may be used. Absent.
In the above embodiment, the method of determining the number of dynamic cores ld in the operation mode during operation based on the evaluation function has been described, but a method of directly setting from an external device via a network may be used.
In the above embodiment, the update period T of the number of dynamic cores ld in the operation mode during operation may be set from an external device via a network, or may be programmed in advance as a constant of a multicore processor.
上記実施例では、マルチコアプロセッサ数をM=1個、1プロセッサあたりのコア数をL=6個を例にして説明を行ったが、もちろんM=1、L=6以外の値でも構わない。
例えば、M=2個、L=6個とし、第一のマルチコアプロセッサ301におけるコア3010、コア3011がStaticコア、コア3012、コア3013、コア3014、コア3015が動作モードのDynamicコアとした場合、評価関数fの最新値ld(t)が4個を超えた場合は、第二のマルチコアプロセッサのなかでDynamicコアとして定義され、かつスリープモードのコアが存在すれば、そのコアを動作モードのDynamicコアとして起動する方法が考えられる。
In the above embodiment, the number of multi-core processors is M = 1, and the number of cores per processor is L = 6. However, values other than M = 1 and L = 6 may be used.
For example, when M = 2 and L = 6, the
上記実施例では、レイヤ1部40の処理をマルチコアプロセッサの各コアに割当てる方法について説明を行ったが、レイヤ2部50、レイヤ3部60の処理をマルチコアプロセッサの各コアに割当てることももちろん可能である。
レイヤ2部50、レイヤ3部60の処理についても、レイヤ1と同様に評価関数f(U,Rtx,Rrx)を用いて動作モードのDynamicコア数ld(t)を求めることが可能である。
また、スケジューラ処理をレイヤ1に含めて説明を行ったが、レイヤ2に含める、あるいは単独の処理として扱っても構わない。
また、運用中におけるDynamicコアがある一定の期間、スリープモードを続けた場合に、スリープモードからタンバイモードへ移行しても構わない。
上記実施例では、運用中における動作モードのDynamicコア数を減らすときに、スリープモードへ移行する説明を行ったが、スタンバイモードでも構わない。
上記実施例では、低消費電力化の方法として、スリープモードやスタンバイモードへ移行する際に電源電圧VCC、動作クロックCLKを停止する方法を説明したが、電源電圧VCCであれば低電圧に降圧する、あるいは動作クロックCLKであれば低周波数に可変する方法も考えられる。
In the above embodiment, the method of assigning the processing of the
As for the processing of the
In addition, the scheduler process has been described as being included in
Further, when the dynamic core in operation continues for a certain period of time, the sleep mode may be shifted to the standby mode.
In the above embodiment, when the number of Dynamic cores in the operation mode during operation is reduced, the transition to the sleep mode has been described. However, the standby mode may be used.
In the above embodiment, as a method for reducing the power consumption, the method of stopping the power supply voltage VCC and the operation clock CLK when shifting to the sleep mode or the standby mode has been described. However, if the power supply voltage is VCC, the voltage is lowered to a low voltage. Alternatively, if the operation clock CLK, a method of changing to a low frequency is also conceivable.
上記実施例では、運用開始時にStaticコア数を決定する説明を行ったが、運用中に外部装置からネットワークを介してシステムパラメータの再設定が行われた場合には、Staticコア数を変更しても構わない。 In the above embodiment, the number of static cores is determined at the start of operation. However, if system parameters are reset from an external device via the network during operation, the number of static cores is changed. It doesn't matter.
1、2、3…無線基地局装置、4…MME装置、5…GW装置、6…O&M装置、7…ネットワーク網、10アンテナ、11…送信パケット、12、13、14…送信データ、15…無線信号、16、17、18…受信データ、19…受信パケット、20…RF部、30…BB部、40…レイヤ1部、50…レイヤ2部、60…レイヤ3部、130、131、132、133、134、140、141…送信データ、142、160、161、162、163、164、165…受信データ、301…マルチコアプロセッサ、401…符号化処理、402…スクランブル処理、403…変調処理、404…マッピング処理、405…IFFT処理、406…CPRI送信処理、407…CPRI受信処理、408…FFT処理、409…デマッピング処理、410…復調処理、411…デスクランブル処理、412…復号処理、413…符号化処理、414…スクランブル処理、415…変調処理、416…マッピング処理、417…デマッピング処理、418…復調処理、419…デスクランブル処理、420…復号処理、440…O&Mインタフェース処理、450…データチャネル送信処理、460…制御チャネル送信処理、470…データチャネル受信処理、480…制御チャネル受信処理、490…スケジューラ処理、3010、3011、3012、3013、3014、3015…プロセッサコア、3016…可変電圧制御部、3017…可変クロック周波数制御部、3018…電源電圧VCC、3019…動作クロックCLK、3020…スリープモード指示。
1, 2, 3 ... Wireless base station apparatus, 4 ... MME apparatus, 5 ... GW apparatus, 6 ... O & M apparatus, 7 ... Network network, 10 antenna, 11 ... Transmission packet, 12, 13, 14 ... Transmission data, 15 ... Radio signal, 16, 17, 18 ... received data, 19 ... received packet, 20 ... RF part, 30 ... BB part, 40 ...
Claims (10)
前記ベースバンド部は、それぞれが独立に動作モードを切替える機能を有する複数のプロセッサコアを有する1つ以上のマルチコアプロセッサを搭載し、
前記マルチコアプロセッサに、前記複数のプロセッサコアに対して、無線基地局装置の運用中処理量の変化が少ない処理を割り当てるStaticコアまたは運用中に処理量の変化が大きい処理を割り当てるDymamicコアとして定義するためのプログラムおよびシステムパラメータに基づいてStaticコアおよびDymamicコア数を決定するための割り当てテーブルを有し、
無線基地局装置の運用開示時に、外部装置よりシステムパラメータが設定されると、
前記マルチコアプロセッサは、設定されたシステムパラメータに基づいて前記テーブルを参照してStaticコアおよびDymamicコアの割り当て数を決定し、前記複数のプロセッサコアに対して、StaticコアおよびDymamicコアの定義を行い、それらのプロセッサコアをスタンバイモードにするとともに、StaticコアおよびDymamicコアのいずれにも割り当てられなかったプロセッサコアに対しては、スリープモードに設定することを特徴とする無線基地局装置。 A radio base station device having a radio frequency unit for processing radio signals transmitted and received with a radio mobile station device, and a baseband unit,
The baseband unit is equipped with one or more multi-core processors each having a plurality of processor cores having a function of independently switching the operation mode,
The multi-core processor is defined as a static core for assigning a process with a small change in the amount of processing during operation of the radio base station apparatus to a plurality of processor cores, or a dynamic core for assigning a process with a large change in the amount of processing during operation. An allocation table for determining the number of static and dynamic cores based on program and system parameters for
When system parameters are set from an external device when the operation of the radio base station device is disclosed,
The multi-core processor refers to the table based on a set system parameter, determines the number of static cores and dynamic cores allocated, defines the static cores and the dynamic cores for the plurality of processor cores, A radio base station apparatus characterized in that those processor cores are set to a standby mode, and a processor core that is not assigned to either a static core or a dynamic core is set to a sleep mode.
前記ベースバンド部は、それぞれが独立に動作モードを切替える機能を有する複数のプロセッサコアを有する1つ以上のマルチコアプロセッサを搭載し、
前記マルチコアプロセッサに、前記複数のプロセッサコアに対して、無線基地局装置の運用中処理量の変化が少ない処理を割り当てるStaticコアまたは運用中に処理量の変化が大きい処理を割り当てるDymamicコアとして定義するためのプログラムおよび運用中に変化するパラメータに基づいてDymamicコア数を決定するためのプログラムを有し、
無線基地局装置の運用中に、予め定められた更新周期で前記パラメータを取得してパラメータに基づいてDymamicコア数を決定し、前記複数のプロセッサコアに対して、Dymamicコアの増減を行ない、StaticコアおよびDymamicコアのいずれにも割り当てられなかったプロセッサコアに対しては、スリープモードに設定することを特徴とする無線基地局装置。 A radio base station device having a radio frequency unit for processing radio signals transmitted and received with a radio mobile station device, and a baseband unit,
The baseband unit is equipped with one or more multi-core processors each having a plurality of processor cores having a function of independently switching the operation mode,
The multi-core processor is defined as a static core for assigning a process with a small change in the amount of processing during operation of the radio base station apparatus to a plurality of processor cores, or a dynamic core for assigning a process with a large change in the amount of processing during operation. And a program for determining the number of Dynamic cores based on parameters that change during operation and
During operation of the radio base station apparatus, the parameter is acquired at a predetermined update period, the number of Dynamic cores is determined based on the parameter, the number of Dynamic cores is increased / decreased with respect to the plurality of processor cores, and Static A radio base station apparatus, wherein a processor core that is not assigned to either the core or the Dynamic core is set in a sleep mode.
前記ベースバンド処理は、それぞれが独立に動作モードを切替える機能を有する複数のプロセッサコアを有する1つ以上のマルチコアプロセッサにより実現され、
前記マルチコアプロセッサに、前記複数のプロセッサコアに対して、無線基地局装置の運用中処理量の変化が少ない処理を割り当てるStaticコアまたは運用中に処理量の変化が大きい処理を割り当てるDymamicコアとして定義するためのプログラムおよびシステムパラメータに基づいてStaticコアおよびDymamicコア数を決定するための割り当てテーブルを有し、
無線基地局装置の運用開示時に、外部装置よりシステムパラメータが設定されると、
前記マルチコアプロセッサは、設定されたシステムパラメータに基づいて前記テーブルを参照してStaticコアおよびDymamicコアの割り当て数を決定し、前記複数のプロセッサコアに対して、StaticコアおよびDymamicコアの定義を行い、それらのプロセッサコアをスタンバイモードにするとともに、StaticコアおよびDymamicコアのいずれにも割り当てられなかったプロセッサコアに対しては、スリープモードに設定することを特徴とするマルチコアプロセッサ制御方法。 A multi-core processor control method for performing baseband processing in a radio base station apparatus having a radio frequency unit for processing radio signals transmitted to and received from a radio mobile station apparatus, and a baseband unit,
The baseband processing is realized by one or more multi-core processors each having a plurality of processor cores each having a function of switching operation modes independently.
The multi-core processor is defined as a static core for assigning a process with a small change in the amount of processing during operation of the radio base station apparatus to a plurality of processor cores, or a dynamic core for assigning a process with a large change in the amount of processing during operation. An allocation table for determining the number of static and dynamic cores based on program and system parameters for
When system parameters are set from an external device when the operation of the radio base station device is disclosed,
The multi-core processor refers to the table based on a set system parameter, determines the number of static cores and dynamic cores allocated, defines the static cores and the dynamic cores for the plurality of processor cores, A multi-core processor control method, wherein the processor cores are set to a standby mode, and a sleep mode is set for a processor core that is not assigned to either a static core or a dynamic core.
前記ベースバンド処理は、それぞれが独立に動作モードを切替える機能を有する複数のプロセッサコアを有する1つ以上のマルチコアプロセッサにより実現され、
前記マルチコアプロセッサに、前記複数のプロセッサコアに対して、無線基地局装置の運用中処理量の変化が少ない処理を割り当てるStaticコアまたは運用中に処理量の変化が大きい処理を割り当てるDymamicコアとして定義するためのプログラムおよび運用中に変化するパラメータに基づいてDymamicコア数を決定するためのプログラムを有し、
無線基地局装置の運用中に、予め定められた更新周期で前記パラメータを取得してパラメータに基づいてDymamicコア数を決定し、前記複数のプロセッサコアに対して、Dymamicコアの増減を行ない、StaticコアおよびDymamicコアのいずれにも割り当てられなかったプロセッサコアに対しては、スリープモードに設定することを特徴とするマルチコアプロセッサの制御方法。 A multi-core processor control method for performing baseband processing in a radio base station apparatus having a radio frequency unit for processing radio signals transmitted to and received from a radio mobile station apparatus, and a baseband unit,
The baseband processing is realized by one or more multi-core processors each having a plurality of processor cores each having a function of switching operation modes independently.
The multi-core processor is defined as a static core for assigning a process with a small change in the amount of processing during operation of the radio base station apparatus to a plurality of processor cores, or a dynamic core for assigning a process with a large change in the amount of processing during operation. And a program for determining the number of Dynamic cores based on parameters that change during operation and
During operation of the radio base station apparatus, the parameter is acquired at a predetermined update period, the number of Dynamic cores is determined based on the parameter, the number of Dynamic cores is increased / decreased with respect to the plurality of processor cores, and Static A control method for a multi-core processor, wherein a processor core that is not assigned to any of the core and the Dynamic core is set to a sleep mode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010038096A JP5309052B2 (en) | 2010-02-24 | 2010-02-24 | Radio base station apparatus and communication processing control method in radio base station apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010038096A JP5309052B2 (en) | 2010-02-24 | 2010-02-24 | Radio base station apparatus and communication processing control method in radio base station apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011176517A JP2011176517A (en) | 2011-09-08 |
| JP5309052B2 true JP5309052B2 (en) | 2013-10-09 |
Family
ID=44688987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010038096A Active JP5309052B2 (en) | 2010-02-24 | 2010-02-24 | Radio base station apparatus and communication processing control method in radio base station apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5309052B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2635087A1 (en) * | 2012-02-28 | 2013-09-04 | Alcatel Lucent | Apparatus, method and computer program for controlling transmission points in a mobile communication system |
| JP2014003517A (en) * | 2012-06-20 | 2014-01-09 | Nec Saitama Ltd | Mobile communication system and mobile communication method |
| CN103841549B (en) * | 2012-11-26 | 2017-09-15 | 上海贝尔股份有限公司 | A kind of method and apparatus for being used to realize data transfer between terminal device |
| JP2016116110A (en) * | 2014-12-16 | 2016-06-23 | 富士通株式会社 | Communication apparatus |
| JP2016124455A (en) * | 2015-01-06 | 2016-07-11 | 株式会社オートネットワーク技術研究所 | In-vehicle relay device and relay method |
| CN113891434A (en) * | 2020-07-02 | 2022-01-04 | 大唐移动通信设备有限公司 | Base station energy-saving processing method and device, base station, equipment and storage medium |
| CN116264714A (en) * | 2021-12-10 | 2023-06-16 | 中国移动通信集团设计院有限公司 | Indoor baseband processing unit and control method of 5G extended pico base station |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004120070A (en) * | 2002-09-24 | 2004-04-15 | Matsushita Electric Ind Co Ltd | Radio base station apparatus and load distribution control method |
| JP4328732B2 (en) * | 2005-03-28 | 2009-09-09 | 日本電気株式会社 | Base station apparatus and baseband signal processing apparatus |
| JP2007019724A (en) * | 2005-07-06 | 2007-01-25 | Nec Corp | Radio base station and baseband signal processing allocation method |
| JP4648856B2 (en) * | 2006-03-09 | 2011-03-09 | 株式会社日立国際電気 | Wireless base station equipment |
| JP4732994B2 (en) * | 2006-10-13 | 2011-07-27 | 富士通株式会社 | Communication processing method in radio base station of mobile communication system |
-
2010
- 2010-02-24 JP JP2010038096A patent/JP5309052B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011176517A (en) | 2011-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7453326B2 (en) | Selective cross-slot scheduling for NR user equipment | |
| CN109152052B (en) | Method and device for determining transmission block size | |
| JP5309052B2 (en) | Radio base station apparatus and communication processing control method in radio base station apparatus | |
| TWI578806B (en) | Telecommunications equipment and method | |
| JP7457797B2 (en) | Wireless communication methods, terminal devices and network devices | |
| AU2017246336B2 (en) | Configurable subframe structures in wireless communication | |
| CN111345050A (en) | Temporary handling of wireless communication device capabilities | |
| US9907082B2 (en) | Radio base station, baseband processing apparatus, semiconductor integrated circuit, radio communication system and control method | |
| EP2835005B1 (en) | Interference control between different radio communication systems involving user equipments | |
| TW201448534A (en) | Downlink communication | |
| CN114501498B (en) | Method and device for determining type of downlink control information | |
| CN107872890B (en) | Method and device for scheduling transmission in a wireless communication system | |
| CN111247841A (en) | User equipment power consumption characteristics and traffic adaptation | |
| EP3143804A1 (en) | Discontinuous transmission for a mobile phone network node | |
| EP2827658A1 (en) | Flexible downlink subframe structure for energy-efficient transmission | |
| CN104301986A (en) | Radio communication system, base station device, mobile station device, and communication method | |
| US20240370075A1 (en) | Methodology for vran power savings based on projected computation load | |
| EP3213566B1 (en) | First node and methods therein for controlling a transmission power of a second node | |
| CA3056005A1 (en) | Communication method, terminal device and network device | |
| WO2025118654A1 (en) | Bandwidth part framework | |
| CN114902748B (en) | Sleep indication method, device, terminal and storage medium for auxiliary carrier | |
| WO2011158861A1 (en) | Wireless base station and power supply control method | |
| HK40120173A (en) | Method and apparatus for determining transport block size | |
| WO2022267389A1 (en) | Network access method, and device and storage medium | |
| CN118524490A (en) | Configuration method, terminal, network device, apparatus and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5309052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |