JP5319982B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5319982B2 JP5319982B2 JP2008209728A JP2008209728A JP5319982B2 JP 5319982 B2 JP5319982 B2 JP 5319982B2 JP 2008209728 A JP2008209728 A JP 2008209728A JP 2008209728 A JP2008209728 A JP 2008209728A JP 5319982 B2 JP5319982 B2 JP 5319982B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- dummy
- semiconductor device
- voltage
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims description 20
- 238000009966 trimming Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、過電流保護回路を集積化して成る半導体装置に関するものである。 The present invention relates to a semiconductor device in which an overcurrent protection circuit is integrated.
図6は、過電流保護回路の一従来例を示す回路図である。図6に示すように、従来の過電流保護回路は、入力電圧Vinを所定の閾値電圧Vth分だけ引き下げて得られる電圧信号VX(=Vin−Vth)と、出力電流Ioutの供給ラインに挿入されたセンス抵抗Rsの低電位端から引き出される電圧信号VY(=Vin−Iout×Rs)と、を比較して過電流保護信号Socpを生成する構成とされていた。 FIG. 6 is a circuit diagram showing a conventional example of an overcurrent protection circuit. As shown in FIG. 6, the conventional overcurrent protection circuit is inserted into the supply line of the voltage signal VX (= Vin−Vth) obtained by lowering the input voltage Vin by a predetermined threshold voltage Vth and the output current Iout. The voltage signal VY (= Vin−Iout × Rs) drawn from the low potential end of the sense resistor Rs is compared to generate the overcurrent protection signal Socp.
なお、上記従来の過電流保護回路を集積化して成る半導体装置の中には、上記のセンス抵抗Rsとして、入力電圧Vinの印加端と負荷との間を結ぶ電流ラインの配線抵抗成分を利用するものもあった。 In the semiconductor device formed by integrating the conventional overcurrent protection circuit, a wiring resistance component of a current line connecting the application terminal of the input voltage Vin and the load is used as the sense resistor Rs. There was also a thing.
上記に関連する従来技術の一例としては、特許文献1を挙げることができる。
確かに、上記従来の過電流保護回路であれば、センス抵抗Rsでの降下電圧(=Iout×Rs)が所定の閾値電圧Vthよりも大きくなったときに、出力電流Ioutが過電流状態であることを検出して、過電流保護信号Socpを生成することが可能である。 Certainly, in the above-described conventional overcurrent protection circuit, the output current Iout is in the overcurrent state when the voltage drop (= Iout × Rs) at the sense resistor Rs becomes larger than the predetermined threshold voltage Vth. It is possible to generate the overcurrent protection signal Socp.
しかしながら、半導体装置内部の配線抵抗成分をセンス抵抗Rsとして利用する場合、その抵抗値が配線の厚み(配線の断面積)に起因して大きくばらつくため、過電流保護回路の検出精度が悪化してしまう、という課題があった。例えば、センス抵抗Rsの抵抗値が意図した値よりも大きい場合には、センス抵抗Rsでの電圧降下が大きくなるので、意図した閾値よりも小さい出力電流Ioutしか流れていないにも関わらず、過電流状態と誤検出され、半導体装置の動作が不安定となってしまう。逆に、センス抵抗Rsの抵抗値が意図した値よりも小さい場合には、センス抵抗Rsでの電圧降下が小さくなるので、意図した閾値よりも大きい出力電流Ioutが流れるまで過電流状態と検出されなくなり、半導体装置の安全性が低下してしまう。 However, when the wiring resistance component inside the semiconductor device is used as the sense resistor Rs, the resistance value varies greatly due to the thickness of the wiring (cross-sectional area of the wiring), so that the detection accuracy of the overcurrent protection circuit deteriorates. There was a problem of end. For example, when the resistance value of the sense resistor Rs is larger than the intended value, the voltage drop at the sense resistor Rs becomes large. Therefore, although the output current Iout is smaller than the intended threshold value, excessive current flows. A current state is erroneously detected, and the operation of the semiconductor device becomes unstable. On the contrary, when the resistance value of the sense resistor Rs is smaller than the intended value, the voltage drop at the sense resistor Rs becomes small, so that an overcurrent state is detected until an output current Iout larger than the intended threshold value flows. The safety of the semiconductor device is reduced.
本発明は、上記の問題点に鑑み、配線抵抗成分をセンス抵抗として利用しながら、過電流保護回路の検出精度を向上することが可能な半導体装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device capable of improving the detection accuracy of an overcurrent protection circuit while using a wiring resistance component as a sense resistor.
上記目的を達成するために、本発明に係る半導体装置は、監視対象となる電流ラインの配線抵抗成分であるセンス抵抗と、前記センス抵抗での降下電圧と所定の閾値電圧とを比較して過電流保護信号を生成する過電流保護回路と、を集積化して成る半導体装置であって、前記半導体装置は、さらに、前記電流ラインの形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、前記センス抵抗よりも大きな抵抗値を有するダミー抵抗と;前記ダミー抵抗の両端に各々接続された第1、第2ダミーパッドと;を集積化して成り、前記過電流保護回路は、前記閾値電圧を調整するための閾値電圧調整部を有して成る構成(第1の構成)とされている。 In order to achieve the above object, a semiconductor device according to the present invention compares a sense resistor, which is a wiring resistance component of a current line to be monitored, with a voltage drop across the sense resistor and a predetermined threshold voltage. An overcurrent protection circuit for generating a current protection signal, wherein the semiconductor device is further electrically connected to other circuit elements by the same process as the current line formation process. A dummy resistance which is a wiring resistance component of the dummy line formed separately and has a resistance value larger than the sense resistance; and first and second dummy pads respectively connected to both ends of the dummy resistance; The overcurrent protection circuit is configured to have a configuration (first configuration) including a threshold voltage adjustment unit for adjusting the threshold voltage.
なお、上記第1の構成から成る半導体装置において、前記ダミー抵抗は、前記センス抵抗に隣接して形成されている構成(第2の構成)にするとよい。 In the semiconductor device having the first configuration, the dummy resistor may be configured to be formed adjacent to the sense resistor (second configuration).
また、上記第1または第2の構成から成る半導体装置は、前記電流ラインの形成工程と同一の工程により、前記ダミー抵抗の周辺余白を埋める形で、他の回路要素から電気的に分離して形成されたダミーレイヤを集積化して成る構成(第3の構成)にするとよい。 The semiconductor device having the first or second configuration is electrically isolated from other circuit elements by filling the marginal margin of the dummy resistor in the same process as the current line forming process. A configuration (third configuration) may be formed by integrating the formed dummy layers.
また、上記第1〜第3いずれかの構成から成る半導体装置において、第1、第2ダミーパッドは、それぞれ、複数のパッドを一組として形成されている構成(第4の構成)にするとよい。 In the semiconductor device having any one of the first to third configurations, each of the first and second dummy pads may have a configuration in which a plurality of pads are formed as a set (fourth configuration). .
また、上記第1〜第4いずれかの構成から成る半導体装置において、前記過電流保護回路は、一端が前記センス抵抗の一端に接続された第1抵抗と;基準電圧に応じて基準電流を生成し、第1抵抗を介して前記基準電流を引き込む定電流回路と;第1抵抗の他端電圧と前記センス抵抗の他端電圧を比較して前記過電流保護信号を生成するコンパレータと;を有して成る構成(第5の構成)にするとよい。 In the semiconductor device having any one of the first to fourth configurations, the overcurrent protection circuit includes a first resistor having one end connected to one end of the sense resistor; and generates a reference current according to a reference voltage. And a constant current circuit that draws the reference current through a first resistor; and a comparator that compares the other end voltage of the first resistor with the other end voltage of the sense resistor to generate the overcurrent protection signal. (5th configuration).
また、上記第5の構成から成る半導体装置において、前記定電流回路は、第1抵抗の他端と接地端との間に接続された第2抵抗と、第2抵抗の一端に前記基準電圧を印加するバイアス回路と、を有して成る構成(第6の構成)にするとよい。 In the semiconductor device having the fifth configuration, the constant current circuit includes a second resistor connected between the other end of the first resistor and the ground end, and the reference voltage applied to one end of the second resistor. And a bias circuit to be applied (sixth configuration).
また、上記第6の構成から成る半導体装置において、前記バイアス回路は、第1抵抗と第2抵抗との間に接続された第1トランジスタと、第1トランジスタの制御端と接地端との間に接続され、自身の制御端に前記基準電圧が印加される第2トランジスタと、を有して成る構成(第7の構成)にするとよい。 In the semiconductor device having the sixth configuration, the bias circuit includes a first transistor connected between the first resistor and the second resistor, and a control terminal and a ground terminal of the first transistor. It is preferable to have a configuration (seventh configuration) including a second transistor that is connected and has the control voltage applied to the reference transistor.
また、上記第6の構成から成る半導体装置において、前記バイアス回路は、第1抵抗と第2抵抗との間に接続されたトランジスタと、前記基準電圧と第2抵抗の一端電圧が一致するように前記トランジスタの導通度を制御するオペアンプと、を有して成る構成(第8の構成)にするとよい。 In the semiconductor device having the sixth configuration, the bias circuit includes a transistor connected between the first resistor and the second resistor, and the reference voltage and one end voltage of the second resistor coincide with each other. A configuration (eighth configuration) including an operational amplifier for controlling the conductivity of the transistor is preferable.
また、上記第5〜第8いずれかの構成から成る半導体装置において、前記過電流保護回路は、所定の内部電圧を分圧して前記基準電圧を生成する抵抗分割回路を有して成り、前記閾値電圧調整部は、前記抵抗分割回路を形成する抵抗素子の少なくとも一に並列接続されたトリミングヒューズを有して成る構成(第9の構成)にするとよい。 In the semiconductor device having any one of the fifth to eighth configurations, the overcurrent protection circuit includes a resistance divider circuit that divides a predetermined internal voltage to generate the reference voltage, and the threshold value The voltage adjusting unit may be configured to include a trimming fuse connected in parallel to at least one of the resistance elements forming the resistance dividing circuit (ninth configuration).
また、本発明に係る半導体装置の調整方法は、上記第1〜第9いずれかの構成から成る半導体装置の調整方法であって、第1、第2ダミーパッド間に一定の電流を流しながら、第1、第2ダミーパッド間の電圧を測定し、その測定結果から前記ダミー抵抗の実抵抗値を算出するステップと;前記ダミー抵抗の理想抵抗値に対する実抵抗値の相対誤差を算出するステップと;前記相対誤差と前記センス抵抗の理想抵抗値に基づいて、前記センス抵抗の推定実抵抗値を算出するステップと;前記センス抵抗の推定実抵抗値に基づいて前記閾値電圧調整部を用いた前記閾値電圧の調整を行うステップと;を有する構成(第10の構成)とされている。 A semiconductor device adjustment method according to the present invention is a semiconductor device adjustment method having any one of the first to ninth configurations, and a constant current is passed between the first and second dummy pads. Measuring a voltage between the first and second dummy pads and calculating an actual resistance value of the dummy resistor from the measurement result; calculating a relative error of the actual resistance value with respect to an ideal resistance value of the dummy resistor; Calculating an estimated actual resistance value of the sense resistor based on the relative error and an ideal resistance value of the sense resistor; and using the threshold voltage adjusting unit based on the estimated actual resistance value of the sense resistor; And a step of adjusting the threshold voltage (a tenth configuration).
本発明に係る半導体装置であれば、配線抵抗成分をセンス抵抗として利用しながら、過電流保護回路の検出精度を向上することが可能となる。 The semiconductor device according to the present invention can improve the detection accuracy of the overcurrent protection circuit while using the wiring resistance component as the sense resistor.
図1は、本発明に係る電源ICの一実施形態を示す回路図である。図1に示すように、本実施形態の電源ICは、入力電圧Vinから所望の出力電圧Voutを生成するLDO[Low Drop-Out]レギュレータを内蔵するものであり、その回路要素として、Pチャネル型MOS[Metal Oxide Semiconductor]電界効果トランジスタP1と、抵抗R1及び抵抗R2と、キャパシタC1と、エラーアンプERRと、直流電圧源E1とを有して成る。 FIG. 1 is a circuit diagram showing an embodiment of a power supply IC according to the present invention. As shown in FIG. 1, the power supply IC according to the present embodiment includes an LDO [Low Drop-Out] regulator that generates a desired output voltage Vout from an input voltage Vin. A MOS [Metal Oxide Semiconductor] field effect transistor P1, a resistor R1 and a resistor R2, a capacitor C1, an error amplifier ERR, and a DC voltage source E1 are included.
トランジスタP1のソースは、入力パッドT0を介して入力電圧Vinの印加端に接続されている。トランジスタP1のドレインは、出力電圧Voutの引出端に接続される一方、抵抗R1、R2を介して接地端にも接続されている。なお、出力電圧Voutの引出端と接地端との間には、出力電圧Voutの平滑手段として、キャパシタC1が接続されている。エラーアンプERRの非反転入力端(+)は、帰還電圧Vfbの印加端(抵抗R1、R2の接続ノード)に接続されている。エラーアンプERRの反転入力端(−)は、基準電圧Vrefの印加端(直流電圧源E1の正極端)に接続されている。エラーアンプERRの出力端は、トランジスタP1のゲートに接続されている。 The source of the transistor P1 is connected to the application terminal of the input voltage Vin via the input pad T0. The drain of the transistor P1 is connected to the output terminal of the output voltage Vout, and is also connected to the ground terminal via the resistors R1 and R2. A capacitor C1 is connected between the lead-out terminal of the output voltage Vout and the ground terminal as smoothing means for the output voltage Vout. The non-inverting input terminal (+) of the error amplifier ERR is connected to the application terminal of the feedback voltage Vfb (the connection node of the resistors R1 and R2). The inverting input terminal (−) of the error amplifier ERR is connected to the application terminal of the reference voltage Vref (the positive terminal of the DC voltage source E1). The output terminal of the error amplifier ERR is connected to the gate of the transistor P1.
上記構成から成るLDOレギュレータは、出力電圧Voutに応じた帰還電圧Vfbと基準電圧Vrefとが一致するように、トランジスタA1の導通度を制御することで、入力電圧Vinから所望の出力電圧Voutを生成する。 The LDO regulator configured as described above generates a desired output voltage Vout from the input voltage Vin by controlling the conductivity of the transistor A1 so that the feedback voltage Vfb corresponding to the output voltage Vout matches the reference voltage Vref. To do.
また、本実施形態の電源ICは、LDOレギュレータを形成する上記の回路要素に加えて、センス抵抗Rsと、過電流保護回路OCPと、を集積化して成る。 Further, the power supply IC of the present embodiment is formed by integrating a sense resistor Rs and an overcurrent protection circuit OCP in addition to the circuit elements forming the LDO regulator.
センス抵抗Rsは、入力電圧Vinの印加端から出力電圧Voutの引出端に向けて流れる出力電流Ioutの大きさを電圧信号として検出するための電流/電圧変換手段である。なお、本実施形態の電源ICにおいて、センス抵抗Rsは、電源ICの内部において出力電流Ioutが流れる電流ライン(すなわち、過電流保護回路OCPの監視対象となる電流ライン)の配線抵抗成分を利用して形成されている。 The sense resistor Rs is current / voltage conversion means for detecting, as a voltage signal, the magnitude of the output current Iout that flows from the application terminal of the input voltage Vin toward the extraction terminal of the output voltage Vout. In the power supply IC of this embodiment, the sense resistor Rs uses a wiring resistance component of a current line (that is, a current line to be monitored by the overcurrent protection circuit OCP) in which the output current Iout flows inside the power supply IC. Is formed.
過電流保護回路OCPは、センス抵抗Rsでの降下電圧(=Iout×Rs)と所定の閾値電圧Vthとを比較して過電流保護信号Socpを生成する手段であり、その過電流保護信号Socpは、LDOレギュレータを形成するエラーアンプERRのイネーブル端に出力されている。このような構成とすることにより、センス抵抗Rsでの降下電圧が所定の閾値電圧Vthよりも大きくなったときには、出力電流Ioutが過電流状態であることを検出して、LDOレギュレータの出力動作を非常停止させることができるので、電源ICの安全性を高めることが可能となる。 The overcurrent protection circuit OCP is a means for generating an overcurrent protection signal Socp by comparing a voltage drop (= Iout × Rs) at the sense resistor Rs with a predetermined threshold voltage Vth, and the overcurrent protection signal Socp is , Output to the enable terminal of the error amplifier ERR forming the LDO regulator. With this configuration, when the voltage drop across the sense resistor Rs becomes larger than the predetermined threshold voltage Vth, it is detected that the output current Iout is in an overcurrent state, and the output operation of the LDO regulator is performed. Since the emergency stop can be performed, the safety of the power supply IC can be improved.
ただし、背景技術の項でも述べたように、電源IC内部の配線抵抗成分をセンス抵抗Rsとして利用する場合、その抵抗値が配線の厚み(配線の断面積)に起因して大きくばらつくため、過電流保護回路OCPの閾値電圧Vthを固定的に設定してしまうと、過電流保護回路OCPの検出精度が悪化してしまう。 However, as described in the background section, when the wiring resistance component inside the power supply IC is used as the sense resistance Rs, the resistance value greatly varies due to the thickness of the wiring (cross-sectional area of the wiring). If the threshold voltage Vth of the current protection circuit OCP is fixedly set, the detection accuracy of the overcurrent protection circuit OCP deteriorates.
これを解消するためには、センス抵抗Rsの抵抗値を測定し、その実測値に基づいて過電流保護回路OCPの閾値電圧Vthを調整することが望ましいが、センス抵抗Rsとして利用される電流ラインの配線抵抗成分は極めて小さいため、その抵抗値を正確に測定することは、極めて困難である。 In order to solve this problem, it is desirable to measure the resistance value of the sense resistor Rs and adjust the threshold voltage Vth of the overcurrent protection circuit OCP based on the actually measured value, but the current line used as the sense resistor Rs Since the wiring resistance component is extremely small, it is extremely difficult to accurately measure the resistance value.
そこで、本実施形態の電源ICは、センス抵抗Rsの抵抗値を実測することなく、その値を推定するための手段として、ダミー抵抗Rdと、第1ダミーパッドT1と、第2ダミーパッドT2と、を集積化して成り、かつ、過電流保護回路OCPは、センス抵抗Rsの推定実抵抗値に基づいて、その閾値電圧Vthを調整するための閾値電圧調整部を有して成る構成とされている。 Therefore, the power supply IC according to the present embodiment uses the dummy resistor Rd, the first dummy pad T1, and the second dummy pad T2 as means for estimating the value of the sense resistor Rs without actually measuring the resistance value. , And the overcurrent protection circuit OCP has a threshold voltage adjustment unit for adjusting the threshold voltage Vth based on the estimated actual resistance value of the sense resistor Rs. Yes.
ダミー抵抗Rdは、出力電流Ioutが流れる電流ライン(すなわちセンス抵抗Rs)の形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、センス抵抗Rsよりも大きな抵抗値(その測定が可能である程度に大きな抵抗値)を有するものである。 The dummy resistor Rd is a wiring resistance component of a dummy line formed electrically isolated from other circuit elements by the same process as the process of forming the current line (that is, the sense resistor Rs) through which the output current Iout flows. The resistance value is larger than that of the sense resistor Rs (the resistance value is large enough to be measured).
第1ダミーパッドT1、及び、第2ダミーパッドT2は、ダミー抵抗Rdの両端に各々接続されており、ダミー抵抗Rdの実抵抗値を測定するときに、プローブ(試験針)の接触先となるパッド(いわゆるEDS[Electrical Die Sorting]パッド)であり、電源ICのパッケージングに際して、リードフレームにワイヤボンディングされることはない。 The first dummy pad T1 and the second dummy pad T2 are respectively connected to both ends of the dummy resistor Rd, and serve as a contact point of the probe (test needle) when measuring the actual resistance value of the dummy resistor Rd. It is a pad (so-called EDS [Electrical Die Sorting] pad) and is not wire-bonded to the lead frame when packaging the power supply IC.
図2は、センス抵抗Rsとダミー抵抗Rdのレイアウト例を示す模式図である。図2に示すように、ダミー抵抗Rdは、センス抵抗Rsに隣接して形成することが望ましい。なお、ダミー抵抗Rdとして利用されるダミーラインは、センス抵抗Rsとして利用される電流ラインに比べて細いライン幅(図2の例では約1/10)に設計されている。また、ダミー抵抗Rdとして利用されるダミーラインは、第1ダミーパッドT1と第2ダミーパッドT2との間を何度も折り返すように引き回されており、センス抵抗Rsとして利用される電流ラインに比べて長いライン長(図2の例では4〜5倍)に設計されている。 FIG. 2 is a schematic diagram illustrating a layout example of the sense resistor Rs and the dummy resistor Rd. As shown in FIG. 2, the dummy resistor Rd is desirably formed adjacent to the sense resistor Rs. The dummy line used as the dummy resistor Rd is designed to have a narrower line width (about 1/10 in the example of FIG. 2) than the current line used as the sense resistor Rs. Further, the dummy line used as the dummy resistor Rd is routed so as to be folded back and forth between the first dummy pad T1 and the second dummy pad T2, and is used as a current line used as the sense resistor Rs. It is designed to have a longer line length (4-5 times in the example of FIG. 2).
一方、センス抵抗Rsとして利用される電流ラインと、ダミー抵抗Rdとして利用されるダミーラインは、いずれも同一の工程で形成されているため、各々の厚みについては、製造ばらつき分を含めて、基本的に同一となる。 On the other hand, since the current line used as the sense resistor Rs and the dummy line used as the dummy resistor Rd are both formed in the same process, the thickness of each of them includes the manufacturing variation. Are identical.
従って、センス抵抗Rsのライン幅とライン長、並びに、ダミー抵抗Rdのライン幅とライン長がいずれも設計値通りにばらつきなく形成されていると仮定した場合、センス抵抗Rsとダミー抵抗Rdの各抵抗値は、いずれも各々の厚みばらつきにのみ起因して、同一の傾向を示しながら変動することになる。 Therefore, when it is assumed that the line width and the line length of the sense resistor Rs and the line width and the line length of the dummy resistor Rd are formed without variation as designed values, each of the sense resistor Rs and the dummy resistor Rd The resistance values are varied while showing the same tendency due to only the thickness variation.
例えば、ダミー抵抗Rdの厚みが設計値よりも小さい場合には、センス抵抗Rsの厚みも同様に設計値より小さくなるので、ダミー抵抗Rdの実抵抗値が設計値よりも大きければ、センス抵抗Rsの実抵抗値も同様に設計値より大きいはずである。逆に、ダミー抵抗Rdの厚みが設計値よりも大きい場合には、センス抵抗Rsの厚みも同様に設計値より大きくなるので、ダミー抵抗Rdの実抵抗値が設計値よりも小さければ、センス抵抗Rsの実抵抗値も同様に設計値より小さいはずである。 For example, when the thickness of the dummy resistor Rd is smaller than the design value, the thickness of the sense resistor Rs is similarly smaller than the design value. Therefore, if the actual resistance value of the dummy resistor Rd is larger than the design value, the sense resistor Rs. Similarly, the actual resistance value should be larger than the design value. On the contrary, when the thickness of the dummy resistor Rd is larger than the design value, the thickness of the sense resistor Rs is also larger than the design value. Therefore, if the actual resistance value of the dummy resistor Rd is smaller than the design value, the sense resistor The actual resistance value of Rs should be smaller than the design value as well.
従って、本実施形態の電源ICであれば、センス抵抗Rsの抵抗値を実測するのに代えて、ダミー抵抗Rdの実抵抗値を測定し、その実測値に基づいてセンス抵抗Rsの実抵抗値を正確に推定することができ、延いては、センス抵抗Rsの推定実抵抗値に基づいて、過電流保護回路OCPの閾値電圧Vthを調整することにより、過電流保護回路OCPの検出精度を向上することが可能となる。 Therefore, in the power supply IC of the present embodiment, instead of actually measuring the resistance value of the sense resistor Rs, the actual resistance value of the dummy resistor Rd is measured, and the actual resistance value of the sense resistor Rs is based on the actually measured value. Can be accurately estimated, and by adjusting the threshold voltage Vth of the overcurrent protection circuit OCP based on the estimated actual resistance value of the sense resistor Rs, the detection accuracy of the overcurrent protection circuit OCP is improved. It becomes possible to do.
また、本実施形態の電源ICは、センス抵抗Rsとして利用される電流ラインやダミー抵抗Rdとして利用されるダミーラインの形成工程と同一の工程により、ダミー抵抗Rdの周辺余白を埋める形で、他の回路要素から電気的に分離して形成されたダミーレイヤDL(図2中のハッチング部分を参照)を集積化して成る。 Further, the power supply IC of the present embodiment fills the marginal margin of the dummy resistor Rd in the same process as the formation process of the current line used as the sense resistor Rs and the dummy line used as the dummy resistor Rd. A dummy layer DL (see the hatched portion in FIG. 2) formed by being electrically separated from the circuit elements is integrated.
このような構成とすることにより、ダミー抵抗Rdとして利用されるダミーライン全体のエッチング度合いを均一化し、ダミーライン全体の厚みを均一化することが可能となるので、ダミー抵抗Rdの実抵抗値が部位毎にばらつくことを回避して、センス抵抗Rsとダミー抵抗Rdとのペア性を良好に維持することが可能となり、延いては、ダミー抵抗Rdの実抵抗値からセンス抵抗Rsの実抵抗値を正確に推定することが可能となる。 By adopting such a configuration, the etching degree of the entire dummy line used as the dummy resistor Rd can be made uniform, and the thickness of the entire dummy line can be made uniform, so that the actual resistance value of the dummy resistor Rd is It is possible to maintain the good pairing between the sense resistor Rs and the dummy resistor Rd by avoiding variation for each part, and further, from the actual resistance value of the dummy resistor Rd to the actual resistance value of the sense resistor Rs. Can be accurately estimated.
また、本実施形態の電源ICにおいて、第1ダミーパッドT1と第2ダミーパッドT2は、それぞれ、複数のパッド(図2の例では2つずつ)を一組として形成されている。このような構成とすることにより、プローブの接触抵抗を低減することができるので、ダミー抵抗Rdの実抵抗値を高精度に測定することが可能となる。 In the power supply IC of this embodiment, the first dummy pad T1 and the second dummy pad T2 are each formed as a set of a plurality of pads (two in the example of FIG. 2). With such a configuration, the contact resistance of the probe can be reduced, so that the actual resistance value of the dummy resistor Rd can be measured with high accuracy.
また、本実施形態の電源ICは、図2に示すように、ダミー抵抗Rdと第1、第2ダミーパッドT1、T2との間に存在する僅かな余白部分を積極的に利用して、予備のダミー抵抗Rd’と第1、第2ダミーパッドT1’、T2’を集積化して成る。このような構成とすることにより、何らかの原因でダミー抵抗Rdの実抵抗値を測定することができない場合でも、予備のダミー抵抗Rdの実抵抗値を測定し、これに基づいてセンス抵抗Rsの実抵抗値を推定することが可能となる。 Further, as shown in FIG. 2, the power supply IC according to the present embodiment actively uses a small margin portion existing between the dummy resistor Rd and the first and second dummy pads T1 and T2, thereby providing a spare. The dummy resistor Rd ′ and the first and second dummy pads T1 ′ and T2 ′ are integrated. With this configuration, even if the actual resistance value of the dummy resistor Rd cannot be measured for some reason, the actual resistance value of the spare dummy resistor Rd is measured, and based on this, the actual resistance value of the sense resistor Rs is measured. The resistance value can be estimated.
次に、過電流保護回路OCPの閾値電圧Vthを調整する手順について具体的に説明する。まず、第1、第2ダミーパッドT1、T2間に一定の電流Imを流しながら、第1、第2ダミーパッドT1、T2間の電圧Vmを測定し、その測定結果からダミー抵抗Rdの実抵抗値RB(=Vm/Im)を算出する。 Next, a procedure for adjusting the threshold voltage Vth of the overcurrent protection circuit OCP will be specifically described. First, the voltage Vm between the first and second dummy pads T1 and T2 is measured while flowing a constant current Im between the first and second dummy pads T1 and T2, and the actual resistance of the dummy resistor Rd is determined from the measurement result. The value RB (= Vm / Im) is calculated.
次に、ダミー抵抗Rdの理想抵抗値RA(設計値)に対する実抵抗値RBの相対誤差X(=(RB−RA)/RA)を算出する。例えば、ダミー抵抗Rdの理想抵抗値RAが100[Ω]で、実抵抗値RBが95[Ω]である場合、相対誤差Xは−0.05となる。 Next, a relative error X (= (RB−RA) / RA) of the actual resistance value RB with respect to the ideal resistance value RA (design value) of the dummy resistor Rd is calculated. For example, when the ideal resistance value RA of the dummy resistor Rd is 100 [Ω] and the actual resistance value RB is 95 [Ω], the relative error X is −0.05.
次に、先ほど求めた相対誤差Xと、センス抵抗Rsの理想抵抗値RC(設計値)に基づいて、センス抵抗Rsの推定実抵抗値RD(=(1+X)×RC)を算出する。例えば、センス抵抗Rsの理想抵抗値RCが1[Ω]で、先ほど求めた相対誤差Xが−0.05である場合、推定実抵抗値は0.95[Ω]となる。 Next, the estimated actual resistance value RD (= (1 + X) × RC) of the sense resistor Rs is calculated based on the relative error X obtained earlier and the ideal resistance value RC (design value) of the sense resistor Rs. For example, when the ideal resistance value RC of the sense resistor Rs is 1 [Ω] and the previously obtained relative error X is −0.05, the estimated actual resistance value is 0.95 [Ω].
そして、センス抵抗Rsの推定実抵抗値RDに基づいて、過電流保護回路OCPの閾値電圧調整部を用いた閾値電圧Vthの調整を行う。例えば、センス抵抗Rsの推定実抵抗値RDが理想抵抗値RCよりも大きい場合には、センス抵抗Rsでの降下電圧が大きくなるので、過電流保護回路OCPの閾値電圧Vthもこれに合わせて大きめに調整すればよい。逆に、センス抵抗Rsの推定実抵抗値RDが理想抵抗値RCよりも小さい場合には、センス抵抗Rsでの降下電圧が小さくなるので、過電流保護回路OCPの閾値電圧Vthもこれに合わせて小さめに調整すればよい。このような調整を行うことにより、本実施形態の電源ICでは、配線抵抗成分をセンス抵抗Rsとして利用しながら、過電流保護回路OCPの検出精度を向上することが可能となる。 Then, based on the estimated actual resistance value RD of the sense resistor Rs, the threshold voltage Vth is adjusted using the threshold voltage adjusting unit of the overcurrent protection circuit OCP. For example, when the estimated actual resistance value RD of the sense resistor Rs is larger than the ideal resistance value RC, the voltage drop at the sense resistor Rs increases, so the threshold voltage Vth of the overcurrent protection circuit OCP is increased accordingly. You may adjust to. On the contrary, when the estimated actual resistance value RD of the sense resistor Rs is smaller than the ideal resistance value RC, the voltage drop at the sense resistor Rs becomes small, so that the threshold voltage Vth of the overcurrent protection circuit OCP is adjusted accordingly. Adjust to a smaller value. By performing such adjustment, the power supply IC according to the present embodiment can improve the detection accuracy of the overcurrent protection circuit OCP while using the wiring resistance component as the sense resistor Rs.
図3は、過電流保護回路OCPの一構成例を示す回路図である。本構成例の過電流保護回路OCPは、抵抗Raと、定電流回路CSと、コンパレータCMPと、を有して成る。 FIG. 3 is a circuit diagram showing a configuration example of the overcurrent protection circuit OCP. The overcurrent protection circuit OCP of this configuration example includes a resistor Ra, a constant current circuit CS, and a comparator CMP.
抵抗Raは、一端がセンス抵抗Rsの一端(高電位端)に接続された抵抗素子である。 The resistor Ra is a resistance element having one end connected to one end (high potential end) of the sense resistor Rs.
定電流回路CSは、基準電圧Vaに応じて基準電流Iを生成し、抵抗Raを介して基準電流Iを引き込む手段であって、npn型バイポーラトランジスタQaと、pnp型バイポーラトランジスタQbと、抵抗Rb及びRcと、可変抵抗Rd及びReと、キャパシタCaと、を有して成る。 The constant current circuit CS is a means for generating a reference current I according to the reference voltage Va and drawing the reference current I through the resistor Ra. The constant current circuit CS includes an npn bipolar transistor Qa, a pnp bipolar transistor Qb, and a resistor Rb. And Rc, variable resistors Rd and Re, and a capacitor Ca.
トランジスタQaのコレクタは、抵抗Raの他端に接続されている。トランジスタQaのエミッタは、抵抗Rbを介して接地端に接続されている。キャパシタCaは、トランジスタQaのエミッタと接地端との間に接続されている。トランジスタQbのエミッタは、抵抗Rcを介して電源端に接続される一方、トランジスタQaのベースにも接続されている。トランジスタQbのコレクタは、接地端に接続されている。トランジスタQbのベースは、基準電圧Vaの印加端(可変抵抗Rdと可変抵抗Reとの接続ノード)に接続されている。可変抵抗Rd、Reは、電源端と接地端の間に直列接続されており、所定の内部電圧を分圧して基準電圧Vaを生成する抵抗分割回路を形成している。この抵抗分割回路は、過電流保護回路OCPが電源ICに集積化されてから樹脂封止されるまでの間に、基準電圧Va(延いては過電流保護回路OCPの閾値電圧Vth)を調整するための閾値電圧調整部として機能する。 The collector of the transistor Qa is connected to the other end of the resistor Ra. The emitter of the transistor Qa is connected to the ground terminal via the resistor Rb. The capacitor Ca is connected between the emitter of the transistor Qa and the ground terminal. The emitter of the transistor Qb is connected to the power supply terminal via the resistor Rc, and is also connected to the base of the transistor Qa. The collector of the transistor Qb is connected to the ground terminal. The base of the transistor Qb is connected to a reference voltage Va application terminal (a connection node between the variable resistor Rd and the variable resistor Re). The variable resistors Rd and Re are connected in series between the power supply terminal and the ground terminal, and form a resistance divider circuit that generates a reference voltage Va by dividing a predetermined internal voltage. This resistance divider circuit adjusts the reference voltage Va (and thus the threshold voltage Vth of the overcurrent protection circuit OCP) from when the overcurrent protection circuit OCP is integrated into the power supply IC until it is sealed with resin. Functions as a threshold voltage adjustment unit.
上記構成から成る定電流回路CSにおいて、トランジスタQaのベース電圧は、基準電圧VaからトランジスタQbのベース・エミッタ間における降下電圧Vfb分だけ引き上げられた電圧レベルとなり、また、トランジスタQaのエミッタ電圧は、トランジスタQaのベース電圧からトランジスタQaのベース・エミッタ間における降下電圧Vfaだけ引き下げられた電圧レベルとなる。従って、上記の降下電圧Vfa、Vfbが互いに等しければ、抵抗Rbの一端には、基準電圧Vaが印加される形となるので、基準電流Iの電流値は、基準電圧Vaの電圧値を抵抗Rbの抵抗値で除した値(=Va/Rb)となる。 In the constant current circuit CS configured as described above, the base voltage of the transistor Qa is a voltage level raised from the reference voltage Va by the drop voltage Vfb between the base and emitter of the transistor Qb, and the emitter voltage of the transistor Qa is The voltage level is reduced by the drop voltage Vfa between the base and emitter of the transistor Qa from the base voltage of the transistor Qa. Therefore, if the drop voltages Vfa and Vfb are equal to each other, the reference voltage Va is applied to one end of the resistor Rb. Therefore, the current value of the reference current I is equal to the voltage value of the reference voltage Va. The value divided by the resistance value (= Va / Rb).
すなわち、本構成例の定電流回路CSにおいて、抵抗Rbの一端に基準電圧Vaを印加するバイアス回路は、抵抗Raと抵抗Rbとの間に接続されたトランジスタQaと、トランジスタQaのベースと接地端との間に接続され、自身のベースに基準電圧Vaが印加されるトランジスタQbと、を有して成る構成とされている。このような構成とすることにより、極めて簡易に定電流回路CSを形成することが可能となる。 That is, in the constant current circuit CS of this configuration example, the bias circuit that applies the reference voltage Va to one end of the resistor Rb includes the transistor Qa connected between the resistor Ra and the resistor Rb, the base of the transistor Qa, and the ground terminal And a transistor Qb to which a reference voltage Va is applied at its base. With such a configuration, the constant current circuit CS can be formed extremely easily.
コンパレータCMPは、抵抗Raの他端から非反転入力端(+)に印加される電圧信号Vx(=Vin−I×Ra=Vin−(Ra/Rb)×Va)と、センス抵抗Rsの他端(低電位端)から反転入力端(−)に印加される電圧信号Vy(=Vin−Iout×Rs)を比較して過電流保護信号Socpを生成する手段である。別の見方をすれば、コンパレータCMPは、センス抵抗Rsでの降下電圧(=Iout×Rs)と、所定の閾値電圧Vth(=(Ra/Rb)×Va)を比較して過電流保護信号を生成する手段であるとも言える。なお、過電流保護信号Socpは、電圧信号Vyの電圧レベルが電圧信号Vxの電圧レベルよりも高いときにローレベル(正常状態)となり、逆に、電圧信号Vyの電圧レベルが電圧信号Vxの電圧レベルよりも低いときにハイレベル(異常状態)となる。 The comparator CMP includes a voltage signal Vx (= Vin−I × Ra = Vin− (Ra / Rb) × Va) applied to the non-inverting input terminal (+) from the other end of the resistor Ra and the other end of the sense resistor Rs. This is means for comparing the voltage signal Vy (= Vin−Iout × Rs) applied from the (low potential end) to the inverting input end (−) to generate the overcurrent protection signal Socp. From another viewpoint, the comparator CMP compares the voltage drop at the sense resistor Rs (= Iout × Rs) with a predetermined threshold voltage Vth (= (Ra / Rb) × Va) and outputs an overcurrent protection signal. It can be said that it is a means to generate. The overcurrent protection signal Socp is low level (normal state) when the voltage level of the voltage signal Vy is higher than the voltage level of the voltage signal Vx, and conversely, the voltage level of the voltage signal Vy is the voltage level of the voltage signal Vx. It becomes high level (abnormal state) when it is lower than the level.
上記の構成から成る過電流保護回路OCPにおいて、過電流保護値Iocpは、下記の(1)式によって算出することができる。 In the overcurrent protection circuit OCP configured as described above, the overcurrent protection value Iocp can be calculated by the following equation (1).
なお、上記(1)式において、パラメータVa、パラメータRs、並びに、パラメータRa及びRbは、それぞれ、基準電圧Vaの電圧値、センス抵抗Rsの抵抗値、並びに、抵抗Ra及びRbの抵抗値を示している。 In the above equation (1), the parameter Va, the parameter Rs, and the parameters Ra and Rb indicate the voltage value of the reference voltage Va, the resistance value of the sense resistor Rs, and the resistance values of the resistors Ra and Rb, respectively. ing.
上記したように、本構成例の過電流保護回路OCPでは、抵抗Raに基準電流Iを流すことで過電流保護値Iocpが設定されており、上記(1)式で示したように、過電流保護値Iocpが入力電圧Vinの電圧値に何ら依存しない形となっている。 As described above, in the overcurrent protection circuit OCP of this configuration example, the overcurrent protection value Iocp is set by causing the reference current I to flow through the resistor Ra, and as shown in the above equation (1), The protection value Iocp is not dependent on the voltage value of the input voltage Vin.
また、本構成例の過電流保護回路OCPでは、可変抵抗Rd、Reの抵抗比に応じて、基準電圧Vaを任意に可変制御することができるので、基準電流Iの電流値、延いては、過電流保護値Iocpをフレキシブルに調整することが可能である。 Further, in the overcurrent protection circuit OCP of this configuration example, the reference voltage Va can be arbitrarily variably controlled in accordance with the resistance ratio of the variable resistors Rd and Re, so that the current value of the reference current I, The overcurrent protection value Iocp can be adjusted flexibly.
図4は、可変抵抗Rd、Reの一構成例を示す回路図である。図4に示すように、可変抵抗Rdは、基準電圧Vaの引出端と電源端との間に直列接続された抵抗Rd0〜Rdmと、抵抗Rd1〜Rdmと各々並列接続されたトリミングヒューズFd1〜Fdmと、を有して成る。また、可変抵抗Reは、基準電圧Vaの引出端と接地端との間に直列接続された抵抗Re0〜Renと、抵抗Re1〜Renと各々並列接続されたトリミングヒューズFe1〜Fenと、を有して成る。 FIG. 4 is a circuit diagram showing a configuration example of the variable resistors Rd and Re. As shown in FIG. 4, the variable resistor Rd includes resistors Rd0 to Rdm connected in series between the lead-out end of the reference voltage Va and the power supply end, and trimming fuses Fd1 to Fdm connected in parallel to the resistors Rd1 to Rdm, respectively. And comprising. The variable resistor Re includes resistors Re0 to Ren connected in series between the lead-out end of the reference voltage Va and the ground end, and trimming fuses Fe1 to Fen connected in parallel to the resistors Re1 to Ren, respectively. It consists of
このような構成とすることにより、過電流保護回路OCPが電源ICに集積化されてから樹脂封止されるまでの間に、ヒューズFd1〜Fdm、Fe1〜Fenを適宜レーザ溶断することで、可変抵抗Rd、Reの抵抗比(延いては基準電圧Vaの電圧値)を調整することが可能となる。 By adopting such a configuration, the fuses Fd1 to Fdm and Fe1 to Fen can be appropriately fused by laser fusing between the time when the overcurrent protection circuit OCP is integrated in the power supply IC and the time when the resin is sealed. It becomes possible to adjust the resistance ratio of the resistors Rd and Re (and hence the voltage value of the reference voltage Va).
例えば、センス抵抗Rsの推定実抵抗値が理想抵抗値(設計値)より大きい場合には、センス抵抗Rsでの降下電圧が大きくなるので、過電流保護回路OCPの閾値電圧Vthもこれに合わせて大きめに調整すべく、ヒューズFd1〜Fdmを適宜レーザ溶断することで、基準電圧Vaの電圧値を上げてやればよい。逆に、センス抵抗Rsの推定実抵抗値が理想抵抗値より小さい場合には、センス抵抗Rsでの電圧降下が小さくなるので、過電流保護回路OCPの閾値電圧Vthもこれに合わせて小さめに調整すべく、ヒューズFe1〜Fenを適宜レーザ溶断することで、基準電圧Vaの電圧値を下げてやればよい。 For example, when the estimated actual resistance value of the sense resistor Rs is larger than the ideal resistance value (design value), the voltage drop at the sense resistor Rs increases, so that the threshold voltage Vth of the overcurrent protection circuit OCP is adjusted accordingly. What is necessary is just to raise the voltage value of the reference voltage Va by fuse | melting the fuses Fd1-Fdm suitably in order to adjust large. On the other hand, when the estimated actual resistance value of the sense resistor Rs is smaller than the ideal resistance value, the voltage drop at the sense resistor Rs becomes small. Therefore, the threshold voltage Vth of the overcurrent protection circuit OCP is adjusted to be smaller accordingly. Therefore, the voltage value of the reference voltage Va may be lowered by appropriately fusing the fuses Fe1 to Fen.
図5は、定電流回路CSの一変形例を示す回路図である。図5に示すように、本変形例の定電流回路CSは、図3に示したトランジスタQbと抵抗Rcに代えて、オペアンプAMPを有して成る。 FIG. 5 is a circuit diagram showing a modification of the constant current circuit CS. As shown in FIG. 5, the constant current circuit CS of the present modification includes an operational amplifier AMP instead of the transistor Qb and the resistor Rc shown in FIG.
オペアンプAMPの非反転入力端(+)は、基準電圧Vaの印加端(可変抵抗Rd、Reの接続ノード)に接続されている。オペアンプAMPの反転入力端(−)は、トランジスタQaのエミッタに接続されている。オペアンプAMPの出力端は、トランジスタQaのベースに接続されている。 A non-inverting input terminal (+) of the operational amplifier AMP is connected to an application terminal (a connection node of the variable resistors Rd and Re) of the reference voltage Va. The inverting input terminal (−) of the operational amplifier AMP is connected to the emitter of the transistor Qa. The output terminal of the operational amplifier AMP is connected to the base of the transistor Qa.
すなわち、本構成例の定電流回路CSにおいて、抵抗Rbの一端に基準電圧Vaを印加するバイアス回路は、抵抗Raと抵抗Rbとの間に接続されたトランジスタQaと、基準電圧Vaと抵抗Rbの一端電圧が一致するようにトランジスタQaの導通度を制御するオペアンプAMPと、を有して成る構成とされている。このような構成とすることにより、抵抗Rbの一端には、確実に基準電圧Vaが印加される形となるので、基準電流Iの電流値を高精度に設定することが可能となる。 That is, in the constant current circuit CS of this configuration example, the bias circuit that applies the reference voltage Va to one end of the resistor Rb includes the transistor Qa connected between the resistor Ra and the resistor Rb, and the reference voltage Va and the resistor Rb. The operational amplifier AMP controls the conductivity of the transistor Qa so that the voltages at one end coincide with each other. With such a configuration, the reference voltage Va is reliably applied to one end of the resistor Rb, so that the current value of the reference current I can be set with high accuracy.
なお、上記の実施形態では、LDOレギュレータを内蔵した電源ICに本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の半導体装置にも広く適用することが可能である。 In the above embodiment, the configuration in which the present invention is applied to the power supply IC incorporating the LDO regulator has been described as an example. However, the application target of the present invention is not limited to this, and other semiconductors are described. The present invention can be widely applied to apparatuses.
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。 The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.
本発明は、過電流保護回路を備えた半導体装置全般に利用可能な技術であり、例えば、負荷に駆動電圧を供給する電源ICの安全性向上を実現する上で好適な技術である。 The present invention is a technique that can be used for all semiconductor devices including an overcurrent protection circuit. For example, the present invention is a technique suitable for improving the safety of a power supply IC that supplies a drive voltage to a load.
P1 Pチャネル型MOS電界効果トランジスタ
R1、R2 抵抗
C1 キャパシタ
ERR エラーアンプ
E1 直流電圧源
Rs センス抵抗
Rd、Rd’ ダミー抵抗
OCP 過電流保護回路
T0 入力パッド
T1、T2、T1’、T2’ ダミーパッド
DL ダミーレイヤ
CS 定電流回路
Qa npn型バイポーラトランジスタ
Qb pnp型バイポーラトランジスタ
Ca キャパシタ
Ra、Rb、Rc 抵抗
Rd、Re 可変抵抗
Rd0〜Rdm、Re0〜Ren 抵抗
Fd1〜Fdm、Fe1〜Fen トリミングヒューズ
AMP オペアンプ
P1 P-channel MOS field effect transistor R1, R2 Resistor C1 Capacitor ERR Error amplifier E1 DC voltage source Rs Sense resistor Rd, Rd 'Dummy resistor OCP Overcurrent protection circuit T0 Input pad T1, T2, T1', T2 'Dummy pad DL Dummy layer CS constant current circuit Qa npn type bipolar transistor Qb pnp type bipolar transistor Ca capacitor Ra, Rb, Rc resistor Rd, Re variable resistor Rd0 to Rdm, Re0 to Ren resistor Fd1 to Fdm, Fe1 to Fen trimming fuse AMP operational amplifier
Claims (10)
前記センス抵抗での降下電圧と所定の閾値電圧とを比較して過電流保護信号を生成する過電流保護回路と、
を集積化して成る半導体装置であって、
前記半導体装置は、さらに、
前記電流ラインの形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、前記センス抵抗よりも大きな抵抗値を有するダミー抵抗と;
前記ダミー抵抗の両端に各々接続された第1、第2ダミーパッドと;
を集積化して成り、
前記過電流保護回路は、前記閾値電圧を調整するための閾値電圧調整部を有して成ることを特徴とする半導体装置。 A sense resistor that is a wiring resistance component of the current line to be monitored;
An overcurrent protection circuit for generating an overcurrent protection signal by comparing a voltage drop at the sense resistor with a predetermined threshold voltage;
A semiconductor device formed by integrating
The semiconductor device further includes:
A dummy resistance which is a wiring resistance component of a dummy line formed electrically isolated from other circuit elements in the same process as the current line formation process and has a resistance value larger than the sense resistance;
First and second dummy pads respectively connected to both ends of the dummy resistor;
It is formed by integrating
The semiconductor device according to claim 1, wherein the overcurrent protection circuit includes a threshold voltage adjustment unit for adjusting the threshold voltage.
前記電流ラインの形成工程と同一の工程により、前記ダミー抵抗の周辺余白を埋める形で、他の回路要素から電気的に分離して形成されたダミーレイヤ、
を集積化して成ることを特徴とする請求項1または請求項2に記載の半導体装置。 The semiconductor device further includes:
A dummy layer formed by being electrically separated from other circuit elements by filling the marginal margin of the dummy resistor by the same process as the current line formation process;
The semiconductor device according to claim 1, wherein the semiconductor device is integrated.
一端が前記センス抵抗の一端に接続された第1抵抗と;
基準電圧に応じて基準電流を生成し、第1抵抗を介して前記基準電流を引き込む定電流回路と;
第1抵抗の他端電圧と前記センス抵抗の他端電圧とを比較して前記過電流保護信号を生成するコンパレータと;
を有して成ることを特徴とする請求項1〜請求項4のいずれかに記載の半導体装置。 The overcurrent protection circuit is
A first resistor having one end connected to one end of the sense resistor;
A constant current circuit that generates a reference current according to a reference voltage and draws the reference current through a first resistor;
A comparator that compares the other end voltage of the first resistor with the other end voltage of the sense resistor to generate the overcurrent protection signal;
The semiconductor device according to claim 1, comprising:
第1抵抗の他端と接地端との間に接続された第2抵抗と、
第2抵抗の一端に前記基準電圧を印加するバイアス回路と、
を有して成ることを特徴とする請求項5に記載の半導体装置。 The constant current circuit is:
A second resistor connected between the other end of the first resistor and the ground end;
A bias circuit for applying the reference voltage to one end of the second resistor;
The semiconductor device according to claim 5, comprising:
第1抵抗と第2抵抗との間に接続された第1トランジスタと、
第1トランジスタの制御端と接地端との間に接続され、自身の制御端に前記基準電圧が印加される第2トランジスタと、
を有して成ることを特徴とする請求項6に記載の半導体装置。 The bias circuit includes:
A first transistor connected between the first resistor and the second resistor;
A second transistor connected between a control terminal of the first transistor and a ground terminal and having the reference voltage applied to its control terminal;
The semiconductor device according to claim 6, comprising:
第1抵抗と第2抵抗との間に接続されたトランジスタと、
前記基準電圧と第2抵抗の一端電圧が一致するように前記トランジスタの導通度を制御するオペアンプと、
を有して成ることを特徴とする請求項6に記載の半導体装置。 The bias circuit includes:
A transistor connected between the first resistor and the second resistor;
An operational amplifier that controls the conductivity of the transistor so that the reference voltage and the one-end voltage of the second resistor match.
The semiconductor device according to claim 6, comprising:
前記閾値電圧調整部は、前記抵抗分割回路を形成する抵抗素子の少なくとも一に並列接続されたトリミングヒューズを有して成ることを特徴とする請求項5〜請求項8のいずれかに記載の半導体装置。 The overcurrent protection circuit includes a resistance dividing circuit that divides a predetermined internal voltage to generate the reference voltage,
9. The semiconductor according to claim 5, wherein the threshold voltage adjusting unit includes a trimming fuse connected in parallel to at least one of the resistance elements forming the resistance dividing circuit. apparatus.
第1、第2ダミーパッド間に一定の電流を流しながら、第1、第2ダミーパッド間の電圧を測定し、その測定結果から前記ダミー抵抗の実抵抗値を算出するステップと;
前記ダミー抵抗の理想抵抗値に対する実抵抗値の相対誤差を算出するステップと;
前記相対誤差と前記センス抵抗の理想抵抗値に基づいて、前記センス抵抗の推定実抵抗値を算出するステップと;
前記センス抵抗の推定実抵抗値に基づいて、前記閾値電圧調整部を用いた前記閾値電圧の調整を行うステップと;
を有して成ることを特徴とする半導体装置の調整方法。 A method for adjusting a semiconductor device according to claim 1, comprising:
Measuring a voltage between the first and second dummy pads while passing a constant current between the first and second dummy pads, and calculating an actual resistance value of the dummy resistor from the measurement result;
Calculating a relative error of an actual resistance value with respect to an ideal resistance value of the dummy resistor;
Calculating an estimated actual resistance value of the sense resistor based on the relative error and an ideal resistance value of the sense resistor;
Adjusting the threshold voltage using the threshold voltage adjustment unit based on the estimated actual resistance value of the sense resistor;
A method for adjusting a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008209728A JP5319982B2 (en) | 2008-08-18 | 2008-08-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008209728A JP5319982B2 (en) | 2008-08-18 | 2008-08-18 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010045286A JP2010045286A (en) | 2010-02-25 |
| JP5319982B2 true JP5319982B2 (en) | 2013-10-16 |
Family
ID=42016409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008209728A Expired - Fee Related JP5319982B2 (en) | 2008-08-18 | 2008-08-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5319982B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6020417B2 (en) * | 2013-11-06 | 2016-11-02 | 株式会社デンソー | Current protection circuit |
| JP7332320B2 (en) * | 2019-04-02 | 2023-08-23 | ローム株式会社 | semiconductor equipment |
| JP7332321B2 (en) * | 2019-04-02 | 2023-08-23 | ローム株式会社 | semiconductor equipment |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07287035A (en) * | 1994-04-19 | 1995-10-31 | Sanyo Electric Co Ltd | Current detection circuit |
| JP2001053120A (en) * | 1999-08-09 | 2001-02-23 | Sharp Corp | Semiconductor integrated circuit with overcurrent detection function and method of manufacturing the same |
| JP2005157743A (en) * | 2003-11-26 | 2005-06-16 | Fujitsu Ten Ltd | Load driving apparatus and load drive system |
| JP3901698B2 (en) * | 2004-03-26 | 2007-04-04 | ローム株式会社 | Semiconductor integrated circuit with current detection function and power supply device using the same |
| JP2008004833A (en) * | 2006-06-23 | 2008-01-10 | Sanken Electric Co Ltd | Current detection equipment and power supply apparatus using the same |
-
2008
- 2008-08-18 JP JP2008209728A patent/JP5319982B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010045286A (en) | 2010-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8879226B2 (en) | High side switch circuit, interface circuit and electronic device | |
| EP2933646B1 (en) | Precision measurement of voltage drop across a semiconductor switching element | |
| US8836305B2 (en) | DC/DC converter | |
| TWI529512B (en) | Voltage regulator | |
| US20150219690A1 (en) | Current sensor | |
| KR20060043008A (en) | Voltage regulator and its manufacturing method | |
| CN110365192B (en) | Temperature detection device | |
| JP3901698B2 (en) | Semiconductor integrated circuit with current detection function and power supply device using the same | |
| US20150300858A1 (en) | Thermal flow meter | |
| JP5319982B2 (en) | Semiconductor device | |
| US10024890B2 (en) | Using PCB temperature compensation trace to perform DCR current sensing in power supply circuitry | |
| CN106030319B (en) | Current detection device and method for detecting current | |
| CN104181966B (en) | Voltage-stablizer | |
| KR100915931B1 (en) | Semiconductor device and semiconductor measuring device | |
| US7525389B2 (en) | Signal amplifier circuit with a limiting voltage device | |
| CN105960618B (en) | Current detection device and method for detecting current | |
| JP2018536858A (en) | Semiconductor device comprising first temperature measuring element and method for determining current flowing through the semiconductor device | |
| JPH05241671A (en) | Reference voltage generator and semiconductor with function preventing excess current | |
| JP4530878B2 (en) | Voltage comparator, overcurrent detection circuit using the same, and semiconductor device | |
| EP3467524B1 (en) | Sensor interfaces, sensor arrangements, and open circuit detection methods for sensor interfaces and arrangements | |
| JP2017175073A (en) | Semiconductor integrated circuit | |
| CN119355352A (en) | Electronic circuit for condition monitoring of voltage-dependent resistor components | |
| CN119234133A (en) | Temperature controller circuit, device and method | |
| ITVA20060001A1 (en) | METHOD TO GENERATE AN REPRESENTATIVE SIGNAL OF THE CURRENT PROVIDED TO A LOAD BY A POWER DEVICE AND ITS POWER DEVICE | |
| JP2010123730A (en) | Semiconductor device and evaluation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |