JP5321666B2 - エピタキシャルウエハ、エピタキシャルウエハを作製する方法 - Google Patents

Description

本発明は、エピタキシャルウエハ、及びエピタキシャルウエハを作製する方法に関する。

特許文献１には、窒化ガリウムの円形ウエハが記載されている。円形ウエハは、１０^１６ｃｍ^−３〜１０^２０ｃｍ^−３の濃度で酸素ドープされた六方晶系で｛０００１｝面方位の窒化ガリウム単結晶よりなり透明であって、独立して自立可能である。円形ウエハは、表面側と裏面側から外周部を５゜〜３０゜の傾斜角で面取りされている。或いは、円形ウエハは、０．１〜０．５ｍｍの半径のＲ面取りされている。円形ウエハは、方位を指定する一つあるいは二つのオリエンテーションフラット（ＯＦ）を有する。

特開２００２−３５６３９８号公報

実用的なＧａＮウエハが商業的なルートから入手できる。このＧａＮウエハは、特許文献１に記載されているように、面取りされている。発明者らの知見によれば、面取り無しのＧａＮウエハを用いて半導体素子の作製を行うとき、成長、検査、プロセス中のハンドリングや搬送において作製途中のウエハが割れる。ウエハ割れを防ぐためには、ウエハを注意深く取り扱うことが必要であり、ＧａＮ系半導体素子の製造は容易ではなくなる。このため、実用的なＧａＮウエハでは、歩留まり向上のためにウエハの面取りは必要不可欠である。ＧａＮはチッピングが生じ易い材料であり、ウエハ割れは何らかの応力に起因すると考えられる。

半導体発光ダイオードや半導体レーザといったＧａＮ系半導体素子が実用に供されるようになると、ＧａＮ系半導体素子の価格を低減することが求められてきた。コスト低減の改善が様々な側面において為されており、その一つとして、ＧａＮウエハの製造の簡略化が検討されている。

既に説明したように、ＧａＮウエハの面取りが行われており、この面取り工程において、面取り角等は所定の製造ばらつきの範囲に収まるように管理されている。このため、当然のことながら、面取り作業のための費用は、ＧａＮウエハの製造コストにおいてある割合を占める。一方、半導体素子の作製に面取り無しのＧａＮウエハを用いるとき、製造途中におけるウエハ割れの頻度の増大により、結果として、半導体素子の製造コストを押し上げる。

そこで、本発明は、上記の事項を鑑みて為されたものであり、面取りが施されていないＧａＮウエハを用いてウエハ割れを低減できるエピタキシャルウエハ、このエピタキシャルウエハを作製する方法を提供することを目的とする。

本発明の一側面に係るエピタキシャルウエハは、（ａ）面取りが施されていないＧａＮウエハと、（ｂ）前記ＧａＮウエハの主面上に設けられたＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）緩衝層とを備える。前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さは３０ｎｍ以上である。

このエピタキシャルウエハによれば、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層が、面取りが施されていないＧａＮウエハ上に設けられているので、エピタキシャルウエハの破損の発生を低減できる。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さが３０ｎｍよりも薄くなると、破損発生を低減する緩衝効果が低下してしまう。

本発明のエピタキシャルウエハでは、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層のインジウム組成は０．０２以上であることが好ましい。このエピタキシャルウエハでは、インジウム組成が０．０２未満になると、緩衝効果は低下する。また、本発明のエピタキシャルウエハでは、前記インジウム組成は０．１以下であることが好ましい。このエピタキシャルウエハでは、インジウム組成が０．１以下であれば、半導体素子のために好適な結晶品質が提供できる。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の成長は、半導体素子のための多数のエピタキシャル膜の成長のうち比較的早く行われるので、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の結晶品質が、無視できない影響を以降の結晶品質に及ぼす。

本発明のエピタキシャルウエハでは、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＩｎＧａＮであることが好ましい。破損の発生を低減する緩衝効果が好適に提供される。

本発明のエピタキシャルウエハでは、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層のアルミニウム組成は０より大きいことができる。本発明のエピタキシャルウエハでは、前記アルミニウム組成は０．２以下であることができる。上記の範囲にアルミニウム組成のＩｎＡｌＧａＮによっても、破損の発生を低減する緩衝効果が提供される。

本発明のエピタキシャルウエハでは、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層は前記ＧａＮウエハの前記主面に成長されていることができる。このエピタキシャルウエハによれば、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＧａＮウエハの主面上とヘテロ接合を成す。

本発明のエピタキシャルウエハでは、前記ＧａＮウエハと前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層との間に設けられたＧａＮ層を更に備えることができる。前記ＧａＮ層は前記ＧａＮウエハの前記主面に成長されていることができる。エピタキシャルウエハによれば、ＧａＮ層はＧａＮウエハの主面とホモ接合を成し、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＧａＮ層にヘテロ接合を成す。ＧａＮウエハとＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層との間には、活性層といった光学利得を有する半導体領域は設けられていない。

本発明のエピタキシャルウエハでは、前記ＧａＮウエハの厚みは３５０マイクロメートル未満であることができる。このエピタキシャルウエハによれば、３５０マイクロメートル未満の厚さの薄い面取り無しのＧａＮウエハにおいても、ウエハ割れの発生を低減できる。或いは、前記ＧａＮウエハの厚みは２３０マイクロメートル以下であることができる。より薄い面取り無しのＧａＮウエハにおいても、ウエハ割れの発生を低減できる。また、前記ＧａＮウエハの厚みは１８０マイクロメートル以上であることが好ましい。

本発明のエピタキシャルウエハでは、前記ＧａＮウエハのエッジ上の２点間の距離の最大値は４５ミリメートル以上であることができる。上記の値以上のウエハサイズを有するエピタキシャルウエハにおいて、破損の発生を低減する緩衝効果が有用である。

本発明のエピタキシャルウエハでは、前記ＧａＮウエハのｃ軸の方向に延びる軸と前記ＧａＮウエハの前記主面の法線との成す角度θはゼロ度以上であることができる。また、角度θは９０度以下であることができる。

また、本発明のエピタキシャルウエハでは、前記ＧａＮウエハの前記主面の前記法線は、前記ＧａＮウエハのｍ軸及びａ軸によって規定される平面に沿う方向を向いていることができる。例えば、前記法線は前記ＧａＮウエハのｍ軸の方向に向いていることができ、或いはａ軸の方向に向いていることができる。また、ｍ軸からａ軸にとられた角度がゼロ度より大きく３０度より小さくてもよい。

さらに、本発明のエピタキシャルウエハでは、前記主面はＧａＮの半極性面であることができる。ＧａＮの半極性面を有するウエハは割れやすいので、本件発明に係る緩衝層が有効である。

本発明のエピタキシャルウエハでは、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さは５００ｎｍ以下であることが好ましい。このエピタキシャルウエハによれば、５００ｎｍを越える厚さでは、結晶品質の低下が観察された。

本発明のエピタキシャルウエハでは、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層にはｎ型ドーパントが添加されていることができる。このエピタキシャルウエハによれば、緩衝層をｎ型領域内に設けることにより、多数の製造工程における早い段階で、面取り無しＧａＮウエハに、破損の発生を低減する緩衝能力を付与できる。本発明のエピタキシャルウエハでは、前記ＧａＮウエハには、ｎ型ドーパントとして酸素及びシリコンの少なくともいずれか一方が添加されていることができる。このエピタキシャルウエハによれば、ｎ型ドーパントが添加された緩衝層も、破損の発生を低減する緩衝能力を有する。

本発明のエピタキシャルウエハは、前記ＧａＮウエハは、１×１０^７ｃｍ^−２以下の貫通転位密度を有する窒化ガリウム領域を含むことができる。エピタキシャルウエハによれば、緩衝層の貫通転位密度は小さく、これ故に、緩衝層上に成長される一又は複数のＧａＮ系半導体層の貫通転位密度も小さくできる。

本発明のエピタキシャルウエハは、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上に設けられたｐ型窒化ガリウム系半導体層と、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上に設けられたｎ型窒化ガリウム系半導体層と、前記ｐ型窒化ガリウム系半導体層と前記ｎ型窒化ガリウム系半導体層との間に設けられており多重量子井戸構造のための窒化ガリウム系半導体多層膜とを更に備えることができる。前記窒化ガリウム系半導体多層膜からのフォトルミネッセンススペクトルのピーク波長は４００ｎｍ以上であり、前記ピーク波長は５５０ｎｍ以下である。発光素子のためのエピタキシャルウエハが提供される。

本発明の別の側面は、エピタキシャルウエハを作製する方法である。この方法は、（ａ）面取りが施されていないＧａＮウエハを準備する工程と、（ｂ）前記ＧａＮウエハをウエハ把持ツールを用いて反応炉に配置した後に、前記反応炉において前記ＧａＮウエハの主面上にＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）緩衝層を成長する工程と、（ｃ）前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の成長の後に、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層を含むエピタキシャルウエハをウエハ把持ツールを用いて前記反応炉から取り出す工程とを備える。前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さは３０ｎｍ以上である。

この方法によれば、面取りが施されていないＧａＮウエハ上にＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層を成長するので、エピタキシャルウエハの破損の発生を低減できる。故に、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の成長の後に、ＧａＮウエハをウエハ把持ツールを用いて反応炉から取り出す際におけるウエハ破損の発生を低減できる。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さが３０ｎｍよりも薄くなると、破損の発生を低減する緩衝効果は低下する。

本発明に係る方法では、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層のインジウム組成は０．０２以上であることが好ましい。この方法では、インジウム組成が０．０２未満になると、緩衝効果は低下する。また、本発明の方法では、前記インジウム組成は０．１以下であることが好ましい。この方法では、インジウム組成が０．１以下であれば、半導体素子のために好適な結晶品質が提供できる。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の成長は、半導体素子のための多数のエピタキシャル膜の成長のうち比較的早く行われるので、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の結晶品質が、無視できない影響を以降の結晶品質に及ぼす。

本発明に係る方法では、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＩｎＧａＮであることが好ましい。破損の発生を低減する緩衝効果が好適に提供される。

本発明に係る方法では、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層のアルミニウム組成は０より大きいことができる。本発明に係る方法では、前記アルミニウム組成は０．２以下であることができる。上記の範囲にアルミニウム組成のＩｎＡｌＧａＮによっても、破損の発生を低減する緩衝効果が提供される。

本発明に係る方法では、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層は前記ＧａＮウエハの前記主面上に成長されていることができる。この方法によれば、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＧａＮウエハの主面上とヘテロ接合を成す。

本発明に係る方法は、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の成長に先立って、前記ＧａＮウエハ上にＧａＮ層を成長する工程を更に備えることができる。前記ＧａＮ層は前記ＧａＮウエハの前記主面とホモ接合を成し、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＧａＮ層にヘテロ接合を成す。この方法によれば、ＧａＮウエハとＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層との間には、活性層といった光学利得を有する半導体領域は設けられていない。

本発明に係る方法では、前記ＧａＮウエハの厚みは３５０マイクロメートル未満であることができる。この方法によれば、３５０マイクロメートル未満の厚さの薄い面取り無しのＧａＮウエハにおいても、ウエハ割れの発生を低減できる。或いは、前記ＧａＮウエハの厚みは２３０マイクロメートル以下であることができる。より薄い面取り無しのＧａＮウエハにおいても、ウエハ割れの発生を低減できる。また、前記ＧａＮウエハの厚みは１８０マイクロメートル以上である。この厚みの値未満では、ウエハ割れは、面取りの有無とあまり関係無くなる。

本発明に係る方法では、前記ＧａＮウエハのエッジ上の２点間の距離の最大値は４５ミリメートル以上であることができる。上記の値以上のサイズを有するエピタキシャルウエハにおいて、破損の発生を低減する緩衝効果が有用である。

本発明に係る方法では、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さは５００ｎｍ以下であることが好ましい。この方法によれば、５００ｎｍを越える厚さでは、結晶品質の低下が観察された。

本発明に係る方法では、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層にはｎ型ドーパントが添加されていることができる。緩衝層をｎ型領域内に設けることにより、多数の製造工程における早い段階で、面取り無しＧａＮウエハに、破損の発生を低減する緩衝能力を付与できる。前記ＧａＮウエハには、ｎ型ドーパントとして酸素及びシリコンの少なくともいずれか一方が添加されていることができる。ｎ型ドーパントが添加された緩衝層も、破損の発生を低減する緩衝能力を有する。本発明に係る方法では、前記ＧａＮウエハは１×１０^７ｃｍ^−２以下の貫通転位密度を有する窒化ガリウム領域を含むことができる。緩衝層の貫通転位密度を小さくでき、これ故に、緩衝層上に成長される一又は複数のＧａＮ系半導体層の貫通転位密度も小さくできる。

本発明に係る方法は、前記ＧａＮウエハを前記反応炉から取り出す前に、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上にｎ型窒化ガリウム系半導体層を成長する工程と、前記ＧａＮウエハを前記反応炉から取り出す前に、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上にｐ型窒化ガリウム系半導体層を成長する工程と、前記ＧａＮウエハを前記反応炉から取り出す前に、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上に量子井戸構造のための窒化ガリウム系半導体多層膜を成長する工程と更にを備えることができる。前記窒化ガリウム系半導体多層膜は、前記ｐ型窒化ガリウム系半導体層と前記ｎ型窒化ガリウム系半導体層との間に設けられており、前記窒化ガリウム系半導体多層膜からのフォトルミネッセンススペクトルのピーク波長は４００ｎｍ以上であり、前記ピーク波長は５５０ｎｍ以下である。この方法によれば、発光素子のためのエピタキシャルウエハが作製される。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、面取りが施されていないＧａＮウエハを用いてウエハ割れを低減できるエピタキシャルウエハが提供される。また、本発明によれば、このエピタキシャルウエハを作製する方法が提供される。

図１は、本実施の形態に係るエピタキシャルウエハの構造を示す図面である。 図２は、図１に示されたエピタキシャルウエハを作製する方法、及び基板生産物を作製する方法の主要な工程を示す図面である。 図３は、面取り無しのＧａＮウエハ上に結晶成長及びデバイスプロセスを行うときの工程を示す図面である。 図４は、面取り無しのエピタキシャルウエハの検査等を行うときの工程を示す図面である。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のエピタキシャルウエハ、エピタキシャルウエハを作製する方法、及びエピタキシャルウエハを用いて基板生産物を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
（第１の実施の形態）

図１は、本実施の形態に係るエピタキシャルウエハの構造を示す図面である。ＧａＮウエハ１１のエッジ１１ａは、図１（ａ）に示されるように、面取りが全周にわたって施されていない。ＧａＮウエハ１１では、エッジ１１ａ上の２点間の最大距離は４５ミリメートル以上である。これに該当するものは、例えば直径２インチ以上のＧａＮウエハである。ＧａＮウエハは、必要な場合には、一又は複数のオリエンテーションフラット（ＯＦ）を含むことができる。このサイズのＧａＮウエハでは反り量が大きくなるので、歩留まりが低下し易い。

既に説明したように、これまで、実用的なＧａＮウエハでは、歩留まり向上のためにウエハの面取りは必要不可欠であると考えられてきた。発明者らの知見によれば、面取り無しのＧａＮウエハを用いて半導体素子の作製を行うとき、商業的なルートから入手できる実用的なＧａＮウエハ（面取り済み）と異なって、成長、検査、プロセス中のハンドリングや搬送において作製途中のウエハが割れる。ウエハ割れを防ぐためには、ウエハを注意深く取り扱うことが必要である。発明者らの実験によれば、引き続き説明されるエピタキシャルウエハでは、破損の発生を低減する緩衝効果が提供される。

図１（ａ）を参照すると、エピタキシャルウエハＥ１が示されている。このエピタキシャルウエハＥ１は、ＧａＮウエハ１１と、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）緩衝層１３とを備える。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３は、ＧａＮウエハ１１の主面１１ｂ上に設けられている。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の厚さＤ２は３０ｎｍ以上である。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３はＧａＮウエハ１１の主面１１ｂ上に直接に成長されている。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３はＧａＮウエハ１１の主面１１ｂ上とヘテロ接合１５を成す。

図１（ｂ）を参照すると、エピタキシャルウエハＥ２が示されている。このエピタキシャルウエハＥ２は、エピタキシャルウエハＥ１にＧａＮ層１７を加えることによって提供される。ＧａＮ層１７は、ＧａＮウエハ１１とＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３との間に設けられている。ＧａＮ層１７はＧａＮウエハ１１の主面１１ｂ上に直接に成長されている。ＧａＮ層１７はＧａＮウエハ１１の主面１１ｂとホモ接合１９を成し、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３はＧａＮ層１７にヘテロ接合２１を成す。ＧａＮウエハ１１とＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３との間には、活性層といった光学利得を有する半導体領域は設けられていない。

図１（ｃ）を参照すると、エピタキシャルウエハＥ３が示されている。このエピタキシャルウエハＥ３は、ＧａＮウエハ１１と、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３と、ｎ型窒化ガリウム系半導体層２３と、窒化ガリウム系半導体多層膜２５と、ｐ型窒化ガリウム系半導体層２７とを備えており、必要な場合には、エピタキシャルウエハＥ３は、ＧａＮ層１７を更に備えることができる。ｎ型窒化ガリウム系半導体層２３、窒化ガリウム系半導体多層膜２５及びｐ型窒化ガリウム系半導体層２７は、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３上に設けられている。窒化ガリウム系半導体多層膜２５は、ｐ型窒化ガリウム系半導体層２７とｎ型窒化ガリウム系半導体層２３との間に設けられている。窒化ガリウム系半導体多層膜２５は、例えば量子井戸構造を有することができる。好ましくは、エピタキシャルウエハＥ３からのフォトルミネッセンススペクトルにおけるピーク波長は４００ｎｍ以上であり、またピーク波長は５５０ｎｍ以下である。エピタキシャルウエハＥ３は、光素子のためのエピタキシャル積層構造を含む。

エピタキシャルウエハＥ１、Ｅ２、Ｅ３によれば、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３が、面取りが施されていないＧａＮウエハ１１上に設けられているので、エピタキシャルウエハＥ１、Ｅ２、Ｅ３の破損の発生を低減できる。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の厚さＤ２が３０ｎｍよりも薄くなると、破損の発生を低減する緩衝効果は低下する。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の厚さＤ２は５００ｎｍ以下であることが好ましい。５００ｎｍを越える厚さでは、結晶品質の低下が観察された。好適な実施例では、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３は、ＩｎＧａＮまたはＩｎＡｌＧａＮからなる。

ＧａＮウエハ１１の厚みＤ１は、好ましくは、３５０マイクロメートル或いは３５０マイクロメートル未満であることができる。３５０マイクロメートル未満の厚さの薄い面取り無しのＧａＮウエハにおいて、ウエハ割れの発生を低減できる。また、ＧａＮウエハ１１の厚みＤ１は２３０マイクロメートル以下であることができる。より薄い面取り無しのＧａＮウエハにおいても、ウエハ割れの発生を低減できる。ＧａＮウエハ１１の厚みＤ１は１８０マイクロメートル以上である。この厚みの値未満では、ウエハ割れは、面取りの有無とあまり関係無くなる。

ＧａＮウエハ１１は、１×１０^７ｃｍ^−２以下の貫通転位密度を有する窒化ガリウム領域を含むことができる。ＧａＮウエハ１１は、例えば、ランダムコアまたはストライプコアと呼ばれる高転位領域と、高転位領域よりも低い転位密度の低転位領域とを含むことができる。低転位領域は１×１０^７ｃｍ^−２以下の貫通転位密度を有する。これ故に、緩衝層１３の貫通転位密度は小さく、これ故に、緩衝層１３上に成長される一又は複数のＧａＮ系半導体層の貫通転位密度も小さくできる。

Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３はＩｎＧａＮ（Ｘ２＝０）であることが好ましい。破損の発生を低減する緩衝効果が好適に提供される。また、ＩｎＧａＮの場合は、Ｘ線回折やフォトルミネッセンス（ＰＬ）測定などの非破壊検査の結果からＩｎ組成を決定でるので、この検査の時に組成決定が可能になり、品質保証が容易になる。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３のインジウム組成Ｘ１は０．０２以上であることが好ましい。インジウム組成Ｘ１が０．０２未満になると、緩衝効果は低下する。また、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３のインジウム組成Ｘ１は０．１以下であれば、発光ダイオード及び半導体レーザといった半導体素子のために好適な結晶品質が提供できる。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の成長は、半導体素子のための多数のエピタキシャル膜の成長のうち比較的早く行われるので、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の結晶品質が、無視できない影響を以降の結晶品質に及ぼす。

Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３はＩｎＡｌＧａＮであることが好ましい。Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３のインジウム組成Ｘ１は上記の範囲であることが好ましい。

Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３のアルミニウム組成Ｘ２は０より大きいことができる。アルミニウムを含むことで、空間的な組成変調が生じ、その結果、活性層にも空間的な組成変調が促進されて、発光特性が向上するという利点がある。アルミニウム組成Ｘ２は０．２以下であることができる。アルミニウム組成Ｘ２を０．２以下であれば、表面に発生するクラックを抑制することができるという利点がある。上記の範囲にアルミニウム組成のＩｎＡｌＧａＮによっても、破損の発生を低減する緩衝効果が提供される。

エピタキシャルウエハＥ１、Ｅ２、Ｅ３では、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３にはｎ型ドーパントが添加されている。この緩衝層１３をｎ型領域内に設けることにより、多数の製造工程における早い段階で、面取り無しＧａＮウエハ１１に、破損の発生を低減する緩衝能力を付与できる。ＧａＮウエハ１１用のｎ型ドーパントは、酸素及びシリコンの少なくともいずれか一方であることができる。ｎ型ドーパントが添加された緩衝層１３も、破損の発生を低減する緩衝能力を有する。

図２は、図１に示されたエピタキシャルウエハを作製する方法、及び基板生産物を作製する方法の主要な工程を示す図面である。図３は、エピタキシャル成長炉を用いて、面取り無しのＧａＮウエハ上に結晶成長を行うときの工程を示す図面である。製造フロー１００を参照すると、工程Ｓ１０１に示されるように、面取り無しのＧａＮウエハ１１を準備する。例えば、ＧａＮウエハ１１は、図３（ａ）に示されるように、ウエハトレイまたはウエハキャリア３１に収納されている。工程Ｓ１０２では、図３（ｂ）に示されるように、処理装置３５（例えば、反応炉のサセプタ上）に面取り無しのＧａＮウエハ１１を配置する。反応炉としては、例えば有機金属気相成長炉であることができるが、これに限定されるものではない。ＧａＮウエハ１１の移動は、ウエハ把持ツール３３を用いて行われる。ウエハ把持ツール３３としては、例えばピンセット、及び真空チャック等を用いることができる。この後に、図３（ｃ）に示されるように、反応炉においてＧａＮウエハ１１の主面１１ｂ上に一又は複数の窒化ガリウム系半導体膜２９を成長する。

第１実施例では、反応炉においてＧａＮウエハ１１の主面１１ｂ上にＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３を直接に成長する。必要な場合には、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の成長に先立って、ＧａＮウエハ１１上にＧａＮ層１７を成長する工程を更に備えることができる。緩衝層１３の導電型は、ＧａＮウエハ１１の導電型と同じであり、好適な実施例では、この導電性はｎ型である。

Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の成長の後に、工程Ｓ１０４では、図３（ｄ）に示されるように、エピタキシャルウエハＥ１、Ｅ２を反応炉から取り出す。取り出されたエピタキシャルウエハＥ１、Ｅ２は、図３（ｄ）に示されるように、ウエハ把持ツール３３を用いてウエハトレイ又はウエハキャリア３７に収納される。

この方法によれば、面取りが施されていないＧａＮウエハ１１上にＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３を成長するので、エピタキシャルウエハＥ１、Ｅ２の破損の発生を低減できる。故に、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の成長の後に、ＧａＮウエハ１１をウエハ把持ツール３３を用いて反応炉から取り出す際におけるウエハ破損の発生を低減できる。

第２実施例では、工程Ｓ１０３に続けて、工程Ｓ１０５において、図３（ｃ）に示されるように、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３上にｎ型窒化ガリウム系半導体領域２３を成長炉で成長する。ｎ型窒化ガリウム系半導体領域２３は、例えばＡｌＧａＮ層、ＧａＮ層等を含み、ｎ型窒化ガリウム系半導体領域２３は例えばクラッド層であることができる。工程Ｓ１０６において、Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３上に活性層を成長炉で成長する。この活性層は、多重量子井戸構造のための窒化ガリウム系半導体多層膜２５を含む。工程Ｓ１０７において、活性層上にｐ型窒化ガリウム系半導体層２７を成長炉で成長する。ｐ型窒化ガリウム系半導体領域２７は、例えばＡｌＧａＮ層、ＧａＮ層等を含み、ｐ型窒化ガリウム系半導体領域２７は例えばクラッド層またはコンタクト層であることができる。この方法によれば、発光素子のためのエピタキシャルウエハＥ３が作製される。

Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３の成長の後に、工程Ｓ１０８では、エピタキシャルウエハＥ３を反応炉から取り出す。取り出されたエピタキシャルウエハＥ３は、図３（ｄ）に示されるように、ウエハ把持ツール３３を用いてウエハトレイ又はウエハキャリア３７に収納される。この方法によれば、面取りが施されていないＧａＮウエハ１１上にＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層１３を成長するので、エピタキシャルウエハＥ３の破損の発生を低減できる。

工程Ｓ１０９では、エピタキシャルウエハを用いて基板生産物を作製する。この作製では、上記のエピタキシャルウエハＥ１、Ｅ２、Ｅ３のいずれかを準備した後に、半導体素子を作製する処理の為の処理装置に、ウエハ把持ツールを用いてエピタキシャルウエハＥ１、Ｅ２、Ｅ３を移動する。この後に、この処理を該処理装置を用いて行って、半導体素子のための基板生産物を作製する。処理としては、例えば、感光剤の塗布、感光剤の露光、露光された感光剤の現像、導電膜の作製、導電膜の加工のためのリフトオフ、エッチング、結晶成長、ウエハキャリアへの収納、ウエハキャリアからの取り出し、及びオーミック形成のための熱処理等がある。以下の実施例を参照しながら、上記の処理に際して行われるウエハの移動において破損の発生を低減できることを説明する。

また、エピタキシャルウエハを用いて基板生産物を作製する方法では、顕微鏡観察、フォトルミネッセンス測定及びＸ線回折測定のいずれか一つの処理のために、ウエハ把持ツールを用いてエピタキシャルウエハＥ１、Ｅ２、Ｅ３のいずれかを移動させると共に、該処理をエピタキシャルウエハＥ１、Ｅ２、Ｅ３の何れかに対して施す。この工程は、基板生産物の作製に先立って、或いは基板生産物の作製した後に行われる。この方法によれば、上記の処理に際して行われるウエハの移動において、破損の発生を低減できる。

（実施例）
有機金属気相成長法により青色発光ダイオード構造を作製した。原料にはトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＮＨ_３）、シラン（ＳｉＨ_４）、ビスシクロペンタジエニルマグネシウム（ＣＰ_２Ｍｇ）を用いた。まず、図３（ａ）を示されるように、２０枚の面取りの無い２インチＧａＮウエハを準備した。これらのＧａＮウエハは六方晶系のＧａＮ結晶からなり、その主面は、実質的にＣ面、（０００１）面を有することができ、或いは、Ｃ面から所望のオフ角を有することができる。図３（ｂ）を示されるように、反応炉内のサセプタ上にＧａＮウエハを配置した。図３（ｃ）を示されるように、以下のようにエピタキシャル成長を行った。成長炉内の圧力を１０１ｋＰａにコントロールしながら、成長炉にＮＨ_３とＨ_２を供給し、摂氏１０５０度の基板温度で１０分間のクリーニングを行った。その後、ＴＭＧ及びＳｉＨ_４を供給して、厚さ２０００ｎｍのＳｉドープＧａＮ層を成長した。ＴＭＧ及びＳｉＨ_４の供給を停止した後に、摂氏８００度にまで基板温度まで下げて、ＴＭＧ及びＴＭＩを供給して、厚さ５０ｎｍのＩｎ_０．０５Ｇａ_０．９５Ｎ緩衝層を成長した。次に、厚さ１５ｎｍのＧａＮ障壁層、厚さ３ｎｍのＩｎ_０．１４Ｇａ_０．８６Ｎ井戸層からなる発光層（６周期の多重量子井戸構造）を成長した。その後に、ＴＭＧとＴＭＩの供給を停止し、基板温度を摂氏１０００度に上昇させた。ＴＭＧ、ＴＭＡ、ＮＨ_３、及びＣＰ_２Ｍｇを成長炉に供給して、厚さ２０ｎｍのＭｇドープｐ型ＡｌＧａＮを成長した。この後、ＴＭＡの供給を停止して、厚さ５０ｎｍのｐ型ＧａＮ層を成長した。ｐ型ＧａＮ層の成長後に室温まで降温して、図３（ｄ）に示されるように、エピタキシャルウエハＡを注意深く成長炉から取り出した。

上記の手順を繰り返し、２０枚の面取りの無いＧａＮ基板上のＬＥＤ構造のエピタキシャルウエハＡを作製した。比較のために、ＩｎＧａＮ緩衝層を含まない２０枚のエピタキシャルウエハＢも同様にして作製した。

次に、エピタキシャルウエハの検査工程、デパイスプロセス工程を説明する。４０枚のエピタキシャルウエハの各々は、１枚づつウエハトレイに収められている。ウエハのハンドリングのためにステンレス製２インチウエハ用ピンセットを用いた。また、ウエハのハンドリングでは、ＧａＮウエハのＯＦ位置周辺のほぼ同じ位置を挟んで持ち上げるよう努めた。

エピタキシャルウエハをウエハトレイからピンセットを用いて取り出し、１つのテフロンの平置きウエハトレイに移動した。エピタキシャルウエハの検査工程として主要なものを以下に示す：外観検査、フォトルミネッセンスマッピング測定、Ｘ線回折測定。また、発光ダイオード（ＬＥＤ）ブロセス工程として主要なものを以下に示す：ｐ電極形成、メサエッチング、ｎ電極形成、電極アニール、ｐパッド電極形成。なお、パターニングには、光学露光によるフォトリソグラフィを用いた。これらの工程が上記の順で行われた。

エピタキシャル成長後に、図４（ａ）を示されるように、２０枚のエピタキシャルウエハＡはウエハトレイ４１に収納された。エピタキシャルウエハＡの外観検査を行った。図４（ｂ）を示されるように、ノマルスキー微分干渉顕微鏡といいた顕微鏡４３のステージ上にエピタキシャルウエハＡを配置した。図４（ｃ）を示されるように、エピタキシャルウエハＡの外観検査を行った。顕微鏡観察では、ピンセットを用いてウエハトレイ４１から顕微鏡の平置きＸＹステージにエピタキシャルウエハＡを載置した後に、面内５点の観察を行った。観察中には、ウエハの固定は行わず、ステージのみがエピタキシャルウエハに接触していた。観察終後に、図４（ｄ）を示されるように、ピンセットを用いて顕微鏡４３のステージからエピタキシャルウエハＡを移動して、ウエハトレイ４１に収納した。

比較のために、同様に、２０枚のエピタキシャルウエハＢの検査を行った。この工程において、観測中に割れるエピタキシャルウエハＢは無かったが、ウエハトレイから／ウエハトレイへの出し入れの際に割れるエピタキシャルウエハＢがあった。

エピタキシャル成長後に、図４（ａ）を示されるようにウエハトレイ４１に収納されたエピタキシャルウエハＡをフォトルミネッセンス（ＰＬ）マッピング測定器４５のステージ上に配置した。図４（ｂ）を示されるように、ＰＬマッピング測定を行った。図４（ｃ）を示されるように、エピタキシャルウエハＡのマッピングを作成した。ＰＬマッピング測定では、ウエハトレイ４１からピンセットを用いてＰＬマッピング装置の平置きＸＹステージ上にエピタキシャルウエハＡを載置した。この後に、エピタキシャルウエハＡを真空吸着方式で固定した。励起レーザには、波長３２５ｎｍのＨｅ−Ｎｅレーザを用いて、約３０分かけてＰＬマッピング測定を行った。観察中に、エピタキシャルウエハＡに接触するものは、ステージのみである。図４（ｄ）を示されるように、ＰＬマッピング測定器４５のステージからエピタキシャルウエハＡを移動して、ウエハトレイ４１に収納した。

比較のために、同様に、エピタキシャルウエハＢのＰＬマッピングを行った。この工程において、観測中に割れるエピタキシャルウエハＢは無かったが、ウエハトレイから／ウエハトレイへの出し入れの際に割れるエピタキシャルウエハＢがあった。

図４（ａ）を示されるように、エピタキシャル成長後にウエハトレイ４１に収納されたエピタキシャルウエハＡをＸ線回折装置４７のステージ上にエピタキシャルウエハＡを配置した。図４（ｂ）を示されるように、Ｘ線回折測定を行った。図４（ｃ）を示されるように、エピタキシャルウエハＡのＸ線回折測定を行った。Ｘ線回折測定装置４７から着脱可能な板状金属製ステーシを取り出した後に、ウエハトレイ４１からピンセットを用いてステージにエピタキシャルウエハＡを移動した。Ｘ線回折測定では、マグネット及び金属ステージを用いてエピタキシャルウエハＡを固定した。エピタキシャルウエハＡを固定した板状ステージを垂直に立てて装置に固定した後に、約４０分間かけてＸ腺回折測定を行った。測定中に、ウエハＡに接触するものはステージのみである。測定終了後に、板状ステージを装置から取り出して平置きにした後にマグネットを外し、図４（ｄ）を示されるように、Ｘ線回折装置４７のステージからピンセットを用いてエピタキシャルウエハＡをウエハトレイ４１に戻した。

比較のために、同様に、エピタキシャルウエハＢがＸ線回折を測定した。この工程において観測中に割れるエピタキシャルウエハは無かったが、ウエハトレイから／ウエハトレイへの出し入れの際に割れるエピタキシャルウエハがあった。

また、エピタキシャルウエハにデバイスプロセスＡ、Ｂを施した。デバイスプロセス工程では、ＲＩＥによる５００ｎｍのメサ形成、ｐ型透明電極（ＮｉＡｕ）形成、ｐパッド電極（Ａｕ）形成、ｎ電極（ＴｉＡｌ）形成、電極アニール（摂氏５５０度、１分）がこの順に行われた。これらの工程は、図３に示される手順と同様に行われた。各工程の間では、フォトリソグラフィ（感光剤の塗布、露光、現像）および超音波洗浄等を行った。超音波洗浄等は、図４に示される手順と同様に行われた。

マスク形成のために、最初にエピタキシャルウエハをウエハトレイから一枚ずつピンセットを用いてスピナーの平置きステージに載置した。ステージは真空吸着にてウエハの固定を行った。３５００ｒｐｍの回転速度でレジストを滴下して、２５秒間、回転を保持してレジスト塗布を行って基板生産物を形成した。ステージの回転を止め、基板生産物をウエハトレイに戻した。次いで、摂氏３０度のオープンに基板生産物をトレイごと導入して、レジストのプリベークを行った。５分後にウエハトレイを取り出した。次に、露光を行うために、基板生産物をトレイから一枚ずつピンセットを用いてマスクアライナの平置きステージに移動して、ステージは真空吸着でウエハを固定した。顕微鏡を通してアライメントを行うと共にステージを上下に移動させて石英製マスクに基板生産物を密着させた後に、水銀ランプにて露光を行った。露光後に、ピンセットを用いてステージから基板生産物をトレイに戻した。次に、現像を行うために、ピンセットを用いてトレイからテフロン製縦置きバスケットに基板生産物を移動した。バスケット内で現像液を約１分間攪拌しながら現像を行った。現像後に、ピンセットを用いてバスケットから基板生産物をトレイに戻した。これらの工程により、マスクパタンを有する基板生産物が形成された。

ｐ電極形成のために、最初に、前処理を行った。ピンセットを用いてトレイからテフロン製縦置きバスケットに基板生産物を移動した。容器内の希塩酸にバスケットを約２分間浸して前処理を行った。次に、純水の入った容器にバスケットを浸して、基板生産物を水洗した。この容器からピンセットを用いて基板生産物を取り出して、窒素ブローで水分を除去した。その後、ピンセットを用いて基板生産物をウエハトレイに基板生産物を戻した。

次に、電極蒸着を行った。まず、金属製治具に板バネを用いて基板生産物をしっかりと固定した。その治具を蒸着装置内に配置した。金属膜の蒸着は抵抗加熱法によって行われた。その後、蒸着装置内を真空引きし、厚さ５ｎｍのニッケルと、厚さ１０ｎｍの金とを蒸着した。蒸着装置から金属治具を取り出した後に、治具から基板生産物を注意深く取り外した。そして、ビンセットを用いて基板生産物をテフロン製縦置きバスケットに移した。

この後に、金属膜のリフトオフを行った。容器内のアセトンに、基板生産物を収容しているバスケットを浸して、１０分問の超音波洗浄を行った。マスク上の電極がリフトオフされたことを目視にて確認した後に、再度アセトンを用いて超音波洗浄を行った。続いて、純水の入った容器にバスケットを移して、基板生産物に５分閥の水洗を施した。水洗後に、ピンセットを用いてバスケットから基板生産物を取り出し、窒素ブローにて基板生産物を乾燥して、ｐ電極を有する基板生産物をウエハトレイに戻した。

メサエッチングのレジストマスクを形成するために、既に説明した手順と同様に、レジストマスクを形成した。次に、ピンセントを用いて基板生産物をトレイからカーボン製平置きステージ上に移動して、反応性イオンエッチングを用いてメサ形成を行った。塩索ガスを用いて１０分間のエッチングにより深さ５００ｎｍのメサ構造が形成された。エッチング後に、既に説明した方法と同様にして、マスクパタンを除去した。

ｎ電極のマスクを形成するために、既に説明した方法と同様にして、レジストマスクを形成した。次に、前処理を行うために、ピンセットを用いてウエハトレイから基板生産物をテフロン製縦置きバスケットに移動した。このバスケットを容器内の希塩酸に約２分間浸して前処理を行った。次に、容器内の純水に基板生産物を浸して水洗する。ピンセットを用いて基板生産物を容器から取り出し、窒素プローにて水分を除去した。その後に、ピンセットを用いてウエハトレイに基板生産物を戻した。次に、金属膜の蒸着を行うために、金属製治具に板バネを用いて基板生産物をしっかりと固定した。その治具を蒸着装置内に配置した。なお、蒸着は電子ピーム蒸着により行われたが、および抵抗加熱が使用可能である。蒸着装置内を真空引きし、厚さ２０ｎｍのチタン膜、３００ｎｍのアルミ膜を蒸着した。蒸着装置から金属治具を取り出して、基板生産物を注意深く取り外した。ピンセットを用いてテフロン製縦置きバスケットに基板生産物を移動した。既に説明した方法と同様に電極をリフトオフして、ｎ電極を有する基板生産物を作成した。

ｐ電極を半透明化するために及びｎ電極の接触抵抗低減のために電極アニールを行った。ウエハトレイからピンセットを用いて、カーボン製平置きステージに基板生産物を移動した後、窒素及び酸素（比率：窒素／酸素＝４／１）の雰囲気中で、摂氏５５０度で１分間、アニールを行った。降温後に、ピンセットを用いて。合金化済み基板生産物をウエハトレイに戻した。

ｐパッド電極のマスクを形成するために、既に説明した方法と同様に、レシストマスクを形成した。前処理を行うために、ピンセットを用いてウエハトレイからテフロン製縦置きバスケットに基板生産物を移した。容器内の希塩酸にバスケットを約２分間浸して前処理を行った。次に、バスケットを純水の入った容器に移して基板生産物を水洗し、ピンセットにて基板生産物を取り出し、窒素ブローにより水分を除去した。その後、ピンセットを用いてウエハトレイに基板生産物を戻した。

次に、電極蒸着を行うために、金属製治具に板バネを用いて基板生産物をしっかりと固定した後に、その治具を蒸着装置内に配置した。蒸着は、竃子ビーム蒸着法で行ったが、抵抗加熱法が使用可能である。蒸着装置内を真空排気して、厚さ２０ｎｍのＴｉおよび厚さ２００ｎｍの金を蒸着した。蒸着装置から金属治具を取り出し、治具から基板生産物を注意深く取り外した。ピンセットを用いてテフロン製縦置きバスケットに移した後に、既に説明した方法と同様にしてリフトオフを行って、ｐパッド電極付きの基板生産物を作成した。

これらの工程によって、発光ダイオードが作製された。上記のように、評価およびプロセスでは、ピンセットといったウエハ把持ツールを用いてエピタキシャルウエハ及び基板生産物を移動する操作が非常に多く存在し、これらの移動はウエハ割れを引き起こす原因となり得る。

上記工程は全ウエハについて同様の手順で注意深く行われたが、下記のような結果が得られた。
ＩｎＧａＮ緩衝層の有無、無いウエハ、有るウエハ
エピ検査後における割れ、６枚、 １枚、 （ウエハ２０枚中）
プロセス後における割れ、９枚、 １枚、 （ウエハ２０枚中）
歩留まり、 ２５％、 ９０％

この結果に示されるように、ＩｎＧａＮからなる緩衝層を用いることによって、ウエハ割れの発生を低減できる。また、エピタキシャル積層内には、引っ張り応力のＡｌＧａＮを含むとき、成長前のＧａＮ基板よりも割れ易いと考えられる。エピタキシャルウエハがＩｎＧａＮ層を含むとき、ウエハの割れ・欠けが低減された。生産歩留まりが大幅に低減された。この理由として、ＩｎＧａＮ層がＧａＮやＡｌＧａＮよりも柔らかい材料であるので、エピタキシャルウエハの応力を吸収したものと考えられる。この結果、割れ・欠けが低減した。面取りの無いＧａＮウエハを用いることによりウエハコストを低減でき、かつ、エピタキシャル構造にＩｎＧａＮ層を追加することによって歩留まりを大幅に向上できた。また、ＩｎＧａＮに替えて、ＡｌＩｎＧａＮ層を用いることができる。

ＧａＮ基板の価格を低減させることが望まれている。ＧａＮ基板の製造コストの低減が必要である。面取り工程を省略できれば、製造コストの低減が可能になる。しかしながら、面取りが無いＧａＮウエハは割れ易く、逆に、歩留まり低下を引き起こす。ところが、本実施の形態に係る緩衝層をエピタキシャル構造に追加することによって割れを抑制できることが明らかになった。故に、面取り無しＧａＮウエハを用いたＧａＮ系半導体素子の作製において歩留まりが向上する。したがって、ＧａＮ系半導体素子の製造コストを低減可能になる。

上記の実施例では、ＧａＮウエハの主面の向きは、ｃ軸の方向、或いはｃ軸から角度が僅かにオフした方向を向いている。本実施の形態に係るエピタキシャルウエハでは、ＧａＮのｃ軸の方向とＧａＮウエハの主面の法線との成す角度θはゼロ度以上であることができる。また、この角度θは９０度以下であることができる。

また、本実施の形態に係るエピタキシャルウエハでは、ＧａＮウエハの主面の法線は、ＧａＮウエハのｍ軸及びａ軸によって規定される平面に沿う方向を向いていることができる。例えば、法線はＧａＮウエハのｍ軸の方向、或いはｍ軸から角度が僅かにオフした方向に向いていることができる。或いは、法線はａ軸の方向、或いはａ軸から角度が僅かにオフした方向に向いていることができる。また或いは、ウエハの主面の向きが、ｍ軸及びａ軸の一方から他方にとられた角度がゼロ度より大きく３０度より小さい方向にとられることができる。

さらに、本実施の形態に係るエピタキシャルウエハでは、ウエハ主面はＧａＮの半極性面であることができる。ＧａＮの半極性面を有するウエハは、割れやすいので、本実施の形態に係る緩衝層が有効である。発明者らの知見によれば、ＧａＮウエハの内でも、ＧａＮウエハが半極性の主面を有するとき、ＧａＮウエハが割れやすい。例えば、主要な結晶軸（ｃ軸、ａ軸またはｍ軸）からのオフ角が１０度以上であるとき、ＧａＮウエハが割れやすい。また、オフ角が４５度以下であるとき、ＧａＮウエハが割れやすい。このようなウエハでは、本実施の形態に係る緩衝層が有効である。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。本実施の形態では、有機金属気相成長法で結晶成長を行ったが、他の結晶成長法、例えば分子線ビーム成長法を用いることができる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

Ｅ１、Ｅ２、Ｅ３…エピタキシャルウエハ、１１…ＧａＮウエハ、１３…Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層、１７…ＧａＮ層、１９…ホモ接合、２１…ヘテロ接合、２３…ｎ型窒化ガリウム系半導体層、２５…窒化ガリウム系半導体多層膜、２７…ｐ型窒化ガリウム系半導体層、２９…窒化ガリウム系半導体膜、３１、３７…ウエハトレイまたはウエハキャリア、３３…ウエハ把持ツール、３５…処理装置、４１…ウエハトレイ、４３…顕微鏡、４５…フォトルミネッセンス（ＰＬ）マッピング測定器、４７…Ｘ線回折装置。

Claims (23)

1. 面取りが施されていないエッジを有するＧａＮウエハと、
   前記ＧａＮウエハの主面上に設けられたＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ（０．０２≦Ｘ１≦０．１、０≦Ｘ２＜０．９８、０＜Ｘ１＋Ｘ２＜１）緩衝層と、
   前記ＧａＮウエハの前記主面上に設けられた活性層と
   を備え、
   前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さは３０ｎｍ以上５００ｎｍ以下であり、
   前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層は前記ＧａＮウエハと前記活性層との間に設けられており、
   前記ＧａＮウエハの前記主面の法線は、前記ＧａＮウエハのｍ軸及びａ軸によって規定される平面に沿う方向を向いている、ことを特徴とするエピタキシャルウエハ。
2. 前記主面はＧａＮの半極性面である、ことを特徴とする請求項１に記載されたエピタキシャルウエハ。
3. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層のインジウム組成は０．０２以上であり、前記インジウム組成は０．１以下である、ことを特徴とする請求項１または請求項２に記載されたエピタキシャルウエハ。
4. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＩｎＧａＮである、ことを特徴とする請求項１〜請求項３のいずれか一項に記載されたエピタキシャルウエハ。
5. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層のアルミニウム組成は０より大きく、前記アルミニウム組成は０．２以下である、ことを特徴とする請求項１〜請求項３のいずれか一項に記載されたエピタキシャルウエハ。
6. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層は前記ＧａＮウエハの前記主面に成長されている、ことを特徴とする請求項１〜請求項５のいずれか一項に記載されたエピタキシャルウエハ。
7. 前記ＧａＮウエハと前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層との間に設けられたＧａＮ層を更に備え、
   前記ＧａＮ層は前記ＧａＮウエハの前記主面に成長されている、ことを特徴とする請求項１〜請求項５のいずれか一項に記載されたエピタキシャルウエハ。
8. 前記ＧａＮウエハの厚みは３５０マイクロメートル未満である、ことを特徴とする請求項１〜請求項７のいずれか一項に記載されたエピタキシャルウエハ。
9. 前記ＧａＮウエハのエッジ上の２点間の距離の最大値は４５ミリメートル以上である、ことを特徴とする請求項１〜請求項８のいずれか一項に記載されたエピタキシャルウエハ。
10. 前記ＧａＮウエハのｃ軸の方向に延びる軸と前記ＧａＮウエハの前記主面の法線との成す角度θは、ゼロ度以上であり、９０度以下である、ことを特徴とする請求項１〜請求項９のいずれか一項に記載されたエピタキシャルウエハ。
11. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層にはｎ型ドーパントが添加されている、ことを特徴とする請求項１〜請求項１０のいずれか一項に記載されたエピタキシャルウエハ。
12. 前記ＧａＮウエハは１×１０^７ｃｍ^−２以下の貫通転位密度を有する窒化ガリウム領域を含む、ことを特徴とする請求項１１に記載されたエピタキシャルウエハ。
13. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上に設けられたｐ型窒化ガリウム系半導体層と、
    前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上に設けられたｎ型窒化ガリウム系半導体層と
    を更に備え、
    前記活性層が、前記ｐ型窒化ガリウム系半導体層と前記ｎ型窒化ガリウム系半導体層との間に設けられ、量子井戸構造のための窒化ガリウム系半導体多層膜を含んでおり、
    前記窒化ガリウム系半導体多層膜からのフォトルミネッセンススペクトルのピーク波長は４００ｎｍ以上であり、前記ピーク波長は５５０ｎｍ以下である、ことを特徴とする請求項１〜請求項１２のいずれか一項に記載されたエピタキシャルウエハ。
14. エピタキシャルウエハを作製する方法であって、
    面取りが施されていないＧａＮウエハを準備する工程と、
    前記ＧａＮウエハをウエハ把持ツールを用いて反応炉に配置した後に、前記反応炉において前記ＧａＮウエハの主面上にＩｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ（０．０２≦Ｘ１≦０．１、０≦Ｘ２＜０．９８、０＜Ｘ１＋Ｘ２＜１）緩衝層を成長する工程と、
    前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上に活性層を成長する工程と、
    前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層及び前記活性層の成長の後に、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層及び前記活性層を含むエピタキシャルウエハをウエハ把持ツールを用いて前記反応炉から取り出す工程とを備え、
    前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の厚さは３０ｎｍ以上５００ｎｍ以下であり、
    前記ＧａＮウエハの前記主面の法線は、前記ＧａＮウエハのｍ軸及びａ軸によって規定される平面に沿う方向を向いている、ことを特徴とする方法。
15. 前記主面はＧａＮの半極性面である、ことを特徴とする請求項１４に記載された方法。
16. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層はＩｎＧａＮである、ことを特徴とする請求項１４または請求項１５に記載された方法。
17. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層のアルミニウム組成は、０より大きく、前記アルミニウム組成は０．２以下である、ことを特徴とする請求項１４に記載された方法。
18. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層は前記ＧａＮウエハの前記主面上とヘテロ接合を成す、ことを特徴とする請求項１４〜請求項１７のいずれか一項に記載された方法。
19. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層の成長に先立って、前記ＧａＮウエハ上にＧａＮ層を成長する工程を更に備え、
    前記ＧａＮ層は前記ＧａＮウエハの前記主面とホモ接合を成し、前記ＧａＮ層はＩｎＡｌＧａＮ層にヘテロ接合を成す、ことを特徴とする請求項１４〜請求項１７のいずれか一項に記載された方法。
20. 前記ＧａＮウエハの厚みは３５０マイクロメートル未満である、ことを特徴とする請求項１４〜請求項１９のいずれか一項に記載された方法。
21. 前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層にはｎ型ドーパントが添加されている、ことを特徴とする請求項１４〜請求項２０のいずれか一項に記載された方法。
22. 前記ＧａＮウエハを前記反応炉から取り出す前に、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上にｎ型窒化ガリウム系半導体層を成長する工程と、
    前記ＧａＮウエハを前記反応炉から取り出す前に、前記Ｉｎ_Ｘ１Ａｌ_Ｘ２Ｇａ_{１−Ｘ１−Ｘ２}Ｎ緩衝層上にｐ型窒化ガリウム系半導体層を成長する工程とを更に備え、
    前記活性層が、前記ｐ型窒化ガリウム系半導体層と前記ｎ型窒化ガリウム系半導体層との間に設けられ、量子井戸構造のための窒化ガリウム系半導体多層膜を含んでおり、
    前記窒化ガリウム系半導体多層膜のフォトルミネッセンススペクトルにおけるピーク波長は４００ｎｍ以上であり、前記ピーク波長は５５０ｎｍ以下である、ことを特徴とする請求項１４〜請求項２１のいずれか一項に記載された方法。
23. 前記ＧａＮウエハのエッジ上の２点間の距離の最大値は４５ミリメートル以上である、ことを特徴とする請求項１４〜請求項２２のいずれか一項に記載された方法。
    
    
    

Images