JP5331882B2 - 電子アセンブリ製造方法 - Google Patents

Description

発明の属する技術分野

本発明は、全体として電子アセンブリ製造方法に関するものであり、特に、プライマリプリント回路基板（ＰＣＢ）と、プライマリＰＣＢに電気的に結合される少なくとも１つのドーターＰＣＢとを含む電子アセンブリ製造方法に関するものである。

発明の背景

電子産業において、低価格で信頼性の高いプリント回路基板（ＰＣＢ）アセンブリを製造する試みが続いている。プリント回路基板（ＰＣＢ）には、マザーＰＣＢもしくはプライマリＰＣＢと、ドーターＰＣＢもしくは第２のＰＣＢなどの、少なくとも２つのＰＣＢが含まれ、これらＰＣＢ間には信頼性の高い相互接続がなされている。ＰＣＢは、アルミナもしくはＦＲ−４ガラス／エポキシ樹脂からなる基板を有する、剛性のあるものであってよい。一方で、その他のものは、ポリイミドフィルム、ポリエステルフィルム、ポリエーテルイミド（ＰＥＩ）フィルムおよびその類似物からなる基板を有する、比較的柔軟なものである（例えば「フレックス回路」）。

ＰＣＢ間の相互接続は、第１のＰＣＢの回路トレースを、これに対応する第２のＰＣＢ上の回路トレースに電気的に接続することにより行われる。従来より、例えば密接に積み重ねられたもしくは並列したＰＣＢなどの、密接に配置されたＰＣＢ間の電子接続は、剛性のコネクタにより実現されてきた。これらは一般に、雄および雌の２つの片割れ接続からなり、それぞれが、ＰＣＢへ取り付けるためのリード線と、剛性のハウジングに取り込まれるレセプタクルとを有する。剛性コネクタの利点の１つは、剛性コネクタがＰＣＢに取り付けられると、様々なコネクタの片割れを容易に表面に取付可能となることであり、ある程度のオートメーションを採用可能となることである。しかし、剛性コネクタは、２つのＰＣＢを互いに接続するために手動の工程を要求することが往々にしてある。また、剛性コネクタは、耐性のスタックアップ、はんだ付け、および／または他のアセンブリ関連工程、もしくは、例えば表面に何かが落ちるといった機械的ショックにより引き起こされるストレスによる機械的故障を受けやすい。

上記ニーズを満たすために、また、上記および他の欠点および周知技術の制限を克服するために、本発明は電子アセンブリ製造方法を提供する。当該電子アセンブリは、プライマリＰＣＢと、プライマリＰＣＢに電気的に結合する少なくとも１つのドーターＰＣＢとを含む。当該製造方法は、互いに結合した複数個の仕切り区分からなる剛性基板の位置決定工程を含む。当該仕切り区分には、プライマリＰＣＢ用の第１の仕切り区分と、ドーターＰＣＢ用の第２の仕切り区分とが含まれる。第１の仕切り区分は第１の複数個の導電トレースを有し、これらの末端は第１の複数個の導電パッドを形成している。第２の仕切り区分は第２の複数個の導電トレースを有し、これらの末端は第２の複数個の導電パッドを形成している。少なくとも１つの電子構成部材が、第１および第２の複数個の導電トレースそれぞれに沿って配置される。フレックス回路は、第１および第２の複数個の導電パッド上に配置される。第３の複数個の導電トレースはフレックス回路に含まれ、第１末端で第１の複数個の接続パッドを形成する。導電トレースの第２末端で端子となっているのは、第２の複数個の接続パッドである。第１および第２の複数個の接続パッドは、それぞれ、第１および第２の複数個の導電パッドに対応する。フレックス回路を配置することによって、フレックス回路と、動作自動化されたヘッドとが接触する。フレックス回路は、それにより、選択的にヘッドと結合する。フレックス回路の位置は、ヘッドおよび剛性基板の両方の位置を基準として決定される。ヘッドおよび剛性基板は、互いを基準として、第１および第２の複数個の接続パッドをそれぞれ第１および第２の複数個の導電パッドと位置合わせをして配置するように移動させる。電子構成部材は、それぞれプライマリＰＣＢおよびドーターＰＣＢを形成する第１および第２の複数個の導電トレースと電気的に結合する。第１および第２の複数個の接続パッドは、ＰＣＢＰＣＢそれぞれ第１および第２の複数個の導電パッドと電気的に結合することにより、ドーターＰＣＢをプライマリＰＣＢに電気的に結合する。

ある側面から見れば、剛性基板は、少なくとも３軸における動作を制御可能なヘッドを有する自動ピック・アンド・プレイス機に配置される。少なくとも１つの電子構成部材が、自動ピック・アンド・プレイス機を介して、第１および第２の複数個の導電トレースのそれぞれに沿って配置される。フレックス回路の位置は、自動ピック・アンド・プレイス機を介して、ヘッドおよび剛性基板の両方の位置を基準として決定される。

本発明の他の目的、特徴、および利点は、後続の記述および追記する請求項、添付の図面により理解される。

本発明の一実施形態に従った剛性基板の平面図である。 本発明の一実施形態に従ったフレックス回路の斜視図である。 図２Ａのライン２b-２bに沿って図示されたフレックス回路の断面図である。 本発明の一実施形態に従った電子アセンブリの部分斜視図である。 本発明の一実施形態に従ったピック・アンド・プレイス機の斜視図である。 図４Ａに図示したピック・アンド・プレイス機の部分拡大図である。 本発明の一実施形態に従った電子アセンブリの分解組立図である。 本発明の一実施形態に従った電子アセンブリ製造方法に関するフローチャートである。

発明の詳細な説明

本発明の詳細な実施形態をここに開示する。しかし、詳細な実施形態は単なる発明の典型であり、様々な代替の形式に具現化してよいことを理解されたい。各図は、必ずしも正確な縮尺で製図していず、図のいくつかは、特定の構成部材の詳細を示すよう構成することがある。それゆえ、ここに開示される特定の構造的および機能的詳細は、限定ではなく特許請求の範囲の単なる代表的な基準であり、当業者に本発明を実施する方法を教示するものと解釈されたい。

図１を参照されたい。電子アセンブリに関する基板１０が提供されている。基板１０は剛性基板であり、例えばアルミナなどのセラミック物質から形成してよい。あるいは、基板１０は、ラミネート加工を用いて、例えばＦＲ−４ガラス／エポキシなどの剛性のプラスチック合成物質から形成してもよい。基板１０は、プレート状もしくは板状の、実質的に平坦な形状を有することが望ましい。

基板１０は、互いに結合された複数個の仕切り区分１２、１４、１６、１８、２０、２２、２４、２６、２８、３０、３２、３４を有する。各仕切り区分１２、１４、１６、１８、２０、２２、２４、２６、２８、３０、３２、３４は、各々のＰＣＢ用に指定された基板１０の各一部分である。これら仕切り区分には、複数個の第１仕切り区分１２、１８、２０、２２を含んでよく、それぞれがその上にプライマリＰＣＢを形成する。第１仕切り区分は共通のものとしてよく、これらは複数個の第２仕切り区分１４、１６、２４、２６、２８、３０、３２、３４に対応して関連づけられている。これら第２仕切り区分も共通のものとしてよく、それぞれがその上にドーターＰＣＢを形成する。第２仕切り区分は、第１仕切り区分より小さくてよい。例えば図示するように、第１仕切り区分１２は、第１仕切り区分１２の外周に沿って並べられた、より小さい第２仕切り区分１４、１６と関連づけられている。

基板１０は、複数個のアパーチャ８０、８２、８４、８６、８８、９０、９２、９４も有してよく、これらは、第１仕切り区分１２、１８、２０、２２と、第２仕切り区分１４、１６、２４、２６、２８、３０、３２、３４との間に配置されている。アパーチャ８０、８２、８４、８６、８８、９０、９２、９４は、基板を貫通して形成され、例えば、ラミネート後のルータ加工などの穿孔工程もしくは切断工程により、あるいは当業者に周知の、剛性ＰＣＢ基板用の他の適した材料除去工程により形成される。アパーチャ８０、８２、８４、８６、８８、９０、９２、９４に隣接して配置されているのは、タブ１００、１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８、１２０、１２２、１２４、１２６、１２８、１３０であり、第２仕切り区分１４、１６、２４、２６、２８、３０、３２、３４を第１仕切り区分１２、１８、２０、２２に接続している。後に明らかになるように、アパーチャ８０、８２、８４、８６、８８、９０、９２、９４により、仕切り区分１２、１４、１６、１８、２０、２２、２４、２６、２８、３０、３２、３４を後に互いに分離させることが容易になる。

図３も参照されたい。これはプライマリＰＣＢ１４２およびドーターＰＣＢ１４４の部分斜視図を示している。第１仕切り区分１２（注・本実施形態において第１仕切り区分は実質的に互いに同一であり、第２仕切り区分は実質的に互いに同一である）は、複数個の導電トレース３６を含む。導電トレース３６は、基板１０の片側もしくは両側に形成される。スルーホール３７もしくは導電性のピンを組み込んでもよく、これらにより、区分１２の両側のトレース３６間の電気的導通が実現される。導電トレース３６は、その末端に、複数個の導電パッド３８を形成する。導電トレース３６（あらゆるスルーホール３７を含む）は、銅もしくは同様の材質から成り、選択めっきおよび／または選択エッチング工程、あるいは本技術分野において周知の他の適した工程によって、基板１０上に形成してよい。

第２の仕切り区分１６は、その上に形成された複数個の導電トレース４０を有する。第２の仕切り区分１６の導電トレース４０の末端は、複数個の導電パッド４２を形成する。第２の仕切り区分の導電トレース４０は、第１の仕切り区分１２の導電トレース３６を形成するのと同じ工程を用いて基板１０上に形成することが望ましい。

第１および第２の仕切り区分１２、１６の導電トレース３６、４０に電気的に結合するのは、電子装置１４０であり、これによりプライマリＰＣＢ１４２およびドーターＰＣＢ１４４をそれぞれ形成する。電子装置１４０は、表面実装部品（ＳＭＤ）もしくは、他の適した電子装置としてよい。はんだ、はんだペースト、導電接着剤、もしくはそれらと同様のものを、電子装置１４０を導電トレース３６、４０に電気的に結合するために用いてよい。

図２Ａおよび図２Ｂも参照されたい。フレックス回路４４の斜視図および断面図が提供されている。フレックス回路４４は、フレキシブルフィルムキャリア４５に形成された複数個の導電トレース４６を含む。フィルムキャリア４５は、ポリイミド、ポリエステル、ＰＥＩ、もしくは当業者に周知の他の適したフレックス回路用ポリマーフィルムから成るものとしてよい。フィルムキャリア４５の厚さは、一般におよそ１〜１０ミル（０．０２５４〜０．２５４ｍｍ）の範囲であり、導電トレースは、およそ１／２〜２オンス（１４．１７４７６１５６２５〜５６．６９９０４６２５ｇ）の銅から成るものとしてよい。フィルムキャリア４５は、はんだ付け工程における、例えば１８０℃以上の熱暴露に短時間（分）、劣化することなく、すなわち例えば歪みなどの寸法非安定化を生じることなく、耐え得ることが望ましい。

導電トレース４６は、第１末端で末端をなして第１の複数個の接続パッド４８を形成し、第２末端で末端をなして第２の複数個の接続パッド５０を形成する。第１および第２の複数個の接続パッド４８、５０は、第１および第２仕切り区分１２、１６に形成された導電パッド３８、４２にそれぞれ対応して並べられ、それらに電気的に結合され（図３参照）、プライマリＰＣＢ１４２とドーターＰＣＢ１４４との間の電気的相互接続を形成する。接続パッド ４８、５０は、はんだ、導電接着剤あるいは同様のものによって、導電パッド３８、４２に電気的に結合される。フレックス回路４４は、基準７４すなわち、その上に形成された位置的特徴を有することが望ましく、これについては後に詳述する。注・図２Ａに示すように、基準７４は、トレース４６およびパッド５０とは異なる特徴としてよい。しかし、本技術分野において周知なように、基準は、フレックス回路４４を位置決めするアライメントウィンドウを生成するために用いられるあらゆる位置的特徴であると理解され、フレックス回路４４はトレース４６、パッド５０、および／またはフレックス回路４４の外周輪郭を含んでいる。

フレックス回路４４は、導電パッド３８、４２上でのフレックス回路４４の自動組立を容易にするために、フリーな状態もしくは抑制されない状態において比較的平坦であることが望ましい。一例では、フリーな状態におけるフレックス回路４４は、その名目上の平坦状態から、およそ１０ミル（０．２５４ｍｍ）以内の誤差寸法である。本願出願人らは、フリーな状態におけるフレックス回路４４の平坦さを増強するいくつかの手段を見出し、これによって、名目上の平坦状態からの誤差寸法が最小限化した。ある観点では、フレックス回路４４は、およそ３５ミリを超えない長さ５２を有する。他の観点では、フレックス回路４４は、およそ５：１を超えない、より好ましくはおよそ２：１を超えない縦横比を定める、長さ５２対最小幅５４を有する。さらに他の観点では、フレックス回路４４は、第１末端４８と第２末端５０との間に伸長する中央の前後軸５６を有し、複数個の導電トレース４６が、前後軸５６と対称に並べられる。さらに他の観点では、フィルムキャリア４５は、少なくとも５ミル（０．１２７ｍｍ）の厚さを有し、複数個の導電トレース４６は、少なくとも１オンス（２８．３４９５２３１２５ｇ）の銅であり、フィルムキャリア４５上に形成される。他の観点では、フレックス回路４４は、フレックス回路４４の両側６０、６４に取り付けられたソルダーマスク６２を含む。ソルダーマスク６２は、電気的に抵抗するコーティングもしくはカバーであり、フレックス回路４４の導電トレース４６に起こる電気ショートを回避する。上述した各観点により、フィルムキャリア４５の両側６０、６４に生成される、いくつかのあるいは多くのストレスのバランスを保たせるのに役立ち、これによって、フレックス回路４４の寸法安定性を改良すると期待される。

図４Ａ〜図４Ｂおよび図６も参照されたい。電子アセンブリ製造方法が提供されている。基板１０は、工程２００において、自動ピック・アンド・プレイス機６６上に配置される。基板１０は、ピック・アンド・プレイス機上に、手動もしくは自動で配置してよい。ピック・アンド・プレイス機６６は、ヘッド６８を有する。基板１０は、例えばヘッド６８の下などの、ヘッド６８の近接に配置されることが望ましい。

ヘッド６８は、例えば、上下、前後、および左右といった少なくとも３軸における動作を制御可能である。例えば、ヘッド６８は、３軸動作用のコンピュータ数値制御（ＣＮＣ）システムと接続して機能するレイルガントリ装置に、操作可能に接続してよい。その他適切な自動システムをヘッド６８の動作制御に採用してもよく、それらは当業者に周知である。

一例において、ヘッド６８は、真空源と選択的に流体連通を行うノズルとして構成される。ヘッド６８は、真空を吸って（吸引して）電子構成部材１４０をテープ・アンド・リール装置７０からピックアップし、工程２０２において、電子構成部材１４０を基板１０上に配置する。一旦電子構成部材１４０が基板１０に適切に配置されると、真空源およびヘッド６８間の流体連通は、構成部材１４０をヘッド６８から解放するために中断される。はんだペーストおよび／または導電接着剤は、例えばはんだ付けのリフローなど後続の工程のために、電子構成部材１４０と導電トレース３６、４２との間に配置してよく、それぞれプライマリＰＣＢ１４２およびドーターＰＣＢ１４４を形成する。

ある実施形態では、基板１０は、その上に形成される、例えば位置的特徴などの基準を有する。カメラ７２は、ピック・アンド・プレイス機６６に含まれ、基板１０の位置を決定する基準を検知するよう設定される。ピック・アンド・プレイス機６６は、カメラ７２から得られた情報を用いてヘッド６８の位置決めおよび制御を行い、基板１０上の電子構造部材を配置する。

ピック・アンド・プレイス機６６はまた、工程２０４において、導電パッド３８、４２上にフレックス回路４４を配置する。本工程は、工程２０６において、フレックス回路４４をヘッド６８と接触させ、選択的にフレックス回路４４をヘッド６８に結合することを含む。例えば、ヘッド６８がノズルの形状をしているシナリオにおいて、当該ノズル６８は、真空を吸って、フレックス回路４４をテープ・アンド・リール装置７０からピックアップする。（注・本装置では、複数個のフレックス回路４４をテープに接着して巻き、ピック・アンド・プレイス機６６に提供してよい）。特に、ノズルの真空開口部７１に隣接したノズル６８の外周部分６９は、フレックス回路４４に接触し、真空は、外周部分６９に向かってフレックス回路４４を直接支える。フレックス回路４４はノズル／ヘッド６８に対して配置される間、実質的に平坦のままであることが望ましい。これによって、導電パッド３８、４２上へのフレックス回路４４の配置が容易になる。

ピック・アンド・プレイス機６６は、次に、工程２０８において、フレックス回路４４の位置を決定する。位置決定は、ヘッド６８および基板１０の両方の位置を基準とし、例えば、カメラ７２、関連プロセッサ（図示せず）および基準７４（もしくは他の位置的特徴）を介して行われる。ピック・アンド・プレイス機６６は、工程２１０において、ヘッド６８および基板１０を相対的に移動させ、フレックス回路４４の接続パッド４８、５０を導電パッド３８、４２と位置合わせして配置する。上述したように、はんだペーストもしくは導電接着剤は、接続パッド４８、５０と導電パッド３８、４２との間に配置してよく、例えば、基板１０上にはんだペーストをスクリーニングし、導電パッド３８、４２にはんだペーストを局部的に付着させる。

ある実施形態では、電子装置１４０およびフレックス回路４４が組立てられる基板１０は、およそ１８０℃以上の熱を有するリフロー・オーブンにさらされる。当該高温によって、はんだペーストを溶解し、もしくは導電接着剤を硬化させる。はんだペーストもしくは導電接着剤が冷却されるとはんだ接合部が形成され、これらによって、構造部材１４０がトレース３６、４２に（工程２１２において）、また、接続パッド４８、５０が導電パッド３８、４２に（工程２１４において）、電気的に結合される。したがって、前述したように、複数の第２の仕切り区分１４、１６、２４、２６、２８、３０、３２、３４に関連した複数の第１の仕切り区分１２、１８、２０、２２を有する単一の基板１０を構成可能であり、複数個の電子アセンブリを提供する。複数個の電子アセンブリの各アセンブリは、少なくとも１つのドーターＰＣＢ１４４と電気的に結合したプライマリＰＣＢ１４２を含む。

図２Ａに示すように、フレックス回路４４は、実質的に犬用の骨の形状を有してよい。中央部の幅が小さくなっている犬用の骨の形状は、フレックスキャリア４５の低い曲率と合わせて、接続パッド４８、５０を伴うフレックス回路４４の末端において、より多くの柔軟さもしくは順応性を提供し、それによって、はんだ接合部における残留応力を減らすと考えられる。

オプションとして、電子アセンブリが、タブ１００、１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８、１２０、１２２、１２４、１２６、１２８、１３０によって互いに対して一体的に取り付けられている間に、例えば、導通試験、機能試験もしくは同様の電気的試験をしてよい。早い製造段階でのＰＣＢ試験によって、製造効率が向上し製造コストが減少すると考えられ、ＰＣＢの問題点を早い段階で検知すること、および単一の試験サンプルを用いて複数のＰＣＢをテストすること、の両方が可能になる。

当該方法はさらに、第１の仕切り部分１２、１８、２０、２２と第２の仕切り部分１４、１６、２４、２６、２８、３０、３２、３４との接続を互いに解除することを含み、例えば、基板１０のタブ１００、１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８、１２０、１２２、１２４、１２６、１２８、１３０を単に打ち抜き、くり抜き、もしくは粉砕することにより解除が行われる。

図５もまた参照されたい。電子アセンブリはさらに、筐体部材１５０を含んでよい。筐体部材１５０は、本実施形態においては、タブ形状の筐体である。筐体１５０は、例えばポケットもしくはスロットなどの、少なくとも１つの受信機能１５２を有する。受信機能１５２は、ドーターＰＣＢ１４４を受けるよう構成される。プライマリＰＣＢ１４２およびドーターＰＣＢ１４４は、筐体１５０に取り付けられる。各ドーターＰＣＢ１４４は、間隔を空けて配置され、プライマリＰＣＢ１４２に対して実質的に直角に配置され、各フレックス回路４４はループを形成する。この配置により、ドーターＰＣＢ１４４をプライマリＰＣＢ１４２から機械的に分離することが可能になる。また、この配置は、自動車の姿勢を検知するために用いられる電子センサアセンブリに特に適している。例えば、各ドーターＰＣＢ１４４は、加速度計の利用を通して、加速を感知するよう構成してよい。１つのドーターＰＣＢ１４４は、ロール角速度センサを通じてロール角変化を感知し、他のドーターＰＣＢ１４４は、ピッチ角速度センサを通じてピッチ角を感知する。その他の適した応用例を、プライマリＰＣＢからドーターＰＣＢを機械的に分離して配列された電子アセンブリに用いてもよい。

したがって、当該方法はさらに、プライマリＰＣＢ１４２およびドーターＰＣＢ１４４を筐体１５０に取り付けることを含んでよい。ドーターＰＣＢ１４４は、プライマリＰＣＢ１４２に対して実質的に直角に配置され、フレックス回路４４はループ１５４を形成し、それにより、プライマリＰＣＢ１４２からドーターＰＣＢ１４４を機械的に分離する。

当業者であれば容易に理解するように、以上の記載は、本発明の原理の具体的実例を説明したものである。本文は、本発明の範囲もしくは応用例を限定するものではなく、本発明は、請求項に記載の思想から逸脱することなく、改良、変化、修正の余地がある。

Claims (17)

1. プライマリプリント回路基板（ＰＣＢ）と、該プライマリＰＣＢに電気的に結合される少なくとも１つのドーターＰＣＢとを含む電子アセンブリ製造方法において、当該電子アセンブリ製造方法は、
   第１仕切り区分および第２仕切り区分を含む、互いに結合された複数個の仕切り区分を有する剛性基板の位置決定工程であって、第１の仕切り区分は、末端にて第１の複数個の導電パッドを形成する第１の複数個の導電トレースを有し、第２の仕切り区分は、末端にて第２の複数個の導電パッドを形成する第２の複数個の導電トレースを有する位置決定工程と、
   少なくとも１つの電子構成部材を、第１および第２の複数個の導電トレースそれぞれに沿って配置する電子構成部材配置工程と、
   フレックス回路を第１および第２の複数個の導電パッド上に配置するフレックス回路配置工程であって、前記フレックス回路は、第１の複数個の接続パッドを形成する第１末端で末端となり第２の複数個の接続パッドを形成する第２末端で末端となる第３の複数個の導電トレースを含み、第１および第２の複数個の接続パッドは、それぞれ第１および第２の複数個の導電パッドに対応するフレックス回路配置工程とを含み、該フレックス回路配置工程では、
   前記フレックス回路をヘッドに接触させることで該フレックス回路を動作自動化されたヘッドに選択的に結合し、
   前記ヘッドおよび剛性基板の両方の位置を基準として前記フレックス回路の位置を決定し、
   前記ヘッドおよび剛性基板を相対的に移動させ、第１および第２の複数個の接続パッドを、それぞれ第１および第２の複数個の導電パッドと位置合わせして配置し、
   当該電子アセンブリ製造方法はさらに、
   前記電子構成部材を、それぞれ前記プライマリＰＣＢおよびドーターＰＣＢを形成する第１および第２の複数個の導電トレースに電気的に結合する電子構成部材結合工程と、
   第１および第２の複数個の接続パッドをそれぞれ第１および第２の複数個の導電パッドに電気的に結合して、前記ドーターＰＣＢをプライマリＰＣＢに電気的に結合する接続パッド結合工程とを含み、
   前記剛性基板および前記フレックス回路は、第１および第２の複数個の導電パッド上に配置された時に平坦であり、
   前記フレックス回路は、第１末端と第２末端との間に伸長する中央前後軸を有し、第３の複数個の導電トレースは前後軸と対称に構成され、これによって前記フレックス回路の平坦さを増強することを特徴とする電子アセンブリ製造方法。
2. 請求項１に記載の方法において、前記フレックス回路配置工程は、少なくとも３軸における動作を制御可能なヘッドを含む自動ピック・アンド・プレイス機を利用して行うことを特徴とする方法。
3. 請求項２に記載の方法において、前記ヘッドは、真空源と選択的に流体連通を行うノズルとして構成され、前記フレックス回路をヘッドに接触させる作業は、前記ノズルを用いてテープ・アンド・リール装置から前記フレックス回路をピックアップすることを含むことを特徴とする方法。
4. 請求項２に記載の方法において、前記電子構成部材配置工程は、自動ピック・アンド・プレイス機を利用して行うことを特徴とする方法。
5. 請求項２に記載の方法において、前記剛性基板および前記フレックス回路はそれぞれ少なくとも１つの基準を有し、前記自動ピック・アンド・プレイス機は、前記基準を検知するビジョン・システムを含み、前記位置決定工程では、前記基準を検知し、前記自動ピック・アンド・プレイス機を用いて該基準の位置を決定することを特徴とする方法。
6. 請求項１に記載の方法において、前記フレックス回路は、３５ミリを超えない長さを有し、これによって該フレックス回路の平坦さを増強することを特徴とする方法。
7. 請求項１に記載の方法において、前記フレックス回路は、５：１を超えない縦横比を定める長さ対最小幅を有し、これによって該フレックス回路の平坦さを増強することを特徴とする方法。
8. 請求項７に記載の方法において、前記縦横比は、２：１を超えず、これによって前記フレックス回路の平坦さをさらに増強することを特徴とする方法。
9. 請求項１に記載の方法において、前記フレックス回路は、少なくとも５ミル（０．１２７ｍｍ）の厚さを有するフレキシブルフィルムを含み、第３の複数個の導電トレースは、フレキシブルフィルムの表面に形成された少なくとも１オンス（２８．３４９５２３１２５ｇ）の銅であり、これによって前記フレックス回路の平坦さを増強することを特徴とする方法。
10. 請求項１に記載の方法において、前記フレックス回路は、該フレックス回路の両側に取り付けられたソルダーマスクを含み、これによって、該フレックス回路の平坦さを増強し、第３の複数個の導電トレースに電気抵抗するカバーを提供することを特徴とする方法。
11. 請求項１に記載の方法において、前記剛性基板は、それを貫通して形成される少なくとも１つのアパーチャを有し、該アパーチャは、第１および第２の複数個の導電パッド間に配置され、前記フレックス回路が前記アパーチャにまたがって伸長することを特徴とする方法。
12. 請求項１１に記載の方法において、前記剛性基板は、前記アパーチャに隣接して形成される少なくとも１つのタブを有し、これによって第１および第２の仕切り区分を互いに接続することを特徴とする方法。
13. 請求項１に記載の方法において、当該方法は、第１および第２の仕切り区分を解除する工程をさらに含み、該解除は、前記剛性基板を打ち抜き、くり抜き、粉砕することの少なくとも１つにより行い、前記電子構成部材を電気的に結合する工程と第１および第２の複数個の接続パッドを電気的に結合する工程の後に行うことを特徴とする方法。
14. 請求項１３に記載の方法において、当該方法は、電子アセンブリの電気的試験を行う工程をさらに含み、該工程は、前記電子構成部材を電気的に結合する工程と、第１および第２の複数個の接続パッドを電気的に結合する工程の後に行うが、第１および第２の仕切り区分を解除する工程に先立って行うことを特徴とする方法。
15. 請求項１３に記載の方法において、前記プライマリＰＣＢおよびドーターＰＣＢを筐体に取り付けて、該ドーターＰＣＢが該プライマリＰＣＢに対して実質的に直角に配置され、前記フレックス回路はループを形成し、該ドーターＰＣＢをプライマリＰＣＢから機械的に分離する工程をさらに含むことを特徴とする方法。
16. 請求項１に記載の方法において、前記剛性基板上へはんだペーストをスクリーニングして、第１および第２の複数個の導電パッドにはんだペーストを局部的に付着させる工程をさらに含み、第１および第２の複数個の接続パッドを電気的に結合する工程では、
    はんだペーストをリフロー・オーブン内で熱して、溶解したはんだペーストを形成し、
    前記溶解したはんだペーストを冷却して複数個のはんだ接合部を形成し、該はんだ接合部によって、前記フレックス回路を第１および第２の複数個の導電パッドに電気的に結合することを特徴とする方法。
17. 請求項１６に記載の方法において、前記フレックス回路が、「犬用の骨」の形状を有し、第１および第２末端に近接したフレックス回路の順応性を増強し、はんだ接合部における残留応力を減らすことを特徴とする方法。

Images