JP5334566B2 - 蓄電モジュールの電圧補正制御方法 - Google Patents

Description

本発明は、蓄電モジュールを構成するべく直列接続された複数の蓄電セルのセル電圧を均等にする蓄電モジュールの電圧補正制御方法に関するものである。

現在、電気二重層キャパシタ等の蓄電セルを複数個使用して組み電池化した蓄電モジュールがコンピュータ等に代表される電子機器の電源システムに用いられている。蓄電モジュールを構成する蓄電セルは単体での出力電圧が低いため、それら蓄電セルを直列につなぐことにより電源システムに必要な電圧を得るようにしている。

ところで、電気二重層キャパシタ等で蓄電モジュールを構成する場合、個々のセルで漏れ電流が異なり自己放電による影響でセル電圧がばらつくことがある。蓄電モジュールにおけるセル電圧のばらつきは、各蓄電セルの製造ばらつき、使用環境の違い、経年変化等によって発生する。この蓄電モジュールにおいて、各蓄電セルが同一の電流で充電される場合、短時間で満充電状態になる蓄電セルがある一方で、充電が不十分となる電池セルも存在してしまう。従って、複数の蓄電セルを直列接続してなる蓄電モジュールでは、電力の有効利用や長寿命化の観点から、各蓄電セルのセル電圧を均等にして使用することが望ましい。

直列接続された蓄電セルのセル電圧を均等にする制御としては様々な方式が提案されている。その一例として、高い電圧の蓄電セルから低い電圧の蓄電セルにインダクティブ素子を使ってエネルギー回生を行う方式（コンバータ方式）が実用化されている（例えば特許文献１，２参照）。このコンバータ方式は、電圧のバランス動作時における発熱が少なく、比較的に短時間で電圧を均等に揃えることができるため、蓄電セルの電圧補正方法として有用な方法となっている。

図９は、コンバータ方式によって電圧補正を行うための電圧補正回路の概略構成を示している。図９に示されるように、電圧補正回路２１では、直列接続された２つの蓄電セルＣ１，Ｃ２の接続点にインダクティブ素子Ｌ１の一端が接続されている。また、インダクティブ素子Ｌ１の他端と第１の蓄電セルＣ１のプラス側端子との間には第１のスイッチング素子ＳＷ１が介在されるとともに、インダクティブ素子Ｌ１の他端と第２の蓄電セルＣ２のマイナス側端子との間には第２のスイッチング素子ＳＷ２が介在されている。そして、各スイッチング素子ＳＷ１，ＳＷ２を５０％のデューティ比で相補的にオン・オフさせることにより、蓄電セルＣ１，Ｃ２間で充放電が行われてセル電圧が均等に制御される。
特許第３３２８６５６号公報 特許第４１４０５８５号公報

ところが、従来のコンバータ方式の電圧補正方法では、電圧補正回路２１の動作開始時に、各蓄電セルＣ１，Ｃ２のセル電圧を把握した上で適切な制御をしないと、スイッチング動作が安定するまでの間に過大な電流が流れてしまうことがある。また、本来回生電流によって充電されるべき低電圧側の蓄電セルが放電され、そのセル電圧がさらに低下してしまう場合がある。この場合には、セル電圧が均等になるまでのバランス動作の時間が長くなるといった問題が生じてしまう。また、従来の電圧補正回路２１では、過大な電流に耐えうる大電流用の回路部品の使用を余儀なくされ、結果的に部品のコストや実装面積の増大を招いていた。

本発明は上記の課題に鑑みてなされたものであり、その目的は、電圧補正回路の初期動作時に過大な電流を流すことなく、蓄電セルの電圧補正を適切に行うことができる蓄電モジュールの電圧補正制御方法を提供することにある。

上記課題を解決するために、手段１に記載の発明では、蓄電モジュールを構成するべく直列接続された３個以上の蓄電セルの接続点に一端が接続されたインダクティブ素子と、前記直列接続された３個以上の蓄電セルのプラス側端子と前記インダクティブ素子の他端との間に介在された第１のスイッチング素子と、前記直列接続された３個以上の蓄電セルのマイナス側端子と前記インダクティブ素子の他端との間に介在された第２のスイッチング素子とを備え、前記接続点を基準としてプラス側に設けられるセル数とマイナス側に設けられるセル数とが異なるように接続した電圧補正回路を使用して、前記プラス側のセル数とマイナス側のセル数との比に応じたデューティ比で前記各スイッチング素子をオン・オフさせるよう制御することにより、前記蓄電モジュールを構成する３個以上の蓄電セルのセル電圧を均等にする電圧補正制御方法であって、前記電圧補正回路が動作を開始する初期動作時において、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方が同時にオフとなるデッドタイムを設定するとともに、そのデッドタイムを徐々に減らすように制御することを特徴とする蓄電モジュールの電圧補正制御方法をその要旨とする。

従って、手段１に記載の発明によれば、電圧補正回路の初期動作時において、第１のスイッチング素子及び第２のスイッチング素子の両方が同時にオフとなるデッドタイムが設定されるので、スイッチング素子のオン時間が長くなって過大な電流が流れるといった問題が解消される。また、時間経過とともにデッドタイムが徐々に減らされ、最終的に所定のデューティ比でオン・オフされる。従って、電圧補正回路の定常動作時には、各スイッチング素子のスイッチング動作が安定的に行われ、セル電圧の電圧補正を確実に行うことができる。このようにすれば、従来のように大電流用の部品を用いる必要がなく、電圧補正回路の低コスト化や小スペース化を図ることができる。また。プラス側のセル数とマイナス側のセル数との比に応じたデューティ比で各スイッチング素子をオン・オフさせることで、各蓄電セルの電圧補正を的確に行うことができる。

手段２に記載の発明は、手段１において、前記初期動作時において、前記各スイッチング素子をオンさせるデューティ比が徐々に大きくなるように制御することをその要旨とする。

従って、手段２に記載の発明によれば、各スイッチング素子をオンさせるデューティ比が徐々に大きくなるように制御することにより、インダクティブ素子を流れる電流を徐々に増やすことができ、電圧補正を確実に行うことができる。

手段３に記載の発明は、手段１において、前記初期動作時において、前記直列接続された複数の蓄電セルのセル電圧を検出して比較し、相対的に高電圧側の蓄電セルに接続されている一方のスイッチング素子については、オンデューティ比が徐々に大きくなるように制御する一方、相対的に低電圧側の蓄電セルに接続された他方のスイッチング素子については、前記一方のスイッチング素子のオンデューティ比が予め定めた設定値に到達するまでオフ状態を保ち、前記設定値到達後はそのデューティ比でオン・オフを開始するように制御することをその要旨とする。

従って、手段３に記載の発明によれば、初期動作時において、高電圧側の蓄電セルの放電を徐々に行うことができ、大電流が流れることを防止することができる。またこのとき、低電圧側の蓄電セルに接続されたスイッチング素子についてはオフ状態が保たれるので、低電圧側の蓄電セルからの放電を防止することができる。この結果、消費電力を低く抑えることができ、各蓄電セルのセル電圧を効率よく補正することができる。

手段４に記載の発明は、手段１において、前記初期動作時において、前記各スイッチング素子をオン・オフさせる動作周波数を徐々に高めるように制御することをその要旨とする。

従って、手段４に記載の発明によれば、初期動作時において、各スイッチング素子をオン・オフさせる動作周波数を徐々に高めることにより、大電流が流れることを防止することができる。またこの場合、各スイッチング素子のオンデューティ比が徐々に大きくなるので、インダクティブ素子に流れる電流を一定にすることができ、電圧補正を確実に行うことができる。

手段５に記載の発明は、手段１乃至４のいずれかにおいて、前記電圧補正回路を動作させる最短動作時間を予め設定しておき、前記各スイッチング素子をオン・オフさせて前記電圧補正回路を動作させ、前記最短動作時間の経過後に前記各スイッチング素子をオフさせるように制御することをその要旨とする。

従って、手段５に記載の発明によれば、最短動作時間の経過後に各スイッチング素子がオフされて電圧補正回路が停止されるので、無駄な電力消費を確実に抑えることができる。

以上詳述したように、請求項１〜５に記載の発明によると、過大な電流を流すことなく、蓄電セルの電圧補正を確実に行うことができる。

［第１の実施の形態］

以下、本発明を具体化した第１の実施の形態を図面に基づき詳細に説明する。図１は本実施の形態における蓄電モジュールの電圧補正回路を示す概略構成図である。

図１に示されるように、直列接続された第１の蓄電セルＣ１と第２の蓄電セルＣ２とによって蓄電モジュール１０が構成されている。各蓄電セルＣ１，Ｃ２としては、例えば、電気二重層キャパシタが用いられる。電圧補正回路１１は、各蓄電セルＣ１，Ｃ２の接続点に一端が接続されたインダクティブ素子Ｌ１と、第１の蓄電セルＣ１のプラス側端子とインダクティブ素子Ｌ１の他端との間に介在された第１のスイッチング素子ＳＷ１と、第２の蓄電セルＣ２のマイナス側端子とインダクティブ素子Ｌ１の他端との間に介在された第２のスイッチング素子ＳＷ２と、各スイッチング素子ＳＷ１，ＳＷ２をオン・オフ制御するためのコントローラ１２とを備える。

また、電圧補正回路１１には、第１のダイオードＤ１が第１のスイッチング素子ＳＷ１と並列に接続されるとともに、第２のダイオードＤ２が第２のスイッチング素子ＳＷ２と並列に接続されている。具体的には、第１のダイオードＤ１は、カソードが第１の蓄電セルＣ１のプラス側端子に接続され、アノードがインダクティブ素子Ｌ１の他端に接続されている。また、第２のダイオードＤ２は、カソードがインダクティブ素子Ｌ１の他端に接続され、アノードが第２の蓄電セルＣ２のマイナス側端子に接続されている。

第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、例えば、ＭＯＳＦＥＴからなり、コントローラ１２から各素子ＳＷ１，ＳＷ２のゲートに入力される制御信号によってオン・オフされる。

本実施の形態の電圧補正回路１１では、同期整流器となるよう各スイッチング素子ＳＷ１，ＳＷ２を動作させ、インダクティブ素子Ｌ１から整流電流を流して各蓄電セルＣ１，Ｃ２のセル電圧を均等にするよう制御している。例えば、第１の蓄電セルＣ１のセル電圧が第２の蓄電セルＣ２のセル電圧と比較して高電圧である場合、各スイッチング素子ＳＷ１，ＳＷ２を動作させることにより、電圧補正回路１１を降圧コンバータとして機能させ、第１の蓄電セルＣ１の電荷を第２の蓄電セルＣ２の充電に振り向けるように整流電流（図１における降圧時の矢印方向の電流）を流す。そして、各蓄電セルＣ１，Ｃ２のセル電圧が同電圧になったときに各スイッチング素子ＳＷ１，ＳＷ２をオフして電圧補正回路１１の動作を停止させる。

また、第１の蓄電セルＣ１のセル電圧が第２の蓄電セルＣ２のセル電圧と比較して低電圧である場合、各スイッチング素子ＳＷ１，ＳＷ２を動作させることにより、電圧補正回路１１を昇圧コンバータとして機能させ、第２の蓄電セルＣ２の電荷を第１の蓄電セルＣ１の充電に振り向けるように整流電流（図１における昇圧時の矢印方向の電流）を流す。そして、各蓄電セルＣ１，Ｃ２のセル電圧が同電圧になったときに各スイッチング素子ＳＷ１，ＳＷ２をオフして電圧補正回路１１の動作を停止させる。

本実施の形態のコントローラ１２は、各蓄電セルＣ１，Ｃ２の端子間の電位をモニターすることでセル電圧を検出している。そして、コントローラ１２は、検出した各蓄電セルＣ１，Ｃ２のセル電圧が同電圧である場合には、スイッチング素子ＳＷ１，ＳＷ２の動作（セル電圧のバランス動作）を停止させ、セル電圧の電圧差が発生した場合に、スイッチング素子ＳＷ１，ＳＷ２の動作を開始させる。

本実施の形態では、電圧補正回路１１の初期動作時においてソフトスタートをかけることにより、回路素子（スイッチング素子ＳＷ１，ＳＷ２やインダクティブ素子Ｌ１）に過大な電流が流れないように電圧補正回路１１を制御している。

スイッチング素子ＳＷ１，ＳＷ２を相補的にオン・オフさせる従来の電圧補正回路２１において、動作開始と同時には、定常のオンデューティ比である５０％で各スイッチング素子ＳＷ１，ＳＷ２をオン・オフさせることはできい。具体的には、図２に示される動作例のように、第１のスイッチング素子ＳＷ１はオンデューティ比が５０％よりも小さく、第２のスイッチング素子ＳＷ２はオンデューティ比が５０％よりも大きくなる。またこの場合、スイッチング動作に入る前に第２のスイッチング素子ＳＷ２はオン状態となっている。このため、インダクティブ素子Ｌ１に過大な電流が流れ、セル電圧のバランスを崩す動作となってしまう。

これに対し、本実施の形態では、図３に示されるように、電圧補正回路１１の初期動作時には、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の両方が同時にオフとなるデッドタイムＴｄを設定するとともに、そのデッドタイムＴｄを徐々に減らすように制御している。つまり、初期動作時には、各スイッチング素子ＳＷ１，ＳＷ２をオンさせるデューティ比が徐々に大きくなるように制御し、最終的には５０％のデューティ比で各スイッチング素子ＳＷ１，ＳＷ２をオン・オフさせている。

従って、本実施の形態によれば以下の効果を得ることができる。

（１）本実施の形態の場合、電圧補正回路１１の初期動作時において、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の両方が同時にオフとなるデッドタイムが設定されているので、各スイッチング素子ＳＷ１，ＳＷ２のオン時間が長くなって過大な電流がインダクティブ素子Ｌ１に流れるといった問題を解消することができる。また、時間経過とともにデッドタイムを徐々に減らすことでオンデューティ比が徐々に大きくなるように各スイッチング素子ＳＷ１，ＳＷ２が制御され、最終的には５０％のデューティ比で各スイッチング素子ＳＷ１，ＳＷ２がオン・オフされる。このようにすれば、インダクティブ素子Ｌ１に流れる電流を徐々に増加させることができ、各スイッチング素子ＳＷ１，ＳＷ２を安定的に動作させてセル電圧のバランス動作を迅速に行うことができる。このようにすると、従来のように大電流用の部品を用いる必要がなく、電圧補正回路１１の低コスト化や小スペース化を図ることができる。

（２）本実施の形態の電圧補正回路１１では、各蓄電セルＣ１，Ｃ２のセル電圧が検出され、セル電圧の電圧差が発生したときにスイッチング素子ＳＷ１，ＳＷ２の動作が開始される。その後、各蓄電セルＣ１，Ｃ２のセル電圧が均等になったときに、スイッチング素子ＳＷ１，ＳＷ２の動作が停止される。このように、セル電圧のバランス動作が必要となったときに電圧補正回路１１を動作させることができるため、無駄な電力消費を抑えることができる。
［第２の実施の形態］

次に、本発明を具体化した第２の実施の形態を説明する。本実施の形態の電圧補正回路１１の構成は第１の実施の形態と同じであり、コントローラ１２によって実行される電圧補正制御の方法が第１の実施の形態と異なる。

すなわち、本実施の形態では、初期動作時において、コントローラ１２は、直列接続された複数の蓄電セルＣ１，Ｃ２のセル電圧を検出して比較する。そして、コントローラ１２は、図４に示されるように、相対的に高電圧側の蓄電セルに接続されている一方のスイッチング素子については、オンデューティ比が徐々に大きくなるように制御する。一方、相対的に低電圧側の蓄電セルに接続された他方のスイッチング素子については、一方のスイッチング素子のオンデューティ比が予め定めた設定値（具体的には５０％のオンデューティ比）に到達するまでオフ状態を保ち、設定値到達後はその５０％のデューティ比でオン・オフを開始するように制御する。なお、本実施の形態の制御方法でも、初期動作時において、各スイッチング素子ＳＷ１，ＳＷ２の両方がオフとなるデッドタイムＴｄが設定されており、そのデッドタイムＴｄは徐々に減少している。

本実施の形態のように電圧補正回路１１を制御した場合、初期動作時において高電圧側の蓄電セルの放電を徐々に行うことができ、インダクティブ素子Ｌ１に大電流が流れることを防止することができる。さらに、初期動作時において、低電圧側の蓄電セルに接続されたスイッチング素子についてはオフ状態が保たれ、高電圧側の蓄電セルに接続されているスイッチング素子のみのスイッチング動作が行われる。従って、低電圧側の蓄電セルから放電されることはなく、高電圧側の蓄電セルから低電圧側の蓄電セルに流れる電流によって低電圧側の蓄電セルを確実に充電することができる。この結果、消費電力を低く抑えることができ、各蓄電セルＣ１，Ｃ２のセル電圧を効率よく補正することができる。
［第３の実施の形態］

次に、本発明を具体化した第３の実施の形態を説明する。本実施の形態の電圧補正回路１１の構成は第１の実施の形態と同じであり、コントローラ１２によって実行される電圧補正制御の方法が第１の実施の形態と異なる。

すなわち、本実施の形態では、初期動作時において、コントローラ１２は、各スイッチング素子ＳＷ１，ＳＷ２をオン・オフさせる動作周波数を徐々に高めるように制御している（図５参照）。ここで、各スイッチング素子ＳＷ１，ＳＷ２のオン時間は一定であり、各スイッチング素子ＳＷ１，ＳＷ２の両方がオフとなるデッドタイムＴｄを徐々に減少させている。

本実施の形態のように電圧補正回路１１を制御した場合でも、インダクティブ素子Ｌ１に大電流が流れることを防止することができる。またこの場合、スイッチング素子ＳＷ１，ＳＷ２のオンデューティ比が徐々に大きくなり、定常動作時には、５０％のオンデューティ比で各スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作が安定的に行われる。従って、インダクティブ素子Ｌ１に流れる電流を一定にすることができ、セル電圧の電圧補正を確実に行うことができる。
［第４の実施の形態］

次に、本発明を具体化した第４の実施の形態を説明する。図６は、本実施の形態における蓄電モジュール１０Ａの電圧補正回路１１Ａを示している。

図６に示されるように、本実施の形態の蓄電モジュール１０Ａは、直列接続された４個の蓄電セルＣ１，Ｃ２，Ｃ３，Ｃ４により構成されている。電圧補正回路１１Ａは、３個のインダクティブ素子Ｌ１，Ｌ２，Ｌ３と、６個のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６と、６個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６と、コントローラ１２とを備える。

電圧補正回路１１Ａにおいて、第１の蓄電セルＣ１と第２の蓄電セルＣ２との接続点に第１のインダクティブ素子Ｌ１の一端が接続され、そのインダクティブ素子Ｌ１の他端と第１の蓄電セルＣ１のプラス側端子との間に第１のスイッチング素子ＳＷ１が介在されている。また、第１のインダクティブ素子Ｌ１の他端と第２の蓄電セルＣ２のマイナス側端子との間に第２のスイッチング素子ＳＷ２が介在されている。

同様に、第２の蓄電セルＣ２と第３の蓄電セルＣ３との接続点に第２のインダクティブ素子Ｌ２の一端が接続され、そのインダクティブ素子Ｌ２の他端と第２の蓄電セルＣ２のプラス側端子との間に第３のスイッチング素子ＳＷ３が介在されている。また、第２のインダクティブ素子Ｌ２の他端と第３の蓄電セルＣ３のマイナス側端子との間に第４のスイッチング素子ＳＷ４が介在されている。

さらに、第３の蓄電セルＣ３と第４の蓄電セルＣ４との接続点に第３のインダクティブ素子Ｌ３の一端が接続され、そのインダクティブ素子Ｌ３の他端と第３の蓄電セルＣ３のプラス側端子との間に第５のスイッチング素子ＳＷ５が介在されている。また、第３のインダクティブ素子Ｌ３の他端と第４の蓄電セルＣ４のマイナス側端子との間に第６のスイッチング素子ＳＷ６が介在されている。そして、各スイッチング素子ＳＷ１〜ＳＷ６と並列に各ダイオードＤ１〜Ｄ６が接続されている。

このように構成した電圧補正回路１１Ａにおいても、同期整流器となるよう各スイッチング素子ＳＷ１〜ＳＷ６を動作させ、インダクティブ素子Ｌ１〜Ｌ３に整流電流を流して各蓄電セルＣ１〜Ｃ４のセル電圧を均等にするよう制御している。また、電圧補正回路１１Ａの初期動作時には、上述した第１〜第３の実施の形態と同様の制御方法によって、ソフトスタートをかけることにより、回路素子（スイッチング素子ＳＷ１〜ＳＷ６やインダクティブ素子Ｌ１〜Ｌ３）に過大な電流が流れることを防止することができる。
［第５の実施の形態］

次に、本発明を具体化した第５の実施の形態を説明する。図７は、本実施の形態における蓄電モジュール１１Ｂの電圧補正回路１１Ｂを示している。

図７に示されるように、本実施の形態の蓄電モジュール１０Ｂは、直列接続された３個の蓄電セルＣ１，Ｃ２，Ｃ３により構成されている。電圧補正回路１１Ｂは、インダクティブ素子Ｌ１と、２個のスイッチング素子ＳＷ１，ＳＷ２と、２個のダイオードＤ１，Ｄ２と、コントローラ１２とを備える。この電圧補正回路１１Ｂは、第１の蓄電セルＣ１と第２の蓄電セルＣ２との間に電位差が生じないことを前提としており、各蓄電セルＣ１，Ｃ２のセル電圧に対して第３の蓄電セルＣ３のセル電圧が同電圧となるようバランス動作を行う。

具体的には、電圧補正回路１１Ｂにおいて、第２の蓄電セルＣ２と第３の蓄電セルＣ３との接続点にインダクティブ素子Ｌ１の一端が接続され、そのインダクティブ素子Ｌ１の他端と第１の蓄電セルＣ１のプラス側端子との間に第１のスイッチング素子ＳＷ１が介在されている。また、インダクティブ素子Ｌ１の他端と第２の蓄電セルＣ３のマイナス側端子との間に第２のスイッチング素子ＳＷ２が介在されている。そして、第１のスイッチング素子ＳＷ１と並列に第１のダイオードＤ１が接続され、第２のスイッチング素子ＳＷ２と並列に第２のダイオードＤ２が接続されている。

このように、本実施の形態では、インダクティブ素子Ｌ１の一端が接続される接続点を基準として、プラス側に設けられるセル数（２個）とマイナス側に設けられるセル数（１個）とが異なるよう電圧補正回路１１Ｂが接続されている。そして、電圧補正回路１１Ｂでは、プラス側のセル数とマイナス側のセル数との比に応じたデューティ比で各スイッチング素子ＳＷ１，ＳＷ２がオン・オフ制御される。具体的には、第１のスイッチング素子ＳＷ１がオンとなるデューティ比と第２のスイッチング素子ＳＷ２がオンとなるデューティ比が１：２となるように各スイッチング素子ＳＷ１，ＳＷ２を動作させる。これにより、インダクティブ素子Ｌ１から整流電流を流して、各蓄電セルＣ１，Ｃ２の合計電圧と、Ｃ３のセル電圧とを２：１にするよう制御している。

本実施の形態においても、電圧補正回路１１Ｂの初期動作時には、上述した第１〜第３の実施の形態と同様の制御方法によって、ソフトスタートをかけることにより、回路素子（スイッチング素子ＳＷ１，ＳＷ２やインダクティブ素子Ｌ１）に過大な電流が流れることを防止することができる。
［第６の実施の形態］

次に、本発明を具体化した第６の実施の形態を説明する。図８は、本実施の形態における蓄電モジュール１０Ｃの電圧補正回路１１Ｃを示している。

図８に示されるように、本実施の形態の蓄電モジュール１０Ｃは、直列接続された４個の蓄電セルＣ１，Ｃ２，Ｃ３、Ｃ４により構成されている。電圧補正回路１１Ｃは、２個のインダクティブ素子Ｌ１，Ｌ２と、４個のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４と、コントローラ１２とを備える。

電圧補正回路１１Ｃにおいて、第２の蓄電セルＣ２と第３の蓄電セルＣ３との接続点に第１のインダクティブ素子Ｌ１の一端が接続され、そのインダクティブ素子Ｌ１の他端と第１の蓄電セルＣ１のプラス側端子との間に第１のスイッチング素子ＳＷ１が介在されている。また、第１のインダクティブ素子Ｌ１の他端と第３の蓄電セルＣ３のマイナス側端子との間に第２のスイッチング素子ＳＷ２が介在されている。

さらに、第３の蓄電セルＣ３と第４の蓄電セルＣ４との接続点に第２のインダクティブ素子Ｌ２の一端が接続され、そのインダクティブ素子Ｌ２の他端と第２の蓄電セルＣ２のプラス側端子との間に第３のスイッチング素子ＳＷ３が介在されている。また、第２のインダクティブ素子Ｌ２の他端と第４の蓄電セルＣ４のマイナス側端子との間に第４のスイッチング素子ＳＷ４が介在されている。そして、各スイッチング素子ＳＷ１〜ＳＷ４と並列に各ダイオードＤ１〜Ｄ４が接続されている。

本実施の形態の電圧補正回路１１Ｃでは、第１のスイッチング素子ＳＷ１がオンとなるデューティ比と第２のスイッチング素子ＳＷ２がオンとなるデューティ比が１：２となるように各スイッチング素子ＳＷ１，ＳＷ２を動作させる。また、第３のスイッチング素子ＳＷ３がオンとなるデューティ比と第４のスイッチング素子ＳＷ４がオンとなるデューティ比が１：２となるように各スイッチング素子ＳＷ３，ＳＷ４を動作させる。これにより、インダクティブ素子Ｌ１，Ｌ２に整流電流を流して各蓄電セルＣ１〜Ｃ４のセル電圧を均等にするよう制御している。

本実施の形態においても、電圧補正回路１１Ｃの初期動作時には、上述した第１〜第３の実施の形態と同様の制御方法によって、ソフトスタートをかけることにより、回路素子（スイッチング素子ＳＷ１〜ＳＷ４やインダクティブ素子Ｌ１，Ｌ２）に過大な電流が流れることを防止することができる。

なお、本発明の各実施の形態は以下のように変更してもよい。

・上記各実施の形態では、電圧補正回路１１，１１Ａ，１１Ｂ，１１Ｃにおいて、回路動作時に各蓄電セルＣ１〜Ｃ４のセル電圧を検出し、そのセル電圧が同電圧となったタイミングで回路動作を停止するものであったが、これに限定されるものではない。具体的には、電圧補正回路１１，１１Ａ，１１Ｂ，１１Ｃを動作させる最低作動時間を予め設定しておき、最低作動時間の経過後に電圧補正回路１１，１１Ａ，１１Ｂ，１１Ｃの各スイッチング素子ＳＷ１〜ＳＷ６をオフして回路動作を停止させるように制御してもよい。このように、最短動作時間の経過後に回路動作を停止させることにより、無駄な電力消費を確実に抑えることができる。

・上記各実施の形態では、蓄電モジュール１０，１０Ａ，１０Ｂ，１０Ｃを構成する蓄電セルの個数は２個、３個、４個であるが、このセル数に限定されるものではなく、５個以上の蓄電セルを直列に接続した蓄電モジュールに具体化してもよい。

・上記各実施の形態では、蓄電セルＣ１〜Ｃ４として電気二重層キャパシタを用いるものであったが、これに以外に、リチウムイオンキャパシタなどの蓄電セルを用いてもよい。

本発明を具体化した第１の実施の形態の電圧補正回路を示す概略構成図。 従来の電圧補正制御方法を示すタイミングチャート。 第１の実施の形態の電圧補正制御方法を示すタイミングチャート。 第２の実施の形態の電圧補正制御方法を示すタイミングチャート。 第３の実施の形態の電圧補正制御方法を示すタイミングチャート。 第４の実施の形態の電圧補正回路を示す概略構成図。 第５の実施の形態の電圧補正回路を示す概略構成図。 第６の実施の形態の電圧補正回路を示す概略構成図。 従来の電圧補正回路を示す概略構成図。

符号の説明

１０，１０Ａ，１０Ｂ，１０Ｃ…蓄電モジュール
１１，１１Ａ，１１Ｂ，１１Ｃ…電圧補正回路
Ｃ１〜Ｃ４…蓄電セル
Ｌ１〜Ｌ３…インダクティブ素子
ＳＷ１〜ＳＷ６…スイッチング素子
Ｔｄ…デッドタイム

Claims (5)

1. 蓄電モジュールを構成するべく直列接続された３個以上の蓄電セルの接続点に一端が接続されたインダクティブ素子と、前記直列接続された３個以上の蓄電セルのプラス側端子と前記インダクティブ素子の他端との間に介在された第１のスイッチング素子と、前記直列接続された３個以上の蓄電セルのマイナス側端子と前記インダクティブ素子の他端との間に介在された第２のスイッチング素子とを備え、前記接続点を基準としてプラス側に設けられるセル数とマイナス側に設けられるセル数とが異なるように接続した電圧補正回路を使用して、前記プラス側のセル数とマイナス側のセル数との比に応じたデューティ比で前記各スイッチング素子をオン・オフさせるよう制御することにより、前記蓄電モジュールを構成する３個以上の蓄電セルのセル電圧を均等にする電圧補正制御方法であって、
   前記電圧補正回路が動作を開始する初期動作時において、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方が同時にオフとなるデッドタイムを設定するとともに、そのデッドタイムを徐々に減らすように制御することを特徴とする蓄電モジュールの電圧補正制御方法。
2. 前記初期動作時において、前記各スイッチング素子をオンさせるデューティ比が徐々に大きくなるように制御することを特徴とする請求項１に記載の蓄電モジュールの電圧補正制御方法。
3. 前記初期動作時において、前記直列接続された３個以上の蓄電セルのセル電圧を検出して比較し、相対的に高電圧側の蓄電セルに接続されている一方のスイッチング素子については、オンデューティ比が徐々に大きくなるように制御する一方、相対的に低電圧側の蓄電セルに接続された他方のスイッチング素子については、前記一方のスイッチング素子のオンデューティ比が予め定めた設定値に到達するまでオフ状態を保ち、前記設定値到達後はそのデューティ比でオン・オフを開始するように制御することを特徴とする請求項１に記載の蓄電モジュールの電圧補正制御方法。
4. 前記初期動作時において、前記各スイッチング素子をオン・オフさせる動作周波数を徐々に高めるように制御することを特徴とする請求項１に記載の蓄電モジュールの電圧補正制御方法。
5. 前記電圧補正回路を動作させる最短動作時間を予め設定しておき、前記各スイッチング素子をオン・オフさせて前記電圧補正回路を動作させ、前記最短動作時間の経過後に前記各スイッチング素子をオフさせるように制御することを特徴とする請求項１乃至４のいずれか１項に記載の蓄電モジュールの電圧補正制御方法。

Images