JP5335779B2 - 半導体記録装置 - Google Patents
半導体記録装置 Download PDFInfo
- Publication number
- JP5335779B2 JP5335779B2 JP2010511869A JP2010511869A JP5335779B2 JP 5335779 B2 JP5335779 B2 JP 5335779B2 JP 2010511869 A JP2010511869 A JP 2010511869A JP 2010511869 A JP2010511869 A JP 2010511869A JP 5335779 B2 JP5335779 B2 JP 5335779B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- error
- unit
- physical block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
(a)データを消去した後は、メモリセルの状態は(1,1)
(b)第1ページの書き込み後は、セルの状態は(1,1)又は(1,0)
(c)第2ページの書き込み後は、セルの状態は(1,1),(1,0),(0,0)又は(0,1)
このように、多値のフラッシュメモリでは、Vthに複数の閾値を設けてフラッシュメモリの電子の蓄積量を制御する多値記録を行い、大容量化を実現している。
(エラー1) Vth(1,0)が(0,0)に上昇しない。
(エラー2) Vth(1,1)が(0,1)に上昇しない。
エラー1の場合は、Vth(1,0)とVth(0,0)が隣接しているが、エラー2の場合のVth(1,1)とVth(0,1)は間に2状態はさんでいる。特に、Vth(1,0)は第1ページの書き込み後の値であり、第2ページの書き込みによってVthが(1,0)にまでしか上昇しなかった場合は、第2ページが書き込みエラーになるのみならず、第1ページのデータも破壊してしまうことになる。例えば、ページKの書き込み中に発生した書き込みエラーは、ページ0に書き込み済みであったデータを破壊する可能性がある。
2 第1のECC生成部
3 データ分配部
5a〜5e フラッシュメモリ
6a〜6e 書き込みエラー検出部
7 フラグ生成部
8a〜8e データ読み出し部
9 データ復元部
11a〜11e 第2のECC生成部
12a〜12e データ読み出し部
13a〜13e 第2のECC訂正部
図4に本発明の第1の実施の形態による半導体記録装置の構成図を示す。本実施の形態において、インターフェイス1は、図示しないホスト機器からのコマンドやデータを受信し、データの転送を行うインターフェイスである。
P_0=D[0]XOR D[A] XOR D[2*A] XOR D[3*A] ・・・(1)
P_1=D[1]XOR D[A+1] XOR D[2*A+1] XOR D[3*A+1] ・・・(2)
P_A−1=D[A−1]XOR D[2*A−1] XOR D[3*A−1] XOR D[4*A−1] ・・・(3)
ここでD[i]は、アドレスiに対応するデータの値、XORはイクスクルーシブオアを示す。その他のECCパリティについても式(1)〜(3)と同様に算出する。
D[0]=D[A] XOR D[2*A] XOR D[3*A] XOR P_0 ・・・(4)
(ステップS3)データ復元部9は、セル共有ページであるページ1にエラーフラグを生成する。
(ステップS4)データ復元部9は、新物理ブロックを確保する。
(ステップS5)データ復元部9は、ページ0をエラー発生ブロックから新物理ブロックのページ0にコピーする。
(ステップS6)データ復元部9は、ページ1をECC符号の要素としている他の物理ブロックのページ1をデータ読み出し部8a〜8eを介してリードする。
(ステップS7)データ復元部9は、データ読み出し部8a〜8eによって読み出されたページ1のデータを、エラーフラグを使用して、消失訂正する。
(ステップS8)消失訂正されたページ1のデータを新物理ブロックのページ1に書き込む。
(ステップS9)ページ2以降のデータをエラー発生ブロックから新物理ブロックにコピーする。
(ステップS10)ホスト機器にエラーステータスを返す。
(ステップS11)ホスト機器がページ(K+1)にデータを再度書き込む。
以上説明したように、第2ページに書き込みエラーが発生した場合に、セル共有している第1ページのデータにエラーが伝搬している可能性があるので、この第1ページとエラー訂正符号を構成している他の4つの物理ブロックのページのデータを読み出して消失訂正を実施し、データを復元した後に再度書き込む。こうすることにより、セル共有に基づくエラー伝搬を防止することができる。
次に、本実施の形態の変形例について説明する。この変形例では物理ブロックにおけるセル共有の情報が公開されていない場合とする。従ってこの変形例ではECC生成部は全てのページのECCパリティを生成する。この場合の処理について図9を参照にしながら説明する。図9の(9−1)では、ページ(K+1)を書き込み中に書き込みエラーが発生したことを示す。ページ(K+1)は第1ページであるか第2ページであるかは不明であり、どのページとセル共有の関係にあるかも不明である。しかしながら、もし第2ページであれば、それより前のページ0〜ページKに、ページ(K+1)とセル共有の関係にある第1ページが含まれている。図9(9−2)(9−3)はエラー発生ブロックを修復する際の説明図であり、図9(9−2)はエラーが発生した物理ブロック、図9(9−3)はデータを修復した後の新物理ブロックである。この場合の処理では、エラーフラグ生成部7は、エラーが発生した以前のページであるページ0〜ページKのエラーフラグを全て有効にする。そしてデータ復元部9は書き込み済みページのデータとエラー訂正符号を構成している他の物理ブロックのECC符号の各要素を順次読み出し、ページ0〜ページKのデータを順次消失訂正して、新物理ブロックに書き込んでいく。エラーが生じたページ(K+1)は図8の場合と同様に、ホスト機器にエラーステータスを返し、ホスト機器が再書き込みする。
次に本発明の第2の実施の形態の半導体記録装置について、図10を用いて説明する。本実施の形態では書き込み時のエラー訂正に加えて読み出し時のエラー耐性を改善したものである。図10において、データ分配部3の出力は第2のECC生成部11a〜11eに与えられる。第2のECC生成部11a〜11eは分配されたデータに対してECCパリティを生成してページ単位でECCパリティとデータ、即ちECC符号とするものである。このECC生成部の出力はそのままデータ書き込み部4a〜4eに与えられる。またデータ読み出し部12a〜12eの出力は第2のECC訂正部13a〜13eを介してデータ復元部9に与えられる。第2のECC訂正部13a〜13eは、第2のECC生成部11a〜11eで生成されたページ単位のECCパリティに基づいて、エラーがあり訂正可能であれば訂正を施してデータ復元部9に与えるものである。データ読み出し部12a〜12eは読み出しコマンドを受信したときに読み出しコマンドに含まれるアドレスにかかるデータを読み出すと共に、リードエラーフラグが付されたページのデータを構成要素としている第1のECC符号の全データを、不揮発性メモリの夫々の物理ブロックより読み出すものである。その他の構成は第1の実施の形態と同様であるので、説明を省略する。
Claims (4)
- 物理ブロックが複数ページによって構成される不揮発性メモリを内蔵する半導体記録装置において、
入力データを所定ワード単位でグループ化し、前記グループ内で並び替え、その並び替えたデータに対して、所定単位毎にECCパリティを付加して第1のECC符号を生成する第1のECC生成部と、
前記第1のECC符号を構成するデータを、複数の物理ブロックに略均等に分配するデータ分配部と、
前記データ分配部によって分配されたデータを、夫々の物理ブロックに書き込むデータ書き込み部と、
前記不揮発性メモリへの書き込み時に発生する書き込みエラーを、夫々の物理ブロックのページ単位で検出する書き込みエラー検出部と、
前記書き込みエラー検出部によってエラーと検出されたページの各ビットが前記不揮発性メモリのセルを共有しているセル共有のページに対して、書き込みエラーの可能性を示すエラーフラグを生成するエラーフラグ生成部と、
前記エラーフラグ生成部によりエラーフラグが生成されたページのデータと共に第1のECC符号を構成している全データを、夫々の物理ブロックから読み出すデータ読み出し部と、
前記データ読み出し部によって読み出されたデータより、前記エラーフラグ生成部で特定されたセル共有ページのデータを復元し、データが書き込まれていない物理ブロックのページに書き込むデータ復元部と、を備えた半導体記録装置。 - 前記エラーフラグ生成部は、前記書き込みエラー検出部によってエラーと検出されたページが属する物理ブロックの全ての書き込み済みページに対して、書き込みエラーの可能性を示すエラーフラグを生成する請求項1に記載の半導体記録装置。
- 前記データ書き込み部は、前記データ分配部によって分配されたデータを、夫々の物理ブロックの同一ページに書き込む請求項1に記載の半導体記録装置。
- 前記物理ブロックは、夫々別の不揮発性メモリである請求項1に記載の半導体記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010511869A JP5335779B2 (ja) | 2008-05-12 | 2009-04-20 | 半導体記録装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008124830 | 2008-05-12 | ||
| JP2008124830 | 2008-05-12 | ||
| PCT/JP2009/001791 WO2009139115A1 (ja) | 2008-05-12 | 2009-04-20 | 半導体記録装置 |
| JP2010511869A JP5335779B2 (ja) | 2008-05-12 | 2009-04-20 | 半導体記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009139115A1 JPWO2009139115A1 (ja) | 2011-09-15 |
| JP5335779B2 true JP5335779B2 (ja) | 2013-11-06 |
Family
ID=41318492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010511869A Active JP5335779B2 (ja) | 2008-05-12 | 2009-04-20 | 半導体記録装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8533559B2 (ja) |
| JP (1) | JP5335779B2 (ja) |
| WO (1) | WO2009139115A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5789767B2 (ja) * | 2009-11-25 | 2015-10-07 | パナソニックIpマネジメント株式会社 | 半導体記録装置及び半導体記録装置の制御方法 |
| JP5806792B2 (ja) * | 2010-03-12 | 2015-11-10 | エルエスアイ コーポレーション | フラッシュメモリ用のldpc消失復号化 |
| US8417877B2 (en) * | 2010-08-31 | 2013-04-09 | Micron Technology, Inc | Stripe-based non-volatile multilevel memory operation |
| US9977597B2 (en) * | 2016-05-10 | 2018-05-22 | Seagate Technology Llc | Enhanced read recovery based on write time information |
| US10268541B2 (en) * | 2016-08-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | DRAM assist error correction mechanism for DDR SDRAM interface |
| CN113687773B (zh) * | 2021-07-16 | 2023-08-11 | 深圳智慧林网络科技有限公司 | 数据压缩模型训练方法及装置、存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000132995A (ja) * | 1998-10-26 | 2000-05-12 | Nec Corp | 半導体装置 |
| JP2000149592A (ja) * | 1998-11-11 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | 不良救済用メモリセル及びそれを用いた記憶装置 |
| JP2005234883A (ja) * | 2004-02-19 | 2005-09-02 | Nec Corp | 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム |
| JP2009512112A (ja) * | 2005-10-17 | 2009-03-19 | ラマト アット テル アビブ ユニバーシティ リミテッド | マルチビット・パー・セル・フラッシュメモリにおける、確率に基づくエラー訂正 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906190B2 (ja) | 1991-12-19 | 2007-04-18 | 株式会社東芝 | フラッシュメモリシステムおよびエラー訂正方法 |
| US6230240B1 (en) * | 1998-06-23 | 2001-05-08 | Hewlett-Packard Company | Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface |
| JP3616985B2 (ja) | 1998-10-13 | 2005-02-02 | 株式会社日立製作所 | 記憶装置管理方法および記憶装置管理システム |
| US7106234B2 (en) * | 2004-01-22 | 2006-09-12 | University College Cork - National University Of Ireland | Digital to analog converter with reduced output noise |
| US7392428B2 (en) * | 2004-11-19 | 2008-06-24 | International Business Machines Corporation | Method and system for recovering from abnormal interruption of a parity update operation in a disk array system |
| US8200887B2 (en) * | 2007-03-29 | 2012-06-12 | Violin Memory, Inc. | Memory management system and method |
| JP4842563B2 (ja) | 2005-05-16 | 2011-12-21 | パナソニック株式会社 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 |
| US9734086B2 (en) * | 2006-12-06 | 2017-08-15 | Sandisk Technologies Llc | Apparatus, system, and method for a device shared between multiple independent hosts |
| US8041989B2 (en) * | 2007-06-28 | 2011-10-18 | International Business Machines Corporation | System and method for providing a high fault tolerant memory system |
| US7873803B2 (en) * | 2007-09-25 | 2011-01-18 | Sandisk Corporation | Nonvolatile memory with self recovery |
| US7890795B1 (en) * | 2008-06-02 | 2011-02-15 | Emc Corporation | Auto-adapting cache memory system and memory |
| US8645749B2 (en) * | 2009-02-04 | 2014-02-04 | Micron Technology, Inc. | Systems and methods for storing and recovering controller data in non-volatile memory devices |
-
2009
- 2009-04-20 US US12/988,660 patent/US8533559B2/en active Active
- 2009-04-20 WO PCT/JP2009/001791 patent/WO2009139115A1/ja not_active Ceased
- 2009-04-20 JP JP2010511869A patent/JP5335779B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000132995A (ja) * | 1998-10-26 | 2000-05-12 | Nec Corp | 半導体装置 |
| JP2000149592A (ja) * | 1998-11-11 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | 不良救済用メモリセル及びそれを用いた記憶装置 |
| JP2005234883A (ja) * | 2004-02-19 | 2005-09-02 | Nec Corp | 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム |
| JP2009512112A (ja) * | 2005-10-17 | 2009-03-19 | ラマト アット テル アビブ ユニバーシティ リミテッド | マルチビット・パー・セル・フラッシュメモリにおける、確率に基づくエラー訂正 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009139115A1 (ja) | 2009-11-19 |
| JPWO2009139115A1 (ja) | 2011-09-15 |
| US8533559B2 (en) | 2013-09-10 |
| US20110041036A1 (en) | 2011-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10459794B2 (en) | Memory systems having extended product lifetime and methods of operating the same | |
| US8732553B2 (en) | Memory system and control method thereof | |
| US8464137B2 (en) | Probabilistic multi-tier error correction in not-and (NAND) flash memory | |
| US8479062B2 (en) | Program disturb error logging and correction for flash memory | |
| CN101889267B (zh) | 存储器阵列中的差错校正 | |
| US10198217B2 (en) | Method and system of enhanced reliability and error immunity in flash storage | |
| KR20110081822A (ko) | 플래시 메모리에서의 적응형 코딩 방법 및 시스템 | |
| US10157099B2 (en) | Data storage device and data maintenance method thereof | |
| JP2010079485A (ja) | 半導体記録装置 | |
| JP5335779B2 (ja) | 半導体記録装置 | |
| JP2019192316A (ja) | 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法 | |
| JP2010079486A (ja) | 半導体記録装置 | |
| CN101308706B (zh) | 适用于闪存的数据写入方法及错误修正编解码方法 | |
| JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
| US20100077280A1 (en) | Semiconductor recording device | |
| US10922025B2 (en) | Nonvolatile memory bad row management | |
| JP4866107B2 (ja) | 不揮発性記憶装置及びその書き込み判定方法 | |
| CN101308702A (zh) | 适用于闪存的数据结构及其数据写入方法和数据读取方法 | |
| KR102005709B1 (ko) | 메모리 장치 구동 방법 및 메모리 시스템 | |
| CN107705817A (zh) | 利用闪存通道特性的解码方法、装置及数据存储系统 | |
| JP2006221334A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP7679526B1 (ja) | Nor型フラッシュメモリおよびその動作方法 | |
| JP4692843B2 (ja) | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| KR101308616B1 (ko) | 비휘발성 메모리 시스템 | |
| JP2008158908A (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130731 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5335779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |