Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5335779B2 - 半導体記録装置 - Google Patents
[go: Go Back, main page]

JP5335779B2 - 半導体記録装置 - Google Patents

半導体記録装置 Download PDF

Info

Publication number
JP5335779B2
JP5335779B2 JP2010511869A JP2010511869A JP5335779B2 JP 5335779 B2 JP5335779 B2 JP 5335779B2 JP 2010511869 A JP2010511869 A JP 2010511869A JP 2010511869 A JP2010511869 A JP 2010511869A JP 5335779 B2 JP5335779 B2 JP 5335779B2
Authority
JP
Japan
Prior art keywords
data
page
error
unit
physical block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010511869A
Other languages
English (en)
Other versions
JPWO2009139115A1 (ja
Inventor
健 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010511869A priority Critical patent/JP5335779B2/ja
Publication of JPWO2009139115A1 publication Critical patent/JPWO2009139115A1/ja
Application granted granted Critical
Publication of JP5335779B2 publication Critical patent/JP5335779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

本発明は、メモリカードなどの半導体記録装置に関し、特に内部の不揮発性メモリで発生する書き込みエラーや読み出しエラーを修復する半導体記録装置に関する。
従来、フラッシュメモリが内蔵されたカード型の記録媒体であるSD(Secure Digital)カード等の半導体記録装置は、超小型、超薄型であり、その取り扱い易さから、ディジタルカメラ、携帯機器等において画像等のデータを記録するために広く利用されている。
半導体記録装置に内蔵されているフラッシュメモリは、一定サイズの多数の物理ブロックから成り、物理ブロックの単位でデータを消去できるメモリである。昨今の大容量化の要請に対応すべく、フラッシュメモリは1セルで2ビット以上のデータが蓄積できる多値フラッシュメモリが商品化されている。
図1に、多値フラッシュメモリのフローティングゲートに蓄積する電子の数と閾値電圧(Vth)の関係の一例を示す。図1に示すように、4値のフラッシュメモリでは、フローティングゲートの電子の蓄積状態をその閾値電圧(Vth)に従って4状態で管理する。消去状態は電位が一番低く、これを(1,1)とする。そして電子が蓄積していくにつれて閾値電圧が離散的に上昇し、その状態を夫々(1,0)(0,0)(0,1)とする。このように、蓄積する電子の数に比例して電位が上昇するので、所定の電位の閾値に収まるように制御することによって、1つのメモリセルに2ビットのデータを記録することができる。
図2に4値のフラッシュメモリの1つの物理ブロックの模式図を示す。図2に示す物理ブロックは、2*K個(Kは自然数)のページによって構成されている。そして、書き込み処理は、ページ番号0から昇順に実施される。ここで、ページ番号m(0≦m<K)のページとページ番号(K+m)番のページは1つのメモリセルを共有している関係(以下、セル共有関係という)にあるとする。セル共有関係にあるページにおいて、最初に書き込むページを第1ページ、次に書き込むページを第2ページと呼ぶ。つまり、ページ番号mへの書き込み(第1ページへの書き込み)と、ページ番号(K+m)への書き込み(第2ページへの書き込み)は、同一のセルに電子をチャージしていることになる。図1を参照に説明すると、第1ページへの書き込みでは、電位は半分までしか上昇しないように制御し、次の第2ページへの書き込みでは、最大まで電位が上昇するように制御する。図3に、フラッシュメモリセルの状態遷移を示す。図3に示すように、フラッシュメモリの物理ブロックの1つのメモリセルの状態は、以下のように遷移する。
(a)データを消去した後は、メモリセルの状態は(1,1)
(b)第1ページの書き込み後は、セルの状態は(1,1)又は(1,0)
(c)第2ページの書き込み後は、セルの状態は(1,1),(1,0),(0,0)又は(0,1)
このように、多値のフラッシュメモリでは、Vthに複数の閾値を設けてフラッシュメモリの電子の蓄積量を制御する多値記録を行い、大容量化を実現している。
上記の(b)(c)についてさらに詳細に説明する。(b)においては、第1ページのメモリセルに1を書き込んだ後の状態が(1,1)であり、0を書き込んだ後の状態が(1,0)となる。さらに(c)においては、(b)での状態によって遷移が限定される。即ち、(b)で(1,1)の状態からの遷移は、1を書き込んだ場合は(1,1)の状態が保持され、0を書き込んだ場合は(0,1)となる。一方、(b)で(1,0)の状態からの遷移は、1を書き込んだ場合は(1,0)の状態が保持され、0を書き込んだ場合は(0,0)となる。
しかしながら、(b)から(c)への遷移の過程において、書き込みエラーが書き込み済みの第1ページに伝搬するといった問題が発生する。即ち、(b)で(1,1)であったメモリセルを(0,1)の状態にすべく電子注入を実施している際に、セル寿命等により、電位が(0,1)に対応するVthにまで上昇せずに、途中で停止してしまう場合がある。例えば(1,0)で停止したとすると、書き込み済みであった第1ページが1から0に遷移してしまう。この場合は、第2ページのエラーのみならず、第1ページにもエラーが伝搬するといった問題があった。
図2に示すページ0〜ページ(K−1)の書き込みは第1ページの書き込みであり、この場合の書き込みエラーはVthが(1,1)の状態から(1,0)に上昇しないエラーである。また、図2に示すページK〜ページ(2K−1)の書き込みは第2ページの書き込みであり、Vthの状態は(1,1)(1,0)(0,0)(0,1)になる。この場合の書き込みエラーには、次の2つのエラーがある。
(エラー1) Vth(1,0)が(0,0)に上昇しない。
(エラー2) Vth(1,1)が(0,1)に上昇しない。
エラー1の場合は、Vth(1,0)とVth(0,0)が隣接しているが、エラー2の場合のVth(1,1)とVth(0,1)は間に2状態はさんでいる。特に、Vth(1,0)は第1ページの書き込み後の値であり、第2ページの書き込みによってVthが(1,0)にまでしか上昇しなかった場合は、第2ページが書き込みエラーになるのみならず、第1ページのデータも破壊してしまうことになる。例えば、ページKの書き込み中に発生した書き込みエラーは、ページ0に書き込み済みであったデータを破壊する可能性がある。
この課題を解決するために、特許文献1では、フラッシュメモリを制御するメモリコントローラにバッファメモリを設け、第2ページの書き込みが完了するまで、第1ページのデータをバッファメモリに格納しておき、第2ページの書き込みで書き込みエラーが発生した場合は、バッファメモリのデータをロードし、第1ページのデータもフラッシュメモリに再度書き込むように制御している。
特開2006−318366号公報
しかしながら、従来の手法では第2ページの書き込みが終了するまで第1ページのデータをバッファメモリに保持しなければならない。このためセル共有関係の情報が既知の場合、ある物理ブロックに途中までデータを記録し、次に別の物理ブロックに書き込む場合には、この2つの物理ブロックの第1ページのデータをバッファメモリに保持しておく必要がある。このため最悪の場合、書き込み中の物理ブロックの半分の容量のバッファメモリが必要になる。
また、セル共有ページの情報が公開されていない場合には、第1ページと第2ページの区別がつかないため、あるページへの書き込みでエラーが発生した場合には、そのページを含む物理ブロックの全ての書き込み済みのページにデータを再度書き込む必要が生じる。従ってホスト機器またはメモリカード内部に、物理ブロックの4倍程度の容量の大容量バッファを実装しておくことが必要となる。
さらに、メモリカードの内部に大容量のバッファメモリを実装できない場合は、ホスト機器から発行するライト命令を物理ブロック単位に限定し、書き込みエラーが発生した場合は、ホスト機器が物理ブロック単位で再度書き込みするといった手法が想定される。この場合のバッファメモリのサイズは物理ブロックサイズに抑制される。高速化のために、並列書き込みを実施している場合は、物理ブロックサイズの数倍程度となる。しかしながら、物理ブロックサイズは、プロセスの微細化に従って増大しており、この場合でも物理ブロックサイズに対応したバッファメモリが必要になる。また既知に商品化されているホスト機器では、新しいメモリカードに対応できないといった課題があった。
本発明は、上記問題を解決するものであり、従来のホスト機器との互換をとりつつ、書き込みエラーが発生した場合や書き込み後にエラーが発生した場合においても、訂正されたデータを読み出すことができる信頼性の高い半導体記録装置を提供することを目的とする。
この課題を解決するために、本発明の半導体記録装置は、物理ブロックが複数ページによって構成される不揮発性メモリを内蔵し、N+M個の前記物理ブロックを1つのグループとする半導体記録装置において、入力された(A*N)ワード(A、Nは自然数)のデータに対して、Aワードの間隔で抽出したNワードにMワード(Mは自然数)のECCパリティを付加して、(N+M)ワードの第1のECC符号をA個生成する第1のECC生成部と、前記第1のECC生成部によって生成された第1のECC符号の(N+M)ワードを、1ワード毎に前記不揮発性メモリの物理ブロックのグループ内で異なる物理ブロックに分配を繰り返すことにより、(N+M)個の物理ブロックにAワードずつ分配するデータ分配部と、前記データ分配部によって分配された物理ブロック当たりAワードのデータを、不揮発性メモリのN+M個から成るグループの各物理ブロックに書き込むデータ書き込み部と、を備えたものである。
ここで前記データ書き込み部は、前記データ分配部によって分配されたAワードのデータを、夫々の物理ブロックの同一ページに書き込むようにしてもよい。
ここで前記不揮発性メモリへの書き込み時に発生する書き込みエラーを、物理ブロックのページ単位で検出する書き込みエラー検出部と、前記書き込みエラー検出部によってエラーと検出されたページの各ビットが前記不揮発性メモリのセルを共有しているセル共有のページに対して、書き込みエラーの可能性を示すエラーフラグを生成するエラーフラグ生成部と、前記エラーフラグ生成部によりエラーフラグが生成されたページのデータと共に第1のECC符号を構成している全データを、夫々の物理ブロックから読み出すデータ読み出し部と、前記データ読み出し部によって読み出されたデータより、前記エラーフラグ生成部で特定されたセル共有ページのデータを復元するデータ復元部と、を更に有し、前記データ書き込み部は、前記データ復元部により復元されたセル共有ページのデータを前記不揮発性メモリのデータが書き込まれていない物理ブロックのページに書き込むようにしてもよい。
ここで前記不揮発性メモリへの書き込み時に発生する書き込みエラーを、物理ブロックのページ単位で検出する書き込みエラー検出部と、前記書き込みエラー検出部によってエラーと検出されたページが属する物理ブロックの全ての書き込み済みページに対して、書き込みエラーの可能性を示すエラーフラグを生成するエラーフラグ生成部と、前記エラーフラグ生成部によりエラーフラグが生成されたページのデータと共に第1のECC符号を構成している全データを夫々の物理ブロックから順次読み出すデータ読み出し部と、前記データ読み出し部によって読み出されたデータより、前記エラーフラグ生成部で特定されたページのデータを復元するデータ復元部と、を更に有し、前記データ書き込み部は、前記データ復元部により復元されたページのデータを前記不揮発性メモリのデータが書き込まれていない物理ブロックのページに書き込むようにしてもよい。
ここで前記(N+M)個の物理ブロックは、夫々別の不揮発性メモリとしてもよい。
この課題を解決するために、本発明の半導体記録装置は、物理ブロックが複数ページによって構成される不揮発性メモリを内蔵し、N+M個の前記物理ブロックを1つのグループとする半導体記録装置において、データの書き込みの際に入力された(A*N)ワード(A、Nは自然数)のデータに対して、Aワード間隔で抽出したNワードにMワード(Mは自然数)のECCパリティを付加して(N+M)ワードの第1のECC符号をA個生成する第1のECC生成部と、前記第1のECC生成部によって生成された第1のECC符号の(N+M)ワードを、1ワード毎に前記不揮発性メモリの物理ブロックのグループ内で異なる物理ブロックに分配を繰り返すことにより、(N+M)個の物理ブロックにAワードずつ分配するデータ分配部と、前記データ分配部から夫々の物理ブロックに分配されたAワードに対して、B(Bは自然数)ワードのパリティを生成する第2のECC生成部と、前記第2のECC生成部より出力される(A+B)ワードのデータをN+M個から成るグループの夫々の物理ブロックの夫々のページに書き込むデータ書き込み部と、を備えたものである。
ここで前記不揮発性メモリへの書き込み時に発生する書き込みエラーを、物理ブロックのページ単位で検出する書き込みエラー検出部と、前記書き込みエラー検出部によってエラーと検出されたページの各ビットが前記不揮発性メモリのセルを共有しているセル共有のページに対して、書き込みエラーの可能性を示すエラーフラグを生成するエラーフラグ生成部と、前記エラーフラグ生成部によりエラーフラグが生成されたページのデータと共に第1のECC符号を構成している全データを、夫々の物理ブロックから読み出すデータ読み出し部と、前記データ読み出し部によって読み出されたデータより、前記エラーフラグ生成部で特定されたセル共有ページのデータを復元するデータ復元部と、を更に有し、前記データ書き込み部は、前記データ復元部により復元されたセル共有ページのデータを前記不揮発性メモリのデータが書き込まれていない物理ブロックのページに書き込むようにしてもよい。
ここで前記不揮発性メモリへの書き込み時に発生する書き込みエラーを、物理ブロックのページ単位で検出する書き込みエラー検出部と、前記書き込みエラー検出部によってエラーと検出されたページが属する物理ブロックの全ての書き込み済みページに対して、書き込みエラーの可能性を示すエラーフラグを生成するエラーフラグ生成部と、前記エラーフラグ生成部によりエラーフラグが生成されたページのデータと共に第1のECC符号を構成している全データを夫々の物理ブロックから順次読み出すデータ読み出し部と、前記データ読み出し部によって読み出されたデータより、前記エラーフラグ生成部で特定されたページのデータを復元するデータ復元部と、を更に有し、前記データ書き込み部は、前記データ復元部により復元されたページのデータを前記不揮発性メモリのデータが書き込まれていない物理ブロックのページに書き込むようにしてもよい。
ここで前記不揮発性メモリへの書き込み時に発生する書き込みエラーを、物理ブロックのページ単位で検出する書き込みエラー検出部と、前記書き込みエラー検出部によってエラーと検出されたページが属する物理ブロックの全ての書き込み済みページに対して読み出し動作をおこなうデータ読み出し部と、前記データ読み出し部より読み出された(A+B)ワードのデータに対して夫々エラー訂正を行い、訂正できなかった場合はリードエラーフラグを生成する第2のECC訂正部と、前記データ読み出し部によって読み出されたリードエラーフラグが付されたページのデータを構成要素の1つとしている第1のECC符号のデータに基づいて、リードエラーフラグで特定されたページのデータの消失訂正を行うデータ復元部と、を更に有し、前記データ書き込み部は、前記データ復元部により復元されたページのデータを前記不揮発性メモリのデータが書き込まれていない物理ブロックのページに書き込むようにしてもよい。
ここで読み出しコマンドを受信したときに前記読み出しコマンドに含まれるアドレスにかかるデータを読み出すと共に、リードエラーフラグが付されたページのデータを構成要素としている前記第1のECC符号の全データを、前記不揮発性メモリの夫々の物理ブロックより読み出すデータ読み出し部と、前記データ読み出し部より読み出された(A+B)ワードのデータに対して夫々エラー訂正を行い、訂正できなかった場合はリードエラーフラグを生成する第2のECC訂正部と、前記読み出し部によって読み出されたリードエラーフラグが付されたページのデータを構成要素の1つとしている第1のECC符号のデータに基づいて、リードエラーフラグで特定されたページのデータの消失訂正を行うデータ復元部と、を更に有し、前記読み出しコマンドに含まれるアドレスにかかるデータ、及び前記データ復元部により復元されたデータを出力するようにしてもよい。
この課題を解決するために、本発明の半導体記録装置は、物理ブロックが複数ページによって構成される不揮発性メモリを内蔵し、N+M個の前記物理ブロックを1つのグループとし、データの書き込みの際に、(A*N)ワード(A、Nは自然数)のデータに対して、Aワード間隔で抽出したNワードにMワード(Mは自然数)のECCパリティを付加して(N+M)ワードの第1のECC符号をA個生成し、Aワードに対して、B(Bは自然数)ワードのパリティを生成して(A+B)ワードの第2のECC符号としたデータが、N+M個から成るグループの夫々の物理ブロックの同一ページに書き込まれた半導体記録装置であって、読み出しコマンドを受信したときに前記読み出しコマンドに含まれるアドレスにかかるデータを読み出すと共に、リードエラーフラグが付されたページのデータを構成要素としている前記第1のECC符号の全データを、前記不揮発性メモリの夫々の物理ブロックより読み出すデータ読み出し部と、前記データ読み出し部より読み出された(A+B)ワードのデータに対して夫々エラー訂正を行い、訂正できなかった場合はリードエラーフラグを生成する第2のECC訂正部と、前記読み出し部によって読み出されたリードエラーフラグが付されたページのデータを構成要素の1つとしている第1のECC符号のデータに基づいて、リードエラーフラグで特定されたページのデータの消失訂正を行うデータ復元部と、を有し、前記読み出しコマンドに含まれるアドレスにかかるデータ、及び前記データ復元部により復元されたデータを出力するものである。
上記構成によって、第2ページに書き込みエラーが発生した場合に、そのページの各ビットを記憶する不揮発性メモリのメモリセルを共有している第1ページのデータと、前記第1ページとエラー訂正符号を構成している他の物理ブロックのページ読み出して消失訂正を実施し、データを復元した後、再書き込みするので、大容量のバッファメモリを用いることなく、セル共有による書き込みエラーの伝搬を防止することができる。
また、物理ブロックにおけるセル共有の情報が公開されていない場合においても、書き込みエラーが発生した物理ブロックの書き込み済み全ページをエラーとみなして、当該物理ブロックとエラー訂正符号を構成している物理ブロックのデータを順次読み出し、消失訂正しながら再書き込みすることにより、物理ブロック単位で全データを復元できる。よって、書き込みエラーで発生するセル共有による書き込みエラーの伝搬を防止でき、信頼性の高い半導体記録装置を提供することが可能である。
図1は多値フラッシュメモリの電子の蓄積状態を示す模式図である。 図2は多値フラッシュメモリの物理ブロックのセル共有を示す図である。 図3は多値フラッシュメモリのセルの状態遷移図である。 図4は本発明の第1の実施の形態における半導体記録装置の構成図である。 図5は本実施の形態における物理ブロックのデータ及びパリティの配置の説明図である。 図6は本実施の形態におけるパリティの作成の説明図である。 図7は本実施の形態における書き込みエラーが発生した場合のフローチャートである。 図8は本実施の形態における書き込みエラーが発生した場合の処理を示す概念図である。 図9は本実施の形態の変形例(セル共有情報がない場合)における書き込みエラーが発生した場合の処理を示す概念図である。 図10は本発明の第2の実施の形態における半導体記録装置の構成図である。 図11Aは書き込みデータの一例を示す図である。 図11Bは書き込みデータに第1のECC生成部でECC符号を付した状態を示す図である。 図11Cは第2のECC生成部によるECC符号を付した状態を示す図である。
符号の説明
1 インターフェイス
2 第1のECC生成部
3 データ分配部
5a〜5e フラッシュメモリ
6a〜6e 書き込みエラー検出部
7 フラグ生成部
8a〜8e データ読み出し部
9 データ復元部
11a〜11e 第2のECC生成部
12a〜12e データ読み出し部
13a〜13e 第2のECC訂正部
(第1の実施の形態)
図4に本発明の第1の実施の形態による半導体記録装置の構成図を示す。本実施の形態において、インターフェイス1は、図示しないホスト機器からのコマンドやデータを受信し、データの転送を行うインターフェイスである。
第1のECC生成部2(以下、単にECC生成部2という)はホスト機器からライトコマンドを受信したときに、受信したライトデータに対してエラー訂正パリティを付加するものである。より詳細には、入力された(A*N)ワード(A、Nは自然数)のデータに対して、Aワードの間隔で抽出したNワードにMワード(Mは自然数)のECCパリティを付加して、(N+M)ワードの第1のECC符号をA個生成するものである。尚ECCパリティはエラー訂正の機能を持つコードである。ここで本実施の形態では、Nを4、Mを1として説明する。尚ECCパリティは少なくともメモリセルの第1ページのデータに対して生成するが、第2ページのデータに対しては生成しなくてもよい。
データ分配部3はECC生成部2でパリティを付加されたECC符号をフラッシュメモリの各物理ブロックに分配するものである。より具体的にはECC生成部2によって生成されたECC符号の(N+M)ワード、ここでは5ワードを、1ワード毎にフラッシュメモリの異なる物理ブロックに分配し、これを繰り返すことにより、(N+M)個の物理ブロックにAワードずつ分配するものである。
データ書き込み部4a〜4eは、データ分配部3によって分配された物理ブロック当たりAワードのデータを、不揮発性メモリのN+Mグループの物理ブロックに記録するものである。ここではM+Nを5としているので、データ書き込み部4a〜4eは5並列に実装され、5個のフラッシュメモリ5a〜5eの夫々1つの物理ブロックに夫々データを書き込むものである。
本実施の形態の半導体記録装置は、(N+M)個、ここでは5個のフラッシュメモリ5a〜5eを有している。フラッシュメモリ5a〜5eは本実施の形態では4値のフラッシュメモリとする。各フラッシュメモリは夫々複数の物理ブロックを有している。物理ブロックは消去単位であって、夫々2*K(Kは自然数)個のページを有する。各ページはA(Aは自然数)ワードから構成されている。ここでは1ワードは例えば1バイト、即ち8ビットとする。フラッシュメモリの物理ブロックの内部は、前述した図3に示すように0〜2K−1までのページ番号で管理されている。このうちページ番号0〜K−1のKページはメモリセルの第1ページにより構成され、ページ番号K〜2K−1のKページはメモリセルの第2ページにより構成される。
書き込みエラー検出部6a〜6eは各フラッシュメモリ5a〜5eに書き込みを行ったときに生じる書き込みエラーを夫々検出するものであり、フラッシュメモリの数に対応して5個実装する。
エラーフラグ生成部7は、書き込みエラー検出部6a〜6eで検出されたエラーに対してエラーフラグを生成するものである。エラーフラグ生成部7では、フラッシュメモリのセル共有情報を把握しているものとし、この共有情報に基づき、第2ページのエラーであればエラーフラグを生成する。
データ読み出し部8a〜8eは、ホスト機器よりインターフェイス1に読み出しコマンドが与えられたときに指定されたアドレスに対応する各フラッシュメモリ5a〜5eより、データを読み出すものである。またデータの書き込み時にエラーがあったときに、ECC符号に基づいてエラーを訂正する場合にもデータを読み出す。
データ復元部9は、データの書き込み時にエラーがあったときに、データ読み出し部8a〜8eを介して読み出されたデータと、エラーフラグ生成部7で生成されたエラーフラグとに基づいて、エラー訂正を実施する。そしてエラーのないページのデータを新物理ブロックにコピーすることによって新物理ブロックにデータを復元するものである。復元したデータは、データ分配部3、データ書き込み部4a〜4eを介してフラッシュメモリ5a〜5eのいずれかに書き戻される。
次にインターフェイス1を介してライトコマンド及びデータが入力されたときに、半導体記録装置の動作について、以下詳細に説明する。
図5は5つのフラッシュメモリ5a〜5eにストライピング記録される場合の並列の物理ブロックとデータ及びパリティの関係を示す図である。図中の物理ブロックPB0はフラッシュメモリ5aの物理ブロック、物理ブロックPB1はフラッシュメモリ5bの物理ブロックであり、以下同様に物理ブロックPB2,PB3,PB4は夫々フラッシュメモリ5c,5d,5eの物理ブロックである。インターフェイス1により指定されるライトアドレスをXとすると、フラッシュメモリのページ内のワード番号s、フラッシュメモリの番号t、各フラッシュメモリの物理ブロックの番号u、物理ブロック内のページ番号vが一意で定まる。そして、フラッシュメモリ5eの物理ブロックの各ページにはECC生成部2により生成されたECCパリティが書き込まれる。
図6にECCパリティの生成方法を示している。図6(6−1)に、各物理ブロックPB0,PB1,PB2,PB3及びPB4のページ0のワードのアサインメントを示す。図6(6−2)は各ページの最初のワードに関するECCパリティとの関連図、図6(6−3)は各ページの2番目のワードに関するECCパリティとの関連図、図6(6−4)は各ページの最終ワードに関するECCパリティとの関連図である。ECC生成部2は、P_0、P_1、P_A−1を以下にように計算する。
P_0=D[0]XOR D[A] XOR D[2*A] XOR D[3*A] ・・・(1)
P_1=D[1]XOR D[A+1] XOR D[2*A+1] XOR D[3*A+1] ・・・(2)
P_A−1=D[A−1]XOR D[2*A−1] XOR D[3*A−1] XOR D[4*A−1] ・・・(3)
ここでD[i]は、アドレスiに対応するデータの値、XORはイクスクルーシブオアを示す。その他のECCパリティについても式(1)〜(3)と同様に算出する。
上記のように、複数のデータを夫々要素とし、複数のデータからECCパリティを生成し、複数のデータを夫々相異なる物理ブロック、ここではPB0〜PB3に記録し、ECCパリティをPB4に記録しておく。これらのデータとECCパリティとは、ECC符号を構成する。これらのデータとECCパリティはECC符号の要素という。
こうすればこのうちの1個の物理ブロックへの書き込みにエラーが生じても、ECC符号の他の要素に基づいてデータを復元することができる。例えば、図6(6−1)において、物理ブロックPB0の最初のデータD[0]を修復する場合は、式(1)を変形した次式(4)に基づいて4つの物理ブロックPB1,PB2,PB3,PB4に保持された要素からエラーとなったデータを復元することができる。
D[0]=D[A] XOR D[2*A] XOR D[3*A] XOR P_0 ・・・(4)
データ分配部3は、各フラッシュメモリに分配されたデータを夫々データ書き込み部4a〜4eに入力する。データ書き込み部4a〜4eは、分配されたデータをフラッシュメモリ5a〜5dの物理ブロックの各ページに書き込み、ECCパリティをフラッシュメモリ5eに書き込む。フラッシュメモリへの書き込みでは、所定の時間以内にVthが所望の電位に到達しない場合は、セルエラーと判断する。書き込みエラーが発生した場合は、書き込みエラーが発生した物理ブロックはこれ以降は使用せず、別の物理ブロックに再度書き込む。そのためエラーが発生した物理ブロックをバッドブロックとして登録し、新物理ブロックを抽出して再度書き込む処理が必要となる。
次に、書き込みエラーの発生後の処理について、図7のフローチャートを参照して説明する。本実施の形態では4値フラッシュメモリを用いているため、各メモリセルを第1ページと第2ページの2ページで共有している。このため前述したように第2ページの書き込み時にエラーが生じると、メモリのセルを共有する第1ページにもエラーが伝搬する可能性がある。従って本実施の形態では書き込みエラー検出部6a〜6eは、書き込み時に書き込みエラーが発生したかどうかを検出する。エラーが発生した場合には、書き込みエラー検出部6a〜6eはエラーが発生したページをエラーフラグ生成部7に伝える。エラーフラグ生成部7はフラッシュメモリのセル共有情報を把握しているので、ステップS1において書き込みエラーが発生したページが第1ページか第2ページかを判定する。第1ページのエラーである場合は、ステップS2に進んでホスト機器にエラーステータスを返し、ホスト機器側で再書き込みして終了する。この場合にはエラーフラグは不要である。
一方ステップS1において第2ページのエラーであると判断された場合は、エラーフラグ生成部7はセル共有ページにエラーフラグを生成する(ステップS3)。次いでデータ復元部9は、ステップS4において新物理ブロックを確保し、セル共有ページよりも前のデータをエラー発生ブロックから新物理ブロックにコピーする(ステップS5)。データ復元部9はエラーフラグが有効となったページと共にECC符号を構成している他の物理ブロックのページを、データ読み出し部8a〜8eを介して読み出す(ステップS6)。データ復元部9はステップS7において、データ読み出し部8a〜8eによって読み出されたデータをエラーフラグを利用して、消失訂正する。次にデータ復元部9は、消失訂正されたデータをデータ分配部3、データ書き込み部4a〜4eのいずれかを介して新物理ブロックに書き込む(ステップS8)。更にデータ復元部9は、セル共有ページ以後のデータをエラー発生ブロックから新物理ブロックにコピーし(ステップS9)、その後ホスト機器にエラーステータスを返す(ステップS10)。そうすればホスト機器は書き込みエラーが発生したページのデータを再度書き込むことができる(ステップS11)。
上記のステップS2以降の処理に関して、図8を参照にしながら具体的に説明する。図8の(8−1)では、ある物理ブロックのハッチングで示すページ(K+1)にデータを書き込んでいるときに書き込みエラーが発生したことを示す。ページ番号(K+1)のページはメモリセルの第2ページの1つであり、その各ビットのデータを保持するメモリセルは、ページ番号1の各ビットデータを保持するメモリセルとセル共有の関係にある。図8(8−2)(8−3)はエラー発生ブロックを修復する際の説明図であり、(8−2)はエラーが発生した物理ブロック、(8−3)はデータを修復して新たに書き込みをするための新物理ブロックである。この場合は以下のステップに沿って処理を行う。
(ステップS3)データ復元部9は、セル共有ページであるページ1にエラーフラグを生成する。
(ステップS4)データ復元部9は、新物理ブロックを確保する。
(ステップS5)データ復元部9は、ページ0をエラー発生ブロックから新物理ブロックのページ0にコピーする。
(ステップS6)データ復元部9は、ページ1をECC符号の要素としている他の物理ブロックのページ1をデータ読み出し部8a〜8eを介してリードする。
(ステップS7)データ復元部9は、データ読み出し部8a〜8eによって読み出されたページ1のデータを、エラーフラグを使用して、消失訂正する。
(ステップS8)消失訂正されたページ1のデータを新物理ブロックのページ1に書き込む。
(ステップS9)ページ2以降のデータをエラー発生ブロックから新物理ブロックにコピーする。
(ステップS10)ホスト機器にエラーステータスを返す。
(ステップS11)ホスト機器がページ(K+1)にデータを再度書き込む。
以上説明したように、第2ページに書き込みエラーが発生した場合に、セル共有している第1ページのデータにエラーが伝搬している可能性があるので、この第1ページとエラー訂正符号を構成している他の4つの物理ブロックのページのデータを読み出して消失訂正を実施し、データを復元した後に再度書き込む。こうすることにより、セル共有に基づくエラー伝搬を防止することができる。
(変形例)
次に、本実施の形態の変形例について説明する。この変形例では物理ブロックにおけるセル共有の情報が公開されていない場合とする。従ってこの変形例ではECC生成部は全てのページのECCパリティを生成する。この場合の処理について図9を参照にしながら説明する。図9の(9−1)では、ページ(K+1)を書き込み中に書き込みエラーが発生したことを示す。ページ(K+1)は第1ページであるか第2ページであるかは不明であり、どのページとセル共有の関係にあるかも不明である。しかしながら、もし第2ページであれば、それより前のページ0〜ページKに、ページ(K+1)とセル共有の関係にある第1ページが含まれている。図9(9−2)(9−3)はエラー発生ブロックを修復する際の説明図であり、図9(9−2)はエラーが発生した物理ブロック、図9(9−3)はデータを修復した後の新物理ブロックである。この場合の処理では、エラーフラグ生成部7は、エラーが発生した以前のページであるページ0〜ページKのエラーフラグを全て有効にする。そしてデータ復元部9は書き込み済みページのデータとエラー訂正符号を構成している他の物理ブロックのECC符号の各要素を順次読み出し、ページ0〜ページKのデータを順次消失訂正して、新物理ブロックに書き込んでいく。エラーが生じたページ(K+1)は図8の場合と同様に、ホスト機器にエラーステータスを返し、ホスト機器が再書き込みする。
このように、物理ブロックにおけるセル共有の情報が公開されていない場合においても、書き込みエラーが発生した物理ブロックの書き込み済みの全ページをエラーとして処理する。即ち書き込みエラーが発生した物理ブロックの書き込み済みページのデータとエラー訂正符号を構成している他の物理ブロックのデータを順次読み出し、消失訂正しながら新物理ブロックに再書き込みすることにより、物理ブロック単位で全データを復元できる。
この場合に他の物理ブロックのデータを読み出し、消失訂正することにより、エラー伝搬した物理ブロックのデータを復元することができるので、半導体記録装置やホスト機器に大容量のバッファメモリを実装する必要はない。
さらに、上記と同様の理由で、ホスト機器が書き込むデータサイズを物理ブロックの整数倍に限定する必要もない。
以上、書き込みエラーの修復について説明したが、本実施の形態では読み出し時のエラー訂正にも使用可能である。特に多値フラッシュメモリを使用した半導体記録装置では、2値フラッシュメモリに比較して読み出し時に隣接するメモリセルに悪影響を与えるディスターブ特性やデータを保持するリテンション特性が悪化しているため、有効に作用する。
(第2の実施の形態)
次に本発明の第2の実施の形態の半導体記録装置について、図10を用いて説明する。本実施の形態では書き込み時のエラー訂正に加えて読み出し時のエラー耐性を改善したものである。図10において、データ分配部3の出力は第2のECC生成部11a〜11eに与えられる。第2のECC生成部11a〜11eは分配されたデータに対してECCパリティを生成してページ単位でECCパリティとデータ、即ちECC符号とするものである。このECC生成部の出力はそのままデータ書き込み部4a〜4eに与えられる。またデータ読み出し部12a〜12eの出力は第2のECC訂正部13a〜13eを介してデータ復元部9に与えられる。第2のECC訂正部13a〜13eは、第2のECC生成部11a〜11eで生成されたページ単位のECCパリティに基づいて、エラーがあり訂正可能であれば訂正を施してデータ復元部9に与えるものである。データ読み出し部12a〜12eは読み出しコマンドを受信したときに読み出しコマンドに含まれるアドレスにかかるデータを読み出すと共に、リードエラーフラグが付されたページのデータを構成要素としている第1のECC符号の全データを、不揮発性メモリの夫々の物理ブロックより読み出すものである。その他の構成は第1の実施の形態と同様であるので、説明を省略する。
次にこの実施の形態の半導体記録装置の書き込み動作について図11を用いて説明する。第1のECC生成部2はホスト機器からライトコマンドを受信したときに、図11Aに示すように入力された(A*N)ワード(A、Nは自然数)のデータに対して、Aワードの間隔で抽出したNワードにMワード(Mは自然数)のECCパリティを付加して、(N+M)ワードの第1のECC符号をA個生成する。
データ分配部3はECC生成部2によって生成されたECC符号の(N+M)ワード、ここでは5ワードを、1ワード毎に第2のECC生成部11a〜11eに分配し、これを繰り返すことにより、図11Bに示すように(N+M)個の物理ブロックにAワードずつ分配する。
第2のECC生成部11a〜11eでは、ページ単位でECC符号を生成する。この実施の形態では各ページのワード数はA+Bワードであるとする。第2のECC生成部11a〜11eはAワードに対してBワード(Bは2以上の整数)のECCパリティを付加する。ECCの方式としては例えばリードソロモン符号を用いる。リードソロモン符号に関しては説明を省略するが、B/2ワード分のエラーを訂正する能力を有している。一方、第1のECC生成部2は前述したようにグループを構成するN個のデータからECCパリティを生成している。このためここで着目すべきことは、第1のECC符号と第2のECC符号とは直交関係にあることである。つまり(A+B)ワードの第2のECC符号はある物理ブロックのページに分配され、その1つの要素を図11Cに*で示すものとする。この要素は一点鎖線で示す第1のECC符号の1ワードである。よって、図11Cにおいてある要素にエラーが生じて第2のECC符号によりエラーが訂正できなかった場合であっても、第1のECC符号で観測すると1ワードのエラーになり、十分に訂正できることになる。
ECCパリティが付加されたデータはデータ書き込み部4a〜4eに入力され、フラッシュメモリ5a〜5eに書き込まれる。書き込み時のエラー訂正については第1の実施の形態と同様に実施してもよい。即ち図8に示すようにセル共有の情報が既知の場合には、書き込みエラーがあればセル共有に基づいてエラーが伝搬する可能性のあるページを消失訂正し、他のページを物理ブロックにコピーする。又は図9に示すようにセル共有の情報がなければエラーが生じたページより前に書き込まれている全てのページを消失訂正して新物理ブロックに書き込む方法がある。更にこれに加えて、第2のECC符号を利用する手法について以下説明する。この場合第2のECC訂正部13a〜13eは訂正不可であればリードエラーフラグを出力する機能を更に有するものとする。
書き込み時にエラーが発生した場合は、書き込みエラーが発生したフラッシュメモリの当該物理ブロックの全データをデータ読み出し部(12a〜12eの少なくとも1個)より読み出す。フラッシュメモリより読み出された当該物理ブロックの全データは、ページ単位で第2のECC訂正部(13a〜13eの少なくとも1個)に入力される。第2のECC訂正部13a〜13eでは、各ページ単位でエラーがあればエラー訂正を実行する。エラー訂正が不可の場合は、当該ページのエラー訂正が不可能であったことを示すリードエラーフラグをページ単位に出力する。データ復元部9では、第2のECC訂正部13a〜13eより出力されるリードエラーフラグと、エラー訂正済みのデータとに従って、消失訂正を実行する。例えば、フラッシュメモリ5aの物理ブロックPB0のページ1がエラー訂正不可と判定された場合においては、データ読み出し部12a〜12eはこのページのデータが構成要素であるECC符号が記録されている同一グループの他の物理ブロックのページ1のデータを読み出す。これらのページが誤りなく読み出された場合、又はエラーがあっても第2のECC訂正部13a〜13eによって訂正が可能であれば、訂正して各ページのデータを得る。こうすれば物理ブロックPB0のページ1のエラーを、式(2)に基づいて消失訂正することができる。データ復元部9により消失訂正されたデータは、再度第2のECC生成部に入力され、第2のECC符号を生成した後に、データ書き込み部によりフラッシュメモリの新物理ブロックに書き込まれる。
このように書き込まれたフラッシュメモリ5a〜5eよりデータを読み出す場合の動作について、以下説明する。データ読み出し部12a〜12eによりフラッシュメモリ5a〜5eから読み出されたデータは、まず第2のECC訂正部13a〜13eに入力される。第2のECC訂正部13a〜13eでは、各ページ単位でエラーがあればエラー訂正を実行する。エラー訂正が不可の場合は、当該ページのエラー訂正が不可能であったことを示すリードエラーフラグをページ単位に出力する。データ復元部9では、第2のECC訂正部13a〜13eより出力されるリードエラーフラグと、エラー訂正済みのデータとに従って、消失訂正を実行する。例えば、フラッシュメモリ5aの物理ブロックPB0のページ1がエラー訂正不可と判定された場合においては、データ読み出し部12a〜12eはこのページのデータが1つの構成要素であるECC符号が記録されている同一グループの他の物理ブロックのページ1のデータを読み出す。これらのページが誤りなく読み出された場合、又はエラーがあっても第2のECC訂正部13a〜13eによって訂正が可能であれば、式(2)に基づいて消失訂正することができる。データ復元部9により消失訂正されたデータは、インターフェイス1を介してホスト機器に出力される。
以上説明したように、インターフェイスを介して入力されるデータ(A*N)ワードに対して(A、Nは自然数)、Aワード間隔で抽出したNワードにパリティを付加し(N+M)ワードのエラー訂正符号を構成し、データ分配部により、(N+M)ワードを夫々別の第2のECC生成部にAワードずつ分配し、第2のECC生成部でAワードに対してBワードのパリティ符号を付加した(A+B)ワードを各ページに記録する。
書き込み時にエラーが発生した場合は、エラーが発生した物理ブロックの全データをページ単位に読み出し、第2のエラー訂正部によりエラー訂正不能なページを検出することによって、エラー発生したページとセル共有の関係にあるページを検出することができる。そして、他の物理ブロックのN+M−1個のページのデータより、エラー訂正不可であったページのAワードのデータをデータ復元部により復元して、再度書き込みを行うことにより、ライトエラーで発生するセル共有部へのエラー伝搬の影響を防止することが可能となる。
一方データの読み出し時には、フラッシュメモリより、ページ単位に(A+B)ワードを読み出し、第2のECC訂正部により、エラー訂正可能な場合はエラー訂正したAワードを出力し、エラー訂正不可能な場合はエラーフラグを出力する。このとき他の物理ブロックのN+M−1個のページのデータより、エラー訂正不可であったページのAワードのデータをデータ復元部により復元して、インターフェイスを介してホスト機器に出力する。
フラッシュメモリはページの中で第2のECC符号を用いてデータを記録することが多く、メモリセルの特性と第2のECC符号の訂正能力によって、その書き換え回数と保存期間を規定している。このため、本実施の形態のように第2のECC符号の外部に第1のECC符号を付加することにより、エラー訂正能力を改善することができ、規定された性能を超えた使用も可能となる。
尚、ここで示したようにデータがあらかじめ書き込まれ、ユーザは読み出しのみ可能な半導体記録装置について、データ読み出し部12a〜12e,第2のECC訂正部13a〜13e及びデータ復元部9を用いて読み出したときにエラー訂正をする半導体記録装置として使用することができる。
なお、上記説明では簡単のために第1のECC符号は1パリティとしたが、それ以上のパリティを付加しても良いことはいうまでもない。即ちパリティの数Mは、1以上の任意の自然数とすることができる。またデータ読み出し部12a〜12eは読み出しコマンドを受信したときに読み出しコマンドに含まれるアドレスにかかるデータを読み出すと同時に、あらかじめそのページのデータを構成要素としている第1のECC符号の全データを、不揮発性メモリの夫々の物理ブロックより読み出すようにしておけば、エラーの消失訂正処理を早めることができる。
また、第2のECC訂正符号はページ単位に構成したが、1ページに複数のECC符号(例えば2048ワードに対して512ワード単位で4個のECC符号)を構成してもよいことはいうまでもない。
また各実施の形態では、メモリセルに格納するビット数が2ビットの多値フラッシュメモリとしたが、本発明はさらに状態を増加させ1セルに3ビット以上格納できる多値フラッシュメモリにも適応可能であることはいうまでもない。
また各実施の形態では5つのフラッシュメモリを用いて第1のECC符号の各要素を夫々のフラッシュメモリに記憶するようにしているが、フラッシュメモリの異なる物理ブロックに記録するようにしてもよい。
さらに、フラッシュメモリのみならず、他の不揮発性メモリに適応しても同様の効果が得られることはいうまでもない。
本発明の半導体記録装置は、メモリカードなどの半導体記録装置に関し、特に内部の不揮発性メモリで発生する書き込みエラーや読み出しエラーを修復することができ、多値フラッシュメモリのエラー耐性能力を改善することができるため、信頼性を必要とされる業務用分野で使用される可能性が大きい。

Claims (4)

  1. 物理ブロックが複数ページによって構成される不揮発性メモリを内蔵する半導体記録装置において、
    入力データを所定ワード単位でグループ化し、前記グループ内で並び替え、その並び替えたデータに対して、所定単位毎にECCパリティを付加し第1のECC符号を生成する第1のECC生成部と、
    記第1のECC符号を構成するデータを、複数の物理ブロックに略均等に分配するデータ分配部と、
    前記データ分配部によって分配されたデータを、夫々の物理ブロックに書き込むデータ書き込み部と、
    前記不揮発性メモリへの書き込み時に発生する書き込みエラーを、夫々の物理ブロックのページ単位で検出する書き込みエラー検出部と、
    前記書き込みエラー検出部によってエラーと検出されたページの各ビットが前記不揮発性メモリのセルを共有しているセル共有のページに対して、書き込みエラーの可能性を示すエラーフラグを生成するエラーフラグ生成部と、
    前記エラーフラグ生成部によりエラーフラグが生成されたページのデータと共に第1のECC符号を構成している全データを、夫々の物理ブロックから読み出すデータ読み出し部と、
    前記データ読み出し部によって読み出されたデータより、前記エラーフラグ生成部で特定されたセル共有ページのデータを復元し、データが書き込まれていない物理ブロックのページに書き込むデータ復元部と、を備えた半導体記録装置。
  2. 前記エラーフラグ生成部は、前記書き込みエラー検出部によってエラーと検出されたページが属する物理ブロックの全ての書き込み済みページに対して、書き込みエラーの可能性を示すエラーフラグを生成する請求項1記載の半導体記録装置。
  3. 前記データ書き込み部は、前記データ分配部によって分配されたデータを、夫々の物理ブロックの同一ページに書き込む請求項1記載の半導体記録装置。
  4. 前記物理ブロックは、夫々別の不揮発性メモリである請求項1記載の半導体記録装置。
JP2010511869A 2008-05-12 2009-04-20 半導体記録装置 Active JP5335779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010511869A JP5335779B2 (ja) 2008-05-12 2009-04-20 半導体記録装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008124830 2008-05-12
JP2008124830 2008-05-12
PCT/JP2009/001791 WO2009139115A1 (ja) 2008-05-12 2009-04-20 半導体記録装置
JP2010511869A JP5335779B2 (ja) 2008-05-12 2009-04-20 半導体記録装置

Publications (2)

Publication Number Publication Date
JPWO2009139115A1 JPWO2009139115A1 (ja) 2011-09-15
JP5335779B2 true JP5335779B2 (ja) 2013-11-06

Family

ID=41318492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511869A Active JP5335779B2 (ja) 2008-05-12 2009-04-20 半導体記録装置

Country Status (3)

Country Link
US (1) US8533559B2 (ja)
JP (1) JP5335779B2 (ja)
WO (1) WO2009139115A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5789767B2 (ja) * 2009-11-25 2015-10-07 パナソニックIpマネジメント株式会社 半導体記録装置及び半導体記録装置の制御方法
JP5806792B2 (ja) * 2010-03-12 2015-11-10 エルエスアイ コーポレーション フラッシュメモリ用のldpc消失復号化
US8417877B2 (en) * 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
US9977597B2 (en) * 2016-05-10 2018-05-22 Seagate Technology Llc Enhanced read recovery based on write time information
US10268541B2 (en) * 2016-08-15 2019-04-23 Samsung Electronics Co., Ltd. DRAM assist error correction mechanism for DDR SDRAM interface
CN113687773B (zh) * 2021-07-16 2023-08-11 深圳智慧林网络科技有限公司 数据压缩模型训练方法及装置、存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132995A (ja) * 1998-10-26 2000-05-12 Nec Corp 半導体装置
JP2000149592A (ja) * 1998-11-11 2000-05-30 Nec Ic Microcomput Syst Ltd 不良救済用メモリセル及びそれを用いた記憶装置
JP2005234883A (ja) * 2004-02-19 2005-09-02 Nec Corp 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム
JP2009512112A (ja) * 2005-10-17 2009-03-19 ラマト アット テル アビブ ユニバーシティ リミテッド マルチビット・パー・セル・フラッシュメモリにおける、確率に基づくエラー訂正

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906190B2 (ja) 1991-12-19 2007-04-18 株式会社東芝 フラッシュメモリシステムおよびエラー訂正方法
US6230240B1 (en) * 1998-06-23 2001-05-08 Hewlett-Packard Company Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface
JP3616985B2 (ja) 1998-10-13 2005-02-02 株式会社日立製作所 記憶装置管理方法および記憶装置管理システム
US7106234B2 (en) * 2004-01-22 2006-09-12 University College Cork - National University Of Ireland Digital to analog converter with reduced output noise
US7392428B2 (en) * 2004-11-19 2008-06-24 International Business Machines Corporation Method and system for recovering from abnormal interruption of a parity update operation in a disk array system
US8200887B2 (en) * 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
JP4842563B2 (ja) 2005-05-16 2011-12-21 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
US9734086B2 (en) * 2006-12-06 2017-08-15 Sandisk Technologies Llc Apparatus, system, and method for a device shared between multiple independent hosts
US8041989B2 (en) * 2007-06-28 2011-10-18 International Business Machines Corporation System and method for providing a high fault tolerant memory system
US7873803B2 (en) * 2007-09-25 2011-01-18 Sandisk Corporation Nonvolatile memory with self recovery
US7890795B1 (en) * 2008-06-02 2011-02-15 Emc Corporation Auto-adapting cache memory system and memory
US8645749B2 (en) * 2009-02-04 2014-02-04 Micron Technology, Inc. Systems and methods for storing and recovering controller data in non-volatile memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132995A (ja) * 1998-10-26 2000-05-12 Nec Corp 半導体装置
JP2000149592A (ja) * 1998-11-11 2000-05-30 Nec Ic Microcomput Syst Ltd 不良救済用メモリセル及びそれを用いた記憶装置
JP2005234883A (ja) * 2004-02-19 2005-09-02 Nec Corp 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム
JP2009512112A (ja) * 2005-10-17 2009-03-19 ラマト アット テル アビブ ユニバーシティ リミテッド マルチビット・パー・セル・フラッシュメモリにおける、確率に基づくエラー訂正

Also Published As

Publication number Publication date
WO2009139115A1 (ja) 2009-11-19
JPWO2009139115A1 (ja) 2011-09-15
US8533559B2 (en) 2013-09-10
US20110041036A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
US10459794B2 (en) Memory systems having extended product lifetime and methods of operating the same
US8732553B2 (en) Memory system and control method thereof
US8464137B2 (en) Probabilistic multi-tier error correction in not-and (NAND) flash memory
US8479062B2 (en) Program disturb error logging and correction for flash memory
CN101889267B (zh) 存储器阵列中的差错校正
US10198217B2 (en) Method and system of enhanced reliability and error immunity in flash storage
KR20110081822A (ko) 플래시 메모리에서의 적응형 코딩 방법 및 시스템
US10157099B2 (en) Data storage device and data maintenance method thereof
JP2010079485A (ja) 半導体記録装置
JP5335779B2 (ja) 半導体記録装置
JP2019192316A (ja) 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法
JP2010079486A (ja) 半導体記録装置
CN101308706B (zh) 适用于闪存的数据写入方法及错误修正编解码方法
JP2010079856A (ja) 記憶装置およびメモリ制御方法
US20100077280A1 (en) Semiconductor recording device
US10922025B2 (en) Nonvolatile memory bad row management
JP4866107B2 (ja) 不揮発性記憶装置及びその書き込み判定方法
CN101308702A (zh) 适用于闪存的数据结构及其数据写入方法和数据读取方法
KR102005709B1 (ko) 메모리 장치 구동 방법 및 메모리 시스템
CN107705817A (zh) 利用闪存通道特性的解码方法、装置及数据存储系统
JP2006221334A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP7679526B1 (ja) Nor型フラッシュメモリおよびその動作方法
JP4692843B2 (ja) メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法
KR101308616B1 (ko) 비휘발성 메모리 시스템
JP2008158908A (ja) メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R150 Certificate of patent or registration of utility model

Ref document number: 5335779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150