Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5347309B2 - Soiウェーハの評価方法およびsoiウェーハの製造方法 - Google Patents
[go: Go Back, main page]

JP5347309B2 - Soiウェーハの評価方法およびsoiウェーハの製造方法 - Google Patents

Soiウェーハの評価方法およびsoiウェーハの製造方法 Download PDF

Info

Publication number
JP5347309B2
JP5347309B2 JP2008097008A JP2008097008A JP5347309B2 JP 5347309 B2 JP5347309 B2 JP 5347309B2 JP 2008097008 A JP2008097008 A JP 2008097008A JP 2008097008 A JP2008097008 A JP 2008097008A JP 5347309 B2 JP5347309 B2 JP 5347309B2
Authority
JP
Japan
Prior art keywords
soi wafer
evaluating
active layer
insulating layer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008097008A
Other languages
English (en)
Other versions
JP2009252880A (ja
Inventor
澄夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008097008A priority Critical patent/JP5347309B2/ja
Publication of JP2009252880A publication Critical patent/JP2009252880A/ja
Application granted granted Critical
Publication of JP5347309B2 publication Critical patent/JP5347309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、SOI(Silicon-on-insulator)ウェーハの活性層と絶縁層の貼り合わせ界面の評価方法に関するものであり、より詳しくは、貼り合せSOIウェーハ作製工程において支持側基板と活性側基板を貼り合せた後の貼り合せ界面の局所的な部分の接着強度を評価することができるSOIウェーハの貼り合せ界面評価法に関する。
SOIウェーハは、シリコン基板上に絶縁分離された薄いシリコン層を形成する多層構造のウェーハであり、このシリコン層にデバイス素子を形成することで高速動作、低消費電力動作の半導体装置を作製することができる。
SOIウェーハでは、活性層(SOI層)と絶縁層(BOX層)の界面の未接合部はボイドと呼ばれる空隙となる。このボイドは、デバイス不良等の原因となるため、SOIウェーハの品質に大きく影響することが知られている(例えば特許文献1参照)。
特開平08−250567号公報
SOIウェーハの貼り合せ界面のボイドを検出する技術として超音波を利用したボイド検査装置がある。このボイド検査装置は、貼り合せ界面部分の検出限界以上の隙間幅をもつボイドは検出可能であるが、検出限界より小さな隙間幅の空隙や隙間は無いが接着強度が弱い部分は検出できないという問題がある。
ボイドを検出する方法としては、ピーリング検査も採用されている。ピーリング検査は、貼り合せ後に活性層側表面に粘着性のあるシールを貼り付けて剥がす方法である。この方法によれば、貼り合せの接合強度が弱い部分ではシール剥離時に活性層が局所的に剥がれる。しかし、ピーリング検査では、検査に使用するシールの粘着強度を常に一定にすることは非常に困難であるため、検査結果に大きなばらつきがある。そのため、ピーリング検査では製品の品質ばらつきが大きくなってしまうという問題がある。
従来、ボイド検査装置やピーリング検査による検査に合格したSOIウェーハであっても、デバイス工程において不良が起こることがあった。これは、これら検査で検出できなかった場所においてデバイス工程通過後にデバイス素子不良を引き起こすボイドや接着強度の弱い部分があり、これらがデバイス工程での様々な負荷により顕在化されることが原因と考えられる。従って、SOIウェーハにおけるデバイス不良率を低減するために、デバイス工程に近い側で、ボイド検査装置やピーリング検査による検査より更に高感度に貼り合せ界面のボイドや接着強度の弱い部分を検出するための手段が求められている。
そこで本発明の目的は、SOIウェーハの貼り合わせ界面の貼り合わせ不良を高感度に検出するための手段を提供することにある。
本発明者らは上記目的を達成するために鋭意検討を重ねた結果、SOIウェーハにおいて超音波ボイド検査装置、ピーリング検査により検出できなかったボイド部分や接着強度の弱い部分が、デバイス工程を通過することで外部より様々な負荷を受けることがデバイス素子の剥がれやボイドのふくらみによる不良の原因になるとの新たな知見を得た。そこで本発明者は上記知見に基づき更に検討を重ね、SOIウェーハをデバイス工程と近似する工程に付すことにより、デバイスでの素子剥がれ等の原因となる貼り合わせ不良を高感度に評価できることを見出した。
本発明は、以上の知見に基づき完成された。
即ち、上記目的は、下記手段により達成された。
[1]支持基板上に絶縁層と活性層をこの順に有するSOIウェーハの評価方法であって、
活性層の一部を絶縁層上から除去することにより、絶縁層上にパターンを形成し、パターン形成後のSOIウェーハの外観を検査し、上記パターンの剥離および/または接着不良の有無により活性層と絶縁層との貼り合わせ界面を評価することを特徴とするSOIウェーハの評価方法。
[2]前記活性層の一部を、エッチングにより除去する[1]に記載のSOIウェーハの評価方法。
[3]前記エッチングは、アルカリ溶液によるウェットエッチングまたはドライエッチングである[2]に記載のSOIウェーハの評価方法。
[4]活性層の一部を除去したSOIウェーハをフッ酸溶液に浸漬することを更に含む[1]〜[3]のいずれかに記載のSOIウェーハの評価方法。
[5]前記パターンは、10μm角〜100μm角のサイズを有する[1]〜[4]のいずれかに記載のSOIウェーハの評価方法。
[6]前記絶縁層上での前記パターンの間隔は、5μm〜100μmの範囲である[1]〜[5]のいずれかに記載のSOIウェーハの評価方法。
[7]支持基板上に絶縁層と活性層をこの順に有する複数のSOIウェーハからなるSOIウェーハのロットを準備する工程と、
前記ロットから少なくとも1つのSOIウェーハを抽出する工程と、
前記抽出されたSOIウェーハの品質を評価する工程と、
前記評価により良品と判定されたSOIウェーハと同一ロット内の他のSOIウェーハを製品ウェーハとして出荷することを含む、SOIウェーハの製造方法であって、
前記抽出されたSOIウェーハの評価を、[1]〜[6]のいずれかに記載の方法によって行うことを特徴とする、前記方法。
本発明によれば、SOIウェーハの品質を左右する貼り合わせ界面不良(接着強度の弱い部分および微小空隙が存在する部分)を高感度に検出することができる。
本発明は、支持基板上に絶縁層と活性層をこの順に有するSOIウェーハの評価方法に関する。本発明の評価方法は、活性層の一部を絶縁層上から除去することにより、絶縁層上にパターンを形成し、上記パターンの剥離および/または接着不良の有無により活性層と絶縁層との貼り合わせ界面を評価する。
SOIウェーハは、デバイス工程においてエッチング等を経て活性層にデバイス素子が形成される。このようなデバイス工程を通過することで外部より様々な負荷を受けることがデバイス素子の剥がれやボイドのふくらみによる不良の原因と考えられる。そこで本発明では、SOIウェーハの活性層をパターニングすることにより模擬的にデバイス素子(島状のパターン)を作製する。これによりSOIウェーハはデバイス工程に近い状態に置かれるため、デバイス工程で貼り合わせ不良によるデバイス素子の剥がれが起こる部分では島状のパターンの剥離が起こる。これにより、デバイス不良の原因となるSOIウェーハの貼り合わせ不良を検出できる。このような貼り合わせ不良には、微小なボイドや空隙を形成するには至らないものの接着強度が低い部分が含まれる。これらの貼り合わせ不良は、デバイス不良の原因となるにもかかわらず従来の検査方法では検出困難であった。これに対し本発明によれば、上記の貼り合わせ不良であっても高感度に検出することができる。
以下、本発明の評価方法について更に詳細に説明する。
本発明の評価方法における評価対象は、支持基板上に絶縁層と活性層をこの順に有するSOIウェーハである。SOIウェーハは、一般に、以下の方法により製造されるが、本発明の評価方法はいずれの方法で製造されたSOIウェーハにも適用可能である。
(1)酸化膜(絶縁膜)が形成された一枚のシリコンウェーハに、もう一枚のシリコンウェーハを貼り合わせ、この貼り合わせたシリコンウェーハの一方を研削・研磨して薄層化してSOI層を形成する方法(研削研磨法)
(2)SOI層側となるシリコンウェーハ(活性層用ウェーハ)の表層部に、水素イオン等を打ち込んでイオン注入層を形成したのち、支持基板用のシリコンウェーハと貼り合わせ、ついで熱処理により上記のイオン注入層で剥離することによって薄層化して、SOI層を形成する方法(スマートカット法)
本発明の評価方法の評価対象となるSOIウェーハを構成する材料は特に限定されるものではないが、通常、支持基板はシリコン基板、活性層はシリコン層であり、絶縁層は酸化膜、具体的にはSiO2膜である。上記シリコン基板およびシリコン層は、ボロン等のドーパントを含むものであってもよい。
上記支持基板および絶縁層の厚さは特に限定されるものではない。一方、活性層は過度に厚いと層の一部を除去しパターンを形成するために長時間を要するため、その厚さは30μm以下であることが好ましい。また、SOIウェーハにおける活性層の厚さは、一般に2μm以上である。
SOIウェーハの活性層を一部除去してパターンを形成する方法としては、エッチングを用いることが好ましい。エッチングは、特にアルカリエッチングを行う場合は活性層上にマスクとして酸化膜を形成し行うことが好ましい。アルカリエッチングはシリコンとシリコン酸化膜の選択比が大きいため、薄い酸化膜を形成することにより十分な保護効果を得ることができる。
以下に、エッチングによるパターン形成および貼り合わせ界面評価の工程について説明する。図1にエッチングによるパターン形成と評価工程のフローの一例を示す。図1中、(a)はウェットエッチングの場合、(b)はドライエッチングの場合である。但し、本発明は以下に示す態様に限定されるものではなく、各工程を適宜変更・改変することはもちろん可能である。
(a)ウェットエッチングの場合
貼り合せSOIウェーハの活性層側表面にウェットエッチングに対する保護酸化膜を形成する。保護酸化膜の形成は、ドライ酸化またはウェット酸化で行うことができる。酸化は、酸素のみの雰囲気または酸素と窒素の混合雰囲気で行うことが好ましい。保護酸化膜の厚みは、エッチング時間とシリコン/シリコン酸化膜のエッチングレート比により決定することが好ましい。
次いで、上記保護酸化膜上にフォトレジスト液を塗布した後、露光することにより不要な部分を除去し、保護酸化膜上にエッチングレジストを作製する。上記工程は、公知のフォトリソグラフィーによって行うことができる。
その後、保護酸化膜の表面がレジストに被覆されていない部分を除去する。保護酸化膜は、デバイス工程で通常使用されるフッ酸水溶液(HF液)またはバッファードHF液にウェーハを浸漬することにより除去することができる。
次いで、上記のようにマスク酸化膜を除去したウェーハをウェットエッチングする。エッチング液としてはデバイス工程で一般に使用されるアルカリ液が好ましく、中でもBOX層(酸化膜層)でエッチングが阻害されかつ異方性エッチングである水酸化テトラメチルアンモニウム(TMAH)、水酸化カリウム(KOH)の水溶液が好ましい。エッチング液の濃度は3質量%〜40質量%の範囲が好ましく、温度は60℃〜90℃の範囲が好ましい。一般的に、TMAH水溶液のエッチングレートは、シリコン/シリコン酸化膜=1000/1、KOH水溶液のエッチングレートは100/1前後である。エッチング液としてTMAHまたはKOH水溶液を使用し、エッチング時間が5分〜30分程度の場合、保護酸化膜の厚さは、200Å〜5000Åとすることが好ましい。
ウェットエッチングの場合は、活性層の一部除去により形成するパターン(以下、「模擬島」ともいう)のサイズと活性層厚みの関係に注意すべきである。活性層表面からBOX層までスクラブライン部分をエッチングする場合、模擬島表面は保護酸化膜で覆われているが横方向よりエッチングされる。このためエッチング時間が長いと模擬島がエッチングにより消滅してしまう場合がある。エッチング時間を短くするために、予め活性層厚みを研磨またはエッチングにより、例えば厚さ1μm〜5μm程度まで薄くしておくこともできる。これにより小さなサイズの模擬島が作製可能となる。
以上の工程により、SOIウェーハにおいて活性層の一部を絶縁層上から除去することにより絶縁層上に活性層のパターンが形成される。パターンは面内の一部、貼り合わせ不良が生じ易い部分のみに作製することもできるが、面内の貼り合わせ不良評価を漏れなく検出するためには、SOIウェーハ全面に作製することが好ましい。模擬島として残すパターンの形状は四角形、円形などいずれの形状であってもよい。例えば四角形のパターンは、10μm角〜100μm角のサイズであることが好ましい。円形のパターンは直径10〜100μmであることが好ましい。各パターンの間隔は5μm〜100μmの範囲であることが好ましい。上記サイズのパターンを上記間隔で形成すれば、ウェーハ内の貼り合わせ不良を精度よく検出することができる。
上記のウェットエッチング後のSOIウェーハの外観を検査し、パターン(模擬島)の接着不良(浮き、一部剥がれ)やパターンの剥離の有無を観察することにより界面状態、より詳しくは、接着強度が局所的に弱い部分や接着不良による空隙の有無を評価することができる。例えば、パターンの浮きや一部剥がれ、剥離がある部分には、上記のような界面の貼り合わせ不良があると判定することができる。本発明では、上記判定基準に基づき、接着不良および剥離を起こした模擬島の数がある値以上であるSOIウェーハを、貼り合わせ不良を多数含む不良品と判定することができる。本発明者の検討により、上記評価方法により、従来のボイド検査では良品と判定されていたにもかかわらずデバイス工程で不良を起こすSOIウェーハを検出することができることが明らかとなった。これにより、より信頼性の高いSOIウェーハを提供することができる。
外観検査は目視または光学顕微鏡により行うことができ、集光灯下または蛍光灯下等で行うことが好ましい。
活性層部分に作製した模擬島について接着強度が弱い部分を強調させるために、フッ酸溶液(HF液)に浸漬させることも好ましい。ここで使用されるHF液としては、濃度1質量%〜50質量%のフッ酸水溶液が好ましい。HF液への浸漬時間は、1回の浸漬当たり1分〜50分の範囲が好ましい。浸漬回数については特に制限はなく適宜設定すればよい。接着強度の強弱については、HF浸漬時間と模擬島が剥がれるタイミングの関係により相対的な評価が可能である。サイズについては、模擬島のサイズが貼り合わせ不良部分(ボイドや低接着部)のサイズより十分小さい場合には、模擬島が剥がれた個数を計数することにより評価できる。
(b)ドライエッチングの場合
ドライエッチングは、マスク酸化膜は不要でレジスト膜をマスクとして用いる。
レジスト膜が除去された部分から等方エッチングを行い、酸化膜でエッチングが阻害されるため、活性層にのみ模擬島を形成することができる。
エッチング以外の工程は、上記ウェットエッチングの場合と同様である。
以上の工程により、従来の検査方法では検出できなかった貼り合わせ不良をも高感度に検出することができる。
[SOIウェーハの製造方法]
本発明のSOIウェーハの製造方法は、支持基板上に絶縁層と活性層をこの順に有する複数のSOIウェーハからなるSOIウェーハのロットを準備する工程と、前記ロットから少なくとも1つのSOIウェーハを抽出する工程と、前記抽出されたSOIウェーハの品質を評価する工程と、前記評価により良品と判定されたSOIウェーハと同一ロット内の他のSOIウェーハを製品ウェーハとして出荷することを含む、SOIウェーハの製造方法であって、前記抽出されたSOIウェーハの評価を、本発明のSOIウェーハの評価方法によって行う。
前述のように、本発明のSOIウェーハの評価方法によれば、SOIウェーハの活性層と絶縁層との界面の貼り合わせ不良、特に、従来の検査方法では検出できなかった微小ボイドや低接着部、を高感度に検出することができる。本発明のSOIウェーハの製造方法によれば、従来の検査方法では検出できなかったものの実際のデバイス工程で問題となる貼り合わせ不良の有無を評価および確認した上で製品ウェーハを出荷することができるので、高品質なSOIウェーハを高い信頼性をもって提供することができる。なお、良品と判定する基準および1ロットから抽出するサンプルウェーハの数は、ウェーハの用途等に応じてウェーハに求められる物性を考慮して設定することができる。
以下、本発明を実施例に基づき更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。
[実施例1]
図2にTMAHを用いたウェットエッチングによる模擬島作製工程の説明図を示す。用いたサンプルは活性層厚み15μm、BOX層厚み1.5μm、支持基板厚み600μm、直径150mmのSOIウェーハである。
上記ウェーハを950℃の酸素雰囲気(5L/min)に45分間配置することにより酸化処理を施し、活性層上に厚さ300Åの保護酸化膜を形成した(図2中1)。
次いで、上記保護酸化膜上にフォトレジストを塗布し(図2中2)、フォトマスクを介して塗布面上に露光することにより保護酸化膜のパターニングを行った(図2中3)。次いで、上記パターニング後のウェーハから、マスク酸化膜を除去するためにバッファードHF(HF:フッ化アンモニウム=1:15)液中に70秒間浸漬した。次いで、レジスト膜を除去するために硫酸過水(硫酸:過酸化水=5:1)洗浄を2分間行いその後純水リンス10分間行った。
その後、濃度5質量%、液温85℃のTMAH水溶液に17分間浸漬しウェットエッチングすることにより活性層の一部をパターン状に除去しBOX層上に模擬島を作製した(図2中6)。
[実施例2]
活性層厚み15μm、BOX層厚み1.5μm、支持基板厚み600μm、直径150mmのSOIウェーハを作製する際、BOX層と活性層の貼り合わせ前にBOX層上に故意に異物を付着させ貼り合せを行ったウェーハについて、実施例1と同様の方法でウェットエッチングを行った。貼り合わせ強度が弱い部分を強調するため、ウェットエッチング後のウェーハをフッ酸水溶液(濃度25質量%)に5分間浸漬した。上記処理後のウェーハ表面を光学顕微鏡で観察した結果を図3に示す。図3に示すように、模擬島の剥がれが確認された。
上記と同様に故意に異物を付着させ貼り合わせを行ったSOIウェーハを用いてデバイスを作製したところ、デバイス不良が観察された。
[実施例3]
図4にドライエッチングにより作製した模擬島の写真を示す。ドライエッチングは等方性のため模擬島断面は富士山の様な形状である。露光後現像を行い100μm角パターンを形成した。その後、ケミカルドライエッチングにより活性層部分に模擬島を形成した。
[実施例4]
実施例2で使用したSOIウェーハと同様に故意に異物を付着させ貼り合わせを行ったSOIウェーハについて、実施例3と同様の方法で模擬島を形成したところ、ウェーハ表面の一部で模擬島の剥がれが確認された。
本発明によれば高品質な貼り合わせSOIウェーハを提供することができる。
エッチングによるパターン形成と評価工程のフローの一例を示す。 TMAHを用いたウェットエッチングによる模擬島作製工程(実施例1)の説明図である。 実施例2で処理したウェーハ表面の光学顕微鏡写真である。 実施例3で処理したウェーハ表面の光学顕微鏡写真である。

Claims (7)

  1. 支持基板上に絶縁層と活性層をこの順に有するSOIウェーハの評価方法であって、
    活性層の一部を絶縁層上から除去することにより、絶縁層上にパターンを形成し、パターン形成後のSOIウェーハの外観を検査し、上記パターンの剥離および/または接着不良の有無により活性層と絶縁層との貼り合わせ界面を評価することを特徴とするSOIウェーハの評価方法。
  2. 前記活性層の一部を、エッチングにより除去する請求項1に記載のSOIウェーハの評価方法。
  3. 前記エッチングは、アルカリ溶液によるウェットエッチングまたはドライエッチングである請求項2に記載のSOIウェーハの評価方法。
  4. 活性層の一部を除去したSOIウェーハをフッ酸溶液に浸漬することを更に含む請求項1〜3のいずれか1項に記載のSOIウェーハの評価方法。
  5. 前記パターンは、10μm角〜100μm角のサイズを有する請求項1〜4のいずれか1項に記載のSOIウェーハの評価方法。
  6. 前記絶縁層上での前記パターンの間隔は、5μm〜100μmの範囲である請求項1〜5のいずれか1項に記載のSOIウェーハの評価方法。
  7. 支持基板上に絶縁層と活性層をこの順に有する複数のSOIウェーハからなるSOIウェーハのロットを準備する工程と、
    前記ロットから少なくとも1つのSOIウェーハを抽出する工程と、
    前記抽出されたSOIウェーハの品質を評価する工程と、
    前記評価により良品と判定されたSOIウェーハと同一ロット内の他のSOIウェーハを製品ウェーハとして出荷することを含む、SOIウェーハの製造方法であって、
    前記抽出されたSOIウェーハの評価を、請求項1〜6のいずれか1項に記載の方法によって行うことを特徴とする、前記方法。
JP2008097008A 2008-04-03 2008-04-03 Soiウェーハの評価方法およびsoiウェーハの製造方法 Active JP5347309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008097008A JP5347309B2 (ja) 2008-04-03 2008-04-03 Soiウェーハの評価方法およびsoiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008097008A JP5347309B2 (ja) 2008-04-03 2008-04-03 Soiウェーハの評価方法およびsoiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2009252880A JP2009252880A (ja) 2009-10-29
JP5347309B2 true JP5347309B2 (ja) 2013-11-20

Family

ID=41313320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097008A Active JP5347309B2 (ja) 2008-04-03 2008-04-03 Soiウェーハの評価方法およびsoiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5347309B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5861333B2 (ja) * 2011-09-05 2016-02-16 信越半導体株式会社 貼り合わせ基板の貼り合わせ面の評価方法
CN112951735B (zh) * 2021-01-28 2022-11-08 微龛(广州)半导体有限公司 晶圆键合质量检测方法及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2856030B2 (ja) * 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
JPH1174493A (ja) * 1997-08-29 1999-03-16 Sumitomo Metal Ind Ltd Soiウエーハの欠陥検査方法
JP3768932B2 (ja) * 2002-07-18 2006-04-19 松下電器産業株式会社 電子デバイスの製造方法
JP4370862B2 (ja) * 2003-09-10 2009-11-25 信越半導体株式会社 積層基板の洗浄方法および基板の貼り合わせ方法

Also Published As

Publication number Publication date
JP2009252880A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
US20110151592A1 (en) Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
JP2011124354A (ja) Soiウェーハの検査方法
WO2010098007A1 (ja) Soiウェーハの製造方法
US7531462B2 (en) Method of inspecting semiconductor wafer
JP5347309B2 (ja) Soiウェーハの評価方法およびsoiウェーハの製造方法
US6600557B1 (en) Method for the detection of processing-induced defects in a silicon wafer
JP2010021242A (ja) 貼り合わせ用ウェーハの欠陥検出方法
CN102539448A (zh) 显影残留检测方法
JP2009295745A (ja) 半導体装置の製造方法
FR2797523A1 (fr) Procede d'inspection d'un substrat semiconducteur
TWI390593B (zh) 評估黏合式晶圓的方法
JPH1174493A (ja) Soiウエーハの欠陥検査方法
JP4087345B2 (ja) Soiウェーハの結晶欠陥の評価方法
JP5368001B2 (ja) Soi基板の製造方法
JP2004349420A (ja) Soiウェーハの検査方法
JP2004335695A (ja) 薄膜soiウェーハの製造方法および薄膜soiウェーハの欠陥評価方法
CN111137846A (zh) 微米级台阶高度标准样块的制备方法
JP2006005261A (ja) 処理液中不純物の検出方法
JP2006080339A (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
JPH0831898A (ja) 半導体ウエハの酸化膜評価方法
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
JP2004273716A (ja) レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置
JP2003194732A (ja) Soiウエーハの評価方法
JP2009231488A (ja) Soi基板の欠陥検出方法
JP2004327595A (ja) ピンホール欠陥の評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5347309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250