JP5347735B2 - 半導体スピンデバイス - Google Patents

Description

本発明は、半導体スピンデバイスに関する。

従来、磁気ヘッド等で広く用いられている磁気抵抗素子（ＭＲ素子）が知られている。ＭＲ素子は、電子のスピンを利用している。従来の技術によれば、電子がスピンを保持できるスピン拡散長は数十〜数百ｎｍ程度であるため、電子走行距離は、スピン拡散長以下にする必要がある。近年のＭＲ素子は、積層された磁性層／非磁性層／磁性層からなる構造を有しており、層面に垂直な方向に電流を流すＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ Ｐｌａｎｅ）構造を構成している。層厚を薄くする製造技術は確立しているため、積層方向に電子を流す構造の場合、各層の厚みを薄くすることで、電子走行距離を短くすることができる。

近年、積層技術のみでなく、横方向の微細構造作製技術が進歩し、面内において電流を流す構造においても、電子走行距離を、スピン拡散長以下にすることができるようになった。このような面内デバイスでは、２端子構造のデバイスのみならず、３端子以上の構造のデバイスの作製も容易であり、例えば、ソース電極とドレイン電極との間の領域に、ゲート電極を配置したスピントランジスタに応用することも可能となる。

２端子のＭＲ素子を面内に形成した磁気デバイスとして、局所構造及び非局所構造の磁気センサが考えられる。図１１（ａ）は局所構造の磁気センサを示し、図１１（ｂ）は非局所構造の磁気センサを示している。

図１１（ａ）に示すように、局所構造の磁気センサでは、Ｃｕなどの非磁性層１０上の一箇所に強磁性体からなるピンド層（磁化固定層）２Ｂを配置し、これから離隔した非磁性層１０上の他の箇所に強磁性体からなるフリー層（磁化自由層）３Ｂを配置する。これにより、ピンド層２Ｂとフリー層３Ｂは非磁性層１０を介して電気的に接続されたことになる。局所構造の磁気センサでは、電源Ｖ１から流れる電子流ｅは、ピンド層２Ｂ、フリー層３Ｂ、及び非磁性層１０を順次介して流れる。なお、電流（Ｉ）の流れる向きは電子流ｅの向きとは逆である。これにより、フリー層３Ｂの受ける外部磁場に応じて、ＭＲ素子の抵抗値Ｒが変化し、ＭＲ素子の両端子を構成するピンド層２Ｂとフリー層３Ｂとの間の電圧Ｖ（＝Ｉ×Ｒ）が変化する。この電圧Ｖを、電圧計Ｖによって、測定することで、外部磁場の大きさを測定することができる。

図１１（ｂ）に示すように、非局所構造の磁気センサは、一対の電極パッド１Ａ、４Ａを備えており、電極パッド１Ａ、４ＡはＣｕなどの非磁性層１０を介して接続されている。非磁性層１０上の一箇所に強磁性体からなるピンド層２Ｂを配置し、これから離隔した非磁性層１０上の他の箇所に強磁性体からなるフリー層３Ｂを配置する。これにより、ピンド層２Ｂとフリー層３Ｂは非磁性層１０を介して電気的に接続されたことになるが、非局所構造の磁気センサにおいては、電流の流れる経路と、電圧を測定する経路が異なっており、スピン流を用いるスピン蓄積型磁気センサ構成する。

スピン流に関しては幾つかの現象が知られている。例えば、上向きのスピン電子と下向きのスピン電子が互いに逆方向に同一量だけ流れる場合、電子の流れは相殺されるが、スピン流は発生している。すなわち、電子流が存在しない場合においてもスピン流は発生し、一領域内に電荷蓄積が行われる現象が存在する。このような現象は、スピン電子が蓄積された領域からスピン流が染み出していると捉えることもできる。

また、ピンド層２Ｂに電子流ｅを流すことにより、ピンド層２Ｂ中でスピン流が発生する。ピンド層２Ｂを通過した電子はフリー層３Ｂ内には流れ込まないため、ピンド層２Ｂとフリー層３Ｂとの間のチャネル領域では電流がゼロとなる。スピン流は保存量であるため、ピンド層２Ｂ／非磁性層１０の界面からスピン流が非磁性層１０中にも染み出すと捉えることもできる。ピンド層２Ｂ／非磁性層１０の界面近傍では、スピンの向きによって電子濃度が異なる領域が形成されており、このような現象はスピン蓄積と呼ばれている。

いずれにしても、スピン電子が非磁性層１０中を流れる場合において、電子流とは別にスピン流が発生し、スピン流が流れている状態では、フリー層３Ｂの磁化の向きに応じて、電圧が観察される。詳説すれば、ピンド層２Ｂに流れる電子流によってピンド層２Ｂ中にスピン流が生成され，ピンド層２Ｂ／非磁性層１０の界面付近にスピン蓄積が生じる。スピンが蓄積された領域からスピンが拡散してスピン流が発生し、このスピン流はフリー層３が吸収する。このときフリー層３Ｂとピンド層２Ｂの磁化の向きの相対角度によって、フリー層３の電位が変動し、非磁性層１０とフリー層３Ｂとの間に電圧変化が発生する。この電圧変化を検出する。すなわち，フリー層３Ｂの磁化の向きだけを外部磁化で変化させると、磁化の向きに応じた電圧Ｖが発生し、これをセンサ出力として検出することができる。

この電圧を測定することが、スピン蓄積型磁気センサの原理である。このような構造の場合、電圧測定経路内において電流が寄与していないため、精密な測定が期待される。また、局所配置ではスピン流だけを発生させているので、スピン流の大きさを、フリー層の磁化反転前後の電圧差で精度よく測定できるため、スピン流の定量的な評価手法として用いることができる。

上述のような原理の磁気センサへの応用は、例えば、下記特許文献１，２に記載されている。これらのデバイスは注入電流を入力とし、外部磁場によるフリー層の電圧変化を出力としている。特許文献１ではスピントランジスタが開示されており、特許文献２ではハードデイスク磁気再生ヘッドへの応用が開示されている。

特開２００４−１８６２７４号公報 特開２００７−２９９４６７号公報

しかしながら、従来のスピンデバイスにおいて、既存の半導体技術との親和性を考慮すると、スピン伝導チャネルを半導体とすることが好ましいが、このような半導体スピンデバイスにおいては、出力電圧が小さくなるという問題が発見された。

本発明は、このような課題に鑑みてなされたものであり、出力電圧を増加可能な半導体スピンデバイスを提供することを目的とする。

上述の課題を解決するため、本発明に係る半導体スピンデバイスは、半導体層の第１領域上に設けられた第１ピンド層と、前記半導体層の第２領域上に設けられた第２ピンド層と、前記半導体層の第３領域上に設けられたフリー層と、前記半導体層の第４領域上に設けられた電極層とを備えたスピンデバイスあって、前記第１ピンド層と前記第２ピンド層の磁化の向きは互いに逆向きであり、前記半導体層と前記第１及び第２ピンド層との間には、それぞれ第１及び第２トンネル障壁が介在し、前記半導体層と前記第１及び第２トンネル障壁との界面にはＮ型不純物がδドープされており、前記第１ピンド層は、前記第２ピンド層よりも前記フリー層から遠く、前記第１ピンド層から前記半導体層に向けて電子を注入し、前記第１ピンド層と第２ピンド層との間の前記半導体層内に電子を流すための電極を前記第１ピンド層と前記第２ピンド層にそれぞれ電気的に接続し、前記電極層と前記フリー層との間の電圧を測定することを特徴とする。

この構造の場合、第１ピンド層及び第１トンネル障壁を介して、半導体層の第１領域内に電子を注入する。注入された電子群は、第２ピンド層の設けられた第２領域へと走行するが、電子群は、拡散のみならず、半導体層内の電場によって第２領域方向にドリフト走行する力を受けるため、容易に半導体層の第２領域内に到達する。この電子群は、第１ピンド層と第１トンネル障壁を透過したものであり、これには電子流とスピン流が含まれている。第２領域から、第２ピンド層内に電子群が入ろうとするが、第２ピンド層の磁化の向きは、第１ピンド層とは逆であり、第２ピンド層と半導体層との間には第２トンネル障壁も介在している。したがって、第１ピンド層を通過することで一方向に偏極したスピンは、第２ピンド層を透過することができず、半導体層の第２領域に蓄積される。このスピンは、拡散によって、フリー層の設けられた第３領域に進行する。

フリー層の磁化の向きと、蓄積されたスピンの磁化の向きの一致の度合いに応じて、フリー層内に入るスピン量が決定され、これに応じて電極層とフリー層との間の電圧が決定される。したがって、フリー層の磁化の向きを外部磁場によって変化させれば、外部磁場の大きさに応じて、上記電圧の値が変化するので、間接的に外部磁場を検出することができる。また、外部磁場を一定としていれば、上記電圧を測定することにより、フリー層内に導入されたスピン流の量を間接的に計測することができる。

上述の構造によれば、電子がドリフト走行する方向は、半導体層内の第１領域から第２領域に向かう方向であり、第２領域におけるスピンの蓄積を阻害しない。なお、電子がドリフトする方向が、第２領域から第１領域に向かう方向であったとすると、第２領域に蓄積される電子の一部は、第１領域方向にドリフト走行し、第２領域において蓄積されるスピン量が少なくなる。したがって、本発明における半導体スピンデバイスにおいては、最終的にフリー層内に導入可能なスピン量が相対的に増加しており、出力電圧を大きくすることができる。

また、本発明に係る半導体スピンデバイスは、前記第１及び第２ピンド層間に電子流を供給する電流源と、前記フリー層と前記電極層との間の電圧を測定する電圧計とを備えることを特徴とする。すなわち、上述の半導体スピンデバイスにおいては、電流源によって電子流を供給し、電圧計によって出力電圧を計測することができる。

本発明の半導体スピンデバイスによれば、出力電圧を増加させることが可能である。

実施形態に係る半導体スピンデバイスの縦断面構造を示す図である。 図１に示した半導体スピンデバイスの動作（電子流走行）を説明する図である。 図１に示した半導体スピンデバイスの動作（スピン流走行）を説明する図である。 実施例（ａ）と比較例１（ｂ）に係るスピンデバイスの斜視図である。 入力電流Ｉ（μＡ）と出力電圧Ｖ（μＶ）の関係（ｄ１＝１μｍ）を示すグラフである。 入力電流Ｉ（μＡ）と出力電圧Ｖ（μＶ）の関係（ｄ１＝１００μｍ）を示すグラフである。 比較例１に係る半導体スピンデバイスの縦断面構造を示す図である。 比較例１に係る半導体スピンデバイス（ａ）と、比較例２に係るスピンデバイス（ｂ）の動作を説明するための図である。 電子群の拡散（ａ）とドリフト（ｂ）を説明するためのタイミングチャートである。 各種数式を示す図表である。 局所構造の磁気センサの平面図（ａ）及び非局所構造の磁気センサの平面図（ｂ）である。

以下、実施の形態に半導体スピンデバイスについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。

図１は、実施形態に係る半導体スピンデバイスの縦断面構造を示す図である。

半導体スピンデバイス１００は、第１ピンド層１Ｂと第２ピンド層２Ｂとの間に電子流ｅ（電流Ｉ）を供給する電流源（電源）Ｖ１と、フリー層３Ｂと電極層４との間の電圧を測定する電圧計２０とを備えている。電流源Ｖ１によって第１ピンド層１Ｂ内に電子流を供給し、電圧計２０によって、フリー層３Ｂと電極層４との間の出力電圧Ｖを測定している。なお、電子流ｅと電流Ｉの向きは逆である。

半導体スピンデバイス１００は、Ｓｉなどの半導体層（半導体基板）１０の第１領域、第２領域、第３領域、第４領域上に、電極構造１、２、３、４をそれぞれ有している。第１電極構造１は、第１領域上に設けられた第１ピンド層１Ｂと、半導体層１０と第１ピンド層１Ｂとの間に介在する第１絶縁層（トンネル障壁）１Ａからなる。第２電極構造２は、第２領域上に設けられた第２ピンド層２Ｂと、半導体層１０と第２ピンド層２Ｂとの間に介在する第２絶縁層（トンネル障壁）２Ａからなる。第３電極構造３は、第３領域上に設けられたフリー層３Ｂと、半導体層１０とフリー層３Ｂとの間に介在する第３絶縁層（トンネル障壁）３Ａからなる。第４電極構造４は、第４領域上に設けられた非磁性の電極層４からなる。

ここで、第１ピンド層１Ｂの磁化の向きＤＭ１と第２ピンド層２Ｂの磁化の向きＤＭ２は互いに逆向きであり、フリー層ＤＭ３の磁化の向きＤＭ３は、ピンド層１Ｂ，２Ｂの磁化の向きＤＭ１，ＤＭ２よりも外部磁場により容易に変動する。各ピンド層（磁化固定層）１Ｂ，２Ｂ、フリー層（磁化自由層）３Ｂ、及び電極層４上には、それぞれ電極パッドＥ１，Ｅ２，Ｅ３，Ｅ４が形成され、電気的に接続されている。なお、図１においては、各磁化の向きＤＭ１，ＤＭ２，ＤＭ３は、Ｘ軸方向に沿ったものが示されているが、これらは好適には、Ｙ軸方向（図４参照）に沿っている。

ピンド層１Ｂ，２Ｂ及びフリー層３Ｂの材料は、例えば、軟磁気特性に優れる強磁性体を用いることができる。このような強磁性体としては、Ｂ（ホウ素）を含まないＣｏＦｅが挙げられるが、Ｂを含んでいてもよい。このような材料は、Ｂ（ホウ素）を含有しないにも拘らず、ｂｃｃ構造（体心立方構造）を形成しやすく、結晶は（００１）方向に配向しやすいという傾向がある。

絶縁層１Ａ，２Ａ，３Ａの材料としては、結晶の整合が取りやすいＭｇＯが好ましいが、Ａｌ_２Ｏ_３や他の絶縁体、例えば、ＡｌＮ、ＳｉＯ_２、ＨｆＯ_２、Ｚｒ_２Ｏ_３、Ｃｒ_２Ｏ_３、ＴｉＯ_２、ＳｒＴｉＯ_３、ＺｎＯ、ＭｇＡｌＯ_２などが使用できる。なお、強磁性体としては、ＦｅやＮｉＦｅ等も使用することができる。なお、ピンド層１Ｂ，２Ｂ及び／又はフリー層３Ｂとして他の強磁性体を用いることもできる。好適なピンド層１Ｂ，２Ｂ及びフリー層３Ｂの厚みは、それぞれ２ｎｍ〜２０ｎｍであり、トンネル障壁として機能する絶縁層１Ａ，２Ａ，３Ａの厚みはそれぞれ０．５ｎｍ〜２ｎｍとすることができる。非磁性の電極層４としては、厚さ５ｎｍ〜１００ｎｍのＣｕを用いることができる。なお、磁性体と半導体チャネルの間にトンネル障壁を設けると、界面での抵抗整合性が向上し、出力が大きくなる。

上述の構造において、電流源（電源）Ｖ１からは、電極パッドＥ１を介して第１ピンド層１Ｂ内に電子が注入される。このとき、第１ピンド層１Ｂからは、絶縁層１Ａを介して半導体層１０に向けて電子ｅが注入される。電極パッドＥ１には相対的に負電位が印加される一方で、電極パッドＥ２には相対的に正電位が印加されており、第１ピンド層１Ｂと第２ピンド層２Ｂとの間の半導体層１０内には、第１ピンド層１Ｂから第２ピンド層２Ｂへ向かう方向へ電子を走行させる電場が生じている。第１ピンド層１Ｂから第２ピンド層２Ｂへ向かう方向をＸ軸の正方向とする。半導体層１０の厚み方向をＺ軸方向とし、Ｘ軸方向及びＺ軸方向の双方に垂直な方向をＹ軸方向とする。

第１ピンド層１Ｂと第２ピンド層２Ｂとは、Ｘ軸に沿って距離ｄ１だけ離隔しており、第２ピンド層２Ｂとフリー層３Ｂとは、Ｘ軸に沿って距離Ｇ１だけ離隔している。第１ピンド層１Ｂとフリー層３Ｂとは、Ｘ軸に沿って距離ｄ１＋Ｇ１＋（第２ピンド層２ＢのＸ軸方向寸法）だけ離隔しており、第１ピンド層１Ｂは、フリー層３Ｂからは第２ピンド層２Ｂよりも遠くに位置している。なお、フリー層３Ｂと電極層４とは、Ｘ軸に沿って距離ｄ２だけ離隔している。

上記構造の場合、第１ピンド層１Ｂ及び第１絶縁層１Ａを介して、半導体層１０の第１領域内に電子を注入すると、注入された電子群は、第２ピンド層２Ｂの設けられた第２領域へと走行するが、電子群は、拡散のみならず、半導体層内の電場によって第２領域方向にドリフト走行する力を受けるため、容易に半導体層１０の第２領域内に到達する。

図２は、電子流走行モデルとして半導体スピンデバイスの動作を説明する図であり、図３は、スピン流走行モデルとして半導体スピンデバイスの動作を説明する図である。

半導体層１０内に注入される電子群は、磁性体からなるピンド層１Ｂ及び絶縁層１Ａを通過することで一部分がスピン分極するが、アップスピン及びダウンスピンの和を電子流Ｃ_ＥＬＣ、アップスピンとダウンスピンの差分をスピン流Ｃ_ＳＰとして捉えることができる。

図２に示す電子流Ｃ_ＥＬＣの（作用１）では、電子流Ｃ_ＥＬＣの一部が、ピンド層２Ｂで反射され、スピンが蓄積された領域Ａ_ＳＰ０が形成される。この蓄積時のスピンは、電場の効果によってピンド層２Ｂの方向に戻される力を受けるため、アップストリームにあり、領域Ａ_ＳＰ０内での蓄積が促進される。

図３に示すスピン流Ｃ_ＳＰ１の（作用２）では、スピン流Ｃ_ＳＰ１が、逆向きの磁化の向きを有するピンド層２Ｂで反射され、スピンが蓄積された領域Ａ_ＳＰ１が形成される。この蓄積時のスピンは、電場の効果によってピンド層２Ｂの方向に戻される力を受けるため、アップストリームにあり、領域Ａ_ＳＰ１内での蓄積が促進される。この（作用２）は、第１ピンド層１Ｂの直下に蓄積されたスピンが、電場によって搬送され、第２ピンド層２Ｂの直下に蓄積される作用でもある。すなわち、スピン流Ｃ_ＳＰ１はトンネル膜としての絶縁層２Ａに衝突すると、抵抗が大きいため、これをトンネルせずに、その界面付近に溜まって領域Ａ_ＳＰ１を形成する。スピン流Ｃ_ＳＰ１は、ピンド層１Ｂの下から電場によって運ばれたものであり、作用２は、電場によって搬送されたスピン流がトンネルできずに蓄積されることを表している。

ドリフト拡散方程式は線形なので、全体のスピン蓄積量は、作用１と作用２によるスピン蓄積量の和で表すことができる。すなわち、第２ピンド層２Ｂの直下の領域における半導体層１０内のスピン蓄積量は増加する。それによって検出側に拡散するスピン流が増し、出力も大きくなる。

上述のように、第１ピンド層１Ｂと第１絶縁層１Ａを透過した電子群には、電子流Ｃ_ＥＬＣとスピン流Ｃ_ＳＰ１が含まれている。第２ピンド層２Ｂの形成された半導体層１０の第２領域から、第２ピンド層２Ｂ内に電子群が入ろうとするが、第２ピンド層２Ｂの磁化の向きＤＭ２（図１参照）は、第１ピンド層１Ｂの磁化の向きＤＭ１（図１参照）とは逆であり、第２ピンド層２Ｂと半導体層１０との間には第２絶縁層２Ａも介在している。したがって、第１ピンド層１Ｂを通過することで一方向に偏極したスピンは、第２ピンド層２Ｂを透過することができず、半導体層１０の第２領域に蓄積される。

このスピンは、拡散によって、フリー層３Ｂの設けられた半導体層の第３領域に進行する。電子流Ｃ_ＥＬＣの一部は、半導体層１０の第２ピンド層２Ｂの直下のスピン蓄積領域Ａ_ＳＰ０内にスピンとして蓄積され（図２参照）、その一部はスピン流Ｃ_ＳＰ０として第３領域に進行する。スピン流Ｃ_ＳＰ１の一部は、半導体層１０の第２ピンド層２Ｂの直下のスピン蓄積領域Ａ_ＳＰ１内にスピンとして蓄積され（図３参照）、その一部はスピン流Ｃ_ＳＰ２として第３領域に進行する。

第２領域における電子流によるスピン蓄積量と、スピン流によるスピン蓄積量の総和を総スピン蓄積量として考え、このスピン蓄積領域から流れ出すそれぞれの場合のスピン流の合計を、全スピン流として考えることができる。すなわち、スピン流Ｃ_ＳＰ０，Ｃ_ＳＰ２の合計に比例したスピン流が、フリー層３Ｂ内に流れ込み、流入量に応じた出力電圧Ｖを得ることができる。

なお、フリー層３Ｂの磁化の向きと、蓄積されたスピンの磁化の向きの一致の度合いに応じて、フリー層３Ｂ内に入るスピン量が決定され、これに応じて電極層４とフリー層３Ｂの間の電圧Ｖが決定される。フリー層３Ｂの磁化の向きの初期設定は、ピンド層１Ｂと同じであってもよいが、ＸＹ平面内で９０度回転していてもよい。

フリー層３Ｂの磁化の向きを外部磁場によって変化させれば、外部磁場の大きさに応じて、電圧Ｖの値が変化する。したがって、電圧Ｖを測定することで、間接的に外部磁場を検出することができる。また、外部磁場を一定としていれば、電圧Ｖを測定することにより、フリー層内に導入されたスピン流の量を間接的に計測することができる。

上述の構造によれば、電子がドリフト走行する方向は、半導体層１０内の第１領域（ピンド層１Ｂ）から第２領域（ピンド層２Ｂ）に向かう方向であり、第２領域におけるスピンの蓄積を阻害しない。なお、電子がドリフトする方向が、第２領域（ピンド層２Ｂ）から第１領域（ピンド層１Ｂ）に向かう方向であったとすると、第２領域に蓄積されるスピンの一部は、第１領域（ピンド層１Ｂ）方向にドリフト走行し、第２領域において蓄積されるスピン量が少なくなる（後述の図８参照）。したがって、本実施形態の半導体スピンデバイスにおいては、最終的にフリー層３Ｂ内に導入可能なスピン量が相対的に増加しており、出力電圧Ｖを大きくすることができる。

図４は、実施例（ａ）と比較例１（ｂ）に係るスピンデバイスの斜視図である。

実施例では、図１に示した構造の半導体スピンデバイスを用い、比較例１では、図７に示した構造の半導体スピンデバイスを用いた。なお、各層は、フォトリソグラフィーとイオンミリングを用いてパターニングした。図１及び図７いずれの場合も、磁化の向きＤＭ１、ＤＭ２，ＤＭ３は、図面上はＸ軸に沿っているが、実施例及び比較例１ではＹ軸に沿っていることとした。なお、図７に示す比較例１に係る半導体スピンデバイス１００Ｃ１について簡単に説明すると、比較例１では、図１に示したものから第１絶縁層１Ａが除かれており、電子流ｅの注入方向が、実施例とは逆である。その他の構造は、実施例と比較例１において同一であるが、実施例では比較例１よりも、距離ｄ１を実際には短くして用いる。実施例と比較例１に関して、距離ｄ１の値を同一とし、入出力の関係を調べた。

Ｓｉの抵抗率ρ＝０．０１Ωｃｍ、Ｓｉからなる半導体中にイオン注入されたＰ（リン）の不純物濃度＝３×１０^１８／ｃｍ^３、半導体層と絶縁層との界面にδドープされたＰ（リン）の不純物濃度＝１×１０^２０／ｃｍ^３、電場がない場合のＳｉ中のスピン拡散長λ_Ｎ＝１０μｍとした。磁性電極構造１，２，３としては、半導体層１０としてのＳｉ上に、絶縁層１Ａ、２Ａ，３ＡとしてＭｇＯ（厚み１ｎｍ）を形成し、その上に各種磁性層１Ｂ、２Ｂ，３ＢとしてＦｅ（厚み２０ｎｍ）を堆積した。なお、Ｎ型の不純物としては、Ｐ（リン）以外にもＡｓやＳｂを用いることができる。

磁性電極間の間隔Ｇ１＝１μｍとし、非磁性の電極層４としては、半導体層１０上にＡｌ（厚み５ｎｍ）、Ｃｒ（厚み５ｎｍ）、及びＡｕ（厚み５０ｎｍ）を順次堆積したものを用いた。間隔ｄ２＝１００μｍ、半導体層１０の厚みｔ１は１００ｎｍ、幅ｗ１は２０μｍである。なお、間隔ｄ１＝１μｍ，５μｍ，１０μｍ，５０μｍ，１００μｍとして演算を行ったが、グラフの傾向はいずれの場合も同じである。以下、代表的なグラフとして、ｄ１＝１μｍとｄ１＝１００μｍの場合のデータを示す。

図５は、入力電流Ｉ（μＡ）と出力電圧Ｖ（μＶ）の関係（ｄ１＝１μｍ）を示すグラフであり、図６は、入力電流Ｉ（μＡ）と出力電圧Ｖ（μＶ）の関係（ｄ１＝１００μｍ）を示すグラフである。なお、（ａ）は、広い範囲（１０〜１０００μＡ）の電流に対する電圧のグラフであり、（ｂ）は狭い範囲（１０〜１００μＡ）の電流に対する電圧のグラフである。

いずれのグラフも理論値を示したものである。実際には、電流増加による移動度の変化や、バイアスによる絶縁層におけるトンネル分極率の低下などに起因して、実施例の出力電圧Ｖは、これらのグラフに示されるものよりも低下すると考えられ、特に、入力電流値が大きい場合には、飽和・低下傾向が見られるものと考えられる。しかしながら、比較例１における出力電圧Ｖよりは、いずれの条件の場合においても、実施例の出力電圧Ｖの方が顕著に大きい。

なお、距離ｄ１は、スピン輸送効率を向上させるため、１０μｍ以下が好ましいが、距離ｄ１に拘わらず実施例の場合の方が比較例１よりも出力は向上する。また、第２ピンド層２Ｂからフリー層３Ｂへのスピン輸送過程ではスピンが減衰するため、好ましくは、これらの距離Ｇ１はスピン拡散長以下とする。特に、電子流が小さいときは、電場が小さくスピン拡散長の拡張が小さいので、半導体固有のスピン拡散長λ_Ｎ以下であることが好ましく、１０μｍ以下であることが好ましい。

以上、説明したように、上述の実施例に係る半導体スピンデバイスは、比較例１よりも優れた特性を発揮するが、その原因について検討を行った。

図８は、比較例１に係る半導体スピンデバイス（ａ）と、比較例２に係るスピンデバイス（ｂ）の動作を説明するための図である。比較例１の半導体スピンデバイス１００Ｃ１と、比較例２のスピンデバイス１００Ｃ２とは、チャネル層の材料が異なる。比較例１ではチャネル層（半導体層）１０の材料がＳｉ（半導体）であったが、比較例２ではチャネル層１０Ａの材料は金属（Ｃｕなど）である。

比較例１のように、チャネル層１０として半導体を用いた場合には、既存の半導体技術に対する親和性が高い一方が、電子を第２ピンド層２Ｂから注入すると、内部に電子を第１ピンド層１Ｂの方向にドライブする力Ｆ＝ｅ（電子）×Ｅ（内部電場）が働く。これにより、第２領域における領域Ａ_ＳＰ内に蓄積されるスピンの一部が、第１ピンド層１Ｂ方向へと流れ、フリー層３Ｂへと拡散するスピン流Ｃ_ＳＰは小さくなる。

なお、比較例２のスピンデバイス１００Ｃ２は、図示の如く構成されているが、チャネル層１０Ａの材料は金属であり、比較例１のように電子に対して働く力は小さいため、多くのスピンが領域Ａ_ＳＰ内に蓄積され、大きなスピン流Ｃ_ＳＰがフリー層３Ｂの方向へと拡散する。

すなわち、比較例１では、チャネル層として半導体を用いているため、スピン蓄積を阻害する要因が存在しており、実施例では、この要因が除去されているため、顕著に出力電圧Ｖが上昇している。また、金属をチャネルとする比較例２では、このような問題は生じておらず、比較例２からは、このような問題点は思いつくことができない。

なお、電子群の拡散とドリフトについて、若干の説明をしておく。

図９は、電子群の拡散（ａ）とドリフト（ｂ）を説明するためのタイミングチャートである。

初期状態（時刻ｔ＝０）において、ｘ＝０の位置においてピーク電子密度ｎ_ｅを有し、実線で示すように分布した電子群は、内部電場がない場合、時間の経過と共に拡散し、二点鎖線で示すように分散して半値幅は広がり、ピーク密度が低下する（ａ）。拡散の方向は、ｘ軸の正方向と負方向の双方である。

一方、ｘ軸に沿った内部電場が存在する場合、前述の電子群は、二点鎖線で示すように分散して半値幅は広がり、ピーク密度が低下するが、それと同時に、ピーク位置が電子のドリフト速度ｖ×（ｔ＝経過時間）にしたがって、移動する。すなわち、比較例１のように、内部電場が存在している場合、第２領域に蓄積されたスピンがドリフトして、運び出される（図８（ａ）参照）。

実施例においては、比較例１とは逆向きの内部電場が半導体層内に発生しているため、蓄積したスピンが運び出されることはなく、したがって、スピン蓄積量が多くなり、大きなスピン流がフリー層方向へと流れる。また、第１ピンド層１Ｂの直下の半導体層内に蓄積されたスピンは、拡散とドリフトによって、第２ピンド層２Ｂの直下の半導体領域内に運ばれ、第２ピンド層２Ｂで反射されて、第２領域内に蓄積される。

したがって、実施例の場合には、スピン蓄積量が大きくなり、大きなスピン流がフリー層方向へと流れる。すなわち、第１ピンド層１Ｂと第２ピンド層２Ｂの磁化の向きは逆向きであるため、第１ピンド層１Ｂの直下に蓄積したスピンが輸送されて、第２領域に到達した場合にも、これが第２ピンド層２Ｂ内に吸収されず、第２領域内に蓄積され、第１ピンド層２Ｂの直下に蓄積されなかったスピンも、これとは逆の磁化の向きを有する第２ピンド層２Ｂによって反射され、第２領域内に蓄積される。

ここで、拡散とドリフトについて若干の説明を補足しておく。

図１０は、各種数式を示す図表である。

数式（１）は、半導体内におけるスピンのドリフト・拡散方程式を示し、数式（２）は、金属内におけるスピンのドリフト・拡散方程式を示す。ｎ（ｕｐ）はアップスピンの電子密度、ｎ（ｄｏｗｎ）はダウンスピンの電子密度、ｅは電荷素量、Ｅは内部電場、Ｋ_Ｂはボルツマン定数、Ｔは絶対温度、Ｄは拡散定数、τはスピン寿命、μ（ｕｐ）はアップスピンの化学ポテンシャル、μ（ｄｏｗｎ）はダウンスピンの化学ポテンシャルである。半導体では電子密度でスピン注入を記述したが、金属では化学ポテンシャルで記述した。

位置ｘにおけるスピン流Ｉｓ（ｘ）は、数式（３）で与えられる。数式（３）におけるλは、スピン流が伝播できる長さ、すなわちスピン拡散長であり、金属内では物質定数と考えられており、Ｃｕの場合、３５０〜７００ｎｍである。スピンのドリフトする方向が、拡散方向と一致している場合、スピンのドリフト速度は大きくなり、スピン拡散長λｄ（ダウンストリーム）は長くなる。スピンのドリフトする方向が、拡散方向とは逆向きの場合、スピンのドリフト速度は小さくなり、スピン拡散長λｕ（アップストリーム）は短くなる。

なお、スピンは電場によって輸送することができる。数式（４）及び（６）は、それぞれの場合のスピン拡散長λｄ及びλｕを示している。λ_Ｎは、電場が無い場合のスピン拡散長を示している。数式（５）及び数式（７）は、電場Ｅの大きさを無限大とした場合のスピン拡散長λｄ及びλｕを示しており、数式（５）は実効的に電場のみに依存したスピンの純粋ドリフト、数式（７）はスピンの熱振動状態を示している。この熱振動は、絶対零度では静止することになる。

一般的な数値として、拡散定数Ｄ＝３６（ｃｍ_２／ｓｅｃ）、電子の移動度μ＝１００（ｃｍ^２／Ｖｓｅｃ）、寿命τ＝１００（ｎｓｅｃ）、電場Ｅ＝１０００（Ｖ／ｃｍ）とした場合、Ｓｉ中のスピン拡散長λ（Ｅ）＝１００μｍである。なお、電場Ｅ＝０の場合、Ｓｉ中のスピン拡散長λ_Ｎ（Ｅ＝０）は１９μｍである。すなわち、スピン拡散長は、スピンの走行をアシストする電場が存在することによって長くなる。

なお、図１における隙間Ｇ１を与える第２ピンド層２Ｂとフリー層３Ｂとの間の半導体層１０内の領域には、電場が存在していないので、これらのスピン流の減衰は、半導体固有のスピン拡散長λ_Ｎによって決定される。スピン抵抗Ｒ_Ｎは、スピン注入を行う電極直下のスピン蓄積に依存する定数であるので、電場によってスピン蓄積が変わる現象は、唯一、スピン抵抗Ｒ_Ｎの変化として表すことができる。ゆえに、ドリフト拡散方程式では、現象はスピン拡散長に全て反映され、スピン抵抗Ｒ_Ｎとスピン拡散長λの比例関係から、電場Ｅのときの出力電圧Ｖ（Ｅ）は、以下のようになる。

すなわち、電場Ｅのときの出力電圧Ｖ（Ｅ）は、電場Ｅ＝０のときの電圧Ｖ（０）＝α×Ｒ_Ｎ×ｅｘｐ（−Ｇ１／λ_Ｎ）×Ｉとすると、Ｖ（Ｅ）＝Ｖ（０）×λ（Ｅ）／λ_Ｎとして理論的に導くことができる。なお、αは定数、Ｒ_Ｎはスピン抵抗、Ｉは注入した電流、λ（Ｅ）は電場Ｅのときのスピン拡散長である。

すなわち、上述の実施形態によれば、電子流の反射によるスピン蓄積によって（図２）、電場Ｅを大きくすれば、出力電圧Ｖは、無電場の場合のλｄ／λ_Ｎ倍まで大きくなり得る（λｄ＞λ_Ｎ）。比較例１の場合は、スピン拡散長は電場で短くなるλｕであり、出力電圧Ｖは、無電場の場合のλｕ／λ_Ｎ倍であり（λｕ＜λ_Ｎ）、低下していることがわかる。

また、第１ピンド層１Ｂの直下の半導体層１０に蓄積されたスピンは、第２ピンド層２Ｂの直下の領域にも輸送され、第２ピンド層２Ｂで反射されることで、第２領域に蓄積される（図３）。これらの合計により、第２領域におけるスピン蓄積量が増加すると共に、比較例１のように第２領域から運び出されるスピンが減少するため、第２領域から第３領域へと流れ出すスピン流は大きくなり、出力電圧Ｖが著しく増加する。なお、第１ピンド層１Ｂと第２ピンド層２Ｂの磁化の向きを反平行にするのは、第１ピンド層１Ｂ直下のスピン蓄積が輸送された分と、第２ピンド層２Ｂの直下のスピン蓄積が加算されるからである。

比較例１の構造の出力に比較して、実施形態の場合には、最大で（λ_Ｎ＋λｄ）／λｕ倍の出力電圧Ｖを得ることができる。なお、距離ｄ１がスピン拡散長より十分大きくなると、出力電圧Ｖはλｄ／λｕ倍となる。

実施例の（作用１）では、スピン拡散長は、電場に応じて長くなるλｄである。実施例の（作用２）では、スピン拡散長は、ドリフトで運ばれる蓄積されたスピンに対するものなので、電場がないときに本来生成される蓄積量となってλ_Ｎで特徴付けられる。絶縁層１Ａの直下に形成されるスピン蓄積量はλ_Ｎで決定される。なお、実施例の出力電圧Ｖは、上述の（λ_Ｎ＋λｄ）／λｕ倍の増倍効果を低く見積もり、比較例１の出力電圧Ｖの（λｄ／λ_Ｎ）＋１倍とした。

なお、上記半導体スピンデバイスは、磁気センサや磁気ヘッド等のスピンセンサの他、スピン注入を利用した各種デバイスに利用することができる。また、上述のトンネル障壁としては、ショットキ接触を利用したものも考えられる。

本発明は、半導体スピンデバイスに利用することができる。

１０・・・半導体層、１Ｂ，２Ｂ・・・ピンド層、３Ｂ・・・フリー層、１Ａ，２Ａ，３Ａ・・・トンネル障壁（絶縁層）、４・・・電極層。

Claims (2)

1. 半導体層の第１領域上に設けられた第１ピンド層と、
   前記半導体層の第２領域上に設けられた第２ピンド層と、
   前記半導体層の第３領域上に設けられたフリー層と、
   前記半導体層の第４領域上に設けられた電極層と、
   を備えた半導体スピンデバイスあって、
   前記第１ピンド層と前記第２ピンド層の磁化の向きは互いに逆向きであり、
   前記半導体層と前記第１及び第２ピンド層との間には、それぞれ第１及び第２トンネル障壁が介在し、
   前記半導体層と前記第１及び第２トンネル障壁との界面にはＮ型不純物がδドープされており、
   前記第１ピンド層は、前記第２ピンド層よりも前記フリー層から遠く、
   前記第１ピンド層から前記半導体層に向けて電子を注入し、前記第１ピンド層と第２ピンド層との間の前記半導体層内に電子を流すための電極を前記第１ピンド層と前記第２ピンド層にそれぞれ電気的に接続し、
   前記電極層と前記フリー層との間の電圧を測定する、ことを特徴とする半導体スピンデバイス。
2. 前記第１及び第２ピンド層間に電子流を供給する電流源と、
   前記フリー層と前記電極層との間の電圧を測定する電圧計と、
   を備えることを特徴とする請求項１に記載の半導体スピンデバイス。
   

Images