JP5347886B2

JP5347886B2 - ３次元半導体装置および３次元半導体装置の冷却方法

Info

Publication number: JP5347886B2
Application number: JP2009231431A
Authority: JP
Inventors: 隆志眞子
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2009-10-05
Filing date: 2009-10-05
Publication date: 2013-11-20
Anticipated expiration: 2029-10-05
Also published as: JP2011082252A

Description

本発明は、半導体装置に関し、特に、複数の半導体集積回路（半導体チップ）を積層して構成される３次元半導体装置の冷却に好適な方法と装置に関する。

プロセスの微細化による半導体集積回路（ＬＳＩ）の高機能化、高集積化の進展に行き詰まりが見える中で、複数のＬＳＩチップを積層することにより、集積度や高速性の向上を図る試みが多く為されている。

例えば特許文献１（特開平１１−２６１００１号公報）、特許文献２（特開２００１−１８９４１９号公報）、特許文献３（特開２００１−２５０９１３号公報）等には、積層された半導体チップ間の電気的接続のために、半導体チップを貫通し、半導体基板そのものとは絶縁されている配線、いわゆる貫通電極（ＴＳＶ：ｔｈｒｏｕｇｈｓｉｌｉｃｏｎｖｉａ：シリコン貫通ビア）を用いた３次元集積回路が開示されている。貫通電極（ＴＳＶ）は、シリコンウェハ等の半導体基板に貫通孔を開け、貫通孔に例えばＣｕ等の金属を充填しさらにチップ回路面の配線パターンに接続し、チップを積層するために、上段のチップの貫通電極と下段の貫通電極をバンプで接続し、垂直方向に積層可能としている。なお、特許文献１乃至３には、半導体チップに対して如何にして貫通電極を設けるか、チップ同士を積層する際に確実な電気的な接続をどのようにしてとるか、積層したチップ同士をどのように接着固定するか等について解決策がそれぞれ提案されている。

特開平１１−２６１００１号公報特開２００１−１８９４１９号公報特開２００１−２５０９１３号公報特開平０３−２１４６５３号公報特開平０９−０６４２５５号公報特開２００８−２４４３７０号公報特開２００５−２５９８１０号公報特開２００６−１０８６３１号公報

以下に本発明による関連技術の分析を与える。３次元集積回路を実用化するための課題の一つに、積層される半導体チップからの発熱の問題がある。特に、多バス、短距離接続による動作の高速化が、３次元化の最大のメリットと考えられるハイエンドＬＳＩなどにおいては、効果的な放熱手法の確立が３次元集積回路化の必須要件となっている。現状では、放熱のためのＴＳＶ（放熱ビア）を多数配置することにより、求められる放熱性能を確保することが検討されている。しかしながら、このような放熱ビアが必ずしもデバイスの発熱極大点（ホットスポット）近傍に配置できる保証はないことから、回路設計に放熱設計をも加えた複雑なデバイス設計を行わなければならない。このため、３次元集積回路素子の設計自由度を著しく減少させている。

したがって、本発明の目的は、回路設計に大きな制限を加えることなく３次元回路内のホットスポットを効率的に冷却可能とする装置と方法を提供することにある。

本願で開示される発明は前記課題を解決するため、概略以下のように構成される。

本発明によれば、それぞれがチップを貫通する貫通電極を有する複数の半導体チップを積層してなる３次元半導体装置であって、前記半導体チップは、前記貫通電極として、異種の第１、第２の材料でそれぞれ構成された第１、第２の貫通電極を備え、前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同一又は同種の材料からなり、前記半導体チップの回路面上に配置され、前記回路面上で接続された第１、第２の表面配線を有し、前記第１の貫通電極側から前記第１の表面配線、前記第２の表面配線を介して前記第２の貫通電極に沿って電流を流すことにより、前記回路面上の前記第１の表面配線と前記第２の表面配線の接合部でペルチェ吸熱が行われる３次元半導体装置が提供される。

本発明によれば、チップを貫通する貫通電極を有する複数の半導体チップを積層してなる３次元半導体装置の冷却方法であって、
前記貫通電極として、異種の第１、第２の材料でそれぞれ構成された第１、第２の貫通電極を設け、
前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同一又は同種の材料からなり、前記半導体チップの回路面上に配置され第１、第２の表面配線を前記回路面上で接続し、
前記第１の貫通電極側から前記第１の表面配線、前記第２の表面配線を介して前記第２の貫通電極に沿って電流を流すことにより、前記回路面上の前記第１の表面配線と前記第２の表面配線の接合部でペルチェ吸熱が行われる、３次元半導体装置の冷却方法が提供される。

本発明によれば、回路設計に大きな制限を加えることなく３次元回路内のホットスポットを効率的に冷却することができる。

本発明の一実施形態の構成を示す図である。本発明の一実施形態のチップ冷却効果を示す図である。

本発明の実施形態について説明する。本発明は、チップを貫通する貫通電極を有する複数の半導体チップを積層してなる３次元半導体装置において、貫通電極と、該貫通電極に直接接続されたチップ回路面上の表面配線の組を、熱電能（ゼーベック係数）の差の大きな２種類の材料で作成し、それら２種類の表面配線の接合部に電流を流したときに起こるペルチェ吸熱により、半導体チップ内のホットスポットが直接冷却するできることを見出して創案されたものである。ペルチェ吸熱は、異種の材料の接合部のみで起こる。このため、この接合部を半導体チップ内のホットスポット直上に配置するならば、該接合部に接続されるＴＳＶ自体の位置は、該接合部から離して配置することが出来る。これにより、回路設計に大きな制限を加えることなく、半導体チップの面内の任意の位置を冷却することが出来る。

ここで、上記した本発明と、関連技術との相違点について説明しておく。半導体素子冷却にペルチェ効果あるいはペルチェ素子を用いる試みは、例えば特許文献４（特開平０３−２１４６５３号公報）、特許文献５（特開平０９−０６４２５５号公報）等に開示されている。しかしながら、これら特許文献４、５等に記載されて構成は、半導体素子基板の裏面にペルチェ素子を設けているため、複数の半導体チップを積層した３次元ＬＳＩには適用することが出来ない。また、本発明のように、チップ内のホットスポットを狙って冷却することも出来ない。

また、特許文献６（特開２００８−２４４３７０号公報）、特許文献７（特開２００５−２５９８１０号公報）には、半導体素子基板自体をペルチェ素子として用いる技術が開示されているが、基板であるＳｉの熱電性能が低いために、放熱能力はそれほど高く出来ない。

さらに、特許文献８（特開２００６−１０８６３１号公報）には、柱状構造のＣＰＰ（ＣｕｒｒｅｎｔＰｅｒｐｅｎｄｉｃｕｌａｒｔｏＰｌａｉｎ）配線部分を異種材料界面を持つ熱電材料で作成することにより、デバイス冷却を行う構成が開示されているが、ペルチェ吸熱が起こる接合部（異種材料界面）を、ＣＰＰ配線内部に設ける構造のため、デバイス中の任意の位置を冷却することはできない。以下、本発明の実施の形態を具体的に説明する。

図１は、本発明の一実施形態を説明する図である。半導体チップ１を貫通する貫通電極（ＴＳＶ）は上下チップ間で接続され、複数の半導体チップ１を張り合わせて積層した３次元半導体装置が構成されている。貫通電極（ＴＳＶ）４、５はそれぞれｐ型、ｎ型熱電材料からなる。異種の熱電材料の接合部で吸収される熱の量は、接合される２種の熱電材料のゼーベック係数の差に比例するため、ｎ型（ゼーベック係数が負）の熱電材料と、ｐ型（ゼーベック係数が正）の熱電材料とを組み合わせることが効果的である。接合部２を、ｎ型熱電材料からｐ型熱電材料の向きに電流が流れるときに、接合部２で吸熱が起こるため、積層されたチップ表面（回路面）の所望の位置に接合部２を配置することで、積層体内部で局所的に発生する熱を吸収することが出来る。

ｐ型、ｎ型熱電材料からなる貫通電極（ＴＳＶ）４、５をチップの回路面上で銅等の配線で接続しπ型構造のペルチェ素子を構成とした場合と相違して、本実施形態によれば、貫通電極（ＴＳＶ）４、５とそれぞれ電気的に接続されたｐ型、ｎ型熱電材料からなる表面配線を備え、これらをチップの回路面上で接続したことにより、例えば回路設計の都合で、貫通電極（ＴＳＶ）４、５が相当離間して配置される場合であても、チップ回路面上の接合部２で局所的にペルチェ吸熱が行われ、積層体内部で局所的に発生する熱を吸収することが出来る。貫通電極（ＴＳＶ）４、５をチップの回路面上で銅等の配線で接続してπ型構造とした場合、吸熱は銅等の配線全体に亘り、貫通電極（ＴＳＶ）４、５の間隔が広がる場合、局所的に吸熱を行うことはできない。

また図１に示すように、貫通電極（ＴＳＶ）５を構成するｎ型熱電材料、接合部２、貫通電極（ＴＳＶ）４を構成するｐ型熱電材料の組を、複数段直列につなぐことも可能である。この場合、チップ裏面の接合部３では、電流がｐ型熱電材料からｎ型熱電材料の向きに流れるため、ペルチェ発熱が起こる。しかしながら、この発熱は、積層されたチップの最外層での発熱であるため、積層体内部での発熱に比べて、放熱は容易である。

本実施形態では、積層された複数の半導体チップ１の最下段の半導体チップ１のチップ裏面において、貫通電極（ＴＳＶ）４、５とそれぞれ電気的に接続されたｐ型、ｎ型熱電材料からなる表面配線を備え、これらをチップ裏面で接続しているが、チップ裏面側の貫通電極（ＴＳＶ）４、５を銅等の配線で接続しπ型構造のペルチェ素子を構成してもよい。

なお、図１では、３次元半導体装置を構成する複数の半導体チップ１のｎ型熱電材料の貫通電極（ＴＳＶ）４、接合部２、ｐ型熱電材料の貫通電極（ＴＳＶ）５、接合部３、ｎ型熱電材料の貫通電極（ＴＳＶ）４・・・というように、全ての貫通電極、接合部を直列接続し（数珠繋ぎ）、チップ裏面側の貫通電極（ＴＳＶ）４から電流を供給する構成が示されているが、３次元半導体装置を構成する複数の半導体チップ１のｎ型熱電材料の貫通電極（ＴＳＶ）４、接合部２、ｐ型熱電材料の貫通電極（ＴＳＶ）５の一部の組で直列回路を構成、他の組では別の直列回路を構成するようにしてもよい。

熱電材料の性能を示す指標としては、熱電性能指数Ｚが一般に用いられる。Ｚは次式（１）で表わされる。

・・・（１）

ただし、Ｓはゼーベック係数（Ｖ／Ｋ）、σは導電率（１／Ω／ｍ）、κは熱伝導率（Ｗ／ｍＫ）である（括弧内の次元において、Ｖは電圧、ＫはＫｅｌｖｉｎ（温度）、Ωは抵抗、ｍはｍｅｔｅｒ、ＷはＷａｔｔを表す）。

熱電材料を、温度差から電力を取り出す熱電変換システムに用いる場合や、低温部から高温部に熱を輸送する熱電冷却システムに用いる場合には、性能指数Ｚと、動作温度Ｔ（絶対温度）の積である無次元量ＺＴが、システムの効率を決定する。このため、ＺＴの高い材料を用いることが高効率なシステム構築の鍵となる。

熱電変換システムの場合、高温部から熱を取り出し、そのエネルギーの一部を電気に変換して、残りを低温部に捨てることで動作する。高温部から単位時間に取り出される熱量Ｑと、取り出される電力Ｐの比ηは次式（２）で与えられる。

・・・（２）

ただし、Ｔ_Ｈは高温部の温度、Ｔ_Ｃは低温部の温度、ΔＴは、低温部と高温部の温度差Ｔ_Ｈ−Ｔ_Ｃである。

システムの効率ηがＺＴという因子を通してのみ、熱電材料の材料物性に依存していることが式（２）からもわかる。

一方、通常の熱電冷却システムの場合、外部から電力を投入して、低温部から熱を取り出し高温部で熱を放出する。

ここで、低温部から単位時間に取り出される熱量Ｑと投入する電力Ｐとの比φは、次式（３）で与えられる。

・・・（３）

この場合も、効率φはＺＴのみを通して、熱電材料の材料物性に依存する。

式（２）、（３）より、熱電変換、熱電冷却のいずれの場合でも、そのＺＴが無限大になる極限で、効率がカルノー機関の効率と一致する。

これらに対し、本発明の場合、熱電材料に望ましい性質は、熱電変換や熱電冷却システム用の通常の熱電材料にとって最良とされるものとは異なる。

具体的には、式（２）のＺの分子に当たる出力因子（Ｓ^２σ）は、通常あるいは関連技術の用途においても、本発明の用途においても、大きければ大きいほど望ましいことに変わりは無い。

式（２）のＺの分母の熱伝導率については、通常あるいは関連技術の用途では、可能な限り小さいことが望まれるのに対し、本発明の用途では、逆に大きい方が望ましいものとなる。つまり、本発明の用途においては、ＺＴは必ずしも良い性能指標にはならない。

表１に、代表的な熱電材料の出力因子Ｓ^２σ、熱伝導率κ、ＺＴ、動作温度を示す。出力因子（Ｓ^２σ）の次元はＷ／Ｋ^２ｍである。

室温付近で利用する熱電材料としては、１を超えるＺＴを持つＢｉ_２Ｔｅ_３だけが実用となっているが、本発明の用途には、ホイッスラー合金
（Ｆｅ_１−ｘＸ_ｘ）_２（Ｖ_１−ｙＹ_ｙ）（Ａｌ_１−ｚＺ_ｚ）
（Ｘ＝Ｃｏ、Ｐｔ、Ｙ＝Ｔｉ、Ｚｒ、Ｍｏ、Ｗ、Ｚ＝Ｓｉ，Ｇｅ、０≦ｘ≦０．１、０≦ｙ≦０．２、０≦ｚ≦０．１）も、適している。

ホイッスラー合金は、Ｂｉ_２Ｔｅ_３と同等の値の出力因子を持ちながら、熱伝導率κがＢｉ_２Ｔｅ_３よりも１０倍程度高い（ホイッスラー合金の熱伝導率は１０〜１５Ｗ／ｍＫ）。この熱伝導率の高さのために、ホイッスラー合金のＺＴの値は０．２と小さく、実用性は低かった。

この点から、本発明に用いる熱電材料に好ましい物性は、ＺＴが大きいことではなく、出力因子Ｓ^２σと熱伝導率κがともに大きいことである。この性質を持つ材料であれば、ホイッスラー合金に以外にも、本発明における、ＴＳＶ材料（シリコン貫通ビアＴＳＶの充填材料）として用いることが出来る。

本発明において、ＴＳＶを構成する異種材料の組としては、通常用いられるｎ型とｐ型のＢｉ_２Ｔｅ_３のように、ゼーベック係数が大きく、符号が反対の材料を用いることが好ましいが、必ずしも、その条件だけに制限されるものではない。

異種の材料の一方を、ゼーベック係数の小さな銅（Ｃｕ）にして、他方をｎ型のホイッスラー合金とすることも可能である。これ以外の組でも、異種の材料のゼーベック係数の差が５０μＶ／Ｋ以上、望ましくは１００μＶ／Ｋ以上の組み合わせであれば、本発明を構成する電極材料（貫通電極及びそれに接続される表面配線）として使用できる。

図２は、本発明の一実施例の冷却効果を示す図である。図２には、チップ表面に発熱素子と温度測定用素子を作りこんだシリコンチップを積層した試験デバイスにおける、温度測定結果が示されている。図２において、横軸は冷却電流（ｍＡ）、縦軸は発熱温度（℃）である。デバイスの冷却用ＴＳＶおよび表面配線パターンは、ホイッスラー合金Ｆｅ_２（Ｖ_０．９Ｍｏ_０．１）Ａｌと、銅の組で作成し、冷却点における電流が、ホイスラー合金から銅の方向になるようにした。

発熱素子に給電し、冷却用のＴＳＶに全く電流を流さない場合（冷却電流＝０）には、発熱点周辺の温度は、１９０℃以上まで上昇して定常状態となった。この状態で、冷却ＴＳＶに電流を流すと、電流が多くなるほど、発熱点周辺の温度は、より低下し、５０ｍＡ程度の冷却電流で、発熱点の温度を８０℃以下にすることが出来た。

上記実施例で説明したように、本発明によれば、半導体集積回路内のホットスポットを局所的に効率的に冷却することが可能になり、電力消費量の大きなハイスペックＬＳＩの３次元半導体集積化を、容易に行うことが出来るようになる。

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１基板（チップ）
２接合部（吸熱部）
３接合部（放熱部）
４貫通電極（ＴＳＶ：ｎ型熱電材料）
５貫通電極（ＴＳＶ：ｐ型熱電材料）

Claims

それぞれがチップを貫通する貫通電極を有する複数の半導体チップを積層してなる３次元半導体装置であって、
前記半導体チップは、前記貫通電極として、異種の第１、第２の材料でそれぞれ構成された第１、第２の貫通電極を備え、
前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同一又は同種の材料からなり、前記半導体チップの回路面上に配置され、前記回路面上で接続された第１、第２の表面配線を有し、
前記第１の貫通電極側から前記第１の表面配線、前記第２の表面配線を介して前記第２の貫通電極に沿って電流を流すことにより、前記回路面上の前記第１の表面配線と前記第２の表面配線の接合部でペルチェ吸熱が行われる、ことを特徴とする３次元半導体装置。
前記第１の表面配線と前記第２の表面配線の接合部を、前記半導体チップの回路面において、前記半導体チップ内のホットスポット直上に対応する位置に配置し、前記第１の表面配線と前記第２の表面配線の接合部に接続される前記第１及び第２の貫通電極を、前記接合部から離間させた位置に配置可能としてなる、ことを特徴とする請求項１記載の３次元半導体装置。
前記第１、第２の材料のゼーベック係数の差の絶対値が５０μＶ／Ｋ以上である、ことを特徴とする請求項１又は２記載の３次元半導体装置。
前記第１、第２の材料のうち、少なくとも１方の材料の熱伝導率が１０Ｗ／ｍＫ以上である、ことを特徴とする請求項３記載の３次元半導体装置。
前記第１、第２の材料のうち、少なくとも一方の材料が、ホイッスラー合金、
（Ｆｅ_１−ｘＸ_ｘ）_２（Ｖ_１−ｙＹ_ｙ）（Ａｌ_１−ｚＺ_ｚ）
（Ｘ＝Ｃｏ、Ｐｔ、Ｙ＝Ｔｉ、Ｚｒ、Ｍｏ、Ｗ、Ｚ＝Ｓｉ、Ｇｅ、０≦ｘ≦０．１、０≦ｙ≦０．２、０≦ｚ≦０．１）である、ことを特徴とする請求項４記載の３次元半導体装置。
前記第１の貫通電極、前記第１の表面配線、前記第２の表面配線、前記第２の貫通電極の組を、前記複数の半導体チップに亘って、複数組、直列に接続してなる直列回路を備え、前記直列回路の一端から電流を供給する、ことを特徴とする請求項１乃至５のいずれか１項に記載の３次元半導体装置。
積層された前記複数の半導体チップのうち最下段の半導体チップの回路面と反対側のチップ裏面において、前記第１の貫通電極と前記第２の貫通電極が配線で接続される、ことを特徴とする請求項５記載の３次元半導体装置。
前記配線が、前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同一又は同種の材料からなり、前記チップ裏面に配置され、前記チップ裏面で接続された第３、第４の表面配線を有し、前記第３、第４の表面配線の接合部でペルチェ発熱が行われる、ことを特徴とする請求項７に記載の３次元半導体装置。
それぞれがチップを貫通する貫通電極を有する複数の半導体チップを積層してなる３次元半導体装置の冷却方法であって、
前記貫通電極として、異種の第１、第２の材料でそれぞれ構成された第１、第２の貫通電極を設け、
前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同一又は同種の材料からなり、前記半導体チップの回路面上に配置され第１、第２の表面配線を前記回路面上で接続し、
前記第１の貫通電極側から前記第１の表面配線、前記第２の表面配線を介して前記第２の貫通電極に沿って電流を流すことにより、前記回路面上の前記第１の表面配線と前記第２の表面配線の接合部でペルチェ吸熱が行われる、ことを特徴とする３次元半導体装置の冷却方法。
前記第１の表面配線と前記第２の表面配線の接合部を、前記半導体チップの回路面において、前記半導体チップ内のホットスポット直上に対応する位置に配置し、前記第１の表面配線と前記第２の表面配線の接合部に接続される前記第１及び第２の貫通電極を、前記接合部から離間させた位置に配置可能としてなる、ことを特徴とする請求項９記載の３次元半導体装置の冷却方法。
前記第１、第２の材料のゼーベック係数の差の絶対値が５０μＶ／Ｋ以上である、ことを特徴とする請求項９又は１０記載の３次元半導体装置の冷却方法。
前記第１、第２の材料のうち少なくとも１方の材料の熱伝導率が１０Ｗ／ｍＫ以上である、ことを特徴とする請求項１１記載の３次元半導体装置の冷却方法。
第１、第２の材料のうち、少なくとも一方の材料の熱伝導率が、ホイッスラー合金、
（Ｆｅ_１−ｘＸ_ｘ）_２（Ｖ_１−ｙＹ_ｙ）（Ａｌ_１−ｚＺ_ｚ）
（Ｘ＝Ｃｏ、Ｐｔ、Ｙ＝Ｔｉ、Ｚｒ、Ｍｏ、Ｗ、Ｚ＝Ｓｉ、Ｇｅ、０≦ｘ≦０．１、０≦ｙ≦０．２、０≦ｚ≦０．１）である、ことを特徴とする請求項１２記載の３次元半導体装置の冷却方法。
前記第１の貫通電極、前記第１の表面配線、前記第２の表面配線、前記第２の貫通電極の組を、前記複数の半導体チップに亘って、複数組、直列に接続して直列回路を形成し、前記直列回路の一端から電流を供給する、ことを特徴とする請求項９乃至１３のいずれか１項に記載の３次元半導体装置の冷却方法。
積層された前記複数の半導体チップのうち最下段の半導体チップの回路面と反対側のチップ裏面において、前記第１の貫通電極と前記第２の貫通電極が配線で接続される、ことを特徴とする請求項１４記載の３次元半導体装置の冷却方法。
前記配線を、前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同一又は同種の材料からなり、前記チップ裏面に配置され、前記チップ裏面で接続された第３、第４の表面配線で構成し、前記第３、第４の表面配線の接合部でペルチェ発熱が行われる、ことを特徴とする請求項１５記載の３次元半導体装置の冷却方法。