JP5353066B2 - 画像表示装置及び画像表示装置の製造方法 - Google Patents

Description

本発明は、画像表示装置及び画像表示装置の製造方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、垂直方向に延長する形状による分割領域に分割して各画素を形成することにより、画素の一部を滅点化して欠陥修復する場合にあっても、滅点化が目立たないようにする。

近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。

具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。

有機ＥＬ素子は、有機ＥＬ層をアノード電極、カソード電極により挟持して形成される。画像表示装置は、有機ＥＬ素子の形成時、空中に浮遊した導電性の異物等が混入し、いわゆる輝点欠陥、輝線欠陥が発生する場合がある。このため従来、画像表示装置の製造工程は、この種の欠陥が発生した場合、例えばレーザービームを用いたトリミングにより欠陥の発生した画素が点灯しないようにし、欠陥画素を修復する。従って当該欠陥画素は、いわゆる滅点となる。

しかしながら滅点の数が増加すると画像表示装置は、画質が著しく劣化し、表示装置としての機能が損なわれる。そこで特開２００８−６５２００号公報には、アノード電極又はカソード電極を複数の分割電極に分割して有機ＥＬ素子を形成し、この種の欠陥が発生した場合、レーザートリミングにより欠陥の発生した部位の分割電極を駆動しないようにする構成が開示されている。この公報に開示の構成によれば、この種の欠陥が発生した画素については、画素の一部を滅点化して欠陥修復することができる。従って単に１画素単位で滅点化して欠陥修復する場合に比して画質を改善することができる。
特開２００８−６５２００号公報

ところで単に画素の一部を滅点化して欠陥修復する場合にあっては、この滅点化した部位が目立ってしまう場合もあり、この場合は画質が劣化して知覚される問題がある。

本発明は以上の点を考慮してなされたもので、画素の一部を滅点化して欠陥修復する場合に、滅点化を目立たないようにすることができる画像表示装置及び画像表示装置の製造方法を提案しようとするものである。

上記の課題を解決するため本発明は、画像表示装置に適用して、画素をマトリックス状に配置して表示部が形成され、各画素は、垂直方向に延長する細長い形状により全体形状が形成され、垂直方向に延長する形状の分割領域に分割されて、各分割領域がそれぞれ減点化可能に作成される。

また本発明は、画像表示装置の製造方法に適用して、表示部に設けられた画素から欠陥画素を検出する欠陥検出ステップと、前記欠陥検出ステップで検出した欠陥画素を修復する修復ステップとを有し、前記画素は、垂直方向に延長する細長い形状により全体形状が形成され、垂直方向に延長する形状の分割領域に分割されて、各分割領域がそれぞれ減点化可能に作成され、前記欠陥検出ステップは、前記欠陥画素における欠陥の分割領域を検出し、前記修復ステップは、前記欠陥の分割領域を減点化して前記欠陥画素を修復する。

本発明によれば、欠陥画素については、欠陥の発生した分割領域のみ滅点化することができる。ここで分割領域は、垂直方向に延長する形状により作成されていることから、分割領域を滅点化した場合でも、画像表示に供する画素の形状を、全体形状と同様の垂直方向に延長する細長い形状に保つことができる。その結果、画素の一部を滅点化して欠陥修復する場合にあっても、滅点化を目立たないようにすることができる。

本発明によれば、画素の一部を滅点化して欠陥修復する場合にあっても、滅点化を目立たないようにすることができ、欠陥画素の修復による画質劣化を防止することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成
（１−１）全体構成（図２〜図１２）
図２は、この実施例の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。

ここで表示部２は、画素回路５をマトリックス状に配置して形成され、画素回路５に設けられた有機ＥＬ素子により画素（ＰＩＸ）６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路５を順次配置して構成される。

信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、データスキャン回路３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。

走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。

図３は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の負側電圧に設定され、この図３の例ではこの負側電圧がアースラインの電圧に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用の駆動信号ＤＳが供給される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。

画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図３において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。また以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。

画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路３は、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。ここでしきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。

画素回路５は、図４に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図４（Ａ））。また画素回路５は、発光期間の間、電源用の駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図４（Ｂ））。これにより画素回路５は、図５に示すように、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図４（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。

画素回路５は、発光期間が終了する時点ｔ０で、電源用の駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図４（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。

これにより画素回路５は、図６に示すように、駆動トランジスタＴｒ２を介して、有機ＥＬ素子８の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図４（Ｅ））、有機ＥＬ素子８が発光を停止する。画素回路５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図４（Ｄ））。

画素回路５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図４（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図４（Ｃ）及び（Ｄ））。これにより画素回路５は、図７に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがほぼ電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。

その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられる（図４（Ｂ））。これにより画素回路５は、図８に示すように、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。なおこの場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。

ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止する。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。

画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、図９に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図４（Ａ））。続いて図１０に示すように、信号線ＤＴＬの電圧が階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定される。

画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図４（Ａ））。これにより画素回路５は、図１１に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。

画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。

すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した状態で、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏｆｓから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。

ここで画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。

この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。

しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源Ｖｃｃから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。

この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。

その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図４、図１１及び図１２ではΔＶで示す。

画素回路５は、この移動度の補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、図１２に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図１２におけるＶｅｌは、この上昇分の電圧である。

これらにより画素回路５は、時点ｔ０から時点ｔ１までの駆動トランジスタＴｒ２のゲート電圧を電圧Ｖｓｓに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。

（１−２）画素回路のレイアウト（図１、図１３及び図１４）
図１（Ａ）は、表示部２に設けられるカラー画像の１画素を示す平面図である。この画像表示装置１は、水平方向に赤色、緑色、青色のサブ画素１１Ｒ、１１Ｇ、１１Ｂが順次循環的に配置され、連続する赤色、緑色、青色のサブ画素１１Ｒ、１１Ｇ、１１Ｂによりカラー画像の１画素が構成される。

画像表示装置１は、図１（Ｂ）及び（Ｃ）により示すように、上述の画素回路５に設けられた有機ＥＬ素子８により各サブ画素１１Ｒ、１１Ｇ、１１Ｂが構成される。表示部２は、カラー画像の１画素がほぼ正方格子を形成するように、各サブ画素１１Ｒ、１１Ｇ、１１Ｂが垂直方向に延長する細長い全体形状により作成される。なお図１（Ｂ）は、有機ＥＬ素子８の下部電極から上層の部材を除去して基板側を見て示す平面図であり、円形の印により層間のコンタクトを示す。また図１（Ｃ）は、有機ＥＬ素子８の上部電極から上層の部材を除去して基板側を見て示す平面図である。

図１３は、図１（Ｃ）をＡ−Ａ線により切り取って示す断面図である。なおこの図１３において、平坦化膜１９以下の下部構造は、理解を容易にするために模式化して示す。画素回路５は、例えばガラスによる絶縁基板１２上に配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第１配線１３が作成される。画素回路５は、続いてゲート酸化膜が作成された後、ポリシリコン膜による中間配線層が作成される。画素回路５は、続いてチャンネル保護層等が作成された後、不純物のドープによりトランジスタＴｒ１、Ｔｒ２が作成される。

画素回路５は、続いて配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第２配線１５が作成される。画素回路５は、第２配線１５により電源用の走査線ＤＳＬ及び書込信号用の走査線ＷＳＬが作成され、第１配線１３及び第２配線１５により保持容量Ｃｓが作成される。なお電源用の走査線ＤＳＬは、書込信号用の走査線ＷＳＬに比して幅広に作成される。また信号線ＤＴＬは、走査線ＤＳＬ及びＷＳＬと交差する部位に限って、第１配線１３により作成され、残りの部位は第２配線１５により作成される。またその結果、信号線ＤＴＬは、走査線ＤＳＬ及びＷＳＬと交差する部位を間に挟んで、第１配線及び第２配線を接続するコンタクトがそれぞれ設けられる。

画素回路５は、層間絶縁膜が作成された後、所定膜厚により平坦化膜１９が作成される。画素回路５は、続いて下部電極材料が堆積された後、この下部電極材料をエッチング処理して下部電極２０及び補助電極２１が作成される。ここで下部電極２０は、サブ画素毎に絶縁されて、サブ画素の全体形状に相似する形状により、より具体的には垂直方向に延長する細長い形状によりサブ画素の中央に設けられる。これに対して補助電極２１は、この下部電極２０と絶縁されて、各サブ画素１１の下部電極２０を区切るように、各下部電極２０をそれぞれ囲む格子形状により作成される。なおこの実施例において、下部電極２０は、有機ＥＬ素子８のアノード電極を構成する。

画素回路５は、続いて絶縁膜２３が所定形状により作成された後、有機ＥＬ層２４Ａ、２４Ｂ、上部電極２２が順次作成され、これにより有機ＥＬ素子８が形成される。ここで画素回路５は、この絶縁膜２３が下部電極２０を囲む枠形状により作成され、この絶縁膜２３により補助電極２１と下部電極２０とを絶縁する。

画素回路５は、この絶縁膜２３が下部電極２０上に部分的に設けられ、垂直方向に延長する形状の分割領域に分割して有機ＥＬ素子８が作成される。より具体的に、この実施例では、下部電極２０のほぼ中央を上下方向に横切るように絶縁膜２３が設けられ、これにより垂直方向に延長する細長い形状により絶縁膜２３で囲まれた２つの開口２５Ａ及び２５Ｂが形成される。画素回路５は、この開口２５Ａ及び２５Ｂの部位に、有機ＥＬ層２４Ａ、２４Ｂが形成される。これによりこの実施例において、各サブ画素１１Ｒ、１１Ｇ、１１Ｂは、垂直方向に延長する形状の分割領域に分割されて、各分割領域がそれぞれ減点化可能に作成される。また図３との対比により図１４に示すように、有機ＥＬ素子８は、各分割領域に対応する有機ＥＬ素子部８Ａ及び８Ｂの並列接続により作成される。

続いて画素回路５は、絶縁膜２６、カラーフィルタ、保護層２７等が順次作成された後、欠陥画素検出処理、欠陥修復処理が実行され、封止用の透明基板２８が配置されて作成される。なお欠陥画素検出処理、欠陥修復処理は、必要に応じて上部電極２２を作成した後、絶縁膜２６を作成する前に実行してもよい。なお画像表示装置１の製造工程では、欠陥画素検出処理、欠陥修復処理の他にも、適宜、短絡事故等の欠陥検出処理工程、この検出した欠陥の修復処理工程が設けられる。

（１−３）欠陥画素検出処理、欠陥修復処理
ここで欠陥画素検出処理において、この画像表示装置１の製造工程は、所定の治具に半完成品の表示部２を配置して各画素回路５を駆動し、表示部２を撮像装置で撮像する。またこの撮像装置による撮像結果の処理により、各画素回路５に設けられた有機ＥＬ素子８の発光輝度を順次検出し、この検出結果を処理して輝点、輝線等の欠陥画素を検出する。

この欠陥画素の検出において、この製造工程は、欠陥画素が検出されると、この欠陥画素において、欠陥の発生している分割領域を検出する。

欠陥修復処理において、この製造工程は、欠陥の発生している分割領域にレーザービームを照射し、この欠陥の発生している分割領域に設けられた有機ＥＬ層が機能しないようにし、これにより欠陥画素の一部を滅点化して欠陥画素を修復する。なおこの有機ＥＬ層が機能しないようにする処理は、具体的に、レーザービームの照射により有機ＥＬ層材料を分解する処理、有機ＥＬ層を蒸発させる処理等である。

（２）実施例の動作
以上の構成において、この画像表示装置１では、信号線駆動回路３において、順次入力される画像データＤ１が表示部２の信号線ＤＴＬに振り分けられた後（図２及び図３）、ディジタルアナログ変換処理される。これにより画像表示装置１では、信号線ＤＴＬに接続された各画素回路５の階調を指示する階調電圧Ｖｉｎが信号線ＤＴＬ毎に作成される。画像表示装置１では、走査線駆動回路４による表示部２の駆動により、表示部２を構成する各画素回路５に例えば線順次によりこの階調電圧Ｖｉｎが設定される。また各画素回路５では、この階調電圧Ｖｉｎに応じた駆動トランジスタＴｒ２による駆動によりそれぞれ有機ＥＬ素子８が発光する（図４）。これにより画像表示装置１では、画像データＤ１に応じた画像を表示部２で表示することができる。

より具体的に、画素回路５においては、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動される。画素回路５においては、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置１では、画像データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。

しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。

そこで画像表示装置１では、事前に、駆動信号ＤＳ及び書込信号ＷＳによる駆動トランジスタＴｒ２の制御等により、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上の電圧に設定された後、駆動トランジスタＴｒ２を介した放電により保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される（図２〜図６）。その後、画像表示装置１では、保持容量Ｃｓの端子電圧が階調設定用電圧Ｖｓｉｇ（Ｖｉｎ＋Ｖｏ）に設定される（図１０）。これにより画像表示装置１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。

しかしながら画像表示装置１では、製造工程において、空中に浮遊した導電性の異物等が混入し、いわゆる輝点欠陥、輝線欠陥が発生する場合がある。この場合に、レーザービームを用いたトリミングにより欠陥画素を滅点化することにより、画質を改善することができるものの、この方法では、１画素単位で欠陥画素を滅点化することから、欠陥画素の増大により著しく画質が劣化する。

この問題を解決する１つの方法として、欠陥画素において、欠陥の発生した部位のみ滅点化する方法が考えられるが、この場合、この滅点化した部位が目立ってしまう場合もある。

具体的に、例えば図１５に示すように、各サブ画素１１Ｒ、１１Ｇ、１１Ｂをその長手方向に２つの領域に分割し、この分割した単位で滅点化するものとする。この場合、サブ画素１１Ｒ、１１Ｇ、１１Ｂにより形成されるカラー画像の１画素は、何ら滅点化しない場合に比して著しく異なる形状により表示されることになる。すなわち何ら滅点化しない場合、カラー画像の１画素は、長方形形状により表示されることになる。これに対して滅点化した場合には、一点鎖線により示すように、コーナーの部位が大きく欠けた長方形形状により表示されることになる。その結果、この場合、滅点化した画素が目立ってしまい、画質の劣化がユーザーに知覚されることになる。

そこで画像表示装置１では（図１）、垂直方向に延長する形状の分割領域に分割して、各サブ画素を形成する。また各分割領域をそれぞれ減点化可能に作成する。これにより図１５との対比により図１６に示すように、この画像表示装置１では、一部の滅点化により欠陥画素を修復した場合でも、一点鎖線により示すように、何ら滅点化しない場合のカラー画像の１画素の形状と相似形状により、カラー画像の１画素を表示することができる。その結果、欠陥修復した画素を目立たなくすることができ、従来に比して画質を向上することができる。

この画像表示装置１では、有機ＥＬ素子の下部電極と、この下部電極の周囲に形成される補助電極とを絶縁する絶縁材料層が、下部電極に部分的に設けられて分割領域が形成される。これによりこの実施例では、この絶縁材料層のマスクを変更するだけの簡易な構成により、欠陥修復した画素を目立たなくすることができ、従来に比して画質を向上することができる。

またこれにより一部の滅点化による欠陥画素の修復は、レーザービームの照射により、分割領域の有機ＥＬ層を機能しないように設定して実行される。これにより配線パターンをトリミングして欠陥修復する場合等に比して、少ないレーザービーム光量により欠陥修復することができる。これによってもこの画像表示装置１は、製造工程を簡略化することができる。またこの場合、欠陥修復時のレーザービームの照射による他の部位への各種影響を低減して信頼性を向上することができる。

（３）実施例の効果
以上の構成によれば、垂直方向に延長する形状による分割領域に分割して各画素を形成することにより、画素の一部を滅点化して欠陥修復する場合にあっても、滅点化を目立たないようにすることができる。

またこの分割領域に分割する画素が、カラー画像の１画素を形成するサブ画素であることにより、カラー画像の画像表示装置に適用して、画素の一部を滅点化する場合にあっても、滅点化を目立たないようにすることができる。

またさらに画素回路をマトリックス状に配置して表示部を形成し、少なくとも発光素子、駆動トランジスタ、保持容量、書込トランジスタにより各画素回路を構成することにより、発光素子により各画素を構成するアクティブマトリックス方式の画像表示装置に適用して、画素の一部を滅点化して欠陥修復する場合にあっても、滅点化を目立たないようにすることができる。

またこの発光素子が、有機ＥＬ素子であることにより、有機ＥＬ素子を用いたアクティブマトリックス方式の画像表示装置に適用して、画素の一部を滅点化して欠陥修復する場合にあっても、滅点化を目立たないようにすることができる。

またこの有機ＥＬ素子に設けられる下部電極と補助電極とを絶縁する絶縁材料層を、下部電極に部分的に設けて分割領域を形成することにより、絶縁材料層のマスクを変更するだけの簡易な構成により、滅点化を目立たないようにすることができ、さらには信頼性を向上することができる。

また画素回路において、非発光期間において、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定した後、駆動トランジスタのしきい値電圧に応じた電圧に設定し、保持容量の端子電圧を信号線の電圧に設定して、続く前記発光期間を開始することにより、駆動トランジスタのしきい値電圧のばらつきにより画質劣化を有効に回避することができる。

また駆動トランジスタのドレイン電圧の立ち下げと共に、信号線により保持容量の端子電圧を設定して、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定することにより、簡易な構成により画素回路を構成することができる。

なお上述の実施例においては、単に１つのサブ画素を２等分して分割領域を形成する場合について述べたが、本発明はこれに限らず、垂直方向に細長い形状に分割領域を形成して一部の滅点化を目立たなくすることができ、分割領域は、例えば図１６との対比により図１７、図１８に示す例のように、種々の形状を適用することができる。

また上述の実施例においては、画素回路を保持容量、有機ＥＬ素子、２つのトランジスタにより構成する場合について述べたが、本発明はこれに限らず、各種の構成により画素回路を構成する場合に広く適用することができる。

また上述の実施例においては、有機ＥＬ素子を用いたアクティブマトリックス方式の画像表示装置に本発明を適用する場合について述べたが、本発明はこれに限らず、各種の自発光素子による画像表示装置、さらには液晶等による画像表示装置に広く適用することができる。

本発明は、例えば有機ＥＬ素子を用いたアクティブマトリックス方式の画像表示装置に適用することができる。

本発明の実施例１の画像表示装置における画素の説明に供する図である。 本発明の実施例１の画像表示装置を示すブロック図である。 図２の画像表示装置の画素回路を詳細に示す図である。 図３の画素回路の動作の説明に供するタイムチャートである。 図３の画素回路の動作の説明に供する図である。 図５の続きを示す図である。 図６の続きを示す図である。 図７の続きを示す図である。 図８の続きを示す図である。 図９の続きを示す図である。 図１０の続きを示す図である。 図１１の続きを示す図である。 画素の断面を示す図である。 図１３の断面との対比により画素回路を示す図である。 滅点化の説明に供する図である。 図１の画素における滅点化の説明に供する図である。 他の例による画素の説明に供する図である。 図１７とは異なる他の例による画素の説明に供する図である。

符号の説明

１……画像表示装置、２……表示部、３……信号線駆動回路、４……走査線駆動回路、５……画素回路、６、１１Ｒ、１１Ｇ、１１Ｂ……画素、８……有機ＥＬ素子、８Ａ、8
……有機ＥＬ素子部、２０……下部電極、２１……補助電極、２２……上部電極、２３……絶縁膜、Ｃｓ……保持容量、Ｔｒ１、Ｔｒ２……トランジスタ

Claims (5)

1. 画素をマトリックス状に配置して表示部が形成され、
   各画素は、
   垂直方向に延長する細長い形状により全体形状が形成され、
   垂直方向に延長する形状の分割領域に分割されて、各分割領域がそれぞれ減点化可能に作成され、
   前記表示部は、
   画素回路をマトリックス状に配置して形成され、
   前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   前記保持容量を信号線に接続して前記保持容量の端子間電圧を設定する書込トランジスタとを少なくとも有し、
   前記発光素子は、
   有機ＥＬ素子であり、
   前記有機ＥＬ素子は、
   下部電極及び上部電極で有機ＥＬ素子材料層を挟持して形成され、
   前記画素を囲む形状により前記下部電極材料で、前記上部電極の補助電極が形成され、
   前記補助電極と前記下部電極とを絶縁する絶縁材料層が、前記下部電極の前記上部電極側に部分的に設けられて前記分割領域が形成された
   画像表示装置。
2. 前記画素は、
   カラー画像の１画素を形成するサブ画素である
   請求項１に記載の画像表示装置。
3. 前記画素回路は、
   前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返し、
   前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
   続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間を開始する
   請求項１に記載の画像表示装置。
4. 前記画素回路は、
   前記駆動トランジスタのドレイン電圧の立ち下げと共に、前記書込トランジスタを介して前記信号線により前記保持容量の端子電圧をばらつき補正用の電圧に設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
   請求項３に記載の画像表示装置。
5. 表示部に設けられた画素から欠陥画素を検出する欠陥検出ステップと、
   前記欠陥検出ステップで検出した欠陥画素を修復する修復ステップとを有し、
   前記画素は、
   垂直方向に延長する細長い形状により全体形状が形成され、
   垂直方向に延長する形状の分割領域に分割されて、各分割領域がそれぞれ減点化可能に作成され、
   前記表示部は、
   画素回路をマトリックス状に配置して形成され、
   前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   前記保持容量を信号線に接続して前記保持容量の端子間電圧を設定する書込トランジスタとを少なくとも有し、
   前記発光素子は、
   有機ＥＬ素子であり、
   前記有機ＥＬ素子は、
   下部電極及び上部電極で有機ＥＬ素子材料層を挟持して形成され、
   前記画素を囲む形状により前記下部電極材料で、前記上部電極の補助電極が形成され、
   前記補助電極と前記下部電極とを絶縁する絶縁材料層が、前記下部電極の前記上部電極側に部分的に設けられて前記分割領域が形成され、
   前記欠陥検出ステップは、
   前記欠陥画素における欠陥の分割領域を検出し、
   前記修復ステップは、
   前記欠陥の分割領域を減点化して前記欠陥画素を修復する
   画像表示装置の製造方法。
   

Images