JP5353374B2

JP5353374B2 - 時分割制御電源

Info

Publication number: JP5353374B2
Application number: JP2009084559A
Authority: JP
Inventors: 卓也西出
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2009-03-31
Filing date: 2009-03-31
Publication date: 2013-11-27
Anticipated expiration: 2029-03-31
Also published as: JP2010239754A

Description

本発明は各種電子機器に使用される時分割電源に関するものである。

以下、従来の直流電源について図面を用いて説明する。

図７は従来のディスプレイ機器用直流電源の回路図である。このディスプレイ機器用直流電源にはパネル発光対応の第１の直流電源部１と、パネル発光以外で制御部の駆動等に対応する第２の直流電源部２とを有する構成としたものであった。ここで特に、第１の直流電源部１においては出力電圧を安定するために、整流平滑回路３において得られた電圧をＤＣＤＣコンバータ４によって降圧安定化することにより出力電圧を取り出すものであった。

なお、この出願の発明に関する先行技術文献情報としては例えば特許文献１が知られている。
特開平７−１９４１１５号公報

しかしながら、従来の直流電源において安定した出力電圧を得るためには大きなチョークコイルとそれに応じた容量のフライホイールダイオードが必要であった。

これは例えば、第２の直流電源部２の負荷が変動すると、その変動に連動する形で第１の直流電源部１の電圧が変化する場合がある。この要因は同一のトランス５から第１の直流電源部１と第２の直流電源部２とは共に電力の供給を受けているためであり、この現象を顕在化させ難くする手段としては、第１の直流電源部１の整流平滑回路３からは第１の直流電源１の出力電圧に対して比較的高い電圧を取り出し、その電圧をＤＣＤＣコンバータ４において負荷変動に応じスイッチング素子６の制御を行い降下させることで、安定した出力電圧を得ていた。

従って、ＤＣＤＣコンバータ４におけるチョークコイル７とそれに応じた容量のフライホイールダイオード８、およびそれぞれに対応した物理的スペースが必要となり、この結果として電源が大型化することと、これに伴うコストの上昇、あるいはそれらのデバイスに於ける大きなエネルギーロスが発生するという課題点があった。

そこで本発明は、チョークコイルとそれに応じた容量のフライホイールダイオードとを不要とし電力ロスを低減し、小型、低コストの直流電源を得るものである。

そしてこの目的を達成するために、共振回路部を有する一次巻線と第１、第２の二次巻線とを有する共振トランスと、前記第１の二次巻線に接続した第１の直流電源回路と、前記第２の二次巻線に接続した第２の直流電源回路と、前記第２の二次巻線に発生する電圧に応じて前記共振回路部の周波数を制御する共振周波数制御部とを備え、前記第１の直流電源回路には整流回路部と第１のスイッチング素子とを介して前記第１の二次巻線に接続した平滑用キャパシタを前記第１の直流電源回路の出力部に対して並列に接続して設け、この平滑用キャパシタの電圧に応じて前記スイッチング素子のスイッチングとスイッチング期間とを時分割制御部により制御することで前記第１の直流電源回路の出力を制御することを特徴としたものである。

本発明によれば、チョークコイルとそれに応じた容量のフライホイールダイオードとを不要とし、小型化低価格化が可能で、更に電力ロスを低減した直流電源の提供を可能とするものである。

以下、本発明の一実施例における時分割制御電源について図を用いて説明する。

（実施の形態）
図１は本発明の第一の実施例における時分割制御電源の構成を示す回路図である。

ここで時分割制御電源は、共振回路部９の一部を構成する一次巻線１０と、第１、第２の二次巻線１１、１２とを有する共振トランス１３と、第１の二次巻線１１に接続した第１の直流電源回路１４と、第２の二次巻線１２に接続した第２の直流電源回路１５とが基本的な構成の要素となっている。

そして、共振回路部９に対しては、第２の二次巻線１２に発生する電圧に応じて共振回路部９の周波数を制御する共振周波数制御部１６を備えている。また、第１の直流電源回路１４には第１の二次巻線１１に、整流回路部１７とスイッチング素子１８とを介して、第１の直流電源回路１４の出力部と並列接続した平滑用キャパシタ１９を設けている。さらに、この平滑用キャパシタ１９の電圧を検出したうえで時分割制御回路部２０に入力し、この時分割制御回路部２０での演算等により発生させたＰＷＭ信号によって、スイッチング素子１８のＯＮとＯＦＦとの切り替えとスイッチング期間とを制御するものである。そして、その結果として第１の直流電源回路１４の出力を制御するものである。

以上の構成によれば、第１の直流電源回路１４に時分割方式の出力安定回路を設けることで、第１の直流電源回路１４の出力部にチョークコイルとフライホイールダイオードとを不要とするため、インダクタに相当するエネルギーを蓄える素子が不要となり、電源回路の小型化および低価格化を可能とするものである。また同時にインダクタ等で発生する電力損失を低減を可能とするものである。

以下、この時分割制御電源の動作について、図２の回路図および図３および図４のタイミングチャートとともに説明する。

まず、図２の時分割制御電源において第１の直流電源回路１４の出力Ｖ１に負荷が無い状態、つまりディスプレイのパネル表示が行われていない状態での、時分割制御電源における第２の直流電源回路１５の第２の二次巻線１２における電圧波形を図３（ａ）、一次巻線１０における共振電流波形を図３（ｂ）、時分割制御回路部２０のＰＷＭ発生ブロック２１でＰＷＭ信号を発生させるための、タイミングコンデンサ２２における電圧波形を図３（ｃ）、スイッチング素子１８の切り換えによって平滑用キャパシタ１９に供給される電流波形を図３（ｄ）、および第１の直流電源回路１４の出力Ｖ１の電圧波形を図３（ｅ）に示す。ここでは出力Ｖ１を安定化させるために図３（ｄ）の電流が図２に示す平滑用キャパシタ１９に流れることとなる。そしてこの電流は平滑用キャパシタ１９により平滑化されたうえで、図３（ｅ）に示す第１の直流電源回路１４の出力Ｖ１となる。

この場合においては、第１の直流電源回路１４が無負荷の状態であり、文字通り負荷による電力の消費が無いため第１の直流電源回路１４の出力Ｖ１への電圧の供給もまたほとんど変化させる必要が無く、図３（ｄ）の電流供給時間Ｔ１は非常に短時間のものとなる。すなわち、無負荷時にはスイッチング素子１８のＯＮ時間は最短の状態となる。

ここで示した実施例においては、図３（ｄ）に示すスイッチング素子１８のスイッチング動作を周期的に所定期間において行うことによって平滑用キャパシタ１９に供給する電流波形を発生させているが、これは無負荷状態の説明を簡易化するためのものであり、完全な無負荷の状態ではこの波形は発生しない。完全な無負荷の状態においては、図３（ｃ）に示すタイミングコンデンサ２２にはクランプした平坦部は存在しないため、平坦部の期間に対応しているＰＷＭ信号の発信は無く、実際には図３（ｄ）に示すスイッチング素子１８のスイッチングによって平滑用キャパシタ１９に供給される電流波形もまた存在しないためである。つまり、この実施例では微弱の負荷状態を無負荷状態と代用して説明しているものである。

この一方で、図２における第１の直流電源回路１４の出力Ｖ１に負荷を加えた状態、つまりパネル表示が行われる状態での、時分割制御電源における第２の二次巻線１２における電圧波形を図４（ａ）、一次巻線１０における電流波形を図４（ｂ）、タイミングコンデンサ２２における電圧波形を図４（ｃ）、スイッチング素子１８の切り換えによって平滑用キャパシタ１９に供給される電流波形を図４（ｄ）、および第１の直流電源回路１４の出力Ｖ１の、それぞれの部位での波形を図４（ｅ）に示す。ここでは、図２に示す出力Ｖ１に負荷が存在するため、大きく変動しやすい出力Ｖ１を安定化させるために図４（ｄ）の電流が図２に示す平滑用キャパシタ１９に流れることとなる。

この場合においては、平滑用キャパシタ１９の電圧の低下を検知することによってタイミングコンデンサ２２の電圧はＰＷＭ信号を長い期間において発信させるために短時間で立ち上がることとなり、これが図４（ｃ）に示す波形となる。そしてこの波形のうちクランプした平坦部の期間でＰＷＭ信号が発信され図２に示すスイッチング素子１８をＯＮ状態とする。スイッチング素子１８がＯＮの状態では、整流部２３からの電圧に対し、図４（ｄ）の電流が図２に示す平滑用キャパシタ１９に流れることとなる。そしてこの電流は平滑用キャパシタ１９により平滑化されたうえで、図４（ｅ）に示す第１の直流電源回路１４の出力Ｖ１となる。

ここでは、図２に示す第１の直流電源回路１４に負荷が存在する状態であるため、負荷による電力の消費が大きく、第１の直流電源回路１４の出力Ｖ１への電圧の供給は、その負荷に応じて変化させる必要が発生する。よって、図４（ｄ）の電流供給時間Ｔ２は比較的時間を必要とするものとなる。すなわち、負荷存在時にはスイッチング素子１８のＯＮ時間は負荷の大きさに応じ、無負荷時に比較して長い状態となる。ここで、スイッチング素子１８がＯＮの期間においては一次巻線１０の電流波形は図４（ｂ）に示すように、完全な無負荷状態を想定した破線に比較して増加したものとなる。

またここで、図２に示す平滑用キャパシタ１９に供給される電流波形は、図４（ｄ）に示す電流波形となり、これについては図２に示すタイミングコンデンサ２２の電圧の下降の瞬間を正確に捕捉できていない場合には、その電流波形の立ち上がりのタイミングに大きなばらつきを伴い、結果として第１の直流電源回路１４の出力Ｖ１への電圧の供給を安定化させることができなくなる可能性がある。よって、タイミングコンデンサ２２の電圧の下降の瞬間を正確に捕捉する必要がある。

これに加えて、共振電源は動作として、負荷が最大の時は動作周波数が数十ｋＨｚであるのに対して負荷が軽い時には３００ｋＨｚ以上に変化することとなる。

よって負荷が急激に変化する動作に対して正確にタイミングコンデンサの電流変化に応答する回路を構成する事により出力Ｖ１の安定度を向上させることが可能となる。

そこで、タイミングコンデンサ２２の下降の瞬間を正確に捕捉し、これを行ったうえで負荷に対応して第１の直流電源回路１４の出力Ｖ１への電圧の供給もまた的確に変化させるために同期検出回路を設ける。つまり、共振周波数制御部１６の共振電流に同期した同期信号を得る同期検出回路部を設け、この同期信号とタイミングコンデンサ２２の充放電や、スイッチング素子１８のスイッチングとの同期をとることで、時分割制御電源をより正確に動作させることを可能とするものである。

以下、同期信号を検出する同期検出回路部について説明する。

この同期信号を得るための時分割制御電源におけるそれぞれ、共振回路部９を有する一次巻線１０の電流波形を図５（ａ）、図２に示す第２の二次巻線１２における端子Ｓ３およびＳ５の電圧波形を図５（ｂ）（ｂ‘）、図２に示す端子Ｓ３での閾電圧以下の状態を第１の立下り検出部２５で検出した電圧および端子Ｓ５での閾電圧以下の状態を第２の立下り検出部２６で検出した電圧の波形を図５（ｃ）（ｃ’）、図２に示す第１の立下り検出部２５および第２の立下り検出部２６で検出した電圧の積分波形を図５（ｄ）（ｄ‘）、図２に示す第１の立下り検出部２５で検出した電圧の積分波形と第２の立下り検出部２６で検出した電圧の積分波形とを演算子２８にてＡＮＤ演算を行った電圧波形を図５（ｅ）に示す。

ここで、図５（ｃ）（ｃ’）、および図５（ｅ）に示す同期信号は、共に図２に示す一次巻線１０における電流波形および第２の二次巻線１２における端子Ｓ３の電圧波形に同期するものであり、何れに対しても同期信号としての適用は可能である。

またここで、当然ながら図５（ｅ）に示す同期信号は、共に図２に示す一次巻線１０の周波数に応じて周波数が変化する。そこで特に図５（ｅ）に示す同期信号は図２に示す第１の立下り検出部２５および第２の立下り検出部２６で検出した電圧の積分波形を基にして得られるものであることから、積分時の時定数に応じた図５（ｅ）に示す同期信号のパルス幅を規定することが可能である。つまり、パルス幅を小さくすることにより図２に示す一次巻線１０の周波数が非常に高い場合においても適用が可能となるものである。

図６は時分割制御回路２０のブロック図において、詳細な回路図を示したものであり、第１の立下り検出部２５および第２の立下り検出部２６で検出した電圧を積分回路２７で積分する図５（ｅ）に示す同期信号を取り出す場合のものである。したがって、上記の積分時の時定数は図６に示す積分回路２７の負荷抵抗Ｒ２７とコンデンサＣ２７によって決定するものである。

ここで、第２の二次巻線１２は両端の端子Ｓ３およびＳ５のセンタータップとして端子Ｓ４を設け、さらに端子Ｓ３と端子Ｓ５とを極性反転とすることにより、端子Ｓ４を中心として対称な振幅を有する図５（ｂ）および（ｂ‘）に示す電圧波形を得ることができる。したがって、第１の立下り検出部２５および第２の立下り検出部２６のトランジスタＱ５およびトランジスタＱ６によって１８０度の位相ズレを伴ったほぼ同一形状の電圧の積分波形を図５（ｄ）および（ｄ’）を得て、その２個の積分波形のＡＮＤ演算を演算子２８で行い図５（ｅ）に示す同期信号を取り出すことができるものである。

上記の方法で図５（ｅ）に示す同期信号を取り出すことにより、図６に示すリモート端子２９がＯＮのパネル発光状態となり、一時的にトランス１３において一次巻線１０から供給される電力がパネル発光側に当たる第１の直流電源回路１４に集中し、第２の直流電源回路１５の電位、特に第２の二次巻線１２の電圧が低下した場合であっても、極性の反転を基本に動作するため安定して同期信号を取り出すことが可能である。

また、図５（ｅ）の同期信号をタイミングパルス発生回路３０ｃを用いることにより、タイミングコンデンサ２２を短時間で放電させる放電信号を発生させ、この放電信号によってタイミングコンデンサ２２の制御時間を更に正確に行うことができる。これにより、ＰＷＭ信号を発生させる時間を一層厳密に規定することができることとなり、時分割制御による第１の直流電源回路１４の出力Ｖ１への電圧の安定した供給が可能となる。

また、更に安定した出力Ｖ１を得る方法としては、第１の直流電源回路１４の出力Ｖ１（定格７５Ｖ）が例えば、電圧の上昇過程においては６０Ｖに達するまでは演算子２８のＡＮＤ出力をＰＷＭ信号として利用するのがよい。つまり、出力Ｖ１が所定の値以下の場合においては、ソフトスタートを得る手段として演算子２８の出力をＰＷＭ信号として利用するものである。これは、急激な電力の供給を防止するために、ＰＷＭ信号のデューティを抑制するものであり、そのデューティーは５０％程度とすることがよい。出力Ｖ１に対して上記の範囲において適用した場合、ＰＷＭ信号のデュティーは概ね５０％程度となるが、デューティーについて厳密に設定する際には図５（ｄ）、（ｄ‘）の積分時間、すなわち図６に示すＲ２７とＣ２７の定数設定によって容易に調整することができる。

これは例えば、共振電源において図６に示す第２の直流電源回路１５が動作し、かつ第１の直流電源回路１４の出力電圧が無い状態において、リモート端子２９をＯＮにした直後は急激な電圧上昇を行おうとするため、タイミングコンデンサ２２を最大電流で充電し続ける。その結果、スイッチング素子１８を制御するＰＷＭ信号はデューティー１００％に近くなり、ほぼスイッチングがＯＮを継続した状態となる恐れがある。それを防止するためのソフトスタートである。また、言い換えれば共振トランス１３の第１の二次巻線１１を短絡する状態に近くなるものであり、目的に反して二次巻線１１の出力の低下を招く恐れがあるとともに、第２の二次巻線１２の出力も極端に低下させてしまい、同期信号の検出にも影響を及ぼす恐れがあるため、これらの影響の発生防止のために、ソフトスタート回路３０ａ、３０ｂと、タイミングパルス発生回路３０ｃとを併せて設けることにより、安定した第１の直流電源回路１４の出力Ｖ１を得ることが可能となる。

また、これに加えて第１の直流電源回路１４に電力の過大な集中を避けるために、電流制限を行うＯＣＬ制御回路３１を時分割制御回路２０の中に設け出力Ｖ１の制御を行うことにより、第１の直流電源回路１４の安定した動作を可能とすることができる。つまり、電流制限部を設けるものであり、例えばこのＯＣＬ制御回路３１は以下の構成となっている。

第１の直流電源回路１４の検出抵抗３２により、第１の直流電源回路１４に流れる電流値を電圧として検出する。また同時に、シャントレギュレータＩＣ２（例えば２．５（Ｖ）用）とトランジスタＱ５、抵抗体３３、３４、３５とからなるバイアス回路を形成し、電流制限値を生成する。そして、このバイアス回路によって供給される電流制限値に対応する定電流と同一の電流をカレントミラーＱ１１によって抵抗体３６へ流す。これによって電流制限値を電圧変換した閾電圧値を決定する。ここで、抵抗体３５、抵抗体３６それぞれの抵抗値をＲ３５、Ｒ３６とすると、上記の電流制限値は定電流Ｉｃとして
Iｃ＝２．５（Ｖ）／Ｒ３５
により得られる。

そして閾電圧値Ｖｒは同一の電流をカレントミラーＱ１１によって抵抗体３６へ流しているので、
Ｖｒ＝Ｉｃ＊Ｒ３６
となり、Ｉｃを置き換え、
Ｖｒ＝２．５（Ｖ）＊（Ｒ３６／Ｒ３５）
として得ることができる。

そしてここで、検出抵抗３２における電圧降下は抵抗体３７における電圧降下に等しくなり、カレントミラーＱ９を介して接続している抵抗体３７と抵抗体３８とには、それぞれ電流Ｉ３７と電流Ｉ３８の同一値の電流が流れることとなる。そして、抵抗体３８に発生する電圧はカレントミラーＱ８の温度補償用トランジスタＴ１とエミッタフォロアＴ２と抵抗３９とを介して出力制御用誤差アンプＱ１５のベースに接続した抵抗４０の電圧を押し上げることとなる。

すなわち、第１の直流電源回路１４に流れる電流値がＯＣＬ制御回路３１によって決定した制限電流値を越えた時点で出力制御用誤差アンプＱ１５のベース電圧Ｖ１が上昇し、タイミングコンデンサ２２への充電電流が減少することとしている。言い換えれば、検出抵抗３２の電圧降下に連動する電流Ｉ３７、Ｉ３８によって生じるベース電圧Ｖ１が閾電圧値に達すると、ＰＷＭ信号のパルス幅が狭くなり、スイッチング素子１８のＯＮ時間も短くなり第１の直流電源回路１４の出力Ｖ１を低下させることとなる。そして、その結果として第１の直流電源回路１４の安定した動作を可能とすることができる。

以上はトランス１３が第１、第２の二次巻線１１、１２とを有するものであったが、図示はしないものの、トランスの第１の二次巻線に第１の直流電源回路および第２の直流電源回路を接続し、この第２の直流電源回路に発生する電圧に応じて共振回路部の周波数を制御する共振周波数制御部とを備える形態としても構わない。

そして、上記の第１の直流電源回路には整流回路部と第１のスイッチング素子とを介して第１の二次巻線に接続した平滑用キャパシタを第１の直流電源回路の出力部に対して並列に接続して設けており、この平滑用キャパシタの電圧に応じて第１のスイッチング素子のスイッチングとスイッチング期間とを時分割制御部により制御することで第１の直流電源回路の出力を制御する時分割制御電源も可能である。

これにより、二次側の巻線を１つにすることができるため、トランスの体積を小さく抑えることができるとともに、コストの低減においても有効である。また、当然ながら出力電圧の安定した供給が可能となる。

本発明の時分割制御電源は、小型化低価格化が可能で出力を安定化させる効果を有し、各種電子機器において有用である。

本発明の一実施例における直流電源の第１の回路図本発明の一実施例における直流電源の第２の回路図（ａ）〜（ｅ）本発明の一実施例における直流電源の第１のタイミングチャート（ａ）〜（ｅ）本発明の一実施例における直流電源の第２のタイミングチャート（ａ）〜（ｅ）本発明の一実施例における直流電源の第３のタイミングチャート本発明の一実施例における直流電源の第３の回路図従来の直流電源における回路図

９共振回路部
１０一次巻線
１１第１の二次巻線
１２第２の二次巻線
１３共振トランス
１４第１の直流電源回路
１５第２の直流電源回路
１６共振周波数制御部
１７整流回路部
１８スイッチング素子
１９平滑用キャパシタ
２０時分割制御回路部
２１ＰＷＭ発生ブロック
２２タイミングコンデンサ
２３整流部
２５第１の立下り検出部
２６第２の立下り検出部
２７積分回路
２８演算子
２９リモート端子
３０ａソフトスタート回路
３０ｂソフトスタート回路
３０ｃタイミングパルス発生回路
３１ＯＣＬ制御回路

Claims

共振回路部を有する一次巻線と第１、第２の二次巻線とを有する共振トランスと、
前記第１の二次巻線に接続した第１の直流電源回路と、
前記第２の二次巻線に接続した第２の直流電源回路と、
前記第２の二次巻線に発生する電圧に応じて前記共振回路部の周波数を制御する共振周波数制御部とを備え、
前記第１の直流電源回路には整流回路部と第１のスイッチング素子とを介して前記第１の二次巻線に接続した平滑用キャパシタを前記第１の直流電源回路の出力部に対して並列に接続して設け、
この平滑用キャパシタの電圧に応じて前記第１のスイッチング素子のスイッチング期間を時分割制御回路部により制御することで前記第１の直流電源回路の出力を制御する時分割制御電源。
時分割制御部は、同期検出回路部とソフトスタート回路部と電流制限回路部とを有する
請求項１に記載の時分割制御電源。
同期検出回路部は
共振回路部の共振周波数と同期した同期信号を発生する
請求項２に記載の時分割制御電源。
同期信号の立ち上がりと共振電流の立ち上がりのタイミングを一致させた
請求項３に記載の時分割制御電源。
ソフトスタート回路部は第１の直流電源回路の出力電圧が規定値に達するまで
前記第１のスイッチング素子を同期信号の時間幅を調整したスイチング信号によって駆動する
請求項２に記載の時分割制御電源。
電流制限回路部は第１の直流電源回路の出力電流を電圧に変換し、
この電圧を増幅した信号によって時分割制御回路部の同期信号を調整する
請求項２に記載の時分割制御電源。
共振回路部を有する一次巻線と第１の二次巻線とを有する共振トランスと、
前記第１の二次巻線に接続した第１、第２の直流電源回路と、
この第２の直流電源回路に発生する電圧に応じて前記共振回路部の周波数を制御する共振周波数制御部とを備え、
前記第１の直流電源回路には整流回路部と第１のスイッチング素子とを介して前記第１の二次巻線に接続した平滑用キャパシタを前記第１の直流電源回路の出力部に対して並列に接続して設け、
この平滑用キャパシタの電圧に応じて前記第１のスイッチング素子のスイッチング期間を時分割制御回路により制御することで前記第１の直流電源回路の出力を制御する時分割制御電源。