Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5357441B2 - 固体撮像装置の製造方法 - Google Patents
[go: Go Back, main page]

JP5357441B2 - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
JP5357441B2
JP5357441B2 JP2008098166A JP2008098166A JP5357441B2 JP 5357441 B2 JP5357441 B2 JP 5357441B2 JP 2008098166 A JP2008098166 A JP 2008098166A JP 2008098166 A JP2008098166 A JP 2008098166A JP 5357441 B2 JP5357441 B2 JP 5357441B2
Authority
JP
Japan
Prior art keywords
region
film
metal wiring
insulating film
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008098166A
Other languages
English (en)
Other versions
JP2009252949A (ja
JP2009252949A5 (ja
Inventor
剛宏 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008098166A priority Critical patent/JP5357441B2/ja
Priority to US12/416,228 priority patent/US8440493B2/en
Publication of JP2009252949A publication Critical patent/JP2009252949A/ja
Publication of JP2009252949A5 publication Critical patent/JP2009252949A5/ja
Priority to US13/837,766 priority patent/US8766340B2/en
Application granted granted Critical
Publication of JP5357441B2 publication Critical patent/JP5357441B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/806Optical elements or arrangements associated with the image sensors
    • H10F39/8063Microlenses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026Wafer-level processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/18Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182Colour image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/805Coatings
    • H10F39/8053Colour filters

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像装置の製造方法に関する。
近年、デジタルカメラ、ビデオカメラ、或いはイメージリーダー等の画像入力装置には、CCDイメージセンサや、CMOSイメージセンサをはじめとする増幅型のイメージセンサが用いられている。その際、より高性能な固体撮像装置として、光電変換を行う光電変換素子の面積を縮小して光電変換素子の数を増大させると共に、チップサイズをより縮小したものが望まれている。
光電変換素子の面積を縮小すると、受光できる光量が受光面の面積減少に伴って少なくなり、感度が低下する。感度低下の対策として、受光面上にオンチップマイクロレンズを形成し、受光面に集光して感度の低下を抑制する技術が知られている。
特許文献1には、オンチップマイクロレンズの搭載に加え、受光面の高さ方向のサイズを小さくする構成が開示されている。
図7は特許文献1のCMOS型固体撮像装置を示す。一点鎖線の右側Aは入射光量に応じて光電変換を行う光電変換素子を含む画素が複数配置された有効画素領域を、一点鎖線の左側Bは有効画素領域以外の領域(以下、有効画素外領域と称する)である。
図中1は光電変換領域、2、3は各々第1金属配線、第2金属配線である。第1金属配線2上にカラーフィルタ4を介してオンチップマイクロレンズ5が搭載されている。6は有効画素領域Aと有効画素外領域Bの段差である。図7では有効画素外領域Bに存在する最上部配線である第2金属配線3が有効画素領域Aには無く、有効画素領域Aの受光面からの距離hを小さくしている(図7中、h≪h’)。
特開2004−186407号公報
図7の固体撮像装置において、段差6が固体撮像装置面内或いは異なる固体撮像装置間でばらつくと、感度がばらついてしまう場合がある。感度ばらつきを抑制するためには層内レンズと光電変換素子との距離を有効画素領域内で均一に製造することが重要である。しかしながら、特許文献1には図7に係る固体撮像装置の製造方法について十分な検討がなされていなかった。また、光電変換領域への集光効率を更に向上させるために、レンズと光電変換素子との距離をより小さくすること(低背化)が求められている。
本発明の目的は、より高感度な固体撮像装置、及び高感度でかつ感度ばらつきが低減可能な固体撮像装置の製造方法を提供することにある。
本発明の第1側面は、複数の光電変換素子が配された第1領域と、前記第1領域の駆動のための周辺回路を含む第2領域と、前記光電変換素子の上部に配された層内レンズと、前記層内レンズの上部に配されたレンズと、を有する固体撮像装置の製造方法に係り、前記製造方法は、前記第1領域及び前記第2領域の上に少なくとも第1金属配線層を形成する工程と、前記第1金属配線層の上にエッチングストップ層を形成する工程と、記エッチングストップ層の上に第1絶縁膜を形成する工程と、前記第2領域の前記第1絶縁膜の上部に、前記第1金属配線層とは異なる第2金属配線層を形成する工程と、前記エッチングストップ層を用いて前記第1領域の前記第1絶縁膜を除去する工程と、前記第1絶縁膜が除去された第1領域と、前記第2領域とに第2絶縁膜を形成する工程と、前記第1領域の前記第2絶縁膜から、前記層内レンズを形成する工程と、を含むことを特徴とする。
本発明によれば、より高感度の固体撮像装置を実現することができる。また高感度でかつ感度ばらつきが低減した固体撮像装置を提供することが可能となる。
次に、添付図面を参照して発明を実施するための最良の形態を詳細に説明する。なお、本発明は以下の実施形態に限定されるものではない。
(第1の実施形態)
図1及び図2は本発明の第1の実施形態に係る固体撮像装置の製造方法を説明する図である。本実施形態による製造方法は図1(a)乃至図1(d)から図2(e)乃至図2(g)に続くものとする。図中A、Bは各々有効画素領域(第1領域)と有効画素領域以外の有効画素外領域(第2領域)を表している。有効画素外領域Bには周辺回路領域だけでなく、有効画素に対する基準信号を形成するためのオプティカルブラック領域も含むものとする。
また、有効画素領域Aとは、光電変換素子やその信号を読み出す回路等を含む複数の画素がマトリクス配置された領域をいう。有効画素領域Aの周囲に有効画素外領域Bが配置されている。有効画素外領域Bの周辺回路には画素を行方向と列方向に走査して画素の信号を読み出す、駆動のための垂直走査回路や水平走査回路、画素の信号を増幅する回路等が含まれている。以下の実施形態でも同様である。
また、以下の実施形態において、説明を簡単にするために半導体基板(シリコン基板等)に形成された素子領域、素子分離領域等の詳細な説明は省略する。更に、金属配線間の導通をとるためのコンタクト、ビアプラグは示していない。更に、層内レンズの形成後からカラーフィルタ及びオンチップマイクロレンズの形成にいたる工程は従来方法が適用できるので詳しい説明は省略する。ここで、光電変換素子の表面(半導体基板100の表面)を受光部とし、受光部からオンチップマイクロレンズに向かって上方向とする。これらに関しては以下の実施形態でも同様である。
本実施形態では、有効画素外領域Bの金属配線が3層、有効画素領域Aの金属配線が2層から成り、下層側から第1及び第2金属配線層は銅配線であり、最上部の第3金属配線層はアルミ系配線である。また、有効画素領域Aの酸化シリコン系膜に対するエッチング耐性を有する膜として有機系低誘電率材料から成る膜を用いている。各金属配線層はそれぞれ複数の金属配線を有し、異なる絶縁膜上に設けるものである。
まず、図1(a)に示すように光電変換素子を構成する半導体領域101を形成した半導体基板(シリコン基板等)100の上にトランジスタのゲート電極となるポリシリコンを形成する。このポリシリコンは不図示である。更に、例えば、CVD法により酸化シリコン系膜を堆積し、その後、CMP法により平坦化された第1絶縁膜110を形成する。
次に、第1絶縁膜110にダマシン法により銅から成る第1金属配線層102を形成し、且つ、第1拡散防止膜115を半導体基板の全面に形成する。その後、リソグラフィ技術及びドライエッチング技術により受光部(光電変換素子)上の第1拡散防止膜115が除去されたパターンを形成する。次に、例えば、CVD法により酸化シリコン系膜からなる第2絶縁膜111を形成する。第2絶縁膜111の形成にあたっては、第1拡散防止膜115の段差の影響を除去したい場合には、CMP法によって平坦化しても良い。
次に、有効画素領域A上で最上部の配線となる銅から成る第2金属配線層103をダマシン法により形成する。また、CVD法によりシリコン窒化膜を半導体基板の全面に形成し、その後リソグラフィ技術及びドライエッチング技術により受光部上の部分が除去された第2拡散防止膜116のパターンを形成する。
次に、図1(b)に示すように第2拡散防止膜116による段差が埋まるように半導体基板上にCVD法、塗布法等により、絶縁膜となる酸化シリコン系膜117を形成する。第2拡散防止膜116による段差の影響を除去するために、酸化シリコン系膜117をCMP法によって平坦化しても良い。
次いで、有機系低誘電率膜118を半導体基板上に塗布し、熱処理を行うことで形成する。有機系低誘電率材料としては、SiLK(ザ・ダウ・ケミカル・カンパニー社 商標)などが挙げられる。有機系低誘電率膜118は酸化シリコン系膜のエッチングに対して高いエッチング耐性を有する。その後、CVD法、塗布法により酸化シリコン系膜119を有機系低誘電率膜118上に形成する。
以上により、酸化シリコン系膜117と、有機系低誘電率膜118、酸化シリコン系膜119の3つの絶縁膜が、第2拡散防止膜116上にこの順に形成される。
次に、図示を省略するが、公知のリソグラフィ技術、ドライエッチング技術により有効画素外領域Bにおいてビアホールを形成する。即ち、酸化シリコン系膜119、有機系低誘電率膜118、酸化シリコン系膜117、第2拡散防止膜116に対して第2金属配線層103と後に形成するアルミ系の第3金属配線層104と導通を取るためのビアホールを形成する。続いて、スパッタリング法やCVD法により半導体基板上に窒化金属膜からなるバリア膜層、タングステン等の金属膜を形成し、ビアホールを金属材料によって埋め込む。更に、CMP法によるタングステン等の金属膜の平坦化によりビアプラグを形成する。
次に、図1(c)に示すように半導体基板上にアルミまたはその合金からなるアルミ系膜をスパッタリング法やCVD法により形成し、リソグラフィ技術、ドライエッチング技術により有効画素外領域Bに第3金属配線層104を形成する。有効画素領域Aに形成されたアルミ系膜は、リソグラフィ技術、ドライエッチング技術により除去され、酸化シリコン系膜119が露出する。有効画素外領域Bに形成した第3金属配線層104は、周辺回路領域における金属配線となるだけではなく、オプティカルブラック領域の遮光膜としても機能する。
次いで、図1(d)に示すように有効画素外領域Bを公知のリソグラフィ技術によりフォトレジスト113にてマスクし、有効画素領域Aの酸化シリコン系膜119をドライエッチングする。本エッチングは、有機系低誘電率膜118で停止し、有効画素領域Aでは有機系低誘電率膜118が露出する。
次に、酸化シリコン系膜119のエッチングの際に使用したフォトレジスト113を公知のアッシング技術、剥離技術により除去する。この際、図2(e)に示すように有効画素領域Aに露出していた有機系低誘電率膜118も同時にアッシングされ、その下層の酸化シリコン系膜117が露出する。
また、図2(f)に示すように半導体基板上に層内レンズ形成膜層114をCVD法により形成する。本実施形態では、層内レンズ形成膜層114として窒化酸化シリコン膜120及び窒化シリコン系膜121をCVD法により形成する。次に、層内レンズを形成するために窒化シリコン系膜121上に公知のリソグラフィ技術により、上に凸となる半球状のレジストパターン127を形成する。
次に、レジストパターン127をマスクにしてエッチングし、図2(g)に示すように層内レンズ105を形成する。なお、窒化シリコン系膜121のうち層内レンズ105以外の部分は半導体基板上のパッシベーション膜106となる。更に、図示を省略するが、有効画素外領域Bにおいて、特に周辺回路領域においてリソグラフィ技術及びドライエッチング技術によりパッド部のための開口を形成する。
本実施形態では、光電変換素子101上においては受光部から上方に向かって第1絶縁膜110、第2絶縁膜111、第2拡散防止膜116による段差を平坦化する膜117が全て酸化シリコン系膜である。そして、その上層に窒化酸化シリコン膜120、パッシベーション膜106と層内レンズ105を形成する窒化シリコン系膜121が堆積されている。これらの膜の屈折率は次のようになる。
例えば、波長633nmにおいては、第1絶縁膜110、第2絶縁膜111、段差を平坦化する膜117を構成する酸化シリコン系膜は1.46〜1.50であり、窒化酸化シリコン膜120は1.60〜1.73であり、窒化シリコン系膜121は2.0である。これらの膜の屈折率の関係は、半導体基板上の受光面から層内レンズ側に向かって同等または順次大になっており、層内レンズ105を透過する光を効率的に光電変換素子101に集めることが可能である。
また、本実施形態では、有効画素領域Aと有効画素外領域Bとで配線数が異なる。また、有効画素領域Aにおける最上層の配線層と、有効画素外領域Bにおける最上層の配線層との間にエッチングストップ層である有機系低誘電率膜118を設けている。また、有効画素領域Aの酸化シリコン系膜119を除去し、更に有効画素領域Aにおけるエッチングストップ層を除去する。
このようにして有効画素領域Aの最上層の配線と、有効画素外領域Bの最上層の配線との間に段差を形成し(図2(e)参照)、その段差によるスペースを利用して有効画素領域Aに層内レンズ105を形成する。そして、有効画素領域内に層内レンズを形成することにより、受光面の集光効率を更に向上でき、より高感度の固体撮像装置を実現することができる。また、層内レンズ105とパッシベーション膜106とを同一膜から構成することで、より低背化が可能となる。
また、本実施形態のような製造方法によって、層内レンズと光電変換素子との距離を有効画素領域内で小さく、且つ、距離を均一にできるため、感度ばらつきを低減することが可能となる。以下の実施形態でも同様に受光面の集光効率を更に向上でき、より高感度を実現できると共に、感度ばらつきを低減することができる。
なお、説明を省略したが、銅から成る第1金属配線層102、第2金属配線層103をシングルダマシン法、デュアルダマシン法のいずれの方法を用いて形成しても何ら問題ない。また、金属配線の材質は本実施形態に限らず、金属配線の全てがアルミ系材質または銅から成る金属配線であっても良い。
更に、有効画素領域A、有効画素外領域Bの金属配線層の数は、有効画素領域Aの金属配線層数が有効画素外領域Bよりも少ない要件を満たすならば、本実施形態に示すものに限らない。例えば、有効画素外領域Bにおいては、第1金属配線層102と第2金属配線層103との間に第3金属配線層を設けてもよい。
また、本実施形態では第2拡散防止膜116形成後に半導体基板上に酸化シリコン系膜117、有機系低誘電率膜118、酸化シリコン系膜119の3の絶縁膜から成る膜を形成している。第2拡散防止膜116と有機系低誘電率膜118との間の膜の密着性に問題がなければ、酸化シリコン系膜117を省いても良い。
更に、本実施形態の層内レンズ105を形成するために、層内レンズ形成膜層114として窒化酸化シリコン膜120及び窒化シリコン系膜121を形成しているが、層内レンズ形成膜層114の膜材質の数、材質はこれらに限るものではない。但し、これらの各膜の屈折率は、層内レンズ105を透過する光が各膜で反射することによる損失を低減するために、前記の関係を満たしていることが望ましい。
(第2の実施形態)
図3及び図4は本発明の第2の実施形態に係る固体撮像装置の製造方法を説明する図である。本実施形態による製造方法は図3(a)乃至図3(d)から図4(e)乃至図4(g)に続くものとする。
また、図3及び図4では図1及び図2と同一部分には同一符号を付して説明を省略する。図3(a)は図1(a)と同様であり説明を省略する。
図3(a)の後に、図3(b)に示すように第2拡散防止膜116による段差が埋まるように半導体基板上にCVD法、塗布法等により絶縁膜となる酸化シリコン系膜117を形成する。第2拡散防止膜116による段差の影響を除去するために、酸化シリコン系膜117をCMP法によって平坦化しても良い。
次いで、半導体基板上に窒化酸化シリコン系膜122をCVD法により形成し、更に窒化シリコン系膜123をCVD法等により形成する。窒化シリコン系膜123は酸化シリコン系膜のエッチングに対するエッチング耐性を有する。その後、CVD法、塗布法により酸化シリコン系膜124を窒化シリコン系膜123上に形成する。
以上により、酸化シリコン系膜117、酸化窒化シリコン系膜122、窒化シリコン系膜123、酸化シリコン系膜124の4つの絶縁膜が、第2拡散防止膜116を被覆するように半導体基板上に形成される。なお、第2金属配線層103と第3金属配線層104の導通をとるビアプラグの形成方法は第1の実施形態の説明と同様である。
次に、図3(c)に示すように半導体基板上にアルミまたはその合金からなるアルミ系膜をスパッタリング法やCVD法により形成し、リソグラフィ技術、ドライエッチング技術により有効画素外領域Bに第3金属配線層104を形成する。有効画素領域Aに形成されたアルミ系膜は、リソグラフィ技術、ドライエッチング技術により除去され、酸化シリコン系膜124が露出する。有効画素外領域Bに形成した第3金属配線層104は、周辺回路領域における金属配線となるだけではなく、オプティカルブラック領域の遮光膜としても機能する。
また、図3(d)に示すように有効画素外領域Bを公知のリソグラフィ技術によりフォトレジスト113にてマスクし、有効画素領域Aにおける酸化シリコン系膜124をドライエッチングする。本エッチングは、窒化シリコン系膜123で停止し、有効画素領域Aでは窒化シリコン系膜123が露出する。
次に、酸化シリコン系膜124のエッチングの際に使用したフォトレジスト113を公知のアッシング技術、剥離技術により除去する。この場合、図4(e)に示すように第1の実施形態の場合とは異なり、有効画素領域Aに露出している窒化シリコン系膜123はアッシング等の影響を受けない。
次いで、図4(f)に示すように半導体基板上に層内レンズ形成膜層125をCVD法により形成する。本実施形態では、窒化シリコン系膜をCVD法により形成する。次に、層内レンズを形成するために、窒化シリコン系膜に公知のリソグラフィ技術により上に凸となる半球状のレジストパターン127を形成する。
次に、レジストパターン127をマスクにしてエッチングし、図4(g)に示すように層内レンズ105を形成する。なお、層内レンズ形成膜層である窒化シリコン系膜のうち層内レンズ105以外の部分は半導体基板上のパッシベーション膜106となる。更に、図示は省略するが、有効画素外領域Bにおいて、特に周辺回路領域においてリソグラフィ技術及びドライエッチング技術によりパッド部のためのパッシベーション膜の開口の形成を行う。
本実施形態では、光電変換素子101上において平坦化膜117が酸化シリコン系膜である。また、その上層に窒化酸化シリコン系膜122と、酸化シリコン系膜に対してエッチング耐性を有する窒化シリコン系膜123と、パッシベーション膜106と層内レンズ105を形成する窒化シリコン膜125が堆積されている。
これらの膜の屈折率は次のようになる。例えば、波長633nmにおいては、酸化シリコン系膜は1.46〜1.50であり、窒化酸化シリコン系膜は1.60〜1.73であり、窒化シリコン系膜は2.0である。窒化酸化シリコン系膜122の屈折率が、平坦化膜117と窒化シリコン系膜125の中間の屈折率を有することで、反射防止膜としての役割を果たし、効率的に光を集光することが可能である。
また、本実施形態では、第1の実施形態と同様に有効画素領域Aと有効画素外領域Bとで配線層数が異なる。また、有効画素領域Aの最上配線層と有効画素外領域Bの最上配線層との間にエッチングストップ層である窒化シリコン系膜123を設け、有効画素領域Aの酸化シリコン系膜124を除去する。このようにして有効画素領域Aと有効画素外領域Bとの間に段差を形成し(図4(e)参照)、その段差によるスペースを利用して有効画素領域Aに層内レンズ105を形成する。
なお、第1の実施形態と同じく、金属配線層の材料、金属配線の層数は本実施形態で示すものに限るものではない。また、本実施形態では、第2拡散防止膜116の形成後に半導体基板上に酸化シリコン系膜117、窒化酸化シリコン系膜122、窒化シリコン系膜123、酸化シリコン系膜124の4層の絶縁膜を形成している。その際、第2拡散防止膜116上に窒化酸化シリコン系膜122の形成後にまたは直接に窒化シリコン系膜123を形成しても良い。
更に、層内レンズ105を形成するために、層内レンズ形成膜層125として窒化シリコン系膜を形成しているが、層内レンズ形成膜層の膜材質の数、材質はこれらに限るものではない。但し、これらの各膜の屈折率は、層内レンズ105を透過する光を効率的に光電変換素子101に集めるため前記関係を満たしている必要がある。即ち、上述のように窒化酸化シリコン系膜122の屈折率が、平坦化膜117と窒化シリコン系膜125の中間の屈折率を有するのが望ましい。
(第3の実施形態)
図5及び図6は本発明の第3の実施形態に係る固体撮像装置の製造方法を説明する図である。本実施形態による製造方法は図5(b)乃至図5(d)から図6(e)乃至図6(g)に続くものとする。また、図5、図6では図1、図2或いは図3、図4と同一部分には同一符号を付して説明を省略する。
本実施形態では、第1、第2の実施形態と同様に有効画素外領域の金属配線が3層、有効画素領域の金属配線が2層から成り、下層側から第1及び第2金属配線層は銅配線であり、最上部の第3金属配線層はアルミ系配線である。また、有効画素領域の酸化シリコン系膜に対するエッチング耐性を有する膜として、拡散防止膜となる窒化シリコン系材料からなる絶縁膜を用いている。
まず、図5(b)に至る工程は図1(a)と同様に行うことが可能であるので説明を省略する。即ち、本実施形態の製造工程は図1(a)の工程から図5(b)の工程に続いている。
図1(a)の後、図5(b)に示すように第2金属配線103上に窒化シリコン系膜128を形成し、その窒化シリコン系膜128上にCVD法、塗布法等により絶縁膜となる酸化シリコン系膜129を形成する。これにより、窒化シリコン系膜128、酸化シリコン系膜129の2層の絶縁膜が、銅から成る第2金属配線層103を被覆するように半導体基板上に形成される。この窒化シリコン系膜128は第2金属配線層103の金属の拡散を抑制するための拡散防止膜として機能しうる。なお、第2金属配線層103と第3金属配線層104の導通をとるビアプラグの形成方法は第1の実施形態の説明と同じである。
次に、図5(c)に示すように半導体基板上にアルミまたはその合金からなるアルミ系膜をスパッタリング法やCVD法により形成し、リソグラフィ技術、ドライエッチング技術により有効画素外領域Bに第3金属配線層104を形成する。有効画素領域Aに形成されたアルミ系膜は、そのリソグラフィ技術、ドライエッチング技術により除去され、酸化シリコン系膜129が露出する。なお、有効画素外領域Bに形成された第3金属配線層104は、周辺回路領域における金属配線となるだけではなく、オプティカルブラック領域の遮光膜としても機能する。
次に、図5(d)に示すように有効画素外領域Bを公知のリソグラフィ技術によりフォトレジスト113にてマスクし、有効画素領域Aにおける酸化シリコン系膜129をエッチングする。エッチングは窒化シリコン系膜128で停止し、有効画素領域Aでは窒化シリコン系膜128が露出する。
次いで、酸化シリコン系膜129のエッチングの際に使用したフォトレジスト113を公知のアッシング技術、剥離技術により除去する。この場合、図6(e)に示すように第1の実施形態とは異なり、有効画素領域Aに露出していた窒化シリコン系膜128はアッシング等の影響を受けない。
また、図6(f)に示すように半導体基板上に層内レンズ形成膜層126をCVD法により形成する。本実施形態では、層内レンズ形成膜層126として窒化シリコン系膜をCVD法により形成する。次に、層内レンズを形成するために窒化シリコン系膜126上に公知のリソグラフィ技術により、上に凸となる半球状のレジストパターン127を形成する。
次に、レジストパターン127をマスクにしてエッチングし、図6(g)に示すように層内レンズ105を形成する。
なお、層内レンズ形成膜層である窒化シリコン系膜のうち層内レンズ105以外の部分は半導体基板上のパッシベーション膜106となる。更に、図示は省略するが、有効画素外領域Bにおいて、特に周辺回路領域においてリソグラフィ技術及びドライエッチング技術によりパッシベーションの開口を形成する。
本実施形態では、光電変換素子101上において受光部から上方に向かって第1絶縁膜110、第2絶縁膜111は全て酸化シリコン系膜である。その上層にエッチングストップ層として窒化シリコン系膜128、パッシベーション膜106と層内レンズ105を形成する窒化シリコン系膜126が堆積されている。
これらの膜の屈折率は次のようになる。例えば、波長633nmにおいては、酸化シリコン系膜は1.46〜1.50であり、窒化酸化シリコン膜は1.60〜1.73であり、窒化シリコン系膜は2.0である。これらの膜の屈折率の関係は、半導体基板上の受光面から層内レンズ側に向かって同等または順次大になっており、層内レンズ105を透過する光を効率的に光電変換素子101に集めることが可能である。
また、本実施形態では、第2の実施形態と同様に有効画素領域Aと有効画素外領域Bとで配線の層数が異なる。また、有効画素領域Aの最上配線層と有効画素外領域Bの最上配線層との間にエッチングストップ層である窒化シリコン系膜128を設け、有効画素領域Aの酸化シリコン系膜129を除去する。このようにして有効画素領域Aと有効画素外領域Bとの間に段差を形成し(図6(e)参照)、その段差によるスペースを利用して有効画素領域Aに層内レンズ105を形成する。場合によっては、酸化シリコン系膜129を設けず、窒化シリコン系膜128上に第3金属配線層104を設けてもよい。
以上のように本発明では、有効画素領域内の段差に層内レンズを形成することにより、受光面の集光効率を向上でき、より高感度の固体撮像装置を実現できる。また、層内レンズと受光面との距離が小さく、有効画素領域内でその均一性が良く、更に高感度で感度ばらつきを低減することが可能となる。
なお、図6(g)におけるパッシベーション膜の開口の形成方法は第1、第2の実施形態の説明と同様である。また、金属配線の形成方法、材質については第1、第2の実施形態と同じである。更に、層内レンズ105の材質に関しても第1、第2の実施形態と同じものが適用可能である。
更に、上記実施形態では、有効画素領域Aに層内レンズを形成しているが、本発明は、例えば、特許文献1等に記載されたオンチップマイクロレンズを有効画素領域Aに形成しても良い。
本発明の第1の実施形態に係る固体撮像装置の製造方法を説明する断面図である。 本発明の第1の実施形態に係る固体撮像装置の製造方法を説明する断面図である。 本発明の第2の実施形態に係る固体撮像装置の製造方法を説明する断面図である。 本発明の第2の実施形態に係る固体撮像装置の製造方法を説明する断面図である。 本発明の第3の実施形態に係る固体撮像装置の製造方法を説明する断面図である。 本発明の第3の実施形態に係る固体撮像装置の製造方法を説明する断面図である。 従来例の固体撮像装置を示す断面図である。
符号の説明
100 半導体基板
101 光電変換素子
102 第1金属配線層
103 第2金属配線層
104 第3金属配線層
105 層内レンズ
106 パッシベーション膜
107 平坦化膜
108 カラーフィルタ
109 オンチップマイクロレンズ
110 第1絶縁膜
111 第2絶縁膜
112 第3絶縁膜
113 有効画素外領域被覆するフォトレジスト
114 層内レンズ形成膜層
115 第1拡散防止膜
116 第2拡散防止膜
117、119、124、129 酸化シリコン系膜
118 有機系低誘電率膜
120、122、128 窒化酸化シリコン系膜
121、123、125、126 窒化シリコン系膜
127 層内レンズパターン形成フォトレジスト
A 有効画素領域
B 有効画素外領域

Claims (9)

  1. 複数の光電変換素子が配された第1領域と、前記第1領域の駆動のための周辺回路を含む第2領域と、前記光電変換素子の上部に配された層内レンズと、前記層内レンズの上部に配されたレンズと、を有する固体撮像装置の製造方法であって、
    前記第1領域及び前記第2領域の上に少なくとも第1金属配線層を形成する工程と、
    前記第1金属配線層の上にエッチングストップ層を形成する工程と、
    前記エッチングストップ層の上に第1絶縁膜を形成する工程と、
    前記第2領域の前記第1絶縁膜の上部に、前記第1金属配線層とは異なる第2金属配線層を形成する工程と、
    前記エッチングストップ層を用いて前記第1領域の前記第1絶縁膜を除去する工程と、
    前記第1絶縁膜が除去された第1領域と、前記第2領域とに第2絶縁膜を形成する工程と、
    前記第1領域の前記第2絶縁膜から、前記層内レンズを形成する工程と、を含むことを特徴とする固体撮像装置の製造方法。
  2. 前記エッチングストップ層は、有機系低誘電率膜であることを特徴とする請求項1に記載の固体撮像装置の製造方法。
  3. 前記第1領域の前記第1絶縁膜を除去する工程において、フォトレジストをマスクとして用いて前記第1絶縁膜を除去し、
    前記製造方法は、前記第1絶縁膜を除去する工程の後に、前記フォトレジストと同時に前記エッチングストップ層を除去する工程を更に有する請求項2に記載の固体撮像装置の製造方法。
  4. 前記エッチングストップ層は、窒化シリコン系膜であることを特徴とする請求項1に記載の固体撮像装置の製造方法。
  5. 前記エッチングストップ層は、前記第1金属配線層の拡散防止膜を兼ねることを特徴とする請求項4に記載の固体撮像装置の製造方法。
  6. 前記光電変換素子の受光面から前記層内レンズまでに前記第1絶縁膜を含む複数の絶縁膜が形成され、前記複数の絶縁膜の屈折率が、前記受光面から前記層内レンズに向かって同じもしくは順次大きくなる関係を有することを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像装置の製造方法。
  7. 更に、前記第2領域の上であって、前記第1金属配線層と前記第2金属配線層との間に、第3金属配線層を形成する工程を有することを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像装置の製造方法。
  8. 前記第2の絶縁膜は、前記第1領域及び前記第2領域の保護膜として機能することを特徴とする請求項1乃至7のいずれか1項に記載の固体撮像装置の製造方法。
  9. 前記第2領域は、オプティカルブラック領域を有し、
    前記第1絶縁膜を除去する工程において、前記第2金属配線層よりも前記第1絶縁膜が前記第1領域に向って延在していることを特徴とする請求項1乃至8のいずれか1項に記載の固体撮像装置の製造方法。
JP2008098166A 2008-04-04 2008-04-04 固体撮像装置の製造方法 Expired - Fee Related JP5357441B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008098166A JP5357441B2 (ja) 2008-04-04 2008-04-04 固体撮像装置の製造方法
US12/416,228 US8440493B2 (en) 2008-04-04 2009-04-01 Solid-state imaging apparatus and manufacturing method thereof
US13/837,766 US8766340B2 (en) 2008-04-04 2013-03-15 Solid-state imaging apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098166A JP5357441B2 (ja) 2008-04-04 2008-04-04 固体撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009252949A JP2009252949A (ja) 2009-10-29
JP2009252949A5 JP2009252949A5 (ja) 2011-05-19
JP5357441B2 true JP5357441B2 (ja) 2013-12-04

Family

ID=41132898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098166A Expired - Fee Related JP5357441B2 (ja) 2008-04-04 2008-04-04 固体撮像装置の製造方法

Country Status (2)

Country Link
US (2) US8440493B2 (ja)
JP (1) JP5357441B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9232968B2 (en) 2007-12-19 2016-01-12 DePuy Synthes Products, Inc. Polymeric pedicle rods and methods of manufacturing
US8641734B2 (en) 2009-02-13 2014-02-04 DePuy Synthes Products, LLC Dual spring posterior dynamic stabilization device with elongation limiting elastomers
US9320543B2 (en) 2009-06-25 2016-04-26 DePuy Synthes Products, Inc. Posterior dynamic stabilization device having a mobile anchor
US9445844B2 (en) 2010-03-24 2016-09-20 DePuy Synthes Products, Inc. Composite material posterior dynamic stabilization spring rod
JP5651986B2 (ja) 2010-04-02 2015-01-14 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器及びカメラモジュール
KR101769969B1 (ko) * 2010-06-14 2017-08-21 삼성전자주식회사 광 블랙 영역 및 활성 화소 영역 사이의 차광 패턴을 갖는 이미지 센서
JP2012038986A (ja) * 2010-08-10 2012-02-23 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
JP5783741B2 (ja) 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
US9153490B2 (en) 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
JP5987275B2 (ja) * 2011-07-25 2016-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US9013022B2 (en) 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips
JP6029266B2 (ja) * 2011-08-09 2016-11-24 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
US8709854B2 (en) 2012-05-10 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
US9401380B2 (en) 2012-05-10 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
CN103390625B (zh) * 2012-05-10 2016-03-23 台湾积体电路制造股份有限公司 用于bsi图像传感器的背面结构和方法
CN103390624B (zh) * 2012-05-10 2016-09-07 台湾积体电路制造股份有限公司 用于bsi图像传感器的背面结构
US9356058B2 (en) 2012-05-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for BSI image sensor
JP6039294B2 (ja) * 2012-08-07 2016-12-07 キヤノン株式会社 半導体装置の製造方法
US11335721B2 (en) * 2013-11-06 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device with shielding layer
KR102136852B1 (ko) 2013-12-30 2020-07-22 삼성전자 주식회사 Tfa 기반의 시모스 이미지 센서 및 그 동작방법
US10249661B2 (en) * 2014-08-22 2019-04-02 Visera Technologies Company Limited Imaging devices with dummy patterns
EP3045896B1 (en) 2015-01-16 2023-06-07 Personal Genomics, Inc. Optical sensor with light-guiding feature
TWI550842B (zh) * 2015-04-09 2016-09-21 力晶科技股份有限公司 影像感應器
US11127910B2 (en) 2016-03-31 2021-09-21 Sony Corporation Imaging device and electronic apparatus
JP2018046145A (ja) * 2016-09-14 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
CN110085684A (zh) * 2019-04-30 2019-08-02 德淮半导体有限公司 光电装置及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150846A (ja) 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2001339059A (ja) * 2000-05-29 2001-12-07 Sony Corp 固体撮像素子の製造方法
JP4298276B2 (ja) 2002-12-03 2009-07-15 キヤノン株式会社 光電変換装置
JP2005057024A (ja) * 2003-08-04 2005-03-03 Matsushita Electric Ind Co Ltd 固体撮像装置、固体撮像装置の製造方法、カメラ
KR100672995B1 (ko) * 2005-02-02 2007-01-24 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서
JP2006229206A (ja) 2005-02-14 2006-08-31 Samsung Electronics Co Ltd 向上された感度を有するイメージセンサ及びその製造方法
KR100807214B1 (ko) 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
JP2006286873A (ja) 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP4944399B2 (ja) 2005-07-04 2012-05-30 キヤノン株式会社 固体撮像装置
KR100731128B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
JP4315457B2 (ja) * 2006-08-31 2009-08-19 キヤノン株式会社 光電変換装置及び撮像システム
JP5159120B2 (ja) 2007-02-23 2013-03-06 キヤノン株式会社 光電変換装置およびその製造方法
JP2008270423A (ja) * 2007-04-18 2008-11-06 Rosnes:Kk 固体撮像装置
JP2009146957A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 固体撮像装置及び固体撮像装置の製造方法

Also Published As

Publication number Publication date
US8766340B2 (en) 2014-07-01
US20130200478A1 (en) 2013-08-08
JP2009252949A (ja) 2009-10-29
US8440493B2 (en) 2013-05-14
US20090251573A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5357441B2 (ja) 固体撮像装置の製造方法
JP4944399B2 (ja) 固体撮像装置
US9666628B2 (en) Solid-state imaging device and method for manufacturing the same
EP2081229B1 (en) Solid-state imaging device, method of fabricating solid-state imaging device
CN101707203B (zh) 光电转换器件及其制造方法
US9947714B2 (en) Methods of manufacturing image sensors
US20060220025A1 (en) Image sensor and method of manufacturing the same
JP2010212735A (ja) 固体撮像装置とその製造方法、及びカメラ
US20090090989A1 (en) Image Sensor and Method of Manufacturing the Same
CN101471300B (zh) 图像传感器及其制造方法
JP5383124B2 (ja) 固体撮像装置およびその製造方法
US9929303B2 (en) Method of manufacturing solid-state image sensor
US20100164031A1 (en) Image sensor and manufacturing method thereof
JP4269730B2 (ja) 固体撮像装置及びその製造方法
US20080054387A1 (en) Image Sensor and Method for Manufacturing the Same
CN101442063B (zh) 半导体装置及影像感测装置
CN101471299A (zh) 制造图像传感器的方法
US20220013562A1 (en) Image sensing device
KR101024765B1 (ko) 이미지센서 및 그 제조방법
KR100859483B1 (ko) 이미지 센서의 제조 방법
JP5425138B2 (ja) 固体撮像装置の製造方法
JP5327146B2 (ja) 固体撮像装置とその製造方法、及びカメラ
JP2006351788A (ja) 固体撮像素子およびその製造方法
KR20060077110A (ko) 시모스 이미지센서 및 그의 제조방법
JP2006310826A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R151 Written notification of patent or utility model registration

Ref document number: 5357441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees