JP5364464B2

JP5364464B2 - Wireless communication system

Info

Publication number: JP5364464B2
Application number: JP2009149125A
Authority: JP
Inventors: 真介植田; 弘忠東浜
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2009-06-23
Filing date: 2009-06-23
Publication date: 2013-12-11
Anticipated expiration: 2029-06-23
Also published as: JP2011009877A

Description

本発明は、ビット同期信号の誤検出の発生を低減する無線通信システムに関する。 The present invention relates to a wireless communication system that reduces the occurrence of erroneous detection of a bit synchronization signal.

従来から、ＦＳＫ（ＦｒｅｑｕｅｎｃｙＳｈｉｆｔＫｅｙｉｎｇ）方式を用いた無線通信システムが知られている（例えば、特許文献１参照）。この種の方式による通信においては、本来送受信したいデータ信号の前に必ず、その信号の目印となるプリアンプルパターンと呼ばれる規定のビット同期信号が付与されている。無線受信装置は、このビット同期信号を検出する処理、すなわち、ビット同期処理を開始して、ビット同期信号を検出した後に本来送受信したいデータ信号の受信処理を行う。 Conventionally, a wireless communication system using an FSK (Frequency Shift Keying) method is known (for example, see Patent Document 1). In communication of this type, a prescribed bit synchronization signal called a preample pattern, which serves as a mark of the signal, is always given before a data signal that is originally intended to be transmitted / received. The wireless receiving apparatus starts the process of detecting the bit synchronization signal, that is, the bit synchronization process, and after receiving the bit synchronization signal, performs the reception process of the data signal originally intended to be transmitted / received.

図１４に示すように、上記従来の無線通信システムの無線受信装置１００は、無線送信装置から送信される無線信号を受信するアンテナ１２１と、受信した信号を増幅するＬＮＡ（ＬｏｗＮｏｉｓｅＡｍｐｌｉｆｉｅｒ）１２２と、ＲＦフィルタ１２３と、ミキサ１２４とを備える。また、無線受信装置１００は、局部発振部１２５と、ＩＦフィルタ１２６と、ＩＦアンプ１２７と、復調部１２８と、中心電圧検出部１２９と、弁別部１３０と、処理部１２０とを備える。アンテナ１２１により受信された無線信号は、装置１００内の各部１２２〜１３０によって混合、復調、及び弁別された後、ディジタル出力信号として処理部１２０に出力される。図１５に示すように、処理部１２０は、ビット同期処理を行うビット同期部１２０ａと、データ受信部１２０ｂとを有する。ビット同期部１２０ａは、無線送信装置から信号を受信していない状態、つまり無信号状態のときにビット同期処理を行い、ビット同期信号を待ち受けている。 As shown in FIG. 14, a radio receiver 100 of the conventional radio communication system includes an antenna 121 that receives a radio signal transmitted from a radio transmitter, an LNA (Low Noise Amplifier) 122 that amplifies the received signal, and RF filter 123 and mixer 124 are provided. The wireless reception device 100 includes a local oscillation unit 125, an IF filter 126, an IF amplifier 127, a demodulation unit 128, a center voltage detection unit 129, a discrimination unit 130, and a processing unit 120. The radio signal received by the antenna 121 is mixed, demodulated, and discriminated by each unit 122 to 130 in the apparatus 100 and then output to the processing unit 120 as a digital output signal. As illustrated in FIG. 15, the processing unit 120 includes a bit synchronization unit 120a that performs bit synchronization processing and a data reception unit 120b. The bit synchronization unit 120a performs bit synchronization processing when not receiving a signal from the wireless transmission device, that is, when there is no signal, and waits for a bit synchronization signal.

ところで、無線受信装置１００では、無信号受信状態のときに、復調部１２８に入力される信号として外来ノイズや無線受信装置内部の熱雑音等が支配的となり、復調部１２８から出力される信号がランダムなパターンとなることがある。これにより、ビット同期部１２０ａに入力されるランダムパターンの信号が、偶然に、ビット同期信号と一致してしまうと、ビット同期部１２０ａがビット同期信号を誤検出してしまい、本来の信号ではないノイズ等に対して受信処理を行うため、無線受信装置１００が一定時間の間、受信不能状態に陥ることがある。 By the way, in the wireless reception device 100, when no signal is received, external noise, thermal noise inside the wireless reception device, etc. are dominant as a signal input to the demodulation unit 128, and a signal output from the demodulation unit 128 is not received. It may be a random pattern. As a result, if the random pattern signal input to the bit synchronization unit 120a accidentally matches the bit synchronization signal, the bit synchronization unit 120a erroneously detects the bit synchronization signal, which is not the original signal. Since the reception process is performed on noise or the like, the wireless reception device 100 may be in a reception disabled state for a certain period of time.

特開平１０−２９０２１８号公報JP-A-10-290218

本発明は、上述した問題点を解決するためになされたものであり、ビット同期信号の誤検出の頻度を低減すると共に、受信不能時間を低減し、通信信頼性を向上させることが可能な無線通信システムを提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and is capable of reducing the frequency of erroneous detection of a bit synchronization signal, reducing the reception failure time, and improving communication reliability. An object is to provide a communication system.

上記目的を達成するために本発明の一態様は、
無線受信装置と、該無線受信装置に無線信号を送信する無線送信装置とを備える無線通信システムであって、
前記無線送信装置は、第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信した後に、ビット同期信号を送信し、
前記無線受信装置は、
前記無線送信装置から送信される無線信号を受信する受信部と、
局部発振信号を生成する局部発振部と、
前記受信部によって受信された前記無線信号と、前記局部発振部によって生成された前記局部発振信号とを混合して中間周波数信号を生成する混合部と、
前記混合部によって生成された前記中間周波数信号をアナログ出力信号に復調する復調部と、
前記復調部によって復調された前記アナログ出力信号と、該アナログ出力信号の直流成分とを比較することによりディジタル出力信号を弁別して出力する弁別部と、
前記弁別部によって出力された前記ディジタル出力信号からビット同期信号を検出するためのビット同期処理を行う処理部とを備え、
前記処理部は、前記ディジタル出力信号からエッジを検出しない状態が前記第１規定時間以上続いた後に、前記ビット同期処理を開始することを特徴とする無線通信システムにおいて、
前記処理部は、
前記第１規定時間を自然数で除した時間と略同時間を計測するタイマ処理部と、
前記ディジタル出力信号からエッジを検出した旨を示すエッジ検出フラグをオンにするエッジ割込み処理部と、
前記エッジ検出フラグがオフのときにエッジの未検出回数を示すエッジ未検出カウンタの値をインクリメントし、前記エッジ検出フラグがオンのときには該エッジ未検出カウンタの値をゼロにリセットすると共に、該エッジ検出フラグをオフにするタイマ割込み処理部とを有し、
前記エッジ割込み処理部は、前記エッジ検出フラグがオンのときには、前記ディジタル出力信号からエッジを検出する処理を実行せず、
前記タイマ割込み処理部は、前記タイマ処理によって計測された時間毎に処理を実行し、
前記処理部は、前記エッジ未検出カウンタの値が前記第１規定時間を除した自然数と同等になった後に、前記ビット同期処理を開始し、
前記処理部は、前記ディジタル出力信号の極性を検出する極性検出部をさらに有し、
前記タイマ割込み処理部は、
前記エッジ検出フラグがオフのときに、前記極性検出部による前記ディジタル出力信号の検出結果、前記エッジの無い同一符号のディジタル出力信号の符号の極性と同一の極性である場合、前記エッジ未検出カウンタの値をインクリメントし、
前記エッジ検出フラグがオフのときに、前記極性検出部による前記ディジタル出力信号の検出結果が前記エッジの無い同一符号のディジタル出力信号の符号の極性と同一の極性でない場合に、前記エッジ未検出カウンタの値をリセットし、
前記エッジ検出フラグがオンのときに、該エッジ未検出カウンタの値をリセットすると共に、該エッジ検出フラグをオフにすることを特徴とする。 In order to achieve the above object, one embodiment of the present invention provides:
A wireless communication system comprising a wireless reception device and a wireless transmission device that transmits a wireless signal to the wireless reception device,
The wireless transmission device continuously transmits a wireless signal corresponding to a digital output signal of the same code without an edge for a first specified time or more, and then transmits a bit synchronization signal,
The wireless receiver is
A receiver for receiving a radio signal transmitted from the radio transmitter;
A local oscillation unit for generating a local oscillation signal;
A mixing unit that generates an intermediate frequency signal by mixing the radio signal received by the receiving unit and the local oscillation signal generated by the local oscillation unit;
A demodulation unit that demodulates the intermediate frequency signal generated by the mixing unit into an analog output signal;
A discriminator for discriminating and outputting a digital output signal by comparing the analog output signal demodulated by the demodulator and a DC component of the analog output signal;
A processing unit that performs a bit synchronization process for detecting a bit synchronization signal from the digital output signal output by the discrimination unit;
In the wireless communication system , the processing unit starts the bit synchronization processing after a state in which no edge is detected from the digital output signal continues for the first specified time or longer .
The processor is
A timer processing unit for measuring substantially the same time as a time obtained by dividing the first specified time by a natural number;
An edge interrupt processor that turns on an edge detection flag indicating that an edge has been detected from the digital output signal;
When the edge detection flag is off, the value of the edge non-detection counter indicating the number of times the edge has not been detected is incremented. When the edge detection flag is on, the value of the edge non-detection counter is reset to zero and the edge is detected. A timer interrupt processing unit for turning off the detection flag,
When the edge detection flag is on, the edge interrupt processing unit does not perform processing for detecting an edge from the digital output signal,
The timer interrupt processing unit executes processing every time measured by the timer processing,
The processing unit starts the bit synchronization processing after the value of the edge non-detection counter becomes equal to a natural number obtained by dividing the first specified time,
The processing unit further includes a polarity detection unit that detects the polarity of the digital output signal,
The timer interrupt processing unit
If the detection result of the digital output signal by the polarity detection unit when the edge detection flag is off is the same polarity as the polarity of the digital output signal of the same code without the edge, the edge non-detection counter Increment the value of
When the edge detection flag is off and the detection result of the digital output signal by the polarity detection unit is not the same as the polarity of the digital output signal of the same code without the edge, the edge non-detection counter Reset the value of
When the edge detection flag is on, the value of the edge non-detection counter is reset and the edge detection flag is turned off.

また、前記処理部は、前記ディジタル出力信号から立ち上がりエッジ又は立下りエッジのうちのいずれか一方のエッジのみを検出することが好ましい。 The processing unit preferably detects only one of a rising edge and a falling edge from the digital output signal.

さらに、前記処理部は、前記ディジタル出力信号からエッジを検出しない状態が前記第１規定時間以上経過した後に、さらに、前記弁別部から出力された該ディジタル出力信号を安定させるための第２規定時間が経過した後に、前記ビット同期処理を開始することが好ましい。Furthermore, the processing unit further includes a second specified time for stabilizing the digital output signal output from the discriminating unit after a state in which no edge is detected from the digital output signal has elapsed for the first specified time or more. After the elapse of time, it is preferable to start the bit synchronization processing.

さらに、前記無線送信装置は、前記無線受信装置の前記復調部によって復調された前記アナログ出力信号の直流成分を一定値に収束させるための無線信号を送信した後に、前記第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信することが好ましい。Further, the wireless transmission device transmits a wireless signal for converging the direct current component of the analog output signal demodulated by the demodulation unit of the wireless reception device to a constant value, and then for the first specified time or more. It is preferable to continuously transmit radio signals corresponding to digital output signals of the same code without edges.

さらに、前記無線受信装置は、
ユーザによって操作され、各種動作指示を行うための操作部と、
負荷への給電経路を開閉するスイッチング手段と、
前記処理部に入力された信号に応じた動作指示、及びユーザによる前記操作部の操作に応じた動作指示に基づいて、前記スイッチング手段を開閉させる制御を行うスイッチ制御部とをさらに備えることが好ましい。 Further, the wireless receiving device includes:
An operation unit that is operated by a user and performs various operation instructions;
Switching means for opening and closing the power supply path to the load;
It is preferable to further include a switch control unit that performs control to open and close the switching unit based on an operation instruction according to a signal input to the processing unit and an operation instruction according to an operation of the operation unit by a user. .

本発明の他の一態様は、Another aspect of the present invention is:
無線受信装置と、該無線受信装置に無線信号を送信する無線送信装置とを備える無線通信システムであって、A wireless communication system comprising a wireless reception device and a wireless transmission device that transmits a wireless signal to the wireless reception device,
前記無線送信装置は、第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信した後に、ビット同期信号を送信し、The wireless transmission device continuously transmits a wireless signal corresponding to a digital output signal of the same code without an edge for a first specified time or more, and then transmits a bit synchronization signal,
前記無線受信装置は、The wireless receiver is
前記無線送信装置から送信される無線信号を受信する受信部と、A receiver for receiving a radio signal transmitted from the radio transmitter;
局部発振信号を生成する局部発振部と、A local oscillation unit for generating a local oscillation signal;
前記受信部によって受信された前記無線信号と、前記局部発振部によって生成された前記局部発振信号とを混合して中間周波数信号を生成する混合部と、A mixing unit that generates an intermediate frequency signal by mixing the radio signal received by the receiving unit and the local oscillation signal generated by the local oscillation unit;
前記混合部によって生成された前記中間周波数信号をアナログ出力信号に復調する復調部と、A demodulation unit that demodulates the intermediate frequency signal generated by the mixing unit into an analog output signal;
前記復調部によって復調された前記アナログ出力信号と、該アナログ出力信号の直流成分とを比較することによりディジタル出力信号を弁別して出力する弁別部と、A discriminator for discriminating and outputting a digital output signal by comparing the analog output signal demodulated by the demodulator and a DC component of the analog output signal;
前記弁別部によって出力された前記ディジタル出力信号からビット同期信号を検出するためのビット同期処理を行う処理部とを備え、A processing unit that performs a bit synchronization process for detecting a bit synchronization signal from the digital output signal output by the discrimination unit;
前記処理部は、前記ディジタル出力信号からエッジを検出しない状態が前記第１規定時間以上続いた後に、前記ビット同期処理を開始し、The processing unit starts the bit synchronization process after a state in which no edge is detected from the digital output signal continues for the first specified time or longer.
前記処理部は、前記ディジタル出力信号からエッジを検出しない状態が前記第１規定時間以上経過した後に、さらに、前記弁別部から出力された該ディジタル出力信号を安定させるための第２規定時間が経過した後に、前記ビット同期処理を開始することを特徴とする。The processing unit further passes a second specified time for stabilizing the digital output signal output from the discriminating unit after the state in which no edge is detected from the digital output signal has elapsed for the first specified time or longer. After that, the bit synchronization processing is started.

本発明のさらに他の一態様は、Still another aspect of the present invention provides:
無線受信装置と、該無線受信装置に無線信号を送信する無線送信装置とを備える無線通信システムであって、A wireless communication system comprising a wireless reception device and a wireless transmission device that transmits a wireless signal to the wireless reception device,
前記無線送信装置は、第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信した後に、ビット同期信号を送信し、The wireless transmission device continuously transmits a wireless signal corresponding to a digital output signal of the same code without an edge for a first specified time or more, and then transmits a bit synchronization signal,
前記無線受信装置は、The wireless receiver is
前記無線送信装置から送信される無線信号を受信する受信部と、A receiver for receiving a radio signal transmitted from the radio transmitter;
局部発振信号を生成する局部発振部と、A local oscillation unit for generating a local oscillation signal;
前記受信部によって受信された前記無線信号と、前記局部発振部によって生成された前記局部発振信号とを混合して中間周波数信号を生成する混合部と、A mixing unit that generates an intermediate frequency signal by mixing the radio signal received by the receiving unit and the local oscillation signal generated by the local oscillation unit;
前記混合部によって生成された前記中間周波数信号をアナログ出力信号に復調する復調部と、A demodulation unit that demodulates the intermediate frequency signal generated by the mixing unit into an analog output signal;
前記復調部によって復調された前記アナログ出力信号と、該アナログ出力信号の直流成分とを比較することによりディジタル出力信号を弁別して出力する弁別部と、A discriminator for discriminating and outputting a digital output signal by comparing the analog output signal demodulated by the demodulator and a DC component of the analog output signal;
前記弁別部によって出力された前記ディジタル出力信号からビット同期信号を検出するためのビット同期処理を行う処理部とを備え、A processing unit that performs a bit synchronization process for detecting a bit synchronization signal from the digital output signal output by the discrimination unit;
前記処理部は、前記ディジタル出力信号からエッジを検出しない状態が前記第１規定時間以上続いた後に、前記ビット同期処理を開始し、The processing unit starts the bit synchronization process after a state in which no edge is detected from the digital output signal continues for the first specified time or longer.
前記無線送信装置は、前記無線受信装置の前記復調部によって復調された前記アナログ出力信号の直流成分を一定値に収束させるための無線信号を送信した後に、前記第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信することを特徴とする。The wireless transmission device transmits a wireless signal for converging a DC component of the analog output signal demodulated by the demodulation unit of the wireless reception device to a constant value, and then transmits an edge during the first specified time or more. A wireless signal corresponding to a digital output signal of the same code without any number is continuously transmitted.

本発明によれば、無線送信装置は、第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信した後に、ビット同期信号を送信し、無線受信装置の処理部は、ディジタル出力信号からエッジを検出しない状態が第１規定時間以上続いた後に、ビット同期処理を開始する。そのため、従来と異なり、無信号状態のときに、外来ノイズ等に起因したビット同期信号に類似した信号を受信したとしても、それをビット同期信号として誤検出する頻度を低減することができるので、受信不能となる時間を低減することができると共に、通信信頼性を向上させることができる。 According to the present invention, a wireless transmission device continuously transmits a wireless signal corresponding to a digital output signal having the same code without an edge for a first specified time or more, and then transmits a bit synchronization signal to perform wireless reception. The processing unit of the apparatus starts the bit synchronization processing after a state in which no edge is detected from the digital output signal continues for the first specified time or longer. Therefore, unlike the conventional case, even when a signal similar to a bit synchronization signal caused by external noise or the like is received in a no-signal state, the frequency of erroneously detecting it as a bit synchronization signal can be reduced. The time during which reception is disabled can be reduced, and communication reliability can be improved.

また、タイマ割込み処理部はタイマ処理部によって計測された時間毎に処理を実行し、処理部は、エッジ未検出カウンタの値が第１規定時間（Ｔ１とする）を除した自然数（Ｎとする）と同等になった後に、ビット同期処理を開始する。すなわち、処理部を構成するＣＰＵは、Ｔ１／Ｎ時間に１回しか処理を行わないため、第１規定時間が経過するか否かを判断する処理の頻度を低減させることができ、ＣＰＵの負担を軽減することができると共に、無線受信装置の消費電力を低減することができる。 In addition, the timer interrupt processing unit executes processing every time measured by the timer processing unit, and the processing unit sets the value of the edge non-detection counter to a natural number (N) obtained by dividing the first specified time (T1). ), The bit synchronization process is started. That is, since the CPU constituting the processing unit performs the process only once in T1 / N time, it is possible to reduce the frequency of the process for determining whether or not the first specified time elapses. Can be reduced, and the power consumption of the wireless receiver can be reduced.

さらに、タイマ割込み処理部は、極性検出部によるディジタル出力信号の検出結果がエッジの無い同一符号のディジタル出力信号の符号の極性と同一の極性であるか否かによって、エッジ未検出カウンタのインクリメントやリセットを行う。そのため、極性検出部は、ディジタル出力信号の一方の極性のみを検出すれば良いので、両方の極性を検出する場合と比較して、極性の検出処理が簡易になると共に、極性の誤検出の発生を低減することができるので、ビット同期信号を誤検出する頻度をさらに低減することができる。 Further, the timer interrupt processing unit increments the edge non- detection counter according to whether the detection result of the digital output signal by the polarity detection unit is the same as the polarity of the digital output signal of the same code without an edge. Perform a reset. Therefore, the polarity detection unit only needs to detect one polarity of the digital output signal, so that the polarity detection process is simpler than the case of detecting both polarities. Therefore, the frequency of erroneous detection of the bit synchronization signal can be further reduced.

さらに、ディジタル出力信号から立ち上がりエッジ又は立下りエッジのうちのいずれか一方のエッジのみを検出することにより、両方のエッジを検出する場合と比較して、エッジの検出方向の切替え処理を省略することができる。そのため、処理部の処理の負荷を低減することができると共に、無線受信装置の消費電力を低減することができる。 Further, by detecting only one edge of the rising or falling edge of the digital output signal, as compared with the case of detecting both edges, omitting the detection direction of the edge switching processing Can do. Therefore, the processing load of the processing unit can be reduced, and the power consumption of the wireless reception device can be reduced.

さらに、弁別部から出力されたディジタル出力信号を安定させるための第２規定時間がさらに経過した後に、ビット同期処理を開始することにより、弁別部から出力されたディジタル出力信号のＤｕｔｙ比が安定した状態でビット同期処理を行うことができる。そのため、検出すべきビット同期信号の検出を失敗する確率を低減することができると共に、通信信頼性を向上させることができる。 Furthermore, after the second predetermined time to stabilize the digital output signal output from the discrimination unit has further elapsed, by initiating the bit synchronization process, Duty ratio of the digital output signal output from the discrimination unit is stabilized Bit synchronization processing can be performed in the state. Therefore, the probability of failing to detect the bit synchronization signal to be detected can be reduced, and the communication reliability can be improved.

さらに、無線送信装置は、アナログ出力信号の直流成分を一定値に収束させるための無線信号を送信した後に、第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信することにより、無線受信装置は、ノイズ等によって偶然に一定以上のパルス長が受信される可能性を低減させることができるので、自装置の受信状態にかかわらず、確実に第１規定時間以上の間、エッジの無い同一符号のディジタル出力信号を受信することができる。従って、無線通信システムは、ビット同期信号を誤検出する頻度をさらに低減することができると共に、通信信頼性を向上させることができる。 Further, the wireless transmission device transmits a wireless signal for converging the DC component of the analog output signal to a constant value, and then corresponds to the digital output signal having the same sign without an edge for a first specified time or more. Since the wireless receiver can reduce the possibility that a pulse length of a certain length or longer will be accidentally received due to noise or the like, the wireless receiver can reliably perform the first transmission regardless of its reception state. It is possible to receive a digital output signal having the same code without an edge for one specified time or more. Therefore, the wireless communication system can further reduce the frequency of erroneous detection of the bit synchronization signal and improve communication reliability.

本発明の一実施形態に係る無線通信システムの一例を示す図。The figure which shows an example of the radio | wireless communications system which concerns on one Embodiment of this invention. 上記無線通信システムのスイッチの構成を示すブロック図。The block diagram which shows the structure of the switch of the said radio | wireless communications system. 上記スイッチの無線受信回路の構成を示すブロック図。The block diagram which shows the structure of the radio | wireless receiving circuit of the said switch. 上記スイッチの処理部及びメモリの構成を示すブロック図。The block diagram which shows the structure of the process part and memory of the said switch. 上記無線通信システムのビット同期信号を説明する説明図。Explanatory drawing explaining the bit synchronous signal of the said radio | wireless communications system. 上記スイッチによって受信されるビットパターンの一例を示す説明図。Explanatory drawing which shows an example of the bit pattern received by the said switch. 上記スイッチによって受信される無信号状態時のビットパターンの一例を示す説明図。Explanatory drawing which shows an example of the bit pattern at the time of the no-signal state received by the said switch. 上記スイッチの変形例における処理部とメモリの構成を示すブロック図。The block diagram which shows the structure of the process part and memory in the modification of the said switch. （ａ）〜（ｆ）は、ディジタル信号、エッジ割込み処理の実行タイミング、エッジ検出フラグ、タイマ割込み処理の実行タイミング、エッジ未検出カウンタ値、及び経過時間を示すタイミングチャート。(A)-(f) is a timing chart which shows a digital signal, the execution timing of an edge interruption process, an edge detection flag, the execution timing of a timer interruption process, an edge non-detection counter value, and elapsed time. 上記スイッチの別の変形例における処理部とメモリの構成を示すブロック図。The block diagram which shows the structure of the process part and memory in another modification of the said switch. 上記スイッチのさらに別の変形例における処理部とメモリの構成を示すブロック図。The block diagram which shows the structure of the process part and memory in another modification of the said switch. 上記スイッチにおける第２規定時間を説明する説明図。Explanatory drawing explaining the 2nd specified time in the said switch. 上記無線通信システムのリモコン装置から送信される信号波形を説明する説明図。Explanatory drawing explaining the signal waveform transmitted from the remote control apparatus of the said radio | wireless communications system. 従来の無線通信システムの無線受信装置の構成を示すブロック図。The block diagram which shows the structure of the radio | wireless receiver of the conventional radio | wireless communications system. 上記無線受信装置の処理部の構成を示すブロック図。The block diagram which shows the structure of the process part of the said radio | wireless receiver.

本発明の一実施形態に係る無線通信システムについて、図１乃至図４を参照して説明する。図１は、無線通信システム１の概略構成を示し、図２は、スイッチ（無線受信装置）２の概略構成を示す。図３は、スイッチ２の無線信号受信部２ａの構成を示すブロック図である。図４は、処理部２１及びメモリ２２の構成を示すブロック図である。 A wireless communication system according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a schematic configuration of a wireless communication system 1, and FIG. 2 shows a schematic configuration of a switch (wireless receiving device) 2. FIG. 3 is a block diagram showing the configuration of the radio signal receiving unit 2a of the switch 2. FIG. 4 is a block diagram illustrating configurations of the processing unit 21 and the memory 22.

無線通信システム１は、無線信号を受信可能なスイッチ２と、このスイッチ２に対して無線信号を送信するリモコン装置（無線送信装置）３と、照明装置（負荷）４と、例えば商用交流電源である電源５等から構成されている。スイッチ２は、照明装置４及び電源５への給電経路である電線を介して直列接続され、リモコン装置３から送信された無線信号等に応じて照明装置４を点灯又は消灯させることができる。 A wireless communication system 1 includes a switch 2 that can receive a wireless signal, a remote control device (wireless transmission device) 3 that transmits a wireless signal to the switch 2, a lighting device (load) 4, and a commercial AC power source, for example. It consists of a certain power source 5 and the like. The switch 2 is connected in series via an electric wire that is a power supply path to the lighting device 4 and the power supply 5, and can turn on or off the lighting device 4 according to a radio signal transmitted from the remote control device 3.

スイッチ２は、リモコン装置３から送信された無線信号を受信する無線信号受信部２ａと、照明装置４への給電経路を開閉するスイッチ素子（スイッチング手段）２ｂと、スイッチ制御部２ｃと、ユーザによって操作され、動作指示を行うためのスイッチ入力部（操作部）２ｄとを備える。スイッチ制御部２ｃは、リモコン装置３から送信された無線信号に応じた動作指示、及びユーザによるスイッチ入力部２ｄの操作に応じた動作指示に基づいて、スイッチ素子２ｂを開閉させる制御を行う。 The switch 2 includes a radio signal receiving unit 2a that receives a radio signal transmitted from the remote control device 3, a switch element (switching means) 2b that opens and closes a power feeding path to the illumination device 4, a switch control unit 2c, and a user. A switch input unit (operation unit) 2d that is operated to give an operation instruction is provided. The switch control unit 2c performs control to open and close the switch element 2b based on an operation instruction according to the radio signal transmitted from the remote control device 3 and an operation instruction according to the operation of the switch input unit 2d by the user.

リモコン装置３は、規定時間（以下、第１規定時間Ｔ１という）以上の間、エッジの無い同一符号のディジタル出力信号に対応する無線信号を連続して送信した後に、ビット同期信号（図５参照）Ｐを送信するものである。また、リモコン装置３は、ビット同期信号Ｐを送信した後、本来送信したいデータ信号を送信する。第１規定時間Ｔ１は、スイッチ２のメモリ２２に記憶されている第１規定時間情報２２ａ内の時間と同じ時間である。 The remote control device 3 continuously transmits a radio signal corresponding to a digital output signal having the same sign without an edge for a specified time (hereinafter referred to as a first specified time T1), and then a bit synchronization signal (see FIG. 5). ) P is transmitted. Further, after transmitting the bit synchronization signal P, the remote control device 3 transmits a data signal to be originally transmitted. The first specified time T1 is the same time as the time in the first specified time information 22a stored in the memory 22 of the switch 2.

スイッチ２の無線信号受信部２ａは、図３に示すように、リモコン装置３から送信される無線信号を受信するアンテナ（受信部）１２１と、受信した信号を増幅するＬＮＡ（ＬｏｗＮｏｉｓｅＡｍｐｌｉｆｉｅｒ）１２２と、所定の周波数成分を通過させるＲＦ（Ｒａｄｉｏｆｒｅｑｕｅｎｃｙ）フィルタ１２３とを備える。また、無線信号受信部２ａは、ミキサ（混合部）１２４と、局部発振信号を生成する局部発振部１２５と、所定の周波数成分を通過させるＩＦ（ｉｎｔｅｒｍｅｄｉａｔｅｆｒｅｑｕｅｎｃｙ）フィルタ１２６と、ＩＦ（ｉｎｔｅｒｍｅｄｉａｔｅｆｒｅｑｕｅｎｃｙ）アンプ１２７とをさらに備える。また、無線信号受信部２ａは、中間周波数信号を復調する復調部１２８と、中心電圧検出部１２９と、ディジタル出力信号を弁別する弁別部１３０と、ビット同期処理等を行う処理部２１と、メモリ２２とをさらに備える。 As shown in FIG. 3, the radio signal receiving unit 2a of the switch 2 includes an antenna (receiving unit) 121 that receives a radio signal transmitted from the remote control device 3, and an LNA (Low Noise Amplifier) 122 that amplifies the received signal. And an RF (Radio frequency) filter 123 that passes a predetermined frequency component. The radio signal receiving unit 2a includes a mixer (mixing unit) 124, a local oscillation unit 125 that generates a local oscillation signal, an IF (intermediate frequency) filter 126 that passes a predetermined frequency component, and an IF (intermediate frequency). And an amplifier 127. The radio signal receiving unit 2a includes a demodulating unit 128 that demodulates an intermediate frequency signal, a center voltage detecting unit 129, a discriminating unit 130 that discriminates a digital output signal, a processing unit 21 that performs bit synchronization processing, and the like. 22.

処理部２１は、図４に示すように、パルス長判定部２１ａと、ビット同期部２１ｂと、データ受信部２１ｃとを有する。パルス長判定部２１ａは、ディジタル出力信号からエッジを検出しないパルスが規定の長さ以上であるか否かの判定、すなわち、エッジを検出しない状態が第１規定時間Ｔ１以上の間続いたか否かを判定する。 As illustrated in FIG. 4, the processing unit 21 includes a pulse length determination unit 21a, a bit synchronization unit 21b, and a data reception unit 21c. The pulse length determination unit 21a determines whether or not a pulse that does not detect an edge from a digital output signal is longer than a specified length, that is, whether or not a state where no edge is detected continues for a first specified time T1 or more. Determine.

ビット同期部２１ｂは、ディジタル出力信号からビット同期信号Ｐを検出するためのビット同期処理を行う。ビット同期処理は、パルス長判定部２１ａによって第１規定時間Ｔ１以上の間、エッジを検出しない状態が続いたと判定された後に検出された最初のエッジをトリガとして開始される。また、ビット同期部２１ｂは、ビット同期処理を開始した後、規定時間（以下、ビット同期処理待ち時間という）が経過してもビット同期信号Ｐを検出できない場合、ビット同期処理を終了する。 The bit synchronization unit 21b performs bit synchronization processing for detecting the bit synchronization signal P from the digital output signal. The bit synchronization process is triggered by the first edge detected after the pulse length determination unit 21a determines that the state in which no edge is detected continues for the first specified time T1 or longer. In addition, after starting the bit synchronization processing, the bit synchronization unit 21b ends the bit synchronization processing when the bit synchronization signal P cannot be detected even after a specified time (hereinafter referred to as bit synchronization processing waiting time) has elapsed.

データ受信部２１ｃは、ビット同期部２１ｂによってディジタル出力信号からビット同期信号Ｐが検出されたときに、ビット同期信号Ｐに続くディジタル出力信号からデータを受信する処理を行う。メモリ２２には、第１規定時間Ｔ１と同じ時間が格納される第１規定時間情報２２ａと、ビット同期処理待ち時間が格納されるビット同期処理待ち時間情報２２ｂとが記憶される。 The data receiving unit 21c performs a process of receiving data from the digital output signal following the bit synchronizing signal P when the bit synchronizing signal P is detected from the digital output signal by the bit synchronizing unit 21b. The memory 22 stores first specified time information 22a in which the same time as the first specified time T1 is stored, and bit synchronization processing waiting time information 22b in which bit synchronization processing waiting time is stored.

リモコン装置３から送信され、アンテナ１２１によって受信された無線信号は、ＬＮＡ１２２によって増幅された後、ＲＦフィルタ１２３によってフィルタリングされてミキサ１２４に出力される。ミキサ１２４は、ＲＦフィルタ１２３から出力された無線信号と、局部発振部１２５によって生成された局部発振信号とを混合して、この無線信号を中間周波数に変換して中間周波数信号を生成する。 A radio signal transmitted from the remote control device 3 and received by the antenna 121 is amplified by the LNA 122, filtered by the RF filter 123, and output to the mixer 124. The mixer 124 mixes the radio signal output from the RF filter 123 and the local oscillation signal generated by the local oscillation unit 125, converts the radio signal to an intermediate frequency, and generates an intermediate frequency signal.

ミキサ１２４によって生成された中間周波数信号は、ＩＦフィルタ１２６によってフィルタリングされると共に、ＩＦアンプによって増幅された後、復調部１２８に入力される。復調部１２８は、入力された中間周波数信号をアナログ出力信号に復調し、復調したアナログ出力信号を、中心電圧検出部１２９及び弁別部１３０に出力する。 The intermediate frequency signal generated by the mixer 124 is filtered by the IF filter 126, amplified by the IF amplifier, and then input to the demodulator 128. The demodulator 128 demodulates the input intermediate frequency signal into an analog output signal, and outputs the demodulated analog output signal to the center voltage detector 129 and the discriminator 130.

中心電圧検出部１２９は、アナログ出力信号の直流成分を検出して、弁別部１３０に出力する。弁別部１３０は、復調部１２８によって復調されたアナログ出力信号と、中心電圧検出部１２９から出力されたアナログ出力信号の直流成分とを比較することによりディジタル出力信号に変換して処理部２１に出力する。 The center voltage detector 129 detects the DC component of the analog output signal and outputs it to the discriminator 130. The discriminator 130 compares the analog output signal demodulated by the demodulator 128 with the DC component of the analog output signal output from the center voltage detector 129 to convert it into a digital output signal and output it to the processor 21. To do.

処理部２１は、パルス長判定部２１ａによって、このディジタル出力信号から第１規定時間Ｔ１以上の間、エッジを検出しないと判定されたとき、ビット同期部２１ｂを用いて、ビット同期信号Ｐを検出し、この信号が検出された場合、データ受信部２１ｃを用いて、データの受信処理を行う。 The processing unit 21 detects the bit synchronization signal P using the bit synchronization unit 21b when it is determined by the pulse length determination unit 21a that the edge is not detected from the digital output signal for the first specified time T1 or more. If this signal is detected, data reception processing is performed using the data receiving unit 21c.

次に、スイッチ２によって受信されるディジタル信号のビットパターンと、この信号に対するスイッチ２の動作について、図５乃至図７を参照して説明する。図５は、ビット同期信号Ｐを示し、図６及び図７は、弁別部１３０から出力されるディジタル出力信号のビットパターンの一例を示す。図６のビットパターンは、スイッチがリモコン装置３から送信された無線信号を受信したときに、弁別部１３０から出力されるものである。図７のビットパターンは、リモコン装置３が送信する希望波を、スイッチ２が受信しない状態であるときに、スイッチ２が外来ノイズ等を受信したときに、弁別部１３０から出力されるものであり、ビット同期信号Ｐと同一の信号Ｐ´が含まれているものとする。 Next, the bit pattern of the digital signal received by the switch 2 and the operation of the switch 2 with respect to this signal will be described with reference to FIGS. FIG. 5 shows the bit synchronization signal P, and FIGS. 6 and 7 show an example of the bit pattern of the digital output signal output from the discriminator 130. The bit pattern in FIG. 6 is output from the discrimination unit 130 when the switch receives a radio signal transmitted from the remote control device 3. The bit pattern in FIG. 7 is output from the discriminator 130 when the switch 2 does not receive the desired wave transmitted by the remote control device 3 and when the switch 2 receives external noise or the like. It is assumed that the same signal P ′ as the bit synchronization signal P is included.

図６に示すように、リモコン装置３は、第１規定時間Ｔ１以上の間、データ値が「０」である信号を連続して送信した後、ビット同期信号Ｐを送信する。すなわち、リモコン装置３は、第１規定時間Ｔ１以上の間、エッジの無い同一符号の信号を連続して送信した後、ビット同期信号Ｐを送信する。 As shown in FIG. 6, the remote control device 3 transmits a bit synchronization signal P after continuously transmitting a signal whose data value is “0” for a first specified time T1 or more. That is, the remote control device 3 transmits a bit synchronization signal P after continuously transmitting a signal having the same sign without an edge for a first specified time T1 or more.

図６に示すビットパターンが処理部２１に入力されると、パルス長判定部２１ａが第１規定時間Ｔ１以上の間、エッジを検出しない状態が続いたと判定し、その後、ビット同期部２１ｂがビット同期処理を開始する。そして、ビット同期部２１ｂによってビット同期信号Ｐが検出されると、データ受信部２１ｃがデータの受信処理を行う。なお、リモコン装置３が、第１規定時間Ｔ１以上の間、データ値が「１」である信号を送信することによってエッジの無い同一符号の信号を連続して送信してもよい。 When the bit pattern shown in FIG. 6 is input to the processing unit 21, the pulse length determination unit 21a determines that an edge is not detected for the first specified time T1 or longer, and then the bit synchronization unit 21b Start synchronous processing. When the bit synchronization signal P is detected by the bit synchronization unit 21b, the data reception unit 21c performs data reception processing. Note that the remote control device 3 may continuously transmit a signal having the same sign without an edge by transmitting a signal whose data value is “1” for the first specified time T1 or longer.

一方、図７に示すビットパターンが処理部２１に入力されたとき、パルス長判定部２１ａが第１規定時間Ｔ１以上の間、エッジを検出しない状態が続いたと判定しないので、ビット同期部２１ｂがビット同期処理を開始しない。従って、ビット同期部２１ｂは、信号Ｐ´をビット同期信号Ｐとして誤検出することがない。 On the other hand, when the bit pattern shown in FIG. 7 is input to the processing unit 21, the pulse length determination unit 21a does not determine that an edge is not detected for the first specified time T1 or longer, so the bit synchronization unit 21b Do not start bit synchronization processing. Therefore, the bit synchronization unit 21b does not erroneously detect the signal P ′ as the bit synchronization signal P.

上述したように、無線通信システム１によれば、従来と異なり、無信号状態のときに、外来ノイズ等に起因したビット同期信号Ｐに類似した信号Ｐ´を受信したとしても、それをビット同期信号として誤検出する頻度を低減することができるので、受信不能となる時間を低減することができると共に、通信信頼性を向上させることができる。 As described above, according to the wireless communication system 1, even if a signal P ′ similar to the bit synchronization signal P caused by external noise or the like is received in a no-signal state unlike the conventional case, it is bit-synchronized. Since the frequency of erroneous detection as a signal can be reduced, the time during which reception is impossible can be reduced, and communication reliability can be improved.

次に、スイッチ２の変形例について、図８を参照して説明する。図８は、本変形例におけるスイッチ２の処理部２１及びメモリ２２の内部構成を示すブロック図である。スイッチ２の処理部２１は、タイマ部２１ｄと、エッジ割込み処理部２１ｅと、タイマ割込み処理部２１ｆとをさらに有する。そして、メモリ２２は、ディジタル出力信号からエッジを検出した旨を示すエッジ検出フラグＦを格納するエッジ検出フラグ情報２２ｃと、エッジの未検出回数を示すエッジ未検出カウンタ２２ｄとをさらに記憶すること以外は、図２乃至図４に示したスイッチ２と同様の構成である。 Next, a modification of the switch 2 will be described with reference to FIG. FIG. 8 is a block diagram showing an internal configuration of the processing unit 21 and the memory 22 of the switch 2 in this modification. The processing unit 21 of the switch 2 further includes a timer unit 21d, an edge interrupt processing unit 21e, and a timer interrupt processing unit 21f. The memory 22 further stores edge detection flag information 22c for storing an edge detection flag F indicating that an edge has been detected from the digital output signal, and an edge non-detection counter 22d indicating the number of undetected edges. The configuration is the same as that of the switch 2 shown in FIGS.

タイマ部２１ｄは、第１規定時間Ｔ１を自然数（Ｎ）で除した時間と略等しい時間を計測する。エッジ割込み処理部２１ｅは、弁別部１３０から出力されるディジタル出力信号からエッジを検出したとき、エッジ検出フラグＦをオンにする。また、エッジ割込み処理部２１ｅは、エッジ検出フラグＦがオンの場合には、ディジタル出力信号のエッジの有無に係らず処理を行わない。 The timer unit 21d measures a time substantially equal to a time obtained by dividing the first specified time T1 by a natural number (N). The edge interrupt processing unit 21e turns on the edge detection flag F when it detects an edge from the digital output signal output from the discrimination unit 130. Further, when the edge detection flag F is on, the edge interrupt processing unit 21e does not perform processing regardless of the presence or absence of an edge of the digital output signal.

タイマ割込み処理部２１ｆは、エッジ検出フラグＦがオフのときにエッジ未検出カウンタ２２ｄの値をインクリメントし、エッジ検出フラグＦがオンのときにはエッジ未検出カウンタ２２ｄの値をゼロにリセットすると共に、エッジ検出フラグＦをオフにする処理を行う。タイマ割込み処理部２１ｅは、タイマ部２１ｄによって計測された時間毎に処理を行う。 The timer interrupt processing unit 21f increments the value of the edge non-detection counter 22d when the edge detection flag F is off, and resets the value of the edge non-detection counter 22d to zero when the edge detection flag F is on. Processing to turn off the detection flag F is performed. The timer interrupt processing unit 21e performs processing for each time measured by the timer unit 21d.

次に、エッジ割込み処理部２１ｅ及びタイマ割込み処理部２１ｆの動作と、ビット同期処理の開始タイミングについて、図９を参照して説明する。図９（ａ）は、リモコン装置３から送信された信号に基づくディジタル信号を示し、図９（ｂ）は、エッジ割込み部２１ｅによる処理の発生タイミングを示し、図９（ｃ）は、エッジ検出フラグＦの状態を示す。図９（ｄ）は、タイマ割込み処理部２１ｆの処理タイミングを示し、図９（ｅ）は、エッジ未検出カウンタ２２ｄの値を示し、図９（ｆ）は、経過時間０〜Ｔｇを示す。 Next, operations of the edge interrupt processing unit 21e and the timer interrupt processing unit 21f and the start timing of the bit synchronization processing will be described with reference to FIG. FIG. 9A shows a digital signal based on the signal transmitted from the remote control device 3, FIG. 9B shows the generation timing of processing by the edge interrupt unit 21e, and FIG. 9C shows edge detection. The state of the flag F is shown. FIG. 9D shows the processing timing of the timer interrupt processing unit 21f, FIG. 9E shows the value of the edge non-detection counter 22d, and FIG. 9F shows the elapsed time 0 to Tg.

ここでは、エッジ検出フラグＦは、「１」のときにオンであるものとし、「０」のときにオフであるものとする。経過時間０〜Ｔｇのそれぞれの間隔は第１規定時間Ｔ１をＮで除した時間であるものとし、この時に、タイマ割込み処理部２１ｅが処理を行うものとする。 Here, it is assumed that the edge detection flag F is on when it is “1” and off when it is “0”. Each interval of the elapsed time 0 to Tg is a time obtained by dividing the first specified time T1 by N. At this time, the timer interrupt processing unit 21e performs processing.

まず、エッジ割込み処理部２１ｅが、ディジタル信号のエッジＥ１を検出すると、エッジ検出フラグＦをオン（「１」）に、その後、時間Ｔａの時に、タイマ割込み処理部２１ｅが処理を行う。この時、タイマ割込み処理部２１ｅは、エッジ検出フラグＦがオンであるため、このフラグＦをオフ（「０」）にすると共に、エッジ未検出カウンタ２２ｄの値をリセットして、「０」にする。 First, when the edge interrupt processing unit 21e detects the edge E1 of the digital signal, the edge detection flag F is turned on (“1”), and then the timer interrupt processing unit 21e performs processing at time Ta. At this time, since the edge detection flag F is on, the timer interrupt processing unit 21e turns off the flag F (“0”) and resets the value of the edge non-detection counter 22d to “0”. To do.

そして、時間Ｔｂの時に、タイマ割込み処理部２１ｅは、エッジ検出フラグＦがオフであるため、エッジ未検出カウンタ２２ｄの値をインクリメントして、「１」にする。その後、エッジ割込み処理部２１ｅが、ディジタル信号のエッジＥ２を検出すると、エッジ検出フラグＦをオン（「１」）にする。そして、その後、ディジタル信号のエッジＥ３を受信した時、エッジ検出フラグＦがオンであるため、エッジ割込み処理部２１ｅは、エッジ検出処理を行わない。 At time Tb, the timer interrupt processing unit 21e increments the value of the edge non-detection counter 22d to “1” because the edge detection flag F is off. Thereafter, when the edge interrupt processing unit 21e detects the edge E2 of the digital signal, the edge detection flag F is turned on (“1”). After that, when the edge E3 of the digital signal is received, since the edge detection flag F is on, the edge interrupt processing unit 21e does not perform edge detection processing.

そして、時間Ｔｃの時に、タイマ割込み処理部２１ｅは、エッジ検出フラグＦがオンであるため、このフラグＦをオフにすると共に、エッジ未検出カウンタ２２ｄの値をリセットして、「０」にする。その後、時間Ｔｄの時に、タイマ割込み処理部２１ｅは、エッジ検出フラグＦがオフであるため、エッジ未検出カウンタ２２ｄの値を「１」にし、さらに、時間Ｔｅの時にもエッジ検出フラグＦがオフであるため、エッジ未検出カウンタ２２ｄの値を「２」にする。 At time Tc, since the edge detection flag F is on, the timer interrupt processing unit 21e turns off the flag F and resets the value of the edge non-detection counter 22d to “0”. . Thereafter, at time Td, the timer interrupt processing unit 21e sets the value of the edge non-detection counter 22d to “1” because the edge detection flag F is off, and further, the edge detection flag F is also off at time Te. Therefore, the value of the edge non-detection counter 22d is set to “2”.

そして、その後、タイマ割込み処理部２１ｅは、時間Ｔｆの時に、エッジ検出フラグＦがオフであるため、エッジ未検出カウンタ２２ｄの値を「Ｎ−１」にし、さらに、時間Ｔｇの時にも、エッジ検出フラグＦがオフであるため、エッジ未検出カウンタ２２ｄの値を「Ｎ」にする。このように、時間Ｔｇの時に、エッジ未検出カウンタ２２ｄの値が「Ｎ」となり、第１規定時間Ｔ１を除した自然数Ｎと同じ値になる。パルス長判定部２１ａによってエッジを検出しない状態が第１規定時間Ｔ１以上経過したと判定され、ビット同期部２１ｂによるビット同期処理が開始される。 Then, since the edge detection flag F is off at time Tf, the timer interrupt processing unit 21e sets the value of the edge non-detection counter 22d to “N−1”, and also at time Tg, Since the detection flag F is off, the value of the edge non-detection counter 22d is set to “N”. Thus, at the time Tg, the value of the edge non-detection counter 22d becomes “N”, which is the same value as the natural number N excluding the first specified time T1. It is determined by the pulse length determination unit 21a that no edge has been detected for the first specified time T1 or more, and the bit synchronization processing by the bit synchronization unit 21b is started.

上述したように、本変形例のスイッチ２を備える無線通信システム１によれば、処理部２１を構成するＣＰＵによるパルス長判定部２１ａの処理、すなわち、第１規定時間Ｔ１が経過するか否かを判定する処理を、Ｔ１／Ｎ時間に１回しか行わないため、この処理の頻度を低減させることができ、ＣＰＵの負担を軽減することができると共に、スイッチ２の消費電力を低減することができる。 As described above, according to the wireless communication system 1 including the switch 2 of the present modification, the processing of the pulse length determination unit 21a by the CPU configuring the processing unit 21, that is, whether or not the first specified time T1 has elapsed. Is performed only once per T1 / N time, the frequency of this process can be reduced, the burden on the CPU can be reduced, and the power consumption of the switch 2 can be reduced. it can.

次に、スイッチ２の別の変形例について、図１０を参照して説明する。図１０は、本変形例におけるスイッチ２の処理部２１及びメモリ２２の内部構成を示すブロック図である。このスイッチ２は、処理部２１が、極性検出部２１ｇをさらに有すること以外は、図２、図３、及び図８に示したスイッチ２と同様の構成である。 Next, another modification of the switch 2 will be described with reference to FIG. FIG. 10 is a block diagram illustrating an internal configuration of the processing unit 21 and the memory 22 of the switch 2 in the present modification. The switch 2 has the same configuration as the switch 2 shown in FIGS. 2, 3, and 8 except that the processing unit 21 further includes a polarity detection unit 21g.

極性検出部２１ｇは、ディジタル信号の所定の極性のみの検出を行う。具体的には、ディジタル信号の極性の一方のみ、すなわち「１」か「０」のいずれかのみを検出するものである。所定の極性とは、リモコン装置３がビット同期信号Ｐを送信する前に、第１規定時間Ｔ１以上の間、エッジのない同一符号の信号を連続して送信する際の符号の極性と同一の極性である。 The polarity detector 21g detects only a predetermined polarity of the digital signal. Specifically, only one of the polarities of the digital signal, that is, only “1” or “0” is detected. The predetermined polarity is the same as the polarity of the code when the signal of the same code without an edge is continuously transmitted for the first specified time T1 or more before the remote control device 3 transmits the bit synchronization signal P. Polarity.

タイマ割込み処理部２１ｆは、エッジ検出フラグＦがオフのときに、極性検出部２１ｇが所定の極性を検出した場合、エッジ未検出カウンタ２２ｄの値をインクリメントする。また、タイマ割込み処理部２１ｆは、エッジ検出フラグＦがオフのときに、極性検出部２１ｇが所定の極性を検出しなかった場合、エッジ未検出カウンタ２２ｄの値をリセットする。また、タイマ割込み処理部２１ｆは、エッジ検出フラグＦがオンのときに、エッジ未検出カウンタ２２ｄの値をリセットすると共に、エッジ検出フラグＦをオフにする。 When the polarity detection unit 21g detects a predetermined polarity when the edge detection flag F is off, the timer interrupt processing unit 21f increments the value of the edge non-detection counter 22d. The timer interrupt processing unit 21f resets the value of the edge non-detection counter 22d if the polarity detection unit 21g does not detect a predetermined polarity when the edge detection flag F is off. In addition, when the edge detection flag F is on, the timer interrupt processing unit 21f resets the value of the edge non-detection counter 22d and turns off the edge detection flag F.

上述したように、本変形例のスイッチ２を備える無線通信システム１によれば、スイッチ２の極性検出部２１ｇによってディジタル出力信号の一方の極性のみを検出する。従って、両方の極性を検出する場合と比較して、極性の検出処理が簡易になると共に、極性の誤検出の発生を低減することができ、ビット同期信号を誤検出する頻度をさらに低減することができる。また、処理部２１の処理の負荷を低減することができるので、スイッチ２の消費電力を低減することができる。なお、処理部２１は、ディジタル出力信号のエッジのうち、立ち上がりエッジ又は立下りエッジのうちのいずれか一方のエッジのみを検出するものであってもよい。その場合、両方のエッジを検出する場合と比較して、エッジの検出方向の切替え処理を省略することができるため、処理部２１のエッジ検出処理を単純化することができ、極性の誤検出の発生を低減することができるので、ビット同期信号を誤検出する頻度をさらに低減することができる。 As described above, according to the wireless communication system 1 including the switch 2 of this modification, the polarity detection unit 21g of the switch 2 detects only one polarity of the digital output signal. Therefore, compared with the case of detecting both polarities, the polarity detection process is simplified, the occurrence of erroneous polarity detection can be reduced, and the frequency of erroneous detection of the bit synchronization signal is further reduced. Can do. Moreover, since the processing load of the processing unit 21 can be reduced, the power consumption of the switch 2 can be reduced. Note that the processing unit 21 may detect only one of the rising edge and the falling edge among the edges of the digital output signal. In that case, compared to the case of detecting both edges, the edge detection direction switching process can be omitted, so that the edge detection process of the processing unit 21 can be simplified, and erroneous detection of polarity can be avoided. Since the occurrence can be reduced, the frequency of erroneous detection of the bit synchronization signal can be further reduced.

次に、スイッチ２のさらに別の変形例について、図１１及び図１２を参照して説明する。図１１は、本変形例におけるスイッチ２の処理部２１及びメモリ２２の内部構成を示すブロック図である。このスイッチ２は、メモリ２２が、第２規定時間Ｔ２が格納される第２規定時間情報２２ｅをさらに記憶すること以外は、図２、図３、及び図８に示したスイッチ２と同様の構成である。 Next, still another modification of the switch 2 will be described with reference to FIGS. 11 and 12. FIG. 11 is a block diagram showing the internal configuration of the processing unit 21 and the memory 22 of the switch 2 in this modification. The switch 2 has the same configuration as that of the switch 2 shown in FIGS. 2, 3, and 8, except that the memory 22 further stores the second specified time information 22e in which the second specified time T2 is stored. It is.

第２規定時間Ｔ２は、弁別部１３０から出力されたディジタル出力信号を安定させるための時間である。ビット同期部２１ｂは、ディジタル出力信号からエッジを検出しない状態が第１規定時間Ｔ１以上経過した後に、第２規定時間Ｔ２がさらに経過した後に、最初に検出したエッジをトリガとしてビット同期処理を開始する。 The second specified time T2 is a time for stabilizing the digital output signal output from the discriminator 130. The bit synchronization unit 21b starts the bit synchronization process using the first detected edge as a trigger after the second specified time T2 further elapses after the first specified time T1 elapses without detecting an edge from the digital output signal. To do.

図１２は、復調部１２８から出力されるアナログ出力信号Ｗ１と、中心電圧検出部１２９から出力されるアナログ出力信号の直流成分Ｗ２と、ディジタル出力信号Ｗ３とを示す。時間Ｔ２ａの時に、第１規定時間Ｔ１以上の間、エッジを検出しない状態が続いたものとすると、その後、時間Ｔ２ａから第２規定時間Ｔ２が経過するまでの間は、ディジタル出力信号Ｗ３のＤｕｔｙ比が安定していない。そのため、ビット同期部２１ｂは、時間Ｔ２ｂの時に、ビット同期処理を開始する。 FIG. 12 shows an analog output signal W1 output from the demodulator 128, a DC component W2 of the analog output signal output from the center voltage detector 129, and a digital output signal W3. Assuming that the state in which the edge is not detected continues for the first specified time T1 or more at the time T2a, the duty of the digital output signal W3 is thereafter from the time T2a until the second specified time T2 elapses. The ratio is not stable. Therefore, the bit synchronization unit 21b starts bit synchronization processing at time T2b.

第２規定時間Ｔ２は、ビット同期部２１ｂが確実にビット同期信号Ｐを検出するのために許容できるディジタル出力信号Ｗ３のＤｕｔｙ比のずれと、中心電圧検出部１２９の応答速度とに依存して決定される時間である。例えば、第２規定時間Ｔ２は、アナログ出力信号の直流成分Ｗ２の電圧が約６７％となるまでの時間である。 The second specified time T2 depends on the deviation of the duty ratio of the digital output signal W3 that can be allowed for the bit synchronization unit 21b to reliably detect the bit synchronization signal P and the response speed of the center voltage detection unit 129. Time to be determined. For example, the second specified time T2 is a time until the voltage of the DC component W2 of the analog output signal becomes about 67%.

上述したように、本変形例のスイッチ２を備える無線通信システム１によれば、スイッチ２の弁別部１３０から出力されたディジタル出力信号を安定させるための第２規定時間Ｔ２がさらに経過した後に、ビット同期部２１ｂがビット同期処理を開始する。そのため、弁別部１３０から出力されたディジタル出力信号のＤｕｔｙ比が安定した状態でビット同期処理を行うことができるので、検出すべきビット同期信号Ｐの検出を失敗する確率を低減することができると共に、通信信頼性を向上させることができる。 As described above, according to the wireless communication system 1 including the switch 2 of the present modification, after the second specified time T2 for stabilizing the digital output signal output from the discriminator 130 of the switch 2 has further elapsed, The bit synchronization unit 21b starts bit synchronization processing. Therefore, since the bit synchronization processing can be performed in a state where the duty ratio of the digital output signal output from the discriminating unit 130 is stable, it is possible to reduce the probability of failing to detect the bit synchronization signal P to be detected. Communication reliability can be improved.

次に、リモコン装置３から出力される信号波形について、図１３を参照して説明する。図１３は、スイッチ２の復調部１２８から出力されるアナログ出力信号Ｗ１１と、中心電圧検出部Ｗ２から出力されるアナログ出力信号の直流成分Ｗ１２と、ディジタル出力信号Ｗ１３とを示す。時間Ｔ３ａから時間Ｔ３ｂまでの間に、リモコン装置３からエッジの無い同一符号の信号が連続して送信され、第１規定時間Ｔ１以上が経過しているものとする。 Next, signal waveforms output from the remote control device 3 will be described with reference to FIG. FIG. 13 shows an analog output signal W11 output from the demodulator 128 of the switch 2, a DC component W12 of the analog output signal output from the center voltage detector W2, and a digital output signal W13. It is assumed that a signal having the same sign without an edge is continuously transmitted from the remote control device 3 between time T3a and time T3b, and the first specified time T1 or more has elapsed.

無信号状態において、復調部１２８に入力される信号は外来ノイズやスイッチ２内部の熱雑音等が支配的となるため、アナログ出力信号Ｗ１１及びアナログ出力信号の直流成分Ｗ１２の電圧値は不定となる。そこで、図１３に示すように、リモコン装置３は、時間Ｔ３ａより前に、アナログ出力信号の直流成分Ｗ１２を一定値に収束させるための信号、すなわちハイレベルの信号を送信する。このとき、アナログ出力信号の直流成分Ｗ１２は、Ｗ１２ａに示すように高電圧の状態に収束する。そして、その後、リモコン装置３は、第１規定時間Ｔ１以上の間、エッジの無い同一符号の信号を送信する。 In the no-signal state, the signal input to the demodulator 128 is dominated by external noise, thermal noise inside the switch 2, and the like, so that the voltage values of the analog output signal W11 and the DC component W12 of the analog output signal are indefinite. . Therefore, as shown in FIG. 13, the remote control device 3 transmits a signal for converging the DC component W12 of the analog output signal to a constant value, that is, a high-level signal, before time T3a. At this time, the DC component W12 of the analog output signal converges to a high voltage state as indicated by W12a. Thereafter, the remote control device 3 transmits a signal having the same sign without an edge for the first specified time T1 or more.

上述したように、リモコン装置３によれば、時間Ｔ３ａから時間Ｔ３ｂまでの間にアナログ出力信号の直流成分Ｗ１２がアナログ出力信号Ｗ１１に収束してしまい、時間Ｔ３ａから時間Ｔ３ｂまでの間にディジタル出力信号Ｗ１３にエッジが発生する可能性を低減させることができる。そのため、スイッチ２のパルス長判定部２１ａによる誤判定を防ぐことができる。また、スイッチ２は、無信号状態におけるアナログ出力信号Ｗ１１及びアナログ出力信号の直流成分Ｗ１２の電圧値にかかわらず、確実に第１規定時間Ｔ１以上の間、リモコン装置３から送信されたエッジの無い同一符号であるか否かを判定することができる。従って、無線通信システム１は、検出すべきビット同期信号Ｐの検出を失敗する確率をさらに低減することができると共に、通信信頼性を向上させることができる。 As described above, according to the remote control device 3, the DC component W12 of the analog output signal converges to the analog output signal W11 between time T3a and time T3b, and digital output is performed between time T3a and time T3b. The possibility that an edge occurs in the signal W13 can be reduced. Therefore, erroneous determination by the pulse length determination unit 21a of the switch 2 can be prevented. Further, the switch 2 ensures that there is no edge transmitted from the remote control device 3 for the first specified time T1 or more regardless of the voltage value of the analog output signal W11 in the no-signal state and the DC component W12 of the analog output signal. It can be determined whether or not they are the same code. Therefore, the wireless communication system 1 can further reduce the probability of failing to detect the bit synchronization signal P to be detected, and can improve communication reliability.

なお、本発明は、上記実施形態の構成に限られず、発明の趣旨を変更しない範囲で種々の変形が可能である。例えば、スイッチは、リモコン装置から送信された信号に応じて動作をオン・オフする空調システムや給湯システム、又はリモコン装置から送信された信号を受信して通報動作を行う防犯システムなど、他の用途に用いられる無線通信システムに適用するものであってもよい。 In addition, this invention is not restricted to the structure of the said embodiment, A various deformation | transformation is possible in the range which does not change the meaning of invention. For example, the switch may be used for other purposes such as an air conditioning system or hot water supply system that turns on and off according to a signal transmitted from a remote control device, or a security system that receives a signal transmitted from a remote control device and performs a notification operation. The present invention may be applied to a wireless communication system used for the above.

１無線通信システム
２スイッチ（無線受信装置）
３リモコン装置（無線送信装置）
４照明装置（負荷）
２ｂスイッチ素子（スイッチング手段）
２ｃスイッチ制御部
２ｄスイッチ入力部（操作部）
２１ｄタイマ部
２１ｅエッジ割込み処理部
２１ｆタイマ割込み処理部
２１ｇ極性検出部
２２ｄエッジ未検出カウンタ
１２１アンテナ（受信部）
１２４ミキサ（混合部）
１２５局部発振部
１２８復調部
１３０弁別部
Ｐビット同期信号
Ｔ１第１規定時間
Ｔ２第２規定時間
Ｆエッジ検出フラグ 1 wireless communication system 2 switch (wireless receiver)
3 Remote control device (wireless transmitter)
4 Lighting equipment (load)
2b Switch element (switching means)
2c Switch control unit 2d Switch input unit (operation unit)
21d Timer unit 21e Edge interrupt processing unit 21f Timer interrupt processing unit 21g Polarity detection unit 22d Edge non-detection counter 121 Antenna (receiving unit)
124 mixer (mixing part)
125 Local oscillator 128 Demodulator 130 Discriminator P Bit synchronization signal T1 First specified time T2 Second specified time F Edge detection flag

Claims

A wireless communication system comprising a wireless reception device and a wireless transmission device that transmits a wireless signal to the wireless reception device,
The wireless transmission device continuously transmits a wireless signal corresponding to a digital output signal of the same code without an edge for a first specified time or more, and then transmits a bit synchronization signal,
The wireless receiver is
A receiver for receiving a radio signal transmitted from the radio transmitter;
A local oscillation unit for generating a local oscillation signal;
A mixing unit that generates an intermediate frequency signal by mixing the radio signal received by the receiving unit and the local oscillation signal generated by the local oscillation unit;
A demodulation unit that demodulates the intermediate frequency signal generated by the mixing unit into an analog output signal;
A discriminator for discriminating and outputting a digital output signal by comparing the analog output signal demodulated by the demodulator and a DC component of the analog output signal;
A processing unit that performs a bit synchronization process for detecting a bit synchronization signal from the digital output signal output by the discrimination unit;
In the wireless communication system , the processing unit starts the bit synchronization processing after a state in which no edge is detected from the digital output signal continues for the first specified time or longer .
The processor is
A timer processing unit for measuring substantially the same time as a time obtained by dividing the first specified time by a natural number;
An edge interrupt processor that turns on an edge detection flag indicating that an edge has been detected from the digital output signal;
When the edge detection flag is off, the value of the edge non-detection counter indicating the number of times the edge has not been detected is incremented. When the edge detection flag is on, the value of the edge non-detection counter is reset to zero and the edge is detected. A timer interrupt processing unit for turning off the detection flag,
When the edge detection flag is on, the edge interrupt processing unit does not perform processing for detecting an edge from the digital output signal,
The timer interrupt processing unit executes processing every time measured by the timer processing,
The processing unit starts the bit synchronization processing after the value of the edge non-detection counter becomes equal to a natural number obtained by dividing the first specified time,
The processing unit further includes a polarity detection unit that detects the polarity of the digital output signal,
The timer interrupt processing unit
If the detection result of the digital output signal by the polarity detection unit when the edge detection flag is off is the same polarity as the polarity of the digital output signal of the same code without the edge, the edge non-detection counter Increment the value of
When the edge detection flag is off and the detection result of the digital output signal by the polarity detection unit is not the same as the polarity of the digital output signal of the same code without the edge, the edge non-detection counter Reset the value of
A wireless communication system, wherein when the edge detection flag is on, the value of the edge non-detection counter is reset and the edge detection flag is turned off.

The wireless communication system according to claim 1, wherein the processing unit detects only one of a rising edge and a falling edge from the digital output signal .

The processing unit further passes a second specified time for stabilizing the digital output signal output from the discriminating unit after the state in which no edge is detected from the digital output signal has elapsed for the first specified time or longer. The wireless communication system according to claim 1 , wherein the bit synchronization processing is started after the processing .

The wireless transmission device transmits a wireless signal for converging a DC component of the analog output signal demodulated by the demodulation unit of the wireless reception device to a constant value, and then transmits an edge during the first specified time or more. The wireless communication system according to any one of claims 1 to 3, wherein a wireless signal corresponding to a digital output signal having the same code and no signal is continuously transmitted .

The wireless receiver is
An operation unit that is operated by a user and performs various operation instructions;
Switching means for opening and closing the power supply path to the load;
And a switch control unit that performs control to open and close the switching unit based on an operation instruction according to a signal input to the processing unit and an operation instruction according to an operation of the operation unit by a user. The wireless communication system according to any one of claims 1 to 4.

A wireless communication system comprising a wireless reception device and a wireless transmission device that transmits a wireless signal to the wireless reception device,
The wireless transmission device continuously transmits a wireless signal corresponding to a digital output signal of the same code without an edge for a first specified time or more, and then transmits a bit synchronization signal,
The wireless receiver is
A receiver for receiving a radio signal transmitted from the radio transmitter;
A local oscillation unit for generating a local oscillation signal;
A mixing unit that generates an intermediate frequency signal by mixing the radio signal received by the receiving unit and the local oscillation signal generated by the local oscillation unit;
A demodulation unit that demodulates the intermediate frequency signal generated by the mixing unit into an analog output signal;
A discriminator for discriminating and outputting a digital output signal by comparing the analog output signal demodulated by the demodulator and a DC component of the analog output signal;
A processing unit that performs a bit synchronization process for detecting a bit synchronization signal from the digital output signal output by the discrimination unit;
The processing unit starts the bit synchronization process after a state in which no edge is detected from the digital output signal continues for the first specified time or longer.
The processing unit further passes a second specified time for stabilizing the digital output signal output from the discriminating unit after the state in which no edge is detected from the digital output signal has elapsed for the first specified time or longer. And then starting the bit synchronization processing.

A wireless communication system comprising a wireless reception device and a wireless transmission device that transmits a wireless signal to the wireless reception device,
The wireless transmission device continuously transmits a wireless signal corresponding to a digital output signal of the same code without an edge for a first specified time or more, and then transmits a bit synchronization signal,
The wireless receiver is
A receiver for receiving a radio signal transmitted from the radio transmitter;
A local oscillation unit for generating a local oscillation signal;
A mixing unit that generates an intermediate frequency signal by mixing the radio signal received by the receiving unit and the local oscillation signal generated by the local oscillation unit;
A demodulation unit that demodulates the intermediate frequency signal generated by the mixing unit into an analog output signal;
A discriminator for discriminating and outputting a digital output signal by comparing the analog output signal demodulated by the demodulator and a DC component of the analog output signal;
A processing unit that performs a bit synchronization process for detecting a bit synchronization signal from the digital output signal output by the discrimination unit;
The processing unit starts the bit synchronization process after a state in which no edge is detected from the digital output signal continues for the first specified time or longer.
The wireless transmission device transmits a wireless signal for converging a DC component of the analog output signal demodulated by the demodulation unit of the wireless reception device to a constant value, and then transmits an edge during the first specified time or more. A wireless communication system that continuously transmits a wireless signal corresponding to a digital output signal of the same code without any signal.