Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5367828B2 - 周波数発生技術 - Google Patents
[go: Go Back, main page]

JP5367828B2 - 周波数発生技術 - Google Patents

周波数発生技術 Download PDF

Info

Publication number
JP5367828B2
JP5367828B2 JP2011529303A JP2011529303A JP5367828B2 JP 5367828 B2 JP5367828 B2 JP 5367828B2 JP 2011529303 A JP2011529303 A JP 2011529303A JP 2011529303 A JP2011529303 A JP 2011529303A JP 5367828 B2 JP5367828 B2 JP 5367828B2
Authority
JP
Japan
Prior art keywords
frequency
oscillator
signal
module
multiplication factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011529303A
Other languages
English (en)
Other versions
JP2012503956A (ja
Inventor
ペリー,コリン,レスリー
マーティン,アラン,ジョン
ソルト,リチャード,ジェレミー
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2012503956A publication Critical patent/JP2012503956A/ja
Application granted granted Critical
Publication of JP5367828B2 publication Critical patent/JP5367828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、周波数の発生に関する。
チューナ、送信機、アップコンバータ、ダウンコンバータ等のような多くの装置は、正確な周波数を有する発振器信号の発生を必要としている。(電圧制御発振器(VCO)を典型的に含む)シンセンサイザは、所望の周波数で出力信号を生成する。たとえば、フラクショナルN(fractional-N)シンセサイザは、基準周波数の整数に基準周波数の分数部分をプラスしたものとして表現される周波数を有する出力信号を発生する。基準周波数は、水晶発振子により典型的に供給される。係るフラクショナルNシンセンサイザは、低い位相雑音のパフォーマンスを達成する能力と同様に、非常に細かい周波数ステップを生成する能力のために採用されることがある。
しかし、(VCO、基準水晶発振子及び他のロジックが1つのダイ(die)に実現されるときのような)特定の状況においては、望まれない相互作用が所望の周波数からのオフセット周波数で「はずみ(spurs)」を生じさせる可能性がある。このオフセット周波数は、典型的に、VCO周波数と水晶発振子の基準周波数に最も近い高調波との間の差である。
これらのはずみは、インテジャーN(integer-N)シンセサイザは所望の周波数で調整されるので、インテジャーNシンセサイザに関連する問題ではない。しかし、フラクショナルNシンセンサイザでは、VCOの周波数は、水晶発振子の周波数の高調波から僅かにずれる可能性がある。
US 2008-0164917 A1 (FLOYD BRIAN A. et al.) 10 July 2008 US 2002-0136342 A1 (JEONGWOO LEE et al.) 26 September 2002 US 2003-0198311 A1 (BANG-SUP SONG et all.) 23 October 2003 EP 1248395 B1 (Tektronix, Inc.) 28 November 2007
典型的に、係るはずみのレベルは、オフセット周波数の増加に伴ってオクターブ当たり6dBだけ低下する。従って、典型的なシステムでは、係るはずみは、ひとたびオフセットが特定の閾値(たとえば50kHz)を超えると十分に減衰される。しかし、必要とされる合成された周波数が水晶発振子の周波数の高調波に近い場合、はずみが干渉及び性能低下のような問題を提示する場合がある。
図面において、同じ参照符号は、同一のエレメント、機能的に類似したエレメント及び/又は構造的に類似したエレメントを示す。あるエレメントが最初に登場した図面の番号は、参照符号における最も左の桁に示される。本発明は、添付図面を参照して詳細に記載される。
本発明の装置を例示するブロック図である。 本発明の発振器モジュールの実現を例示する図である。 本発明のシンセサイザモジュールの実現を例示する図である。 本発明の制御モジュールを例示する図である。 本発明のロジックフローを例示する図である。 本発明のシステムを例示する図である。
本発明の実施の形態は、特定の周波数で信号を発生する技術を提供するものである。たとえば、本実施の形態は、シンセンサイザにおける望まれないスプリアスの出力を低減するものである。これは、周波数の逓倍率の値と第一の周波数の値(たとえば水晶発振子の周波数)とのどのような組み合わせが、低減されたスプリアス出力を有する所望の出力周波数を達成するか、に関する事前情報を通して達成される場合がある。従って、本実施の形態は、優れたパフォーマンスを達成する更にシンプルなシンセンサイザの実現を有利にも可能にする場合がある。
例として、装置は、発振器モジュール、シンセンサイザモジュール及び制御モジュールを含む場合がある。発振器モジュールは、第一の周波数を有する発振器信号を生成する。発振器信号から、シンセンサイザモジュールは、第二の周波数を有する出力信号を生成する。周波数の逓倍率は、第一及び第二の周波数に対応する。制御モジュールは、第二の周波数と第一の周波数に最も近い整数倍の周波数との間の差が予め決定された閾値よりも大きくなるように、第一の周波数と周波数の逓倍率を選択する。しかし、本実施の形態は、この例示的な装置に限定されるものではない。
「1実施の形態」又は「実施の形態」に対する本明細書を通しての参照は、本実施の形態と共に記載される特定の特徴、構造又は特性が本発明の少なくとも1つの実施の形態に含まれることを意味する。従って、本明細書を通して様々な位置における記載「1実施の形態では」又は「実施の形態では」の出現は、必ずしも、同じ実施の形態を全て示すものではない。さらに、特定の特徴、構造又は特性は、1以上の実施の形態において適切なやり方で結合される場合がある。
図1は、様々な周波数発生技術が採用される場合がある装置100を例示する図である。図1に示されるように、本装置100は、発振器モジュール102、シンセサイザモジュール104及び制御モジュール106を含む。これらのエレメントは、ハードウェア、ソフトウェア又はこれらの組み合わせで実現される。
図1は、発振器モジュール102がトリミングモジュール108及び発振回路110を含むことを示す。発振回路110は、発振器信号120を発生する。実施の形態では、発振器信号120は、トリミングモジュール108の設定と同様に、発振回路110の特性に基づいた周波数を有する。図1は、これらの設定がトリミング命令128の形式で制御モジュール106から受信されることを示す。発振器モジュール102の実現に関する更なる詳細は、図2を参照して以下に提供される。
図1に示されるように、発振信号120は、シンセンサイザモジュール104に送出される。次いで、シンセンサイザモジュール104は、所望の周波数で出力信号122を発生する。この所望の周波数(出力周波数とも呼ばれる)は、発振器信号120の周波数(基準周波数とも呼ばれる)と、シンセサイザモジュール104が制御モジュール106から受ける制御命令126とにより決定される。
実施の形態では、発振器信号120の周波数は、1MHz〜40MHzの範囲にある。また、出力信号122の周波数は、2GHz〜8GHzの範囲にある。しかし、実施の形態は、これらの周波数範囲に限定されるものではない。
シンセンサイザモジュール104は、フラクショナルNの合成機能を提供する。係る機能は、基準周波数の整数倍の周波数に基準周波数の分数部分をプラスした周波数となる、出力信号122の周波数を提供する。この関係は、式(1)において以下に表現される。
Figure 0005367828
式(1)において、f1は基準周波数を表し、f2は出力周波数を表し、N,k及びMは整数である。より詳細には、Nはf1の整数の倍数を表し、k/Mは、f1の分数部分を表す。さらに、Mは、シンセンサイザモジュール104により提供される分数の量である。
図1は、制御モジュール106が周波数命令124を受けることを示しており、この周波数命令は、出力信号122の所望の周波数を指定する。この命令に基づいて、制御モジュール106は、(シンセンサイザモジュール104に送出される)制御命令126、及び(発振器モジュール102におけるトリミングモジュール108に送出される)トリミング命令128を発生する。
制御命令126は、(たとえば非整数の、フラクショナルNの比率といった)ある比率をシンセサイザモジュール104に与える。実施の形態では、制御命令126は、多ビットを含むデジタルワードとして実現される。しかし、他の実現が採用される場合がある。
トリミング命令128は、発振器回路110のチューニングが変更されるように「調整」又は生じさせる。たとえば、トリミング命令128は、複数の制御信号を含む場合がある。これらの制御信号のそれぞれは、(たとえば1以上のキャパシタといった)1以上の素子を発振回路110に結合する。この結合は、トランジスタのようなスイッチング素子を通して提供される。しかし、(他の機械的及び/又は電子的な)他のスイッチ素子が代替的に採用される場合がある。代替的又は付加的に、トリミング命令128は、トリミングモジュール108における可変のリアクタンス又はリアクタンス負荷を調節して、発振器回路110を調節する。
一般的な動作では、制御モジュール106は、周波数命令124を受ける。この命令に基づいて、制御モジュール106は、制御命令126及びトリミング命令128を発生する。たとえば、制御モジュール106は、出力周波数(すなわち出力信号122の周波数)と基準周波数(すなわち発振器信号120の周波数)に最も近い整数倍の周波数との間の差が予め決定された閾値よりも大きくなるように命令126及び128を選択する。従って、本実施の形態は、出力周波数からのはずみのオフセットを有利にも制御する。
20MHzの基準周波数と799.99MHzの所望の出力信号の周波数とを含む例が提供される。このアレンジメントは、399.9995の周波数の逓倍率を必要とする。さらに、このアレンジメントによれば、所望の周波数は、10kHzだけ基準周波数の第40高調波からずれる。基準周波数を1.5kHzだけ調節して19.9985MHzにすることで、その第40高調はは、799.94MHzになる。これは、50kHZだけ所望の周波数からずれる。このより大きなオフセットは、望まれる場合がある、より低いはずみのレベルを提供する。基準周波数を1.5kHzだけ削減することで、(75ppm)、周波数の逓倍率は、所望の出力信号周波数を達成するために40.00250019になる。
図2は、発振器モジュール102の例示的な実現200を示す図である。この実現は、限定するものではなく、例示するために示される。従って、本実施の形態は、他の実現を採用する場合がある。図2では、発振器モジュール102の発振回路110は、コルピッツ水晶発振子として実現される。特に、図2は、発振回路110がクリスタル(XTAL)、キャパシタC3、キャパシタC4、トランジスタM3及び直流電流源(IDC)を含むことを示す。M3は、動作電圧Vddを提供するノードに結合される。図2に示されるように、出力ノードNoは、出力信号120を生成する。この実現は、限定するものではなく、例示するために示される。たとえば、XTALを採用する代わりに、(セラミック共振器、又はマイクロマシン(MEM)エレメントのような)他のエレメントが採用される場合がある。
トリミングモジュール108は、1以上のリアクタンス素子を含む場合がある。たとえば、図2は、トリミングモジュール108がキャパシタとトランジスタの複数のペアを含む場合があり、その場合、それぞれのペアは、発振回路110のクリスタル(XTAL)と並列に配置される。たとえば、図2は、トランジスタM2と直列のキャパシタC2と同様に、トランジスタM1と直列のキャパシタC1を示す。2つのペアが示されているが、任意の数のペアが採用される場合がある。
(図1における制御モジュール106から受信される)制御信号220a及び220bは、トランジスタM1及びM2をそれぞれ選択的にオンにする。結果として、キャパシタC1及び/又はC2は、それぞれ、発振回路110のクリスタル(XTAL)に並列になるように選択的に導入される。係る導入により、発振回路110の共振が変化する。次いで、これにより、発振器信号120の周波数が変化(低下又は削減)される。従って、図1を参照して、制御信号220a及び220bは、トリミング命令128に含まれる場合がある。
代替的又は付加的に、トリミングモジュール108は、可変のリアクタンスを有する1以上の素子を含む。係る素子の例は、バラクタ、可変インダクタ等を含む。発振回路110の共振を調節するため、係る可変のリアクタンスは、XTALに並列に導入されるか、及び/又はトリミング命令128に含まれる制御信号に基づいて調節される。
実施の形態では、トリミングは、de-Q発振回路110である場合がある。しかし、最適な振幅を維持するために自動レベル回路(ALC)を通して、この効果を補償することが達成される。たとえば、図2は、発振回路110が発振回路の振幅120を維持するALC202を含むことが示される。図2に示されるように、ALC202は、発振器信号120から電流源IDCへのフィードバックを提供する。
実現200では、キャパシタC1及び/又はC2を発振回路110のXTALに結合するためにトランジスタが採用されるが、(たとえば電子的及び/又は機械的なスイッチ素子といった)他のスイッチ素子が採用される場合がある。
上述されたように、シンセサイザモジュール104は、(基準周波数での)発振器信号120を(出力周波数での)出力信号122に変換する。図3は、シンセサイザモジュール104の例示的な実現300を示す図である。この実現は、限定するものではなく、例示のために示される。従って、本実施の形態が他の実現を採用する場合もある。
実現300は、位相ロックループ(PLL)として構成される。図3に示されるように、実現300は、位相−周波数検出器302、電荷ポンプ304、ロウパスフィルタ306、電圧制御発振器(VCO)308及び分周器310を含む。これらのエレメントは、ハードウェア、ソフトウェア或いは任意の結合で実現される場合がある。
位相−周波数検出器302は、発振器信号120とフィードバック信号320との間の周波数の差を検出する。この検出に基づいて、位相−周波数検出器302は、周波数の差を表す信号を生成する。この信号は、電荷ポンプに送出される。次いで、電荷ポンプ304は、対応する信号を生成し、この信号は、ロウパスフィルタ306に送出される。この信号から、ロウパスフィルタ306は、電圧制御発振器(VCO)に送出されるフィルタリングされた信号を出力する。結果として、VCO308は、所望の出力周波数で信号322を生成する。より詳細には、フィルタリングされた信号をVCO308に印加することで、PLLが「ロック」される。このロックにより、信号320の平均周波数は、一定の平均の位相オフセットにより、基準信号120の周波数と整合する。
図3に示されるように、信号352は、出力信号122を生成するように、出力増幅器312により増幅される。さらに、信号322は、分周器310に送出される。
分周器310は、信号322の周波数を分周する。この分周は、フィードバック信号320を生成し、このフィードバック信号は、位相−周波数検出器302に送出される。この分周において採用される約数は、制御ワード324として分周器310に供給される。図1の環境では、制御ワード324は、制御命令126に対応する。
本実施の形態では、分周器310は、制御ワード324により指定されるやり方で、フラクショナルNの分周を実行する場合がある。上述されたように、信号322の周波数が、フィードバック信号320の周波数の整数倍の周波数に、フィードバック信号320の周波数の分数部分を加えたものとなるように、フラクショナルNの分周は、整数部分と分数部分とからなる値により信号322の周波数を分周する。従って、分周器310は、係るフラクショナルNの分周機能を提供するため、シグマ−デルタ技術により実現される。しかし、本実施の形態は、係る技術に限定されるものではない。
図4は、制御モジュール106の例示的な実現400を示す図である。この実現は、限定されるものではなく、例示するために示される。従って、本実施の形態は、他の実施の形態を採用する場合がある。図4に示されるように、実現400は、記憶媒体402、アドレス指定モジュール404、トリミング命令発生モジュール406、及び制御命令発生モジュール408を含む。これらのエレメントは、ハードウェア、ソフトウェア又はこれらの組み合わせで実現される場合がある。
(たとえばメモリである)記憶媒体402は、ルックアップテーブル(LUT)を提供する。このルックアップテーブルは、周波数命令124の値のために、制御命令126及びトリミング命令128の値を記憶する。記憶媒体402は、様々なやり方で実現される場合がある。たとえば、記憶媒体402は、リードオンリメモリ(ROM)、ランダムアクセスメモリ(RAM)、ダイナミックRAM(DRAM)、ダブルデータレートDRAM(DDRAM)、同期DRAM(SDRAM)、スタティックRAM(SRAM)、プログラマブルRAM(PROM)、消去可能なプログラマブルRAM(EPROM)、電子的消去可能なプログラマブルROM(EEPROM)、フラッシュメモリ、強誘電体高分子メモリのような高分子メモリ、オーボニックメモリ、相変化型又は強誘電体メモリ、SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)メモリ、磁気又は光カード、或いは、情報を記憶するために適切な他のタイプのメディアを含む。しかし、本実施の形態は、これらの例に限定されるものではない。
図4に示されるように、アドレス指定モジュール404は、周波数命令124を受信する。これにより、アドレス指定モジュール404は、周波数命令124の値に対応するアドレス420を生成する。このアドレスにより、記憶媒体402の内容422がアクセスされる。
これらアクセスされる内容は、制御命令126及びトリミング命令128の値を提供する。これらの値は、周波数命令124により指定される出力信号122(図1参照)の周波数を達成する。さらに、本実施の形態では、制御命令126及びトリミング命令128の値は、出力周波数(すなわち図1を参照して出力信号122の周波数)と、基準周波数(すなわち図1を参照して発振器信号120の周波数)に最も近い整数倍の周波数との間の差が、予め決定された閾値よりも大きいように設定される。
図4は、内容422がトリミング命令発生モジュール406と制御命令発生モジュール408とに送出される。これにより、トリミング命令発生モジュール406と制御命令発生モジュール408は、トリミング命令128と制御命令126をそれぞれ発生する。これは、たとえば、内容422により表される数値から(たとえば図2を参照して信号220a〜b及び/又は図3を参照して制御ワード324といった)個別の信号を発生することを含む場合がある。
図5は、例示的なロジックフロー500を示す図である。このフローは図1の環境において記載されるが、他の環境において採用される場合がある。図5のフローは、ブロック502を含んでおり、このブロックで、(たとえば図1の出力信号122の周波数といった)指定された出力周波数が受信される。従って、図1の環境では、これは、周波数命令124を受信する制御モジュール106を含む場合がある。
指定された出力周波数に基づいて、ブロック504及び506が実行される。特に、基準周波数は、ブロック504で選択され、分周器は、ブロック506で選択される。図1を参照して、基準周波数を選択することは、トリミング命令128の生成を通して発振回路110を調節することを含む。また、図1を参照して、分周器を選択することは、制御命令126を発生することを含む場合がある。
これらの選択に基づいて、ブロック508及び510が実行される。たとえばブロック508で、発振器が調節される。図1を参照して、これは、発振回路110を調節することを含む。たとえば1以上のキャパシタンスが水晶発振子に結合される。
ブロック510で、シンセサイザが調節される。図1の環境において、これは、制御命令126をシンセサイザモジュールに送出することを含む。また、これは、PLLを調節することを含む。たとえば、PLLにおけるフィードバック部分における分周器は、ブロック508で選択された周波数の逓倍率に従って設定される場合がある。
ブロック512で、(たとえば発振器信号120といった)基準周波数での第一の信号が発生される。また、ブロック514で、(たとえば出力信号122といった)第二の信号が第一の信号から生成される。第二の信号は、指定された周波数をもつ。さらに、指定された周波数は、周波数の逓倍率に基準周波数を乗じた周波数に実質的に等しい。
本実施の形態で記載されるように、基準周波数は、ブロック504で選択され、周波数の逓倍率は、ブロック506で選択される。周波数の逓倍率は、先の式(1)に従ってフラクショナルNの逓倍率である。従って、逓倍率は、整数部分(N)と分数部分(k/M)とを有する。ブロック506で周波数の逓倍率を選択することは、その非整数の(分数)部分が予め決定された閾値よりも大きくなるように、逓倍率を選択することを含む。
図6は、例示的なシステム600の図であり、このシステムは、ダウンコンバータ602、フィルタ604、復調器606及び周波数決定モジュール608を含む。また、システム600は、図1の装置100(チューニングモジュールとも呼ばれる)を含む。これらのエレメントは、ハードウェア、ソフトウェア又はこれらの組み合わせで実現される場合がある。
図6に示されるように、ダウンコンバータ602は、無線周波(RF)信号620を受信する。RF信号620は、有線又は無線通信媒体から受信される。この信号から、ダウンコンバータ602は、低周波の範囲にあるダウンコンバートされた信号622を生成する。ダウンコンバータ602により実行されたダウンコンバージョン(又は周波数変換)の量は、チューニング信号624に基づく。
図6に示されるように、ダウンコンバータ602は、装置100(チューニングモジュール)からチューニング信号624を受信する。従って、チューニング信号624は、上述された技術に従って周波数命令124から発生される周波数を有する。従って、図1を参照して、チューニング信号624は、出力信号122に対応する。
フィルタ604は、ダウンコンバートされた信号622を受信し、フィルタリングされた信号626を生成し、このフィルタリングされた信号は、復調器606に送出される。本実施の形態では、フィルタ604は、バンドパスフィルタである。しかし、(たとえばロウパスフィルタといった)他のフィルタタイプが採用される場合がある。フィルタ604は、通過帯域を有する。従って、この通過帯域外にある信号エネルギーは阻止される。
従って、ダウンコンバータ602がその通過帯域について正確に同調されることが望まれる。本実施の形態で記載される技術は、低減されたスプリアスの出力をもつ正確な周波数合成を提供する。係るスプリアスの出力における低減により、ダウンコンバータ602は、RF信号620を正確にダウンコンバートすることができる。
復調器606は、フィルタリングされた信号626を(たとえばデジタルシンボルストリームといった)情報系列に変換する。この変換は、1以上の復調技術に従う場合がある。
図6に示されるように、周波数決定モジュール608は、周波数命令124を発生する。この発生は、復調器6060から受信されたフィードバック信号627と同様に、周波数選択625に基づいている。周波数選択625は、ユーザから受信されたチューニング信号(又はチューニング情報)である場合がある。フィードバック信号627は、チューニング選択625への調節を与える場合がある。
調節は、復調器6060により提供される自動周波数制御(AFC)機能に基づく場合がある。特に、復調器606は、フィルタリングされた信号626における周波数誤差を検出する。係る誤差は、様々な発生源から生じる場合がある。1つの係る発生源は、発振器モジュール102における水晶の許容誤差により生じる基準周波数の誤差である場合がある。別の係るソースは、(たとえばドップラ効果による)RF入力周波数のシフトである場合がある。
係る誤差の検出に応じて、復調器606は、周波数の選択625を補償するフィードバック信号627を発生する場合がある。結果として、周波数命令124は、周波数選択625及びフィードバック信号627に基づく。
本実施の形態で記載されるように、様々な実施の形態は、ハードウェアエレメント、ソフトウェアエレメント、又はこれらの任意の組み合わせを使用して実現される。ハードウェアエレメントの例は、プロセッサ、マイクロプロセッサ、回路、回路エレメント(たとえばトランジスタ、抵抗、キャパシタ、インダクタ等)、集積回路、特定用途向け集積回路(ASIC)、プログラマブルロジックデバイス(PLD)、デジタルシグナルプロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、論理ゲート、レジスタ、半導体素子、チップ、マイクロチップ、チップセット等を含む場合がある。
ソフトウェアの例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、機能、方法、手順、ソフトウェアインタフェース、アプリケーションプログラムインタフェース(API)、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル又はこれらの任意の組み合わせを含む。
幾つかの実施の形態は、たとえば、コンピュータ読み取り可能な記録媒体又はアーティクルを使用して実現され、この記録媒体又はアーティクルは、コンピュータにより実行されたときに、コンピュータに、本実施の形態に係る方法及び/又は動作を実行させる命令のセットを記憶する場合がある。係るコンピュータとは、たとえば任意の適切な処理プラットフォーム、コンピューティングプラットフォーム、コンピューティングデバイス、プロセッシングデバイス、コンピューティングシステム、プロセッシングシステム、コンピュータ、プロセッサ等を含む場合があり、ハードウェア及び/又はソフトウェアの任意の適切な組み合わせを使用して実現される場合がある。
コンピュータ読み取り可能な記録媒体又はアーティクルは、任意の適切なタイプのメモリユニット、メモリデバイス、メモリアーティクル、メモリメディア、ストレージデバイス、ストレージアーティクル、ストレージメディア及び/又はストレージユニットを含む場合があり、たとえば、メモリ、取り外し可能又は取り外し不可能なメディア、消去可能な又は消去不可能なメディア、書換え可能又は書換え不可能なメディア、デジタル又はアナログメディア、ハードディスク、フロプティカルディスク、コンパクトディスク・リードオンリメモリ(CD-ROM)、コンパクトディスク・レコーダブル(CD-R)、コンパクトディスク・リライタブル(CD-RW)、光ディスク、磁気メディア、光−磁気メディア、取り外し可能なメモリカード又はディスク、各種のタイプのデジタルバーサティルディスク(DVD)、テープ、カセット等を含む場合がある。命令は、任意の適切な高水準、低水準、オブジェクト指向、ビジュアル、翻訳及び/又は解釈されたプログラミング言語を使用して実現される、ソースコード、コンパイルされたコード、翻訳されたコード、解釈されたコード、実行可能なコード、スタティックコード、ダイナミックコード、暗号化コード等の適切なタイプのコードを含む場合がある。
本発明の様々な実施の形態が上述されたが、これらは例示するためのものであって、限定されるものではないことを理解されたい。
従って、本発明の精神及び範囲から逸脱することなしに、形式及び詳細において様々な変形が行われることが当業者にとって明らかであろう。このように、本発明の精神及び範囲は、上述された例示的な実施の形態に何れかにより限定されるべきではなく、以下の特許請求の範囲及びそれらの等価な概念に従ってのみ定義されるべきである。

Claims (20)

  1. 第一の周波数を有する発振器信号を生成する発振器モジュールと、
    前記発振器信号から、第二の周波数を有する出力信号を生成するシンセサイザと、周波数の逓倍率は、前記第一の周波数と前記第二の周波数とに対応し、
    前記第二の周波数と、前記第一の周波数に最も近い整数の倍数の周波数との間の差が予め決定された閾値よりも大きくなるように、前記第一の周波数と前記周波数の逓倍率とを選択する制御モジュールと、
    を備えることを特徴とする装置。
  2. 前記制御モジュールは、前記第二の周波数の指示を受ける、
    請求項1記載の装置。
  3. 前記制御モジュールは、前記第一の周波数を確定するトリミングの設定を決定する、
    請求項1記載の装置。
  4. それぞれのトリミングの設定が第二の周波数の値に対応する複数のトリミングの設定を記憶する記憶媒体を更に備える、
    請求項3記載の装置。
  5. 前記周波数の逓倍率は、フラクショナルNの乗数である、
    請求項1記載の装置。
  6. 前記発振器モジュールは、発振器及び1以上のリアクタンス素子とを含み、
    前記制御モジュールは、選択された第一の周波数に基づいて、前記1以上のリアクタンス素子を前記発振回路に結合する、
    請求項1記載の装置。
  7. 前記1以上のリアクタンス素子は、可変のリアクタンスを有するリアクタンス素子を含む、
    請求項6記載の装置。
  8. 前記発振器モジュールは、水晶発振回路、セラミック共振器及びマイクロマシン(MEM)素子のうちの少なくとも1つを含む、
    請求項1記載の装置。
  9. 前記シンセサイザモジュールは、位相ロックループ(PLL)を含む、
    請求項1記載の装置。
  10. 前記制御モジュールは、前記周波数の逓倍率に従って前記PLLを調節する、
    請求項1記載の装置。
  11. 指定された周波数に基づいて、基準周波数と周波数の逓倍率とを選択するステップと、
    前記基準周波数をもつ第一の信号を発生するステップと、
    前記第一の信号から、前記指定された周波数をもつ第二の信号を発生するステップとを含み、前記指定された周波数は、前記周波数の逓倍率に前記基準周波数を乗じた周波数に等しく、
    前記周波数の逓倍率を選択するステップは、予め決定された閾値よりも大きい非整数部分を有するように前記周波数の逓倍率を選択するステップを含む、
    ことを特徴とする方法。
  12. 前記基準周波数を選択するステップは、発振器のトリミングの設定を決定するステップを含む、
    請求項11記載の方法。
  13. 前記トリミングの設定に従って前記発振器を調節するステップを更に含む、
    請求項12記載の方法。
  14. 前記周波数の逓倍率に従ってシンセサイザを調節するステップを更に含む、
    請求項11記載の方法。
  15. 前記シンセンサイザは、分周器を有する位相ロックループ(PLL)を含み、
    前記発振器を調節するステップは、位相ロックループの分周器を調節するステップを含む、
    請求項14記載の方法。
  16. 前記指定された周波数を受信するステップを更に含む、
    請求項11記載の方法。
  17. チューニング信号に基づいて無線周波(RF)信号をダウンコンバートするダウンコンバータと、
    前記チューニング信号を生成するチューニングモジュールとを備えるシステムであって、
    前記チューニングモジュールは、
    第一の周波数を有する発振器信号を生成する発振器モジュールと、
    前記発振器信号から、第二の周波数を有する前記チューニング信号を生成するシンセサイザと、周波数の逓倍率は、前記第一の周波数と前記第二の周波数とに対応し、
    前記第二の周波数と、前記第一の周波数に最も近い整数の倍数の周波数との間の差が予め決定された閾値よりも大きくなるように、前記第一の周波数と前記周波数の逓倍率とを選択する制御モジュールと、
    を有することを特徴とするシステム。
  18. 前記チューニングモジュールは、前記第二の周波数の指示を受ける、
    請求項17記載のシステム。
  19. 前記発振器モジュールは、発振回路及び1以上のトリミングキャパシタとを含み、
    前記制御モジュールは、前記選択された周波数に基づいて、前記1以上のトリミングキャパシタと前記発振回路とを結合する、
    請求項17記載のシステム。
  20. 前記シンセンサイザモジュールは、位相ロックループ(PLL)を含む、
    前記制御モジュールは、前記周波数の逓倍率に従って前記PLLを調節する、
    請求項17記載のシステム。
JP2011529303A 2008-09-30 2009-09-28 周波数発生技術 Expired - Fee Related JP5367828B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/286,339 2008-09-30
US12/286,339 US8121569B2 (en) 2008-09-30 2008-09-30 Frequency generation techniques
PCT/US2009/058559 WO2010039638A2 (en) 2008-09-30 2009-09-28 Frequency generation techniques

Publications (2)

Publication Number Publication Date
JP2012503956A JP2012503956A (ja) 2012-02-09
JP5367828B2 true JP5367828B2 (ja) 2013-12-11

Family

ID=42057993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529303A Expired - Fee Related JP5367828B2 (ja) 2008-09-30 2009-09-28 周波数発生技術

Country Status (6)

Country Link
US (1) US8121569B2 (ja)
EP (1) EP2329598A4 (ja)
JP (1) JP5367828B2 (ja)
CN (1) CN101719766B (ja)
TW (1) TWI451227B (ja)
WO (1) WO2010039638A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8121569B2 (en) 2008-09-30 2012-02-21 Intel Corporation Frequency generation techniques
US8660596B2 (en) 2010-10-01 2014-02-25 Mediatek Inc. Electronic apparatus and associated frequency adjusting method
JP6210192B2 (ja) * 2013-03-27 2017-10-11 セイコーエプソン株式会社 原子発振器、原子発振器の製造方法
JP2015128220A (ja) * 2013-12-27 2015-07-09 セイコーエプソン株式会社 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法
JP2015142265A (ja) * 2014-01-29 2015-08-03 セイコーエプソン株式会社 発振回路、発振器、フラクショナルn−pll回路、電子機器、移動体及びフラクショナルn−pll回路のリファレンス周波数の決定方法
JP2016039488A (ja) * 2014-08-07 2016-03-22 三菱電機株式会社 信号発生回路
CN104506140A (zh) * 2014-11-04 2015-04-08 中国科学院上海光学精密机械研究所 恒温晶体振荡器高精度频率控制装置及其控制方法
CN111294044B (zh) * 2020-03-09 2021-03-16 北京力通通信有限公司 频率生成装置及方法
CN113676199A (zh) * 2021-08-25 2021-11-19 福建科立讯通信有限公司 接收机参考频率源倍频干扰的解决方法和接收机

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268551A (ja) * 1993-03-11 1994-09-22 Toshiba Corp シンセサイザ回路
JP3344790B2 (ja) * 1993-10-28 2002-11-18 アイコム株式会社 周波数シンセサイザ
FI112133B (fi) * 1996-03-29 2003-10-31 Nokia Corp Menetelmä kahdella eri taajuuusalueella toimivan radioviestinjärjestelmän suoramuunnoslähetin/vastaanottimen taajuuksien muodostamiseksi ja kahdella taajuusalueella toimivan radioviestinjärjestelmänsuoramuunnoslähetin/vastaanotin sekä edellisten käyttö matkaviestimessä
US6704383B2 (en) * 2001-03-20 2004-03-09 Gct Semiconductor, Inc. Sample and hold type fractional-N frequency synthesizer
US6384589B1 (en) 2001-04-04 2002-05-07 Tektronix, Inc. Reference frequency spur cancellation in synthesized measurement receivers
US20030198311A1 (en) 2002-04-19 2003-10-23 Wireless Interface Technologies, Inc. Fractional-N frequency synthesizer and method
US6952125B2 (en) * 2002-10-25 2005-10-04 Gct Semiconductor, Inc. System and method for suppressing noise in a phase-locked loop circuit
US7139545B2 (en) * 2003-06-12 2006-11-21 Raytheon Company Ultra-wideband fully synthesized high-resolution receiver and method
JP2005051428A (ja) * 2003-07-31 2005-02-24 Kyocera Corp 周波数シンセサイザおよび通信装置
JP2005109619A (ja) * 2003-09-29 2005-04-21 Fujitsu Ltd 原子発振装置
JP2006005523A (ja) * 2004-06-16 2006-01-05 Agilent Technol Inc フラクショナル・スプリアスの低減方法、フラクショナル・スプリアスの発生を低減したフラクショナルn−pll発振器
US7212050B2 (en) * 2004-12-17 2007-05-01 Seiko Epson Corporation System and method for synthesizing a clock at digital wrapper (FEC) and base frequencies using one precision resonator
US7301404B2 (en) * 2005-07-21 2007-11-27 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for transceiver frequency synthesis
JP2007208367A (ja) * 2006-01-31 2007-08-16 Kenwood Corp 同期信号生成装置、送信機及び制御方法
US7486145B2 (en) 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
JP2009260793A (ja) * 2008-04-18 2009-11-05 Japan Radio Co Ltd 局部発振信号生成装置、信号受信装置、及び同期装置
US8121569B2 (en) 2008-09-30 2012-02-21 Intel Corporation Frequency generation techniques

Also Published As

Publication number Publication date
US8121569B2 (en) 2012-02-21
EP2329598A4 (en) 2014-03-05
EP2329598A2 (en) 2011-06-08
WO2010039638A3 (en) 2010-07-08
TWI451227B (zh) 2014-09-01
US20100081405A1 (en) 2010-04-01
WO2010039638A2 (en) 2010-04-08
TW201020715A (en) 2010-06-01
CN101719766B (zh) 2012-08-15
JP2012503956A (ja) 2012-02-09
CN101719766A (zh) 2010-06-02

Similar Documents

Publication Publication Date Title
JP5367828B2 (ja) 周波数発生技術
JP2650492B2 (ja) 変調スプリアス補償を有する分数nシンセサイザ
US5329253A (en) Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal
EP1982410B1 (en) Oscillator gain equalization
US8487707B2 (en) Frequency synthesizer
JPH04507183A (ja) 分数n/mの合成
US7256656B2 (en) All-digital phase-locked loop
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
US11476856B2 (en) Generator and method for generating a controlled frequency
US20090174446A1 (en) Systems and methods for calibrating the loop bandwidth of a phase-locked loop (pll)
RU2423784C2 (ru) Синтезатор частот
US6836192B1 (en) Methods and apparatuses for tuning voltage controlled oscillators
KR20070105923A (ko) Pll 회로, pll 회로의 간섭 방지 방법 및 이 pll회로를 탑재한 광디스크 장치
CN107682010B (zh) 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路
EP0929940B1 (en) Frequency synthesizer having phase error feedback for waveform selection
EP2302800A1 (en) Digital phase-locked loops and frequency adjusting methods thereof
JP4933635B2 (ja) Pll回路
US20120002707A1 (en) Pll frequency synthesizer
US7315214B2 (en) Phase locked loop
JP5719541B2 (ja) 電波時計用受信回路
US20050057311A1 (en) Clock generation system
JPH08256058A (ja) 信号発生装置
US9225350B1 (en) Low noise frequency source
US11290118B2 (en) Frequency synthesizer
JPS5829897B2 (ja) 自動周波数制御回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees