Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5370915B2 - Voltage limiting circuit - Google Patents
[go: Go Back, main page]

JP5370915B2 - Voltage limiting circuit - Google Patents

Voltage limiting circuit Download PDF

Info

Publication number
JP5370915B2
JP5370915B2 JP2009041155A JP2009041155A JP5370915B2 JP 5370915 B2 JP5370915 B2 JP 5370915B2 JP 2009041155 A JP2009041155 A JP 2009041155A JP 2009041155 A JP2009041155 A JP 2009041155A JP 5370915 B2 JP5370915 B2 JP 5370915B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
unipolar
limiting circuit
zener diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009041155A
Other languages
Japanese (ja)
Other versions
JP2010197160A (en
Inventor
寛 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2009041155A priority Critical patent/JP5370915B2/en
Publication of JP2010197160A publication Critical patent/JP2010197160A/en
Application granted granted Critical
Publication of JP5370915B2 publication Critical patent/JP5370915B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage limit circuit for reducing power consumption while protecting a circuit for measuring a current flowing through a load or a voltage of a switching element. <P>SOLUTION: The voltage limit circuit 10 includes: a first resistor R1, a unipolar element S0 connected to the first resistor R1 in series, a Zener diode ZD having a cathode connected to the unipolar element S0 in series, a second resistor R2 connected to the unipolar element S0 in parallel, and a gate control circuit 12 inputting an on-signal or off-signal to a gate G of the unipolar element S0. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、負荷などに流れる電流やスイッチング素子の電圧を計測するときに、電圧計測回路を保護するための電圧制限回路に関するものである。   The present invention relates to a voltage limiting circuit for protecting a voltage measuring circuit when measuring a current flowing through a load or the like or a voltage of a switching element.

従来、モータなどの負荷に流れる電流を計測し、インバータやコンバータに備えられたスイッチング素子を制御している。例えば、図7に示すように、インバータ2の出力線にシャント抵抗Rsを接続し、シャント抵抗Rsの両端に分圧抵抗r1,r2を接続する。分圧抵抗r1,r2の出力を電圧計測回路OPに入力し、シャント抵抗Rsの電位差を差動出力する。差動出力は制御回路4cに入力され、差動出力から電流が求められ、インバータ2のスイッチングのタイミングを制御する。同様の回路は、特許文献1にも開示されている。インバータ2の上側アームのスイッチング素子S1がオンになったときに、高電圧が出力されるが、分圧抵抗r1,r2によって電圧計測回路OPを保護することができる。   Conventionally, a current flowing through a load such as a motor is measured, and a switching element provided in an inverter or a converter is controlled. For example, as shown in FIG. 7, a shunt resistor Rs is connected to the output line of the inverter 2, and voltage dividing resistors r1 and r2 are connected to both ends of the shunt resistor Rs. The outputs of the voltage dividing resistors r1 and r2 are input to the voltage measuring circuit OP, and the potential difference of the shunt resistor Rs is differentially output. The differential output is input to the control circuit 4c, a current is obtained from the differential output, and the switching timing of the inverter 2 is controlled. A similar circuit is also disclosed in Patent Document 1. When the switching element S1 of the upper arm of the inverter 2 is turned on, a high voltage is output, but the voltage measuring circuit OP can be protected by the voltage dividing resistors r1 and r2.

しかし、シャント抵抗Rsの抵抗値は小さいため、分圧することによって測定する電位差がさらに小さくなる。このため、電流の検出精度が低下するおそれがある。   However, since the resistance value of the shunt resistor Rs is small, the potential difference to be measured is further reduced by dividing the voltage. For this reason, there exists a possibility that the detection accuracy of an electric current may fall.

また、インバータ2の上側アームのスイッチング素子S1がオンになったときは高電圧が出力される。そのとき、分圧抵抗r1,r2における消費電力が大きくなる。消費電力を低減させようとすると、インピーダンスを高くする必要がある。しかし、インピーダンスを高くすると、インバータ2から低電圧が出力されたときにノイズの影響を受けやすくなる。   Further, when the switching element S1 of the upper arm of the inverter 2 is turned on, a high voltage is output. At that time, power consumption in the voltage dividing resistors r1 and r2 increases. In order to reduce power consumption, it is necessary to increase the impedance. However, if the impedance is increased, it becomes more susceptible to noise when a low voltage is output from the inverter 2.

特開2004−309386号公報JP 2004-309386 A

本発明の目的は、負荷などに流れる電流やスイッチング素子の両端電圧を計測するための回路を保護しながら、消費電力を低減できる電圧制限回路を提供することにある。   An object of the present invention is to provide a voltage limiting circuit capable of reducing power consumption while protecting a circuit for measuring a current flowing in a load or the like and a voltage across a switching element.

本発明の電圧制限回路は、上側アームと下側アームにスイッチング素子を有する電力変換回路の該下側アームのスイッチング素子と並列に接続され、両端電圧が所定値よりも小さい、もしくは所定の範囲内である場合、該両端電圧と同じ電圧を出力し、前記両端電圧が所定値よりも大きい場合、該所定値と同じ電圧を出力し、もしくは前記所定の範囲外である場合、該所定の範囲内の電圧を出力し、前記スイッチング素子と出力の間に抵抗成分を有し、前記抵抗成分のインピーダンスを低下させるゲート制御回路を備えた電圧制限回路であって、前記抵抗成分が、第1抵抗、該第1抵抗に直列接続されたユニポーラ素子、該ユニポーラ素子に並列接続され、第1抵抗よりもインピーダンスの高い第2抵抗を備え、前記抵抗成分にツェナーダイオードが直列接続されており、前記ゲート制御回路は、下側アームのスイッチング素子がオンの場合にユニポーラ素子をオン状態にする信号を出力することによって、前記両端電圧が所定値よりも大きい、もしくは前記所定の範囲外である場合には、前記抵抗成分のインピーダンスを低下させず、ツェナーダイオードをブレークダウさせ、前記両端電圧が所定値よりも小さい、もしくは前記所定の範囲内である場合に、前記抵抗成分のインピーダンスを低下させる。 The voltage limiting circuit of the present invention is connected in parallel with the switching element of the lower arm of the power conversion circuit having switching elements on the upper arm and the lower arm, and the voltage at both ends is smaller than a predetermined value or within a predetermined range. The same voltage as the both-end voltage is output, and when the both-end voltage is greater than a predetermined value, the same voltage as the predetermined value is output, or when the voltage is outside the predetermined range, The voltage limiting circuit includes a gate control circuit that has a resistance component between the switching element and the output and reduces the impedance of the resistance component, wherein the resistance component is a first resistor, series connected unipolar element to the first resistor, connected in parallel with said unipolar element, with a high second resistor impedance than the first resistor, zener the resistance component Over de are connected in series, the gate control circuit by outputting a signal to a unipolar device in the ON state when the switching element of the lower arm is on, the voltage across greater than a predetermined value, Alternatively, if it is outside the predetermined range, without reducing the impedance of the resistance component, causing the Zener diode to break down , and the voltage across the terminal is smaller than a predetermined value or within the predetermined range, The impedance of the resistance component is reduced.

前記ゲート制御回路は、制御回路が下側アームのスイッチング素子をオンにする信号を出力するとき、制御回路からゲート制御回路に出力されたユニポーラ素子をオンにする信号に応じて、ゲート制御回路がユニポーラ素子にオンの信号を送って、前記抵抗成分のインピーダンスの低下を制御するように構成される。 The gate control circuit when the control circuit outputs a signal to turn on the switching elements of the lower arm, in response to the signal to turn on a unipolar device outputted from the control circuit to the gate control circuit, the gate control circuit An ON signal is sent to the unipolar element to control a decrease in impedance of the resistance component.

前記抵抗成分は、前記ユニポーラ素子がオフ状態からオン状態になることにより、前記抵抗成分のインピーダンスを低下させる。 The resistive component, the unipolar element by being turned on from the off state to lower the impedance of the resistance component.

前記ユニポーラ素子がノーマリーオフ型のユニポーラ素子である。   The unipolar element is a normally-off unipolar element.

前記ツェナーダイオードがブレークダウンした場合に、前記ゲート制御回路の出力電圧によらずに、前記ユニポーラ素子のゲート・ソース電圧値が該ユニポーラ素子のスレッショールド電圧を下回るように、該ツェナーダイオードのブレークダウン電圧が設定されている。 When the zener diode breaks down, the zener diode breaks so that the gate-source voltage value of the unipolar element is lower than the threshold voltage of the unipolar element regardless of the output voltage of the gate control circuit. The down voltage is set.

前記電力変換回路が、上側アームと下側アームにそれぞれスイッチング素子を備えたインバータまたはコンバータであり、電圧制限回路は下側アームのスイッチング素子と並列接続されている。   The power conversion circuit is an inverter or a converter provided with a switching element on each of the upper arm and the lower arm, and the voltage limiting circuit is connected in parallel with the switching element on the lower arm.

本発明は、ツェナーダイオードによって所望の電圧の範囲に制限することができ、電圧制限回路に接続される回路の保護をおこなうことができる。ユニポーラ素子のオン・オフを制御することにより、回路設計の自由度が増している。ユニポーラ素子と並列に高抵抗を接続することにより、ユニポーラ素子がオフになったときの消費電力を低減することができ、また高抵抗を介してツェナーダイオードに通電させることができるので安定に動作させることができる。従来のように分圧抵抗を使用していないため、電圧制限回路に接続された回路での動作精度を上げることができる。   In the present invention, a Zener diode can be limited to a desired voltage range, and a circuit connected to the voltage limiting circuit can be protected. Controlling on / off of the unipolar element increases the degree of freedom in circuit design. By connecting a high resistance in parallel with the unipolar element, the power consumption when the unipolar element is turned off can be reduced, and the Zener diode can be energized via the high resistance so that it operates stably. be able to. Since a voltage dividing resistor is not used as in the prior art, operation accuracy in a circuit connected to the voltage limiting circuit can be increased.

本発明の電圧制限回路を負荷に流れる電流を計測するためにインバータに取り付けた図である。It is the figure which attached to the inverter in order to measure the electric current which flows into the load the voltage limiting circuit of this invention. 本発明の電圧制限回路の具体的な回路構成を示す図である。It is a figure which shows the specific circuit structure of the voltage limiting circuit of this invention. 本発明の電圧制限回路をインバータのスイッチング素子の両端電圧を計測するためにインバータに取り付けた図である。It is the figure which attached the voltage limiting circuit of this invention to the inverter in order to measure the both-ends voltage of the switching element of an inverter. 図2の電圧制限回路に保護のためのダイオードやツェナーダイオードを取り付けた図である。It is the figure which attached the diode and Zener diode for protection to the voltage limiting circuit of FIG. 本発明の電圧制限回路をコンバータに入力される電流を計測するためにコンバータに取り付けた図である。It is the figure which attached the voltage limiting circuit of this invention to the converter in order to measure the electric current input into a converter. 本発明の電圧制限回路をコンバータのスイッチング素子の両端電圧を計測するためにコンバータに取り付けた図である。It is the figure which attached the voltage limiting circuit of this invention to the converter in order to measure the both-ends voltage of the switching element of a converter. 従来の分圧抵抗を使用して負荷に流れる電流を計測するための構成を示す図である。It is a figure which shows the structure for measuring the electric current which flows into load using the conventional voltage dividing resistance.

本発明について図面を用いて説明する。本発明の電圧制限回路は、インバータやコンバータなどの電力変換回路のスイッチング素子に並列接続されるものである。電圧制限回路は、負荷に流れる電流やスイッチング素子の電圧を計測するときに、電圧計測回路を保護する。まず、インバータから負荷に流れる電流を計測する場合を説明する。   The present invention will be described with reference to the drawings. The voltage limiting circuit of the present invention is connected in parallel to a switching element of a power conversion circuit such as an inverter or a converter. The voltage limiting circuit protects the voltage measurement circuit when measuring the current flowing through the load and the voltage of the switching element. First, a case where the current flowing from the inverter to the load is measured will be described.

図1に示すように、インバータ2の出力線に電流計測用のシャント抵抗Rsが直列接続されている。そのシャント抵抗Rsの両端に電圧制限回路10が接続されている。電位差を検出する電圧計測回路OPが電圧制限回路10に接続されている。制御回路4は、電圧計測回路OPの出力によってシャント抵抗Rsに流れる電流を求め、インバータ2のスイッチングのタイミングを調節する。電圧計測回路OPは、例えば、差動増幅回路やインスツルメンテーション・アンプを使用してもよいし、A/D変換器により直接ディジタル値に変換してもよい。   As shown in FIG. 1, a shunt resistor Rs for current measurement is connected in series to the output line of the inverter 2. A voltage limiting circuit 10 is connected to both ends of the shunt resistor Rs. A voltage measuring circuit OP that detects a potential difference is connected to the voltage limiting circuit 10. The control circuit 4 obtains a current flowing through the shunt resistor Rs based on the output of the voltage measurement circuit OP, and adjusts the switching timing of the inverter 2. The voltage measurement circuit OP may use, for example, a differential amplifier circuit or an instrumentation amplifier, or may be directly converted into a digital value by an A / D converter.

図1ではインバータ2は1相のみを示しており、3相交流出力のインバータであれば少なくとも2相に電圧制限回路10などを取り付ける。インバータ2の構成に応じて適宜電圧制限回路10を取り付ける。   In FIG. 1, the inverter 2 shows only one phase, and if it is a three-phase AC output inverter, a voltage limiting circuit 10 or the like is attached to at least two phases. A voltage limiting circuit 10 is appropriately attached according to the configuration of the inverter 2.

インバータ2は上側アームと下側アームの電力線にスイッチング素子S1,S2が接続されており、それらのスイッチング素子S1,S2のオン・オフが交互に切り替わる。上側アームのスイッチング素子S1がオンになると高電圧が出力される。下側アームのスイッチング素子S2がオンになると低電圧が出力される。高電圧の一例としては280V、低電圧の一例としては−3〜+3Vである。インバータ2からの出力電圧は大きく変動するため、電圧制限回路10がインバータ2から高電圧が出力されてときに電圧計測回路OPを保護する。   In the inverter 2, switching elements S1 and S2 are connected to the power lines of the upper arm and the lower arm, and the switching elements S1 and S2 are alternately switched on and off. When the switching element S1 of the upper arm is turned on, a high voltage is output. When the switching element S2 of the lower arm is turned on, a low voltage is output. An example of the high voltage is 280V, and an example of the low voltage is −3 to + 3V. Since the output voltage from the inverter 2 varies greatly, the voltage limiting circuit 10 protects the voltage measuring circuit OP when a high voltage is output from the inverter 2.

具体的な電圧制限回路10の構成を図2に示す。電圧制限回路10は、第1抵抗R1と、第1抵抗R1に直列接続されたユニポーラ素子S0と、ユニポーラ素子S0に直列接続されたツェナーダイオードZDと、ユニポーラ素子S0に並列に接続された第2抵抗R2と、ユニポーラ素子S0のゲートGにオンまたはオフの信号を入力するゲート制御回路12とを備える。   A specific configuration of the voltage limiting circuit 10 is shown in FIG. The voltage limiting circuit 10 includes a first resistor R1, a unipolar element S0 connected in series to the first resistor R1, a Zener diode ZD connected in series to the unipolar element S0, and a second connected in parallel to the unipolar element S0. A resistor R2 and a gate control circuit 12 for inputting an on or off signal to the gate G of the unipolar element S0 are provided.

第1抵抗R1がインバータ2の出力線に接続され、ツェナーダイオードZDのアノードAがインバータ2の下側アームに接続される。したがって、電圧制限回路10はインバータ2の下側アームのスイッチング素子S2と並列になる。また、ユニポーラ素子S0のドレインDは第1抵抗R1に接続され、ユニポーラ素子S0のソースSが電圧計測回路OPおよびツェナーダイオードZDに接続されている。   The first resistor R1 is connected to the output line of the inverter 2, and the anode A of the Zener diode ZD is connected to the lower arm of the inverter 2. Therefore, the voltage limiting circuit 10 is in parallel with the switching element S2 of the lower arm of the inverter 2. The drain D of the unipolar element S0 is connected to the first resistor R1, and the source S of the unipolar element S0 is connected to the voltage measuring circuit OP and the Zener diode ZD.

ユニポーラ素子S0は、ノーマリーオフ(エンハンスメント)型の素子である。例えば、MOSFETを使用する。ユニポーラ素子S0のゲートGにオンの信号を入力することによって、ユニポーラ素子S0がオンになる。   The unipolar element S0 is a normally-off (enhancement) type element. For example, a MOSFET is used. By inputting an ON signal to the gate G of the unipolar element S0, the unipolar element S0 is turned ON.

ゲート制御回路12がユニポーラ素子S0をオン・オフ制御する。このオン・オフ制御によって、電圧制御回路10の抵抗成分のインピーダンスが制御される。ツェナーダイオードの動作とあわせて、インピーダンスを制御する理由と具体的な制御について以下説明する。   The gate control circuit 12 controls on / off of the unipolar element S0. By this on / off control, the impedance of the resistance component of the voltage control circuit 10 is controlled. The reason for controlling the impedance together with the operation of the Zener diode and the specific control will be described below.

上記のように、インバータ2は高電圧と低電圧とを交互に出力するため、下側アームのスイッチング素子S2の両端電圧が大きく変動する。スイッチング素子S2と並列に接続された電圧制限回路10の両端電圧が所定値よりも大きい、もしくは所定の範囲外になったときに、電圧計測回路OPを保護する必要がある。すなわち、インバータ2から高電圧が出力されたときに、電圧計測回路OPに入力される電圧が電圧計測回路OPの許容電圧よりも低くなればよい。ツェナーダイオードZDに電圧計測回路OPの許容電圧よりも高い値が印加されたときに、ツェナーダイオードZDがブレークダウンすれば電圧計測回路OPが保護される。したがって、ツェナーダイオードZDのブレークダウン電圧は、電圧計測回路OPの許容電圧よりも低い。   As described above, since the inverter 2 alternately outputs a high voltage and a low voltage, the voltage across the switching element S2 of the lower arm varies greatly. When the voltage across the voltage limiting circuit 10 connected in parallel with the switching element S2 is larger than a predetermined value or outside a predetermined range, the voltage measurement circuit OP needs to be protected. That is, the voltage input to the voltage measurement circuit OP when the high voltage is output from the inverter 2 only needs to be lower than the allowable voltage of the voltage measurement circuit OP. When a value higher than the allowable voltage of the voltage measuring circuit OP is applied to the Zener diode ZD, the voltage measuring circuit OP is protected if the Zener diode ZD breaks down. Therefore, the breakdown voltage of the Zener diode ZD is lower than the allowable voltage of the voltage measurement circuit OP.

また、スイッチング素子S2と並列に接続された電圧制限回路10の両端電圧が所定値よりも小さい、もしくは所定の範囲内に入ったときは、電圧計測回路OPは通常に動作し、シャント抵抗Rsの両端の電位差を差動出力すればよい。したがって、インバータ2の下側アームのスイッチング素子S2がオンになったとき、ツェナーダイオードZDがブレークダウンしないようにする。ツェナーダイオードZDがブレークダウンしないときには、ツェナーダイオードZDには電流が流れないので、電圧制限回路10の出力端の電位はシャント抵抗Rsの両端と同電位になり、電圧計測回路OPによりシャント抵抗Rsの両端の電位差、すなわちシャント抵抗Rsに流れる電流値を測定できる。   When the voltage across the voltage limiting circuit 10 connected in parallel with the switching element S2 is smaller than a predetermined value or enters a predetermined range, the voltage measuring circuit OP operates normally and the shunt resistor Rs What is necessary is just to differentially output the potential difference between both ends. Therefore, the Zener diode ZD is prevented from being broken down when the switching element S2 of the lower arm of the inverter 2 is turned on. When the Zener diode ZD does not break down, no current flows through the Zener diode ZD. Therefore, the potential of the output terminal of the voltage limiting circuit 10 is the same as that of both terminals of the shunt resistor Rs, and the voltage measuring circuit OP sets the shunt resistor Rs. The potential difference between both ends, that is, the value of current flowing through the shunt resistor Rs can be measured.

以上をまとめると、インバータ2の上側アームのスイッチング素子S1がオンになったときに、ツェナーダイオードZDがブレークダウンし、下側アームのスイッチング素子S2がオンになったときに、ツェナーダイオードZDはブレークダウンしない。ツェナーダイオードZDのブレークダウン電圧が、例えば15Vであるとする。上側アームのスイッチング素子S1がオンになると、ツェナーダイオードZDに逆バイアスが印加されて15Vの電圧が電圧計測回路OPに入力される。下側アームのスイッチング素子S2がオンになると、シャント抵抗Rsの両端電圧が入力される。なお、実際のツェナーダイオードZDのブレークダウン電圧は負電圧であるが、逆バイアスに接続されているので、ブレークダウン電圧は正電圧としている。   In summary, the Zener diode ZD breaks down when the switching element S1 of the upper arm of the inverter 2 is turned on, and the Zener diode ZD breaks down when the switching element S2 of the lower arm is turned on. Don't go down. It is assumed that the breakdown voltage of the Zener diode ZD is, for example, 15V. When the switching element S1 of the upper arm is turned on, a reverse bias is applied to the Zener diode ZD, and a voltage of 15 V is input to the voltage measurement circuit OP. When the switching element S2 of the lower arm is turned on, the voltage across the shunt resistor Rs is input. The actual breakdown voltage of the Zener diode ZD is a negative voltage, but since it is connected to a reverse bias, the breakdown voltage is a positive voltage.

ユニポーラ素子S0と並列に第2抵抗R2が接続されている。ユニポーラ素子S0のオン状態の時の内部抵抗よりも第2抵抗R2の抵抗値の方が高い。上記のようにユニポーラ素子S0は、ノーマリーオフ型である。インバータ2の上側アームのスイッチング素子S2がオンになったときには、常にユニポーラ素子S0がオフにして、第2抵抗R2によって電流を低減させ、消費電力を低くする。そのために、インバータ2の上側アームのスイッチング素子S1がオンになったときには、常にユニポーラ素子S0がオフになるようにゲート信号を制御してもよいし、ツェナーダイオードZDがブレークダウンしたときに、ユニポーラ素子S0のゲート・ソース電圧値がユニポーラ素子S0のスレッショールド電圧を下回るように、ブレークダウン電圧を設定してもよい。例えば、ツェナーダイオードZDのブレークダウン電圧を、ユニポーラ素子S0のゲートGへのオン信号の電圧と同じにする。   A second resistor R2 is connected in parallel with the unipolar element S0. The resistance value of the second resistor R2 is higher than the internal resistance when the unipolar element S0 is in the ON state. As described above, the unipolar element S0 is a normally-off type. When the switching element S2 of the upper arm of the inverter 2 is turned on, the unipolar element S0 is always turned off, the current is reduced by the second resistor R2, and the power consumption is reduced. Therefore, the gate signal may be controlled so that the unipolar element S0 is always turned off when the switching element S1 of the upper arm of the inverter 2 is turned on, or when the zener diode ZD breaks down, the unipolar element is controlled. The breakdown voltage may be set so that the gate-source voltage value of the element S0 is lower than the threshold voltage of the unipolar element S0. For example, the breakdown voltage of the Zener diode ZD is made the same as the voltage of the ON signal to the gate G of the unipolar element S0.

ツェナーダイオードZDのブレークダウン電圧を、ユニポーラ素子S0のゲートGへのオン信号の電圧と同じ電圧値に設定し、ユニポーラ素子S0のゲートGにオン信号を印加したとき、インバータ2から高電圧が出力されてツェナーダイオードZDがブレークダウンしたとする。この場合、ユニポーラ素子S0のゲート電圧とソース電圧が同一となる。ユニポーラ素子S0はオフになり、ユニポーラ素子S0ではなく第2抵抗R2に電流が流れることになる。また、ユニポーラ素子S0のゲートGにオン信号が印加されなければ、ユニポーラ素子S0はオフのままである。したがって、ユニポーラ素子S0のオン・オフに関係なく、インバータ2から高電圧が出力されれば常にユニポーラ素子S0はオフになる。インバータ2から高電圧が出力されたときは、常に第2抵抗R2に電流が流れ、消費電力を低減することができる。言い換えると、ユニポーラ素子S0がオフになることにより、電圧制限回路10の抵抗成分のインピーダンスが上昇し、消費電力が低減される。   When the breakdown voltage of the zener diode ZD is set to the same voltage value as the voltage of the ON signal to the gate G of the unipolar element S0, and the ON signal is applied to the gate G of the unipolar element S0, a high voltage is output from the inverter 2 Assume that the Zener diode ZD is broken down. In this case, the gate voltage and the source voltage of the unipolar element S0 are the same. The unipolar element S0 is turned off, and a current flows through the second resistor R2 instead of the unipolar element S0. If no ON signal is applied to the gate G of the unipolar element S0, the unipolar element S0 remains off. Therefore, regardless of whether the unipolar element S0 is on or off, the unipolar element S0 is always turned off when a high voltage is output from the inverter 2. When a high voltage is output from the inverter 2, a current always flows through the second resistor R2, and power consumption can be reduced. In other words, when the unipolar element S0 is turned off, the impedance of the resistance component of the voltage limiting circuit 10 is increased, and the power consumption is reduced.

インバータ2の上側アームのスイッチング素子S1がオンになると、電圧計測回路OPに入力される電圧は、いずれもツェナーダイオードZDのブレークダウン電圧であり、電圧計測回路OPはツェナーダイオードZDのブレークダウン電圧の電位差を出力する。そのため、制御回路4ではシャント抵抗Rsに流れる電流は求められない。制御回路4は待機することとなる。この場合、上記のように第2抵抗R2が消費電力を低減しており、本発明は待機時の消費電力低減がなされている。   When the switching element S1 of the upper arm of the inverter 2 is turned on, the voltages input to the voltage measuring circuit OP are all the breakdown voltage of the Zener diode ZD, and the voltage measuring circuit OP is the breakdown voltage of the Zener diode ZD. Output potential difference. For this reason, the control circuit 4 cannot obtain the current flowing through the shunt resistor Rs. The control circuit 4 waits. In this case, the second resistor R2 reduces the power consumption as described above, and the power consumption during standby is reduced in the present invention.

また、第2抵抗R2を第1抵抗R1よりも大きくする。例えば、第1抵抗R1が1kΩであり、第2抵抗R2が27kΩである。第2抵抗R2が大きくなるため、ツェナーダイオードZDがブレークダウンしたときに、ツェナーダイオードZDに流れる電流を小さくすることができる。また、第2抵抗R2を介してツェナーダイオードZDに電流が流れるので、ツェナーダイオードZDの電圧を安定させることができる。この安定により、ユニポーラ素子S0の発振を防ぐことができる。   Further, the second resistance R2 is made larger than the first resistance R1. For example, the first resistor R1 is 1 kΩ and the second resistor R2 is 27 kΩ. Since the second resistor R2 increases, the current flowing through the Zener diode ZD can be reduced when the Zener diode ZD breaks down. In addition, since the current flows through the Zener diode ZD via the second resistor R2, the voltage of the Zener diode ZD can be stabilized. This stabilization can prevent oscillation of the unipolar element S0.

インバータ2から低電圧が出力されたときにシャント抵抗Rsの両端電圧の電位差を精度よく測定するためには、電圧制限回路10のインピーダンスを下げ、電圧制限回路10による影響を低減することが必要である。そのためには、インバータ2から低電圧が出力されたときにユニポーラ素子S0がオンになるように、ユニポーラ素子S0のゲートGにオン信号を印加する。ツェナーダイオードZDがブレークダウンしなければ、ツェナーダイオードZDには電流が流れず、電圧計測回路OPに流れる電流のみが第1抵抗R1やユニポーラ素子S0に流れる。電圧計測回路OPの入力インピーダンスは一般的には大きいので、消費電力は少ない。また、第1抵抗R1のインピーダンスは、電圧計測回路OPの入力インピーダンスに比べ、十分に小さくなるように選定することが望ましい。このように選定すると、第1抵抗R1に高精度な抵抗を使用しなくとも、精度よく測定することができる。   In order to accurately measure the potential difference between the voltages across the shunt resistor Rs when a low voltage is output from the inverter 2, it is necessary to reduce the impedance of the voltage limiting circuit 10 and reduce the influence of the voltage limiting circuit 10. is there. For this purpose, an ON signal is applied to the gate G of the unipolar element S0 so that the unipolar element S0 is turned on when a low voltage is output from the inverter 2. If the Zener diode ZD does not break down, no current flows through the Zener diode ZD, and only the current flowing through the voltage measurement circuit OP flows through the first resistor R1 and the unipolar element S0. Since the input impedance of the voltage measuring circuit OP is generally large, the power consumption is small. Further, it is desirable that the impedance of the first resistor R1 is selected so as to be sufficiently smaller than the input impedance of the voltage measurement circuit OP. By selecting in this way, it is possible to measure accurately without using a highly accurate resistor for the first resistor R1.

インバータ2の下側アームのスイッチング素子S2がオンになったときにユニポーラ素子S0もオンにする。このために、制御回路4からインバータ2の下側アームのトランジスタSnuにオンの信号が出力されたとき、制御回路4からゲート制御回路12に信号を送信して、ゲート制御回路12からユニポーラ素子S0にオンの信号を出力させるようにする。また、インバータ2の下側アームの全てのスイッチング素子がオンになったときにユニポーラ素子S0にオンの信号を出力してもよい。なお、ユニポーラ素子S0のゲート信号はスイッチング素子のオン・オフ状態の切り替わりと同期して切り替わる必要はなく、電圧測定をおこなう期間のみユニポーラ素子S0にオンの信号を出力してもよく、またスイッチング素子S2がオフでも、ユニポーラ素子S0にオンの信号を出力してもよい。   When the switching element S2 of the lower arm of the inverter 2 is turned on, the unipolar element S0 is also turned on. Therefore, when an ON signal is output from the control circuit 4 to the transistor Snu in the lower arm of the inverter 2, a signal is transmitted from the control circuit 4 to the gate control circuit 12, and the unipolar element S0 is transmitted from the gate control circuit 12. To output an ON signal. Alternatively, an ON signal may be output to the unipolar element S0 when all the switching elements of the lower arm of the inverter 2 are turned on. Note that the gate signal of the unipolar element S0 does not need to be switched in synchronization with the switching of the ON / OFF state of the switching element, and an ON signal may be output to the unipolar element S0 only during the period of voltage measurement. Even when S2 is off, an on signal may be output to the unipolar element S0.

なお、インバータ2から低電圧が出力されたときにユニポーラ素子S0がオフであると、電圧制限回路10のインピーダンスが高くなる。制御回路4は、インバータ2から低電圧が出力され、かつユニポーラ素子S0がオンのときの電圧計測回路OPからの差動出力を使用する。   If the unipolar element S0 is off when a low voltage is output from the inverter 2, the impedance of the voltage limiting circuit 10 increases. The control circuit 4 uses a differential output from the voltage measurement circuit OP when a low voltage is output from the inverter 2 and the unipolar element S0 is on.

電圧計測回路OPの出力は、制御回路4に入力され、インバータ2のスイッチングのタイミングなどを決定するのに使用される。   The output of the voltage measuring circuit OP is input to the control circuit 4 and used to determine the switching timing of the inverter 2 and the like.

本発明は、インバータ2からの出力が低電圧であり、かつ、ユニポーラ素子S0のゲートGにオンの信号が入力されたときにシャント抵抗Rsの両端電圧の電位差を電圧計測回路OPが差動出力する。ツェナーダイオードZDのブレークダウン電圧を適宜選択することによって、電圧計測回路OPの保護をおこなうことができる。ユニポーラ素子S0に並列に第2抵抗R2を接続しているため、電流計測をおこなわないときは消費電力を低減することができる。ユニポーラ素子S0のオン・オフを制御することにより、インピーダンスを低くできるので回路設計の自由度を増すことができる。   In the present invention, when the output from the inverter 2 is a low voltage and an ON signal is input to the gate G of the unipolar element S0, the voltage measurement circuit OP outputs the potential difference between the both ends of the shunt resistor Rs as a differential output. To do. The voltage measurement circuit OP can be protected by appropriately selecting the breakdown voltage of the Zener diode ZD. Since the second resistor R2 is connected in parallel to the unipolar element S0, power consumption can be reduced when current measurement is not performed. By controlling on / off of the unipolar element S0, the impedance can be lowered, so that the degree of freedom in circuit design can be increased.

なお、インバータ2の出力線にシャント抵抗Rsを直列接続しているため、負荷がインダクタンス負荷であれば、上側アームのトランジスタSpuがオフになった後もインバータ2から電流が流れようとする。この場合、負荷から下側アームのトランジスタSnuに並列接続された還流ダイオードDnu、他相の下側アームのトランジスタを介して負荷に電流が流れる。このときにシャント抵抗Rsに流れる電流を検出することもできる。   Since the shunt resistor Rs is connected in series to the output line of the inverter 2, if the load is an inductance load, the current tends to flow from the inverter 2 even after the transistor Spu of the upper arm is turned off. In this case, a current flows from the load to the load via the free wheel diode Dnu connected in parallel to the lower arm transistor Snu and the lower arm transistor of the other phase. At this time, the current flowing through the shunt resistor Rs can also be detected.

上記の説明はインバータ2から負荷に流れる電流の検出であったが、インバータ2のスイッチング素子S2の電圧を検出するために本願の電圧制限回路10を使用することができる。図3に示すように、インバータ2に並列に電圧制限回路10を接続する。電圧制限回路10は、図2の回路10と同じである。電圧計測回路OPには電圧制限回路10とインバータ2の下側アームが接続される。   Although the above description is the detection of the current flowing from the inverter 2 to the load, the voltage limiting circuit 10 of the present application can be used to detect the voltage of the switching element S2 of the inverter 2. As shown in FIG. 3, a voltage limiting circuit 10 is connected to the inverter 2 in parallel. The voltage limiting circuit 10 is the same as the circuit 10 in FIG. The voltage measuring circuit OP and the lower arm of the inverter 2 are connected to the voltage measuring circuit OP.

インバータ2の下側アームのスイッチング素子S2がオンになると、ツェナーダイオードZDはブレークダウンしない。このときに、スイッチング素子S2の両端電圧が電圧計測回路OPに入力される。   When the switching element S2 of the lower arm of the inverter 2 is turned on, the Zener diode ZD does not break down. At this time, the voltage across the switching element S2 is input to the voltage measurement circuit OP.

インバータ2の下側アームのスイッチング素子S2がオン、かつユニポーラ素子S0がオンのときに、電圧計測回路OPの差動出力をインバータ2のスイッチング制御に使用する。   When the switching element S2 of the lower arm of the inverter 2 is on and the unipolar element S0 is on, the differential output of the voltage measuring circuit OP is used for switching control of the inverter 2.

インバータ2の上側アームのスイッチング素子S1がオンになると、ツェナーダイオードZDはブレークダウンする。ユニポーラ素子S0のゲートGにオンまたはオフのいずれの信号が入力されていても、ユニポーラ素子S0は自動的にオフになる。電圧計測回路OPには同電位が入力され、差動出力は0になる。このとき、第2抵抗R2に電流が流れるが、第2抵抗R2の抵抗値が高いため、消費電力が低減される。   When the switching element S1 of the upper arm of the inverter 2 is turned on, the Zener diode ZD breaks down. Regardless of whether an ON or OFF signal is input to the gate G of the unipolar element S0, the unipolar element S0 is automatically turned off. The same potential is input to the voltage measuring circuit OP, and the differential output becomes zero. At this time, a current flows through the second resistor R2, but the power consumption is reduced because the resistance value of the second resistor R2 is high.

また、図4に示すように、必要に応じて回路保護のためのダイオードDoやツェナーダイオードZDoを設けても良い。図4の回路10bでは、ユニポーラ素子S0に並列に保護ダイオードDoが取り付けられ、ツェナーダイオードZDと直列にツェナーダイオードZDoが取り付けられている。低電圧が出力されたときに、電圧制限回路10bには電流が流れないため、インピーダンスの変化はない。回路構成上、保護のためのダイオードDoなどが電圧計測回路OPの動作に影響を及ぼさない。ツェナーダイオードZDoを設けると、電圧制限回路10の出力電圧の下限値が、ツェナーダイオードZDの順電圧からツェナーダイオードZDoのブレークダウン電圧となり、計測可能な電圧範囲を広げることができる。   Further, as shown in FIG. 4, a diode Do or a Zener diode ZDo for circuit protection may be provided as necessary. In the circuit 10b of FIG. 4, a protection diode Do is attached in parallel to the unipolar element S0, and a Zener diode ZDo is attached in series to the Zener diode ZD. When a low voltage is output, no current flows through the voltage limiting circuit 10b, so there is no change in impedance. In terms of the circuit configuration, the protection diode Do or the like does not affect the operation of the voltage measurement circuit OP. When the Zener diode ZDo is provided, the lower limit value of the output voltage of the voltage limiting circuit 10 changes from the forward voltage of the Zener diode ZD to the breakdown voltage of the Zener diode ZDo, and the measurable voltage range can be expanded.

本発明の電圧制限回路10をインバータ2に適用した実施形態を説明したが、コンバータ6に適用することもできる。図5に示すように、コンバータ6の入力線にシャント抵抗Rsが接続されており、その両端に電圧制限回路10が取り付けられる。電圧制限回路10に電圧計測回路OPが接続され、電圧計測回路OPがシャント抵抗Rsの両端電圧の電位差を差動出力する。差動出力は制御回路8に入力され、制御回路8がコンバータ6のスイッチング制御をおこなうタイミングなどを決定するのに使用される。   Although the embodiment in which the voltage limiting circuit 10 of the present invention is applied to the inverter 2 has been described, it can also be applied to the converter 6. As shown in FIG. 5, a shunt resistor Rs is connected to the input line of the converter 6, and a voltage limiting circuit 10 is attached to both ends thereof. A voltage measuring circuit OP is connected to the voltage limiting circuit 10, and the voltage measuring circuit OP differentially outputs the potential difference between the voltages at both ends of the shunt resistor Rs. The differential output is input to the control circuit 8 and used to determine the timing at which the control circuit 8 performs switching control of the converter 6.

図5のコンバータ6は1相のみであるが、3相入力のコンバータであれば少なくとも2相に電圧制限回路10などが取り付けられる。   The converter 6 in FIG. 5 has only one phase, but if it is a three-phase input converter, the voltage limiting circuit 10 is attached to at least two phases.

電圧制限回路10の回路構成は、図2の回路10と同じである。第1抵抗R1と、第1抵抗R1に直列接続されたユニポーラ素子S0と、ユニポーラ素子S0にカソードCが直列接続されたツェナーダイオードZDと、ユニポーラ素子S0に並列に接続された第2抵抗R2と、ユニポーラ素子S0のゲートGにオンまたはオフの信号を入力するゲート制御回路12とを備える。ツェナーダイオードZDのアノードAは、コンバータ6の下側アームに接続される。   The circuit configuration of the voltage limiting circuit 10 is the same as that of the circuit 10 of FIG. A first resistor R1, a unipolar element S0 connected in series to the first resistor R1, a Zener diode ZD having a cathode C connected in series to the unipolar element S0, and a second resistor R2 connected in parallel to the unipolar element S0. And a gate control circuit 12 for inputting an on or off signal to the gate G of the unipolar element S0. The anode A of the Zener diode ZD is connected to the lower arm of the converter 6.

コンバータ6の下側アームのスイッチング素子S2がオンになると、ツェナーダイオードZDもブレークダウンしない。ユニポーラ素子S0のゲートGにオンの信号が入力されたときに、電圧計測回路OPから出力されるシャント抵抗Rsの両端電圧の電位差を、コンバータ6のスイッチング制御に使用される。   When the switching element S2 of the lower arm of the converter 6 is turned on, the Zener diode ZD does not break down. When an ON signal is input to the gate G of the unipolar element S0, the potential difference between the both ends of the shunt resistor Rs output from the voltage measurement circuit OP is used for switching control of the converter 6.

コンバータ6の上側アームのスイッチング素子S1がオンになると、ツェナーダイオードZDはブレークダウンする。ユニポーラ素子S0のゲートGへの信号に関わらず、ユニポーラ素子S0はオフになる。電圧計測回路OPには2つの電圧制限回路10から同電位が入力され、差動出力は0になる。このとき、第2抵抗R2に電流が流れるが、第2抵抗R2の抵抗値が高いため、消費電力が低減される。   When the switching element S1 of the upper arm of the converter 6 is turned on, the Zener diode ZD breaks down. Regardless of the signal to the gate G of the unipolar element S0, the unipolar element S0 is turned off. The voltage measurement circuit OP receives the same potential from the two voltage limiting circuits 10 and the differential output becomes zero. At this time, a current flows through the second resistor R2, but the power consumption is reduced because the resistance value of the second resistor R2 is high.

また、コンバータ6の下側アームのスイッチング素子S2の両端電圧を計測するために、本発明の電圧制限回路10を使用することもできる(図6)。電圧制限回路10はスイッチング素子S2と並列に接続される。電圧計測回路OPは、電圧制限回路10とコンバータ6の下側アームの差動出力を出力するようにする。   The voltage limiting circuit 10 of the present invention can also be used to measure the voltage across the switching element S2 of the lower arm of the converter 6 (FIG. 6). The voltage limiting circuit 10 is connected in parallel with the switching element S2. The voltage measuring circuit OP outputs a differential output of the lower arm of the voltage limiting circuit 10 and the converter 6.

インバータ2の場合と同様に、コンバータ6の下側アームのスイッチング素子S2がオンになると、ツェナーダイオードZDもブレークダウンしない。このとき、ユニポーラ素子S0がオンになれば、電圧計測回路OPから出力されるスイッチング素子S2の両端電圧の電位差を制御回路8がコンバータのスイッチングに使用する。コンバータ6の上側アームのスイッチング素子S1がオンになると、ツェナーダイオードZDはブレークダウンする。ユニポーラ素子S0はゲートGへの信号にかかわらず、オフになる。電圧計測回路OPには同電位が入力され、差動出力は0になる。   As in the case of the inverter 2, when the switching element S2 of the lower arm of the converter 6 is turned on, the Zener diode ZD does not break down. At this time, if the unipolar element S0 is turned on, the control circuit 8 uses the potential difference of the voltage across the switching element S2 output from the voltage measurement circuit OP for switching of the converter. When the switching element S1 of the upper arm of the converter 6 is turned on, the Zener diode ZD breaks down. The unipolar element S0 is turned off regardless of the signal to the gate G. The same potential is input to the voltage measuring circuit OP, and the differential output becomes zero.

コンバータ6に本発明の電圧制限回路10を使用した場合であっても、図4に示したような保護のためのダイオードDoやツェナーダイオードZDoを取り付けても良い。   Even when the voltage limiting circuit 10 of the present invention is used for the converter 6, a protection diode Do or a Zener diode ZDo as shown in FIG. 4 may be attached.

以上のように、コンバータ6に本発明の電圧制限回路10を適用した場合でも、ツェナーダイオードZDによって電圧計測回路OPの保護をおこなうことができる。シャント抵抗Rsの両端電圧が電圧計測回路OPに入力され、差動出力が出力される。この差動出力は、コンバータ6のスイッチング制御に使用される。ユニポーラ素子S0のオン・オフ制御によって、回路設計の自由度が増す。   As described above, even when the voltage limiting circuit 10 of the present invention is applied to the converter 6, the voltage measuring circuit OP can be protected by the Zener diode ZD. The voltage across the shunt resistor Rs is input to the voltage measurement circuit OP, and a differential output is output. This differential output is used for switching control of the converter 6. The degree of freedom in circuit design is increased by the on / off control of the unipolar element S0.

その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。   In addition, the present invention can be carried out in a mode in which various improvements, modifications, and changes are added based on the knowledge of those skilled in the art without departing from the spirit of the present invention.

2:インバータ
4,4b、8,8b:制御回路
6:コンバータ
10,10b:電圧制限回路
12:ゲート制御回路
S0:ユニポーラ素子
Rs:シャント抵抗
R1,R2:抵抗
OP:電圧計測回路
ZD,ZDo:ツェナーダイオード
S1,S2,S3,S4:スイッチング素子
Spu,Snu,Spr,Snr:トランジスタ
Dpu,Dnu,Dpr,Dnr,Do:ダイオード
2: Inverters 4, 4b, 8, 8b: Control circuit 6: Converters 10, 10b: Voltage limiting circuit 12: Gate control circuit S0: Unipolar element Rs: Shunt resistors R1, R2: Resistor OP: Voltage measuring circuits ZD, ZDo: Zener diodes S1, S2, S3, S4: switching elements Spu, Snu, Spr, Snr: transistors Dpu, Dnu, Dpr, Dnr, Do: diodes

Claims (6)

上側アームと下側アームにスイッチング素子を有する電力変換回路の該下側アームのスイッチング素子と並列に接続され、
両端電圧が所定値よりも小さい、もしくは所定の範囲内である場合、該両端電圧と同じ電圧を出力し、
前記両端電圧が所定値よりも大きい場合、該所定値と同じ電圧を出力し、もしくは前記所定の範囲外である場合、該所定の範囲内の電圧を出力し、
前記スイッチング素子と出力の間に抵抗成分を有し、
前記抵抗成分のインピーダンスを低下させるゲート制御回路を備えた電圧制限回路であって、
前記抵抗成分が、第1抵抗、該第1抵抗に直列接続されたユニポーラ素子、該ユニポーラ素子に並列接続され、第1抵抗よりもインピーダンスの高い第2抵抗を備え、
前記抵抗成分にツェナーダイオードが直列接続されており、
前記ゲート制御回路は、下側アームのスイッチング素子がオンの場合にユニポーラ素子をオン状態にする信号を出力することによって、
前記両端電圧が所定値よりも大きい、もしくは前記所定の範囲外である場合には、前記抵抗成分のインピーダンスを低下させず、ツェナーダイオードをブレークダウンさせ
前記両端電圧が所定値よりも小さい、もしくは前記所定の範囲内である場合に、前記抵抗成分のインピーダンスを低下させる電圧制限回路。
Connected in parallel with the switching element of the lower arm of the power conversion circuit having a switching element on the upper arm and the lower arm,
When the voltage at both ends is smaller than the predetermined value or within the predetermined range, the same voltage as the voltage at both ends is output,
If the voltage across the both ends is greater than a predetermined value, the same voltage as the predetermined value is output, or if it is outside the predetermined range, a voltage within the predetermined range is output,
Having a resistance component between the switching element and the output;
A voltage limiting circuit including a gate control circuit for reducing the impedance of the resistance component,
The resistance component includes a first resistance, a unipolar element connected in series to the first resistance, a second resistance connected in parallel to the unipolar element and having a higher impedance than the first resistance ,
A Zener diode is connected in series to the resistance component,
The gate control circuit outputs a signal for turning on the unipolar element when the switching element of the lower arm is on,
When the voltage across the both ends is greater than a predetermined value or outside the predetermined range, the impedance of the resistance component is not lowered , the Zener diode is broken down ,
A voltage limiting circuit for reducing the impedance of the resistance component when the voltage between both ends is smaller than a predetermined value or within the predetermined range.
前記ゲート制御回路は、制御回路が下側アームのスイッチング素子をオンにする信号を出力するとき、制御回路からゲート制御回路に出力されたユニポーラ素子をオンにする信号に応じて、ゲート制御回路がユニポーラ素子にオンの信号を送って、前記抵抗成分のインピーダンスの低下を制御するように構成された請求項1の電圧制限回路。 The gate control circuit when the control circuit outputs a signal to turn on the switching elements of the lower arm, in response to the signal to turn on a unipolar device outputted from the control circuit to the gate control circuit, the gate control circuit The voltage limiting circuit according to claim 1, wherein the voltage limiting circuit is configured to send an ON signal to a unipolar element to control a decrease in impedance of the resistance component. 前記抵抗成分は、前記ユニポーラ素子がオフ状態からオン状態になることにより、前記抵抗成分のインピーダンスを低下させる請求項1または2の電圧制限回路。 The voltage limiting circuit according to claim 1, wherein the resistance component reduces impedance of the resistance component when the unipolar element is turned on from an off state. 前記ユニポーラ素子がノーマリーオフ型のユニポーラ素子である請求項1から3のいずれかの電圧制限回路。 4. The voltage limiting circuit according to claim 1, wherein the unipolar element is a normally-off unipolar element. 前記ツェナーダイオードがブレークダウンした場合に、前記ゲート制御回路の出力電圧によらずに、前記ユニポーラ素子のゲート・ソース電圧値が該ユニポーラ素子のスレッショールド電圧を下回るように、該ツェナーダイオードのブレークダウン電圧が設定されている請求項の電圧制限回路。 When the zener diode breaks down, the zener diode breaks so that the gate-source voltage value of the unipolar element is lower than the threshold voltage of the unipolar element regardless of the output voltage of the gate control circuit. 5. The voltage limiting circuit according to claim 4, wherein a down voltage is set. 前記電力変換回路が、上側アームと下側アームにそれぞれスイッチング素子を備えたインバータまたはコンバータであり、電圧制限回路は下側アームのスイッチング素子と並列接続されている請求項1乃至のいずれかの電圧制限回路。 The power converter circuit, respectively the upper arm and the lower arm is an inverter or converter including a switching element, the voltage limiting circuit of any of claims 1 to 5 are connected in parallel with the switching element of the lower arm Voltage limiting circuit.
JP2009041155A 2009-02-24 2009-02-24 Voltage limiting circuit Expired - Fee Related JP5370915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009041155A JP5370915B2 (en) 2009-02-24 2009-02-24 Voltage limiting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009041155A JP5370915B2 (en) 2009-02-24 2009-02-24 Voltage limiting circuit

Publications (2)

Publication Number Publication Date
JP2010197160A JP2010197160A (en) 2010-09-09
JP5370915B2 true JP5370915B2 (en) 2013-12-18

Family

ID=42822040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009041155A Expired - Fee Related JP5370915B2 (en) 2009-02-24 2009-02-24 Voltage limiting circuit

Country Status (1)

Country Link
JP (1) JP5370915B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11650656B1 (en) 2022-04-20 2023-05-16 Hong Kong Applied Science and Technology Research Institute Company Limited Low-power voltage detector for low-voltage CMOS processes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196980A (en) * 1991-01-28 1993-03-23 John Fluke Mfg. Co., Inc. Low impedance, high voltage protection circuit
JPH08340672A (en) * 1995-06-12 1996-12-24 Fuji Elelctrochem Co Ltd Switching regulator with overcurrent protection function
JPH09247854A (en) * 1996-03-08 1997-09-19 Zexel Corp Direct-current power supply circuit
JP3705432B2 (en) * 2002-05-27 2005-10-12 株式会社アドバンテスト Current measuring device
JP2004309386A (en) * 2003-04-09 2004-11-04 Toyota Motor Corp Current detector

Also Published As

Publication number Publication date
JP2010197160A (en) 2010-09-09

Similar Documents

Publication Publication Date Title
JP4924086B2 (en) Semiconductor device
US9246323B2 (en) Current controller and protection circuit
US10050031B2 (en) Power conventer and semiconductor device
KR101445424B1 (en) Detection circuit and sensor device
JP2003258581A (en) Clamp circuit
CN102541137A (en) Current and voltage detection circuit, and current control circuit
JP6785705B2 (en) Overcurrent protection circuit and voltage regulator
KR102105034B1 (en) Magnetic sensor circuit
CN111693759B (en) Voltage detector
US10837843B2 (en) Voltage measuring system
JP5532625B2 (en) Voltage limiting circuit
JP5370915B2 (en) Voltage limiting circuit
TWI648951B (en) Power supply voltage monitoring circuit and electronic circuit having the same
US9093961B2 (en) Operational amplifier
JP2012053819A (en) Two-wire transmitter
JP7854832B2 (en) protection device
JP2010171113A (en) Digital variable resistor and digital video camera
JP2017225049A (en) Semiconductor physical quantity sensor device
JP4908889B2 (en) Low voltage detection circuit
JP2012068074A (en) Voltage range detecting device
JP2007206012A (en) Load current detecting circuit, and abnormality determination device using the same
JP2011117947A (en) Overcurrent detection circuit
WO2022255008A1 (en) Gate drive device
JP7211068B2 (en) switching circuit
JP2008099356A (en) Mode switching circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130908

LAPS Cancellation because of no payment of annual fees