JP5371165B2

JP5371165B2 - 双方向型二端子サイリスタ

Info

Publication number: JP5371165B2
Application number: JP2001265787A
Authority: JP
Inventors: 昌明冨田
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2001-09-03
Filing date: 2001-09-03
Publication date: 2013-12-18
Anticipated expiration: 2021-09-03
Also published as: JP2003077932A

Description

発明の属する分野

本発明は、サイリスタ、特に異常電圧または異常電流から電子回路系を保護するサージ防護素子等に用いる双方向型二端子サイリスタに関するものである。

双方向型二端子サイリスタは、電話回線などの通信回線に発生した異常電圧や異常電流から電子回路を保護するサージ防護素子として、通信業界等で幅広く用いられている。

図２は、従来技術に係る双方向型二端子サイリスタを示す断面図である。図２において、１は基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４は第１Ｐ型導電領域、７は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、５１はＰＮＰＮ構造、１００は半導体基板である。また、図４は、従来技術に係る双方向型二端子サイリスタの等価回路図である。

基板導電領域１は、Ｐ型の導電型を有するものである。第１Ｎ型導電領域２と第２Ｎ型導電領域３は、基板導電領域１内部に不純物拡散によって形成されたＮ型の導電型を有するものである。第１Ｐ型導電領域４と第２Ｐ型導電領域７は、基板導電領域１内部に不純物拡散によって形成されたＰ型の導電型を有するものである。第１電極１０と第２電極１１は、半導体基板１００の両主面に形成された電極である。ここで、電極１０は、第１Ｎ型導電領域２と第１Ｐ型導電領域４の双方と電気的に接続される。また、第２電極１１は、第２Ｎ型導電領域３と第２Ｐ型導電領域７の双方と電気的に接続されるが、電極１０及び電極１１からみた電気的特性が同一になるように、全体の構造を点対称とするのが一般的である。なお、図２に示した双方向型二端子サイリスタの等価回路図は、図４に示すものとなる。

前記した双方向型二端子サイリスタにおいて、第１Ｎ型導電領域２が設けられた上面側を第２Ｎ型導電領域３が設けられた下面側に対して正の電位とする電圧の印加方向を順方向、上面側を下面側に対して負の電位とする電圧の印加方向を逆方向とする。図３は、従来技術に係る双方向型二端子サイリスタの順方向の電気的特性を示すグラフである。図３に示すように、順方向においては、第１Ｐ型導電領域４をエミッタ、第１Ｎ型導電領域２をベース、基板導電領域１をコレクタとするＰＮＰトランジスタと、第２Ｎ型導電領域３をエミッタ、基板導電領域１をベース、第１Ｎ型導電領域２をコレクタとするＮＰＮトランジスタの間で電子と正孔の交換が行なわれて、オフ状態からオン状態へ移行する点弧動作が行なわれる。

すなわち、最初オフ状態にあった図２のＰＮＰＮ構造５１において、当該二端子電極領域に印加される電圧が、ブレークオ−バー電圧Ｖｂに達すると雪崩降伏あるいはパンチスルーにより、逆バイアス状態にある第１Ｎ型導電領域２と基板導電領域１の境界及び当該境界近傍において、電子と正孔の交換が活発に行なわれるようになる。そして、前記のＰＮＰトランジスタのベースと前記のＮＰＮトランジスタのコレクタが共通の第１Ｎ型導電領域２であるため、当該ＰＮＰＮ構造からなるサイリスタが点弧してオン状態へ遷移する。なお、構造が上下で対称であることから逆方向においても全く同様な動作が行なわれる。

なお、ＰＮＰＮ構造からなるサイリスタが点弧動作してオフ状態からオン状態へ移行するときに、前記ＰＮＰトランジスタのベース接地電流増幅率α_１と前記ＮＰＮトランジスタのベース接地電流増幅率α_２の間には、α_１+α₂＝1の関係があることは周知の事実であり、ここでは内部動作のより詳細な説明については省略する。

以上のような点弧動作を行うサイリスタは、前記したように、ブレークオーバー電圧Ｖｂでサージ電圧を抑圧するが、雷誘導サージのようにかなり速い電気的サージに対してもその応答が他のサージ防護素子、例えば避雷管や金属酸化物バリスタなどと比較して非常に速いために、高い信頼性を要求される通信ネットワーク系の電子機器のように雷誘導サージを拾いやすいところでは殆ど利用されている状況にある。

また、半導体基板で出来ているため、サージ電流によって消耗するところがなく長期間に亘って信頼性を維持することが可能であるという保守上の大きな利点を有している。

ところが、このような利点を有する双方向型二端子サイリスタにおいても、どのような電気的サージに対してもサージ電圧を抑圧出来るわけではなく、雷誘導サージのような非常に時間変化の大きいサージに対してはおのずと限界があり、そのサージに十分速く応答出来ず、素子内で電流の集中が生じて局所的に高温となり、素子が溶解して破壊する場合がある。

そこで、時間変化の大きいサージに対する対策の１つとして、本件の発明者らによるサイリスタがある。図５は、本件の発明者らによる双方向型二端子サイリスタの概略を示す断面図である。図５において、１は基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、５２はＰＮＰＮ構造、１００は半導体基板である。また、図６は、図５に示した双方向型二端子サイリスタにおける単位サイリスタ構造の等価回路図である。

図５に示されるように、上面側と下面側のＰ型導電領域は、それぞれ分割して形成されており、さらに平面的に見て上面側と下面側のエミッタを重ねている。この構成によって、図６の回路モデルで示される単位サイリスタを並列に形成し、各単位サイリスタにサージ電流の分流を図り、内部温度の上昇を抑制したものである。実験によると、４個の単位サイリスタで、サージ耐量が図２に示したような従来構造のサイリスタよりも３０％以上向上することなどが確認されている。

しかしながら、前記の構造では、図２に示される従来構造のものより各単位サイリスタが点弧しやすい構造になっているとはいえ、サージ電流が分流されることによって、点弧動作に必要な電流が大きくなり、オフ状態からオン状態への遷移時間が長くなり、サージ耐量が必ずしも期待したほど十分には大きくならないことがあるという問題が残る。

発明が解決しようとする課題

本発明は、図５に示される従来構造をさらに改良して、当該構造で複数形成されている単位サイリスタの全てを出来るだけ短時間に点弧させてサージ耐量を大きくすることを目的としている。

課題を解決するための手段

【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、第１導電型の半導体基板に、前記半導体基板の一方の面に露出させて形成してなる前記半導体基板とは反対型の第２導電型の第１の導電領域と、前記一方の面に露出させて形成すると共に前記第１の導電領域内に配列してなるＮ個（Ｎ≧２）の第１導電型の第２の導電領域と、前記第１の導電領域に隣接し前記第４の導電領域と前記半導体基板との接合を取り囲むように前記半導体基板側に形成してなり、前記半導体基板の不純物濃度より大きい不純物濃度の第１導電型の第３の導電領域と、前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第４の導電領域と、前記他方の面に露出させて形成すると共に前記第４の導電領域内に配列してなるＮ個の第１導電型の第５の導電領域と、前記第４の導電領域に隣接し前記第４の導電領域と前記半導体基板との接合を取り囲むように前記半導体基板側に形成してなり、前記半導体基板の不純物濃度より大きい不純物濃度の第１導電型の第６の導電領域とを設け、前記第２の導電領域及び前記第５の導電領域は、平面的に見て等間隔で交互に配置されるとともに同一形状で同一面積に形成されており、１番目の前記第２の導電領域は、平面的に見て２番目の前記第２の導電領域に近い側の端部及びその近傍部分が１番目の前記第５の導電領域と該第５の導電領域における所定の重ね幅で重なり合うように配置され、Ｎ番目の前記第５の導電領域は、平面的に見てＮ−１番目の前記第５の導電領域に近い側の端部及びその近傍部分がＮ番目の前記第２の導電領域と該第２の導電領域における所定の重ね幅で重なり合うように配置され、１番目以外の前記第２の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第５の導電領域と該第５の導電領域における所定の重ね幅で重なり合うように配置され、Ｎ番目以外の前記第５の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第２の導電領域と該第２の導電領域における所定の重ね幅で重なり合うように配置されてなることを特徴とするものとした。前記した構成においては、前記第３の導電領域及び前記第６の導電領域を設けたことにより、前記第１の導電領域をコレクタ、前記第３の導電領域、前記第６の導電領域、前記半導体基板の第３及び第６の導電領域を設けていない残余の領域からなるベース、前記第４の導電領域をエミッタとする第１のトランジスタのベース接地電流増幅率α_１を増大させた。

従って、このベース接地電流増幅率α₁が、高抵抗率の半導体基板を用いることで大きくなって、サージ電流が分流されることによって点弧動作に必要な電流が大きくなり、オフ状態からオン状態への遷移時間が長くなることに起因するサージ耐量の低下を改善することが出来る。

また、前記の構成において、前記第３の導電領域及び前記第６の導電領域は、それぞれ前記半導体基板内に埋め込んで設けられるように出来る。

以下に、本発明の第１の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図１において、１は基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２は第３Ｐ型導電領域，１３は第４Ｐ型導電領域、１８，１９，２０，２１は絶縁体、５３はＰＮＰＮ構造、１００は半導体基板である。

図１に示されるように、本発明の第１の実施の形態に係る双方向型二端子サイリスタは、双方向で電気的特性が対称となるように形成している。すなわち、Ｐ型の半導体基板１００に第１Ｎ型導電領域２、第２Ｎ型導電領域３を形成する。また、第１Ｎ型導電領域２内に３つの第１Ｐ型導電領域４，５，６、第２Ｎ型導電領域３内に３つの第２Ｐ型導電領域７，８，９を相対向するＰ型導電領域と点対称になるように且つ等間隔に形成する。また、第１Ｎ型導電領域２に隣接して第３Ｐ型導電領域１２、第２Ｎ型導電領域３に隣接して第４Ｐ型導電領域１３を配置する。また、第１Ｐ型導電領域４を、平面的に見て第１Ｐ型導電領域５に近い側の端部及びその近傍部分が第２Ｐ型導電領域７に重なり合うように配置する。さらに、第２Ｐ型導電領域９を、平面的に見て第２Ｐ型導電領域８に近い側の端部及びその近傍部分が第１Ｐ型導電領域６に重なり合うように配置する。くわえて、第１Ｐ型導電領域５，６と第２Ｐ型導電領域７，８とを、平面的に見てそれらの両端部及びそれらの近傍部分が相対向するＰ型導電領域とそれぞれ重なり合うように配置する。電極は、半導体基板１００の上面側の第１電極１０を第１Ｐ型導電領域４，５，６及び第１Ｎ型導電領域２に接するように形成し、半導体基板１００の下面側の第２電極１１を第２Ｐ型導電領域７及び第２Ｎ型導電領域１３に接するように形成して構成する。なお、半導体基板１００の上記各領域を設けていない領域は、Ｐ型の基板導電領域１となる。

なお、第１Ｐ型導電領域４，５，６、及び第２Ｐ型導電領域７，８，９は、上述した単位サイリスタの特性を均一にするために、全て同一形状で同一面積に形成することが好ましい。同様に、第３Ｐ型導電領域１２及び第４Ｐ型導電領域１３も、全て同一形状で同一面積に形成することが好ましい。また、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９との重ね幅は、例えば２．６ｍｍチップの場合、マスク幅２５０μｍに対して、２５μｍ重なるようにすればよく、サージ耐量が向上することなどが確認されている。重なりが大きくなるとオン電流が流れる領域が狭くなるため、重なりはマスク幅の５０％未満とする必要がある。従って、これらの重ね幅はあまり大きく出来ないが、サージの種類に応じて適当な重ね幅に変更することが可能である。第３Ｐ型導電領域１２と第４Ｐ型導電領域１３は、それぞれ第１Ｎ型導電領域２を形成するための写真マスクのパターンと第２Ｎ型導電領域３を形成するための写真マスクと兼用でもよいが、その場合余計な写真マスクは不要であるという製造上の利点がある。
図１に示される構造においては、半導体基板１００の不純物濃度が小さいが、サージ防護素子で重要となる順方向のブレークオーバー電圧は、第１Ｎ型導電領域２と第３Ｐ型導電領域１２で主に決定され、逆方向のブレークオーバー電圧は、第２Ｎ型導電領域３と第４Ｐ型導電領域１３で主に決定され、半導体基板１００の不純物濃度のばらつきに対して設計余裕度があるという製造上の利点がある。また、半導体基板１００の不純物濃度のばらつきが大きいほど、半導体基板の価格は安くなるので製造コストを低減出来るという利点もある。第１Ｐ型導電領域４，５，６、第３Ｐ型導電領域１２、第４Ｐ型導電領域１３、第１Ｎ型導電領域２、第３Ｎ型導電領域３はエピタキシャル成長で形成することも出来る。

従って、本発明の第１の実施の形態における構造では、前記各単位サイリスタを構成するトランジスタのベース接地電流増幅率が大きくなって、各単位サイリスタが短時間に点弧し易くなって、素子破壊に繋がる発熱を抑制出来、サージ耐量を向上させることが出来るようになる。

図１に示した構造の等価回路モデルは、図７に示すものとなる。図７は、図１に示した双方向型二端子サイリスタの等価回路図である。本発明の第１の実施の形態に係る双方向型二端子サイリスタにおいては、前記ベース接地電流増幅率α₀ ^１、α₀ ^２、α₀ ^３の値が従来構造と比較して美きく、短時間に点弧しやすくなるため、サージ耐量を向上させることが出来る。

また、図１に示した構造では、製造上のばらつきがあっても、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９が平面的に見て必ず重なるように余裕をもってマスクパターンを設計することで、製造上のばらつきがあっても、一部のサイリスタ領域において、第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９が平面的に見て必ず重なるようにしている。

さらに、本発明の第２の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図８は、本発明の第２の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図８において、１は基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１８，１９，２０，２１は絶縁体、１２は第３Ｐ型導電領域、１３は第４Ｐ型導電領域、５４はＰＮＰＮ構造、１００は半導体基板である。

本発明の第２の実施の形態に係る双方向型二端子サイリスタの構成は、前記した第１の実施の形態に係る双方向型二端子サイリスタの構成と殆ど同じであるが、第３Ｐ型導電領域１２を、第１Ｎ型導電領域２の第２Ｎ型導電領域３に相対向する面にのみ隣接するように設け、第４Ｐ型導電領域１３を、第２Ｎ型導電領域３の第１Ｎ型導電領域２に相対向する面にのみ隣接するように設ける。したがって、第３Ｐ型導電領域１２及び第４Ｐ型導電領域１３は、第１Ｎ型導電領域２と第２Ｎ型導電領域３との平面的に見て重なりあう領域内に設けられている。

前記の双方向型二端子サイリスタでは、第１Ｎ型導電領域２と第２Ｎ型導電領域３を不純物拡散で形成したときに、ブレークオーバー電圧が、第１Ｎ型導電領域２と第２Ｎ型導電領域３の端部の曲率半径の小さな領域で決定されず、曲率半径の大きい領域で決定されることになるため、前記第１の実施の形態と比較してブレークオ−バー電圧を大きくすることが容易に出来る。

さらに、本発明の第３の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図９は、本発明の第３の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図９において、１は基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２，１４，１６は第３Ｐ型導電領域、、１３，１５，１７第４Ｐ型導電領域、５５はＰＮＰＮ構造、１００は半導体基板である。

本発明の第３の実施の形態に係る双方向型二端子サイリスタにおいては、前記第２の実施の形態に係る双方向型二端子サイリスタにおける第３Ｐ型導電領域１２を単位サイリスタ毎に分割して設けている。分割して設けた第３Ｐ型導電領域１２，１４，１６は、第１Ｐ型導電領域４，５，６との平面的に見て重なり合う領域内に設ける。また、前記第２の実施の形態に係る双方向型二端子サイリスタにおける第４Ｐ型導電領域１３も単位サイリスタ毎に分割して設けている。分割して設けた第４Ｐ型導電領域１３，１５，１７もまた、第２Ｐ型導電領域７との平面的に見て重なり合う領域内に設ける。

前記の双方向型二端子サイリスタでは、前記第１の実施の形態及び前記第２の実施の形態と比較して、第１Ｎ型導電領域２と第２Ｎ型導電領域３の間に形成されるベースの抵抗率を高くすることと同じ効果が得られるため、係るベース接地電流増幅率をより大きくすることが出来る。従って、本発明の第３の実施の形態における構造では、各単位サイリスタがより短時間に点弧し易くなって、素子破壊に繋がる発熱を抑制出来、サージ耐量を向上させることが出来るようになる。なお、第３Ｐ型導電領域１２，１４，１６、及び第４Ｐ型導電領域１３，１５，１７は、上述した単位サイリスタの特性を均一にするために、全て同一形状で同一面積に形成することが好ましい。

くわえて、本発明の第４の実施の形態に係る双方向型二端子サイリスタを図面に基づいて詳細に説明する。図１０は、本発明の第４の実施の形態に係る双方向型二端子サイリスタを示す断面図である。図１０において、１は基板導電領域、２は第１Ｎ型導電領域、３は第２Ｎ型導電領域、４，５，６は第１Ｐ型導電領域、７，８，９は第２Ｐ型導電領域、１０は第１電極、１１は第２電極、１２，１４，１６は第３Ｐ型導電領域、１３、１５，１７は第４Ｐ型導電領域、１８，１９，２０，２１は絶縁体、２２，２３，２４、２５，２６は第１孔状導電領域、２７，２８，２９，３０，３１は第２孔状導電領域、３２，３３，３４は第１抵抗体、３５，３６，３７は第２抵抗体、３８，３９，４０は第３Ｎ型導電領域、４１，４２，４３は第４Ｎ型導電領域、５６はＰＮＰＮ構造、１００は半導体基板である。

前記の双方向型二端子サイリスタでは、半導体基板１００と第１電極１０との間、及び半導体基板１００と第２電極１１との間の接触抵抗がそれぞれ第３Ｎ型導電領域３８，３９，４０及び第４Ｎ型導電領域４１，４２，４３が存在することによって低減する。従って、点弧動作に必要な電流が流れやすくなると共に、一部の単位サイリスタに電流が集中することを防止しながら点弧後のオン電圧を小さく出来る。ひいては、電気的損失すなわち破壊に繋がる熱の発生を低減出来、サージ耐量をより向上させることが出来る。

また、前記の双方向型二端子サイリスタでは、半導体基板１００と第１電極１０との間、及び半導体基板１００と第２電極１１との間に追加された第１抵抗体３２，３３，３４及び第２抵抗体３５，３６，３７は、各々エミッタに直列に挿入されている。従って、本発明の第１の実施の形態における構造では、一部の単位サイリスタに電流が集中しても当該単位サイリスタのベース電位が上昇して他の単位サイリスタが点弧し易くなって一部の単位サイリスタに電流が集中しにくくなる。これは、電流の分流を理想状態に近づけられることを意味し、素子破壊に繋がる発熱を抑制出来、サージ耐量を向上させることが出来るようになる。

また、前記の双方向型二端子サイリスタでは、第２の導電領域及び第５の導電領域からなるエミッタを深く形成し、第１Ｐ型導電領域４，５，６及び第２Ｐ型導電領域７，８，９内にそれぞれ第１孔状導電領域２２，２３，２４、２５，２６及び第２孔状導電領域２７，２８，２９，３０，３１を形成することにより、複数形成されている各単位サイリスタの特性のばらつきを小さくして、一部の単位サイリスタへの電流集中を防止し易いようにしたので、各単位サイリスタの並列動作の安定化を図り易い。第１孔状導電領域２２，２３，２４、２５，２６と第２孔状導電領域２７，２８，２９，３０，３１の配置や形状については、本件の発明者による別の出願の明細書の記載に準ずる。

第４の実施の形態に係る双方向型二端子サイリスタは、製造工程が複雑になって製造コストが上昇することから、第１抵抗体３２，３３，３４及び第２抵抗体３５，３６，３７を形成しない双方向型二端子サイリスタや、第３Ｎ型導電領域３８，３９，４０及び第４Ｎ型導電領域４１，４２，４３を形成しない双方向型二端子サイリスタを実施してもよい。また、第１の実施の形態に係る双方向型二端子サイリスタや第２の実施の形態に係る双方向型二端子サイリスタにおいて、第３の実施の形態に係る二端子サイリスタにあるように第１抵抗体３２，３３，３４及び第２抵抗体３５，３６，３７、または、第３Ｎ型導電領域３８，３９，４０及び第４Ｎ型導電領域４１，４２，４３を形成してもよい。また、第１の実施の形態に係る双方向型二端子サイリスタや第２の実施の形態に係る双方向型二端子サイリスタにおいて、第１Ｐ型導電領域４，５，６及び第２Ｐ型導電領域７，８，９からなるエミッタを深く形成し、第１Ｐ型導電領域４，５，６及び第２Ｐ型導電領域７，８，９内にそれぞれ第１孔状導電領域２２，２３，２４、２５，２６及び第２孔状導電領域２７，２８，２９，３０，３１を形成してもよい。

発明の効果

このように本発明によれば、ブレークオーバー電圧を変更せずに各単位サイリスタを構成するトランジスタのベース抵抗を大きくすることが出来、そのためベース接地電流増幅率が高くなって、短時間に点弧動作し易いようにしたので、サージ電流の分流による点弧動作の遅れ改善出来、素子破壊に繋がる発熱を抑制し、従来技術に係るサイリスタよりもサージ耐量を向上させることが出来る。

本発明の第１の実施の形態に係る双方向型二端子サイリスタを示す断面図である。従来技術に係る双方向型二端子サイリスタを示す断面図である。従来技術に係る双方向型二端子サイリスタの順方向の電気的特性を示すグラフである。従来技術に係る双方向型二端子サイリスタの等価回路図である。本件の発明者らによる双方向型二端子サイリスタの概略を示す断面図である。図５に示した双方向型二端子サイリスタにおける単位サイリスタ構造の等価回路図である。図１に示した双方向型二端子サイリスタの等価回路図である。本発明の第２の実施の形態に係る双方向型二端子サイリスタを示す断面図である。本発明の第３の実施の形態に係る双方向型二端子サイリスタを示す断面図である。本発明の第４の実施の形態に係る双方向型二端子サイリスタを示す断面図である。

符号の簡単な説明

１基板導電領域
２第１Ｎ型導電領域
３第２Ｎ型導電領域
４第１Ｐ型導電領域
５第１Ｐ型導電領域
６第１Ｐ型導電領域
７第２Ｐ型導電領域
８第２Ｐ型導電領域
９第２Ｐ型導電領域
１０第１電極
１１第２電極
１２第３Ｐ型導電領域
１３第４Ｐ型導電領域
１４第３Ｐ型導電領域
１５第４Ｐ型導電領域
１６第３Ｐ型導電領域
１７第４Ｐ型導電領域
１８絶縁体
１９絶縁体
２０絶縁体
２１絶縁体
２２第１孔状導電領域
２３第１孔状導電領域
２４第１孔状導電領域
２５第１孔状導電領域
２６第１孔状導電領域
２７第２孔状導電領域
２８第２孔状導電領域
２９第２孔状導電領域
３０第２孔状導電領域
３１第２孔状導電領域
３２第１抵抗体
３３第１抵抗体
３４第１抵抗体
３５第２抵抗体
３６第２抵抗体
３７第２抵抗体
３８第３Ｎ型導電領域
３９第３Ｎ型導電領域
４０第３Ｎ型導電領域
４１第４Ｎ型導電領域
４２第４Ｎ型導電領域
４３第４Ｎ型導電領域
５１ＰＮＰＮ構造
５２ＰＮＰＮ構造
５３ＰＮＰＮ構造
５４ＰＮＰＮ構造
５５ＰＮＰＮ構造
５６ＰＮＰＮ構造
１００半導体基板

Claims

第１導電型の半導体基板に、
前記半導体基板の一方の面に露出させて形成してなる前記半導体基板とは反対型の第２導電型の第１の導電領域と、
前記一方の面に露出させて形成すると共に前記第１の導電領域内に配列してなるＮ個（Ｎ≧２）の第１導電型の第２の導電領域と、
前記第１の導電領域に隣接し前記第１の導電領域と前記半導体基板との接合を取り囲むように前記半導体基板側に形成してなり、前記半導体基板の不純物濃度より大きい不純物濃度の第１導電型の第３の導電領域と、
前記半導体基板の前記一方の面に背向する他方の面に露出させて形成してなる第２導電型の第４の導電領域と、
前記他方の面に露出させて形成すると共に前記第４の導電領域内に配列してなるＮ個の第１導電型の第５の導電領域と、
前記第４の導電領域に隣接し前記第４の導電領域と前記半導体基板との接合を取り囲むように前記半導体基板側に形成してなり、前記半導体基板の不純物濃度より大きい不純物濃度の第１導電型の第６の導電領域とを設け、
前記第２の導電領域及び前記第５の導電領域は、平面的に見て等間隔で交互に配置されるとともに同一形状で同一面積に形成されており、
１番目の前記第２の導電領域は、平面的に見て２番目の前記第２の導電領域に近い側の端部及びその近傍部分が１番目の前記第５の導電領域と該第５の導電領域における所定の重ね幅で重なり合うように配置され、
Ｎ番目の前記第５の導電領域は、平面的に見てＮ−１番目の前記第５の導電領域に近い側の端部及びその近傍部分がＮ番目の前記第２の導電領域と該第２の導電領域における所定の重ね幅で重なり合うように配置され、
１番目以外の前記第２の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第５の導電領域と該第５の導電領域における所定の重ね幅で重なり合うように配置され、
Ｎ番目以外の前記第５の導電領域は、平面的に見てそれらの両端部及びそれらの近傍部分がＮ個の前記第２の導電領域と該第２の導電領域における所定の重ね幅で重なり合うように配置されてなることを特徴とする双方向型二端子サイリスタ。
前記第３の導電領域及び前記第６の導電領域は、それぞれ前記半導体基板内に埋め込んで設けられることを特徴とする請求項１に記載の双方向型二端子サイリスタ。