JP5374520B2 - 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法に関する。

ダイオードなどの整流素子の重要な性能指標として耐圧性能とオン抵抗とがある。高耐圧と低いオン抵抗を実現し得る整流素子として、ワイドバンドギャップを有するIII族窒化物系化合物半導体を用いたショットキバリアダイオード（ＳＢＤ：Schottky Barrier Diode）が注目されている。ＳＢＤに関する先行技術文献としては、例えば、特許文献１（特開２００６−１５６４５７号公報）が挙げられる。

図１９の断面図に、ＳＢＤの構造の一例を模式的に示す。図示のとおり、このＳＢＤ１００は、サファイア基板１０１上に緩衝層１２０、ｎ^＋型ＧａＮ層１２２およびｎ型ＧａＮ層１２３がこの順でエピタキシャル成長された積層構造を有する。この積層構造の上部には、ｎ型ＧａＮ層１２３の上面にショットキ接合するアノード電極１１２が形成されている。前記積層構造の上端部よりも下方の他端部には、ｎ^＋型ＧａＮ層１２２にオーム性接触するカソード電極１１３が形成されている。

特開２００６−１５６４５７号公報

半導体装置の特性の中でも、耐圧とオン抵抗は重要な特性である。具体的には、高性能の半導体装置を得るためには、耐圧をなるべく高くすること、および、オン抵抗をなるべく低くすることが好ましい。しかしながら、耐圧とオン抵抗の間にはトレードオフがあり、半導体装置の耐圧を高くすると、オン抵抗も高くなってしまう。また、この関係は、前記半導体装置における半導体層の誘電率、移動度、絶縁破壊電界という物性値で決まっているため、トレードオフ改善による性能向上が極めて困難である。

そこで、本発明の目的は、耐圧とオン抵抗のトレードオフが改善され、性能が向上した半導体装置を提供することである。

前記目的を達成するために、本発明の半導体装置は、
半導体層と、アノード電極と、カソード電極とを含み、
前記半導体層は、組成変化層を含み、
前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含むことを特徴とする。

さらに、本発明は、前記本発明の半導体装置を含むことを特徴とする電子装置を提供する。

さらに、本発明は、
前記半導体層を形成する半導体層形成工程と、
前記アノード電極を前記半導体層の一部にショットキ接合させ、かつ、前記カソード電極を前記半導体層の他の一部に接合させる電極接合工程とを含み、
前記半導体層形成工程は、前記組成変化層を形成する組成変化層形成工程を含み、
前記組成変化層形成工程において、前記組成変化層が、その主面と垂直な方向に変化する組成を有することにより負の分極電荷を発生し、かつ、ドナー不純物を含むように前記組成変化層を形成し、
前記電極接合工程において、前記組成変化層に対し、その主面と垂直な方向に電圧を印加可能であるように前記アノード電極および前記カソード電極を形成することを特徴とする、前記本発明の半導体装置の製造方法を提供する。

本発明によれば、耐圧とオン抵抗のトレードオフが改善され、性能が向上した半導体装置を提供することができる。

実施形態１の半導体装置であるショットキバリアダイオード（ＳＢＤ）の構造を概略的に示す断面図である。 本発明の半導体装置の組成変化層において、Ａｌ組成比と負電荷密度との関係を例示するグラフである。 実施形態１の半導体装置の組成変化層において、逆方向バイアス印加時の電界強度を模式的に例示するグラフである。 実施形態１の半導体装置において、オン抵抗と耐圧との関係の例示をプロットしたグラフである。 実施形態２の半導体装置であるＳＢＤの構造を概略的に示す断面図である。 実施形態３の半導体装置であるＳＢＤの構造を概略的に示す断面図である。 実施形態４の半導体装置であるＳＢＤの構造を概略的に示す断面図である。 実施形態４の半導体装置において、電荷密度の分布を概略的に例示するグラフである。 実施形態４の半導体装置において、オン抵抗と耐圧との関係の例示をプロットしたグラフである。 実施形態５の半導体装置であるＳＢＤの断面構造を概略的に示す図である。 実施形態５の半導体装置において、電荷密度の分布を概略的に示すグラフである。 実施形態６の半導体装置であるＳＢＤの断面構造を概略的に示す図である。 実施形態６の半導体装置において、オン抵抗と耐圧との関係の例示をプロットしたグラフである。 実施形態７の半導体装置であるＳＢＤの断面構造を概略的に示す図である。 実施形態８の半導体装置であるＳＢＤの断面構造を概略的に示す図である。 実施形態８の半導体装置であるＳＢＤにおいて、オフ動作時の構造を概略的に示す断面図である。 実施形態９の半導体装置であるＳＢＤの断面構造を概略的に示す図である。 実施形態１０の半導体装置であるＳＢＤの断面構造を概略的に示す図である。 ＳＢＤの構造を模式的に例示する断面図である。

本発明の半導体装置における前記組成変化層は、前述の通り、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有する。これにより、前記アノード電極および前記カソード電極間の電圧印加時に、前記組成変化層に含まれるドナー不純物により生じる正電荷を、前記組成変化層に発生する負の分極電荷により中和（キャンセル）して電界集中を緩和可能である。したがって、本発明の半導体装置は、前記の耐圧とオン抵抗との間のトレードオフを改善して高耐圧と低いオン抵抗とを実現することが可能である。詳しくは後述する。

なお、本発明において、「組成」とは、半導体層等を構成する元素の原子数の量的関係をいう。「組成比」とは、前記半導体層等を構成する特定の元素の原子数と、他の元素の原子数との相対的な割合をいう。例えば、Ａｌ_ｘＧａ_１−ｘＮの組成で表される半導体層において、ｘの数値を「Ａｌ組成比」という。また、本発明において、半導体層の組成または組成比を規定する場合、導電性等を発現させる不純物（ドーパント）は、半導体層を構成する元素として考慮しないものとする。例えば、ｐ型ＧａＮ層とｎ型ＧａＮ層とは、不純物（ドーパント）が異なるが、組成は同一であるものとする。また、例えば、ｎ型ＧａＮ層と、不純物濃度がさらに高いｎ^＋ＧａＮ層とがあった場合、それらの組成は同一であるものとする。また、本発明において、半導体層中における不純物の濃度は、特に断らない限り、体積あたり（例えば１ｃｍ^３あたり）存在する前記不純物の原子数で表す。

また、半導体は、結晶状態である場合とアモルファス（非結晶）状態である場合とがある。本発明の半導体装置において、前記半導体層は、特に制限されないが、結晶状態であることが好ましい。また、前記結晶状態は、単結晶状態であることがより好ましい。また、本発明において、半導体層、基板等の「主面」とは、半導体層、基板等において最も広い面、すなわち、いわゆる表面もしくは裏面、または上面もしくは下面をいう。

また、本発明において、Ｘという構成要素とＹという構成要素が存在する場合、ＸとＹの位置関係は、以下の通りとする。まず、「Ｘの表面側にＹ」は、特に断らない限り、Ｘの表面にＹが直接接触している状態でも良いし、Ｘの表面とＹとの間に他の構成要素等が存在し、Ｘの表面とＹとが直接接触していない状態でも良い。同様に、「Ｘの裏面側にＹ」は、特に断らない限り、Ｘの裏面にＹが直接接触している状態でも良いし、Ｘの裏面とＹとの間に他の構成要素等が存在し、Ｘの裏面とＹとが直接接触していない状態でも良い。「Ｘの表面にＹ」は、Ｘの表面にＹが直接接触している状態を指す。同様に、「Ｘの裏面にＹ」は、Ｘの裏面にＹが直接接触している状態を指す。「Ｘの上にＹ」または「Ｘの上面側にＹ」は、特に断らない限り、Ｘの上面にＹが直接接触している状態でも良いし、Ｘの上面とＹとの間に他の構成要素等が存在し、Ｘの上面とＹとが直接接触していない状態でも良い。同様に、「Ｘの下にＹ」または「Ｘの下面側にＹ」は、特に断らない限り、Ｘの下面にＹが直接接触している状態でも良いし、Ｘの下面とＹとの間に他の構成要素等が存在し、Ｘの下面とＹとが直接接触していない状態でも良い。また、「Ｘの上面にＹ」は、Ｘの上面にＹが直接接触している状態を指す。同様に、「Ｘの下面にＹ」は、Ｘの下面にＹが直接接触している状態を指す。「Ｘの片面側にＹ」は、特に断らない限り、Ｘの片面側にＹが直接接触している状態でも良いし、Ｘの片面側とＹとの間に他の構成要素等が存在し、Ｘの片面側とＹとが直接接触していない状態でも良い。「Ｘの両面側にＹ」も、同様とする。「Ｘの片面にＹ」は、Ｘの片面にＹが直接接触している状態を指す。「Ｘの両面にＹ」も、同様とする。

本発明において「接合」とは、直接接触した状態でも良いし、他の構成要素を介してつなぎ合わされた状態でもよい。例えば、電極が半導体層に接合されている状態とは、前記電極と前記半導体層とが直接接触した状態でもよいし、基板、絶縁膜、または他の半導体層等を介してつなぎ合わされた状態でもよい。本発明において「電気的に接続」は、電気的に何らかの相互作用が可能な状態であれば良く、例えば、双方向に通電可能な状態でも良いし、整流作用が働くように接続された状態でも良い。また、「電気的に接続」は、直接接触した状態でも良いし、他の構成要素を介してつなぎ合わされた状態でも良い。例えば、前記アノード電極は、前述の通り、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続されている。この場合、前記アノード電極がショットキ接合された部分は、前記組成変化層の前記主面でも良いし、前記半導体層の他の部分でも良い。また、例えば、前記カソード電極は、前述の通り、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続されている。この場合、前記カソード電極が接合された部分は、前記組成変化層の前記主面でも良いし、前記半導体層の他の部分でも良い。また、本発明において、分極により発生する電荷（「分極電荷」、「分極負電荷」等）は、特に断らない限り、電圧を印加しない場合に発生する分極電荷をいう。電圧を印加しない場合に発生する分極電荷としては、例えば、いわゆる自発分極、ピエゾ分極等がある。

以下、本発明の実施形態について図面を参照しながら説明する。ただし、本発明は、以下の実施形態に限定されない。各図において、同様な構成要素には適宜同一符号を付し、同様な部分の説明は適宜省略する場合がある。また、各数式は理論式であるため、本発明の半導体装置等における実際の現象は、各数式と完全には一致しない場合がある。

［実施形態１］
本発明の第１の実施形態についての説明に先立ち、半導体装置の耐圧とオン抵抗との関係について、図１９のＳＢＤを例にとって理論式で説明する。

まず、図１９のＳＢＤにおいて、ｎ型ＧａＮ層１２３の電界強度の値は、アノード電極１１２との界面において最大値となる。前記電界強度の最大値Ｅ_ｍａｘ（Ｖ／ｍ）は、下記数式（１）で表される。

前記数式（１）において、各記号の意味は下記の通りである。

Ｖ_ｂｉ：内蔵電位（Ｖ）
ｋ：ボルツマン定数（Ｊ／Ｋ）
Ｔ：温度（Ｋ）
ｑ：素電荷（電気素量）（Ｃ）
Ｗ：ｎ型ＧａＮ層１２３におけるアノード電極１１２側の空乏層幅（ｍ）

また、前記数式（１）におけるアノード電極１１２側の空乏層幅Ｗは、下記数式（２）で表すことができる。

前記数式（２）において、各記号の意味は下記の通りである。

ε_ｓ：誘電率（Ｆ／ｍ）
Ｎ_Ｄ：ｎ型ＧａＮ層１２３のドナー不純物濃度（ｍ^−３）

なお、前記数式（１）および（２）は、Ｓ． Ｍ． Ｓｚｅ， ”Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ，” Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， ２ｎｄ ｅｄｉｔｉｏｎ， １９８１に記載の理論に基づいている。前記数式（１）および（２）より、下記数式（３）を導出することができる。

電界強度の最大値Ｅ_ｍａｘが半導体の絶縁破壊電界Ｅ_ｃｒｉｔ（Ｖ／ｍ）に達するとブレークダウンを起こすため、このＳＢＤの耐圧Ｖ_Ｂ（Ｖ）は、下記数式（４）で表される。

すなわち、図１９で表されるＳＢＤの耐圧Ｖ_Ｂは、ｎ型ＧａＮ層１２３のドナー不純物濃度Ｎ_Ｄに依存している。なお、上記の関係は、半導体層中に空乏層が十分に伸びている状態（すなわち中性領域が存在しうるだけの半導体の厚みがある状態）において成り立つ。この時の半導体の厚みをｄ_ｍｉｎ（ｍ）とすると、ｄ_ｍｉｎは半導体が絶縁破壊電界に達した状態でのｎ型半導体層の空乏層幅に等しいので、前記数式（１）および（２）より、下記数式（５）が導出できる。

一方、耐圧と並んでＳＢＤの重要な性能指標であるオン抵抗Ｒ_ｏｎ（Ω・ｍ^２）は、下記数式（６）で表される。

前記数式(６)において、各記号の意味は以下の通りである。

μ：移動度（ｍ^２／Ｖ・ｓ）
ｎ：キャリア濃度（ｍ^-３）

キャリア濃度ｎは、不純物濃度Ｎ_Ｄとほぼ等しいと考えてよいので、前記数式（５）および（６）より、オン抵抗の最小値は、下記数式（７）で表される。

ここで、Ｖ_Ｂ ＞＞｜Ｖ_ｂｉ−ｋＴ／ｑ｜の近似を用いると、前記数式（４）および（７）式より、耐圧とオン抵抗の間には、下記数式（８）の関係が導かれる。

前記数式（８）に示されるとおり、耐圧Ｖ_Ｂの高いＳＢＤを実現しようとすると、オン抵抗Ｒ_ｏｎも高くなってしまい、耐圧とオン抵抗の間にはトレードオフがある。また、この関係は、半導体層（図１９ではＧａＮ）の誘電率、移動度、絶縁破壊電界という物性値で決まっているため、トレードオフ改善による性能向上が極めて困難である。前記数式（１）〜（８）は、ＳＢＤに限らず半導体装置全般に対して当てはまるので、この問題は、半導体装置全般に共通する問題である。

以下、本発明の第１の実施形態について説明する。図１の断面図に、本実施形態の半導体装置の構造の概略を示す。図示の半導体装置１は、ショットキバリアダイオード（ＳＢＤ）である。なお、本発明の半導体装置は特に制限されないが、ショットキバリアダイオード（ＳＢＤ）であることが好ましい。本実施形態および以下の各実施形態においては、主に、ショットキバリアダイオード（ＳＢＤ）について述べる。

図１に示すとおり、本実施形態のショットキバリアダイオード（ＳＢＤ）１は、半導体層と、アノード電極１２と、カソード電極１３とを主要な構成要素とし、さらに、基板（支持基板）１０を含む。基板１０は、例えば、サファイア基板である。前記半導体層は、第１緩衝層２０、第２緩衝層２１、ｎ^＋型化合物半導体層２２およびｎ型化合物半導体層２３の各層から形成されている。第１緩衝層２０、第２緩衝層２１、ｎ^＋型化合物半導体層２２およびｎ型化合物半導体層２３の各層は、基板１０上に、前記順序で積層されている。ｎ型化合物半導体層２３は、組成変化層である。ｎ型化合物半導体層２３の一部は除去されている。前記除去部分においては、ｎ^＋型化合物半導体層２２の上面が露出している。アノード電極１２は、ｎ型化合物半導体層２３の上面にショットキ接合されている。カソード電極１３は、ｎ^＋型化合物半導体層２２の前記露出した上面に接合されている。本実施形態では、カソード電極１３とｎ^＋型化合物半導体層２２との接合は、オーム性接触である。ショットキバリアダイオード（ＳＢＤ）１は、アノード電極１２およびカソード電極１３間の電圧印加によって、ｎ型化合物半導体層（組成変化層）２３に対し、その主面と垂直な方向に電圧を印加可能である。ｎ型化合物半導体層（組成変化層）２３は、カソード電極１３側からアノード電極１２側に向かって、ｎ型化合物半導体層（組成変化層）２３の主面と垂直な方向に変化する組成を有する。ｎ型化合物半導体層（組成変化層）２３は、ドナー不純物を含む。ｎ型化合物半導体層（組成変化層）２３は、アノード電極１２およびカソード電極１３間の電圧印加時に、前記ドナー不純物によりｎ型化合物半導体層（組成変化層）２３に生じる正電荷を、ｎ型化合物半導体層（組成変化層）２３に発生する負の分極電荷により中和して電界集中を緩和可能である。

ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層（組成変化層）２３よりも高濃度のドナー不純物が添加されている。第１緩衝層２０、第２緩衝層２１、ｎ^＋型化合物半導体層２２およびｎ型化合物半導体層２３は、例えば、III族窒化物半導体により形成することができ、また、例えば、基板１０上にエピタキシャル成長で形成することができる。第１緩衝層２０と第２緩衝層２１は、基板１０とｎ^＋型化合物半導体層２２との間の格子定数差を緩和する機能を有する。特に、第２緩衝層２１は、その上に結晶成長するｎ^＋型化合物半導体層２２およびｎ型化合物半導体層２３それぞれの格子定数を決定する機能を有する。

ｎ型化合物半導体層（組成変化層）２３は、前述のとおり、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、ｎ型化合物半導体層（組成変化層）２３の主面と垂直な方向に変化する組成（以下「組成分布」ということがある）を有する。ｎ型化合物半導体層２３は、前記組成分布により、その内部に負の分極電荷を発生しうる。ｎ型化合物半導体層２３は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）２３は、その最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）でｘ＝ｘ_０（ｘ_０＞０）のＡｌ組成比を有し、最上部（アノード電極側主面すなわちアノード電極１２との界面）でｘ＝ｘ_Ａ（ｘ_Ａ≧０）のＡｌ組成比を有する。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３の内部では、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、Ａｌ組成比ｘがｘ_０からｘ_Ａまで連続的にまたは分子層単位（オングストロームオーダー）で段階的に変化する。また、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３において、ｘ_０＞ｘ_Ａである。すなわち、前記Ａｌ組成比ｘは、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３の最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって連続的にまたは分子層単位で段階的に減少する。なお、１オングストローム（Å）は、１０^−１０ｍすなわち０．１ｎｍに等しい。

ｎ^＋型化合物半導体層２２は、例えば、シリコンなどのドナー不純物が高濃度で導入されたＡｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜１）により形成できる。このｎ^＋型化合物半導体層２２は、全体に一様なＡｌ組成比ｙを有している。このＡｌ組成比ｙは、ｎ型化合物半導体層２３の最下部でのＡｌ組成比ｘ_０とほぼ等しい。すなわち、ｙ＝ｘ_０またはｙ≒ｘ_０である。

前記の構成を有するショットキバリアダイオード（ＳＢＤ）１の耐圧とオン抵抗との関係について説明する。ここで、第２緩衝層２１はＡｌＧａＮバッファ層であり、ｎ^＋型化合物半導体層２２は、ｎ^＋型ＡｌＧａＮ層であるものとする。ＡｌＧａＮバッファ層２１、ｎ^＋型ＡｌＧａＮ層２２、およびｎ型ＡｌＧａＮ層２３の最下部は、全て同一のＡｌ組成比ｘ_０を有するものとする。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３の最上部のＡｌ組成比はｘ_Ａである。前記ｎ型ＡｌＧａＮ層２３のＡｌ組成比ｘは、前記ｎ型ＡｌＧａＮ層２３の最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かってＫ段階で変化すると考える。ただし、Ｋは、２以上の整数である。Ｋの値を十分に大きくとると、組成変化は連続的なものとみなすことができる。例えば、前記組成変化層の組成が分子層単位（オングストロームオーダー）で段階的に変化する場合は、実質的には、前記組成変化層の組成変化は連続的であるとみなして良い。以下、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３中の下からｋ番目の層のＡｌ組成比をｘ_ｋとする。ｋは、０からＫまでのいずれかの整数である。ｋ＝０は、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３の最下端、すなわち、カソード電極１３側主面（ｎ型ＡｌＧａＮ層２２との界面）に相当する。

以下、図１に示す本実施形態の半導体装置（ＳＢＤ）について、理論式を用いて説明する。まず、O. Ambacher, et al., "Pyroelectric properties of Al(In)GaN/GaN hetero- and quantum well structures," Journal of Physics C:Condensed Matter, Vol. 14, pp. 3399-3434(2002)によれば、Ａｌ組成比ｘ_ｋを有するＡｌＧａＮ層に生じる自発分極電荷Ｐ_ＳＰは、下記数式（９）で表される。前記Ｐ_ＳＰの単位は、下記数式（９）に記載のとおり、Ｃ／ｍ^２＝Ｃ・ｍ^−２である。

ここで、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３中における下からｋ番目の層の歪ε_ｋを下記数式（１０）のように定義する。

前記数式（１０）中、各記号の意味は下記の通りである。

ａ_０：ｎ型ＡｌＧａＮ層２２との界面における格子定数
ａ_ｋ：ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３中、下からｋ番目の層（Ａｌ組成比ｘ_ｋ）の格子定数

本実施形態では、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３は、その下部から上部に向かうにつれてＡｌ組成比が下がる。このため、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３の格子定数は、最上部に近いほど大きくなる。したがって、前記数式（１０）から分かるとおり、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３においてε_ｋ＜０である。このとき、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３に発生するピエゾ分極電荷Ｐ_ＰＺは、下記数式（１１）で与えられる。前記Ｐ_ＰＺの単位は、下記数式（１１）に記載のとおり、Ｃ／ｍ^２＝Ｃ・ｍ^−２である。

ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３中の分極電荷Ｐ_ＰＯＬは、下記数式（１２）で与えられる。

ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３において、下からｋ−１番目のＡｌＧａＮ層とｋ番目のＡｌＧａＮ層との間には分極電荷の差分が生じ、前記両層間の界面に当該差分の負電荷Δσ_ｋ（Ｃ・ｍ^−２）が存在する。負電荷Δσ_ｋ（Ｃ・ｍ^−２）は、下記数式（１３）で表される。

前記両層の界面に発生した負電荷の体積密度をＮ_ＰＯＬ、下からｋ番目のＡｌＧａＮ層の厚みをｔ_ｋ（ｍ）とすると、体積密度Ｎ_ＰＯＬ（Ｃ・ｍ^−３）は下記数式（１４）で与えられる。

図２のグラフに、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３において、ｘ_０＝０．３、ｘ_Ａ＝０（すなわち、ｎ型ＡｌＧａＮ層２３の上面はＧａＮ面）、Ｋ＝１００として計算したＡｌ組成比ｘと負電荷密度との関係を示す。同図において、横軸はＡｌ組成比を示し、縦軸は負電荷密度（ｑ／ｃｍ^３）を示す。なお、同図中において、負電荷密度の単位中「ｑ（素電荷）」の表示を省略している。本発明において、電荷密度について、特に示さないときは、「ｑ（素電荷）」の倍数の絶対値に換算した密度または濃度を表す。例えば、電荷密度の単位を、単に「ｍ^−３」と示すときは、１ｍ^−３中に存在する電荷をｑ（素電荷）で割った値の絶対値を示すものとする。また、本発明において、不純物濃度について、特に示さないときは、前記不純物により発生しうる電荷の最大値を、「ｑ（素電荷）」の倍数の絶対値に換算した密度または濃度を表す。例えば、不純物濃度の単位を、単に「ｍ^−３」と示すときは、１ｍ^−３中に存在する前記不純物により発生しうる電荷の最大値をｑ（素電荷）で割った値の絶対値を示すものとする。なお、前記不純物により発生しうる電荷の最大値は、前記不純物の活性化率（イオン化率）が１００％である場合に前記不純物により発生する電荷に等しい。なお、同図において、前記の、組成が連続的に変化する（以下「傾斜組成」ということがある）ＡｌＧａＮ層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）のトータル厚ｔ_{ＡｌＧａＮ}（＝ｔ_０＋ｔ_１＋…＋ｔ_Ｋ）は、１μｍとして計算した。同図において「一定ステップ」と示した実線は、ｔ_ｋを一定（１０ｎｍ）とした場合の結果を表す。図示の通り、カソード側電極１３からアノード電極１２側に向かって、負電荷密度がほぼ線形に減少していることがわかる。この場合、平均の負電荷密度に対して±１７％程度の変化が生じている。このような電荷分布密度においても、ドナー不純物による正電荷をキャンセルし、耐圧とオン抵抗のトレードオフを改善する十分な効果が得られる。以下では、さらにこの負電荷密度を一定にすることを考える。

すなわち、図示の通り、ｔ_ｋを一定（１０ｎｍ）とした場合はアノード電極１２側が負電荷の面密度が高いので、体積密度を一定にするには面密度の減少に応じてｔ_ｋを薄くすればよい。すなわち、下から１層目の厚みをｔ_１とすれば、下記数式（１５）に従ってｔ_ｋを薄くすればよい。

このように、前記組成変化層が複数の層からなるとして、Ａｌ組成比が高い側（前記カソード電極側）の層の厚みを大きく、Ａｌ組成比が低い側（前記アノード電極側）の層の厚みを小さくすれば、前記組成変化層のＡｌ組成比減少勾配が、前記カソード電極側から前記アノード電極側に向かって急勾配となる構成を実現できる。これにより、例えば、図２に「補正ステップ」と示した点線のように、前記組成変化層の負電荷密度を、前記カソード電極側から前記アノード電極側まで均一にすることができる。なお、このことは、前記複数の層の厚みが十分に小さくて前記組成変化層の組成変化が連続的とみなせる場合のみならず、前記複数の層の厚みが大きくて前記組成変化層の組成変化が段階的である場合についても同様である。

ここで、負電荷密度（Ｃ・ｍ^−３）の平均をＮ_ＰＯＬ ^ＡＶＧ、変化分をΔＮ_ＰＯＬとすると、下記数式（１６）が成り立つ。

このような負電荷密度分布を持つ傾斜組成ＡｌＧａＮ層に対し、図１に示すようにＮ_Ｄ＝Ｎ_ＰＯＬのドナー不純物をドーピングすると、逆方向バイアス（逆バイアス）印加時の電界は真性半導体と同様に一定の値になる。図３のグラフに、この関係を模式的に示す。同図において、横軸は電界強度であり、縦軸は、半導体装置のＡｌＧａＮ層における、主面と垂直方向に前記カソード電極側から前記アノード電極側に向かう位置を示す。同図中、Ｌａは、図１の半導体装置（ＳＢＤ）１におけるｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３を示す。Ｌｂは、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３に代えて、組成の傾斜（変化）がないＡｌＧａＮ層を有する以外は図１の半導体装置（ＳＢＤ）１と同様の半導体装置における、前記ＡｌＧａＮ層を示す。Ｌｂにおける前記ＡｌＧａＮ層は、厚みがｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３と同じであるものとする。また、逆方向バイアスの印加条件は、ＬａとＬｂとで同じであるものとする。

図示のとおり、Ｌａは、組成変化層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３）のカソード側（カソード電極１３側）からアノード側（アノード電極１２側）にわたって、ほぼ均一の電界強度を示すラインである。一方、同図のラインＬ_ｂに示すとおり、組成変化の無い層では、電界強度は一次関数に従って変化する。このため、前記組成変化のない層（ＡｌＧａＮ層）は、ラインＬ_ｂに示すとおり、アノード電極側の主面（アノード電極の直下）に電界強度の最大値を有する。したがって、前記組成変化のない層（ＡｌＧａＮ層）の厚みは、前記電界の最大値が絶縁破壊電界Ｅ_ｄｂ（Ｖ／ｍ）を越えないように設計する必要がある。これに対し、図１のＳＢＤ（本実施形態）では、ラインＬ_ａに示すとおり、電界強度の最大値が低くなるので、さらに高い逆方向バイアスを印加することが可能である。これは、耐圧の向上を意味する。以下、この効果について詳細に説明する。

図１（本実施形態）のＳＢＤは、前記数式（１６）を満たし、図３に示すように電界強度が均一であるので、耐圧Ｖ_Ｂを実現するのに必要な半導体層の厚みｄ_Ｂは、下記数式（１７）で与えられる。

本実施形態のＳＢＤで発生し得る分極電荷の面密度は、前記数式（１３）より、下記数式（１８）のように計算される。

すなわち、この面密度は、Ａｌ組成比ｘ_０のＡｌＧａＮバッファ層上にＡｌ組成比ｘ_ＡのＡｌＧａＮ層を形成した場合の面密度と等しい。

前記数式（１７）および（１８）により、本実施形態のＳＢＤの耐圧がＶ_Ｂであるときに発生しうる分極電荷の体積密度Ｎ_ＰＯＬ ^ＭＡＸ（Ｃ・ｍ^−３）は、下記数式（１９）で与えられる。

本実施形態では、この体積密度Ｎ_ＰＯＬ ^ＭＡＸの値と同濃度のドナー不純物をドーピングすることができるので、前記数式（６）から、オン抵抗（Ω・ｍ^２）は、下記数式（２０）で与えられる。

前記数式（１７）、（１９）および（２０）から、オン抵抗Ｒ_ｏｎを表す下記数式（２１）を導き出すことができる。

図４のグラフに、前記数式（８）および（２１）に基づきオン抵抗Ｒ_ｏｎと耐圧Ｖ_Ｂとの関係をプロットした結果を示す。同図において、縦軸はオン抵抗Ｒ_ｏｎを示し、横軸は耐圧Ｖ_Ｂを示す。同図中、３本の点線は、本実施形態のＳＢＤにおいて、Ａｌ_ｘＧａ_１−ｘＮ層２３のｘを、それぞれ、図示したｘ_０の値（０．３、０．６２または１．０）からｘ_Ａ＝０まで連続的に減少させた場合のプロットを示す。実線は、Ａｌ_ｘＧａ_１−ｘＮ層２３の組成比をｘ＝０で一定（すなわちＧａＮ層）としたＳＢＤのプロットを示す。図示の通り、実線で示したＧａＮ層に対し、ｘ_０＝０．３からｘ_Ａ＝０に組成を変化させたＡｌ_ｘＧａ_１−ｘＮ層２３では、同じ耐圧で比較すると、ＳＢＤのオン抵抗を１／３に低減できる。同じ耐圧における前記オン抵抗は、ｘ_０＝０．６２として更に分極電荷を増加させると、ＧａＮ層の１５％まで低減可能であり、ｘ_０＝１．０としてこの系で最大の分極電荷を発生させるとＧａＮ層の８％にまで低減可能である。このことから、本実施形態のＳＢＤによれば、前記組成変化層を有さないＳＢＤと比較して、同じ耐圧でオン抵抗を大幅に低減可能であることが分かる。

本発明の半導体装置の製造方法は、特に制限されないが、前記本発明の製造方法により製造することが好ましい。図１に示す半導体装置１の製造方法は、特に制限されないが、例えば以下のとおりである。すなわち、まず、サファイアからなる基板１０を準備する。次に、この基板１０上に、例えば分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）成長法により、III族窒化物半導体の積層構造を有する半導体層を形成する（半導体層形成工程）。前記半導体層の形成は、アンドープＡｌＮからなる第１緩衝層２０（厚さ２０ｎｍ）、アンドープＡｌＧａＮからなる第２緩衝層２１（厚さ２μｍ）、ｎ^＋型ＡｌＧａＮからなる化合物半導体層２２（厚さ５００ｎｍ、ドーピング濃度（ドナー不純物濃度）３×１０^１８ｃｍ^−３、Ａｌ組成比ｙ＝０．３）、および、ｎ型ＡｌＧａＮからなる化合物半導体層２３（厚さ１．８μｍ、ドーピング濃度（ドナー不純物濃度）７．１×１０^１６ｃｍ^−３）を、基板１０の側から前記順序で成長させて行う。ｎ^＋型化合物半導体層２２は、Ｇａ面上に成長（Ｇａ面が上面となるように成長）させる。

ここで、ｎ型化合物半導体層２３は、その下面でｘ＝０．３のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように成長させて形成する（組成変化層形成工程）。Ａｌ組成比ｘは、ｎ型化合物半導体層２３の前記下面から前記上面に向かって連続的に、または分子層単位（オングストロームオーダー）で段階的に変化するように制御する。なお、ｎ型化合物半導体層（組成変化層）２３の組成の変化の仕方（組成分布）およびドナー不純物濃度の分布を調整するためには、例えば、ＭＢＥ成長法において、分子（原子）ビームの組成、照射時間等を適宜調整すればよい。以下の各実施形態においても同様であり、また、前記組成変化層がＡｌＧａＮ以外から形成されている場合も同様である。

次に、ｎ型化合物半導体層２３の一部を、ｎ^＋型化合物半導体層２２上面が露出するまでエッチングにより除去する。さらに、前記アノード電極を前記半導体層の一部にショットキ接合させ、かつ、前記カソード電極を前記半導体層の他の一部に接合させる前記電極接合工程を行う。すなわち、まず、前記エッチングにより生じたｎ^＋型化合物半導体層２２の露出面上に、例えば、Ｔｉ／Ａｌ多層膜などの金属膜の蒸着により、カソード電極１３を形成する。その後、６５０℃でアニールすることにより、カソード電極１３とｎ^＋型化合物半導体層２２との間のオーム性接触を取る。さらに、ｎ型化合物半導体層２３上に、例えば、Ｎｉ／Ａｕ多層膜などの金属膜を蒸着することによりアノード電極１２を形成する。

以上のようにして、半導体装置（ＳＢＤ）１を製造（作製）することができる。

なお、前記の通り、本実施形態の半導体装置（ＳＢＤ）は、ｎ型化合物半導体層２３を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。一方、ｎ型半導体層２３の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。具体的には、以下のとおりである。すなわち、まず、本実施形態の半導体装置１は、ｎ型化合物半導体層２３の下部から上部に向かって変化する組成分布（傾斜組成）を有する。ｎ型化合物半導体層２３は、この組成分布により下部から上部に向かうにつれて変化する結晶歪みを有しており、この結晶歪みの分布がｎ型化合物半導体層２３の内部に負の分極電荷を生じさせる。半導体装置１のアノード電極１２とカソード電極１３との間に逆方向バイアスが印加されると、ｎ型化合物半導体層２３の内部に空乏層が広がる。前記空乏層が広がることで、ｎ型化合物半導体層２３の内部に含まれるドナー不純物による正電荷が発生する。ｎ型化合物半導体層２３の内部において、前記負の分極電荷が前記正電荷を打ち消す（中和する）ことにより、ｎ型化合物半導体層２３中のピーク電界強度が抑制（緩和）される。その結果、本実施形態の半導体装置１は、組成変化層を有さない前記ＳＢＤよりも高い耐圧を実現することができる。一方、ｎ型化合物半導体層２３の組成分布は、順方向バイアス印加時のキャリア濃度には影響を与えないので、オン抵抗は変わらない。すなわち、本実施形態の半導体装置１は、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善することが可能である。

なお、図１の半導体装置の説明においては、前記半導体層は、III族窒化物半導体から形成された化合物半導体層とした。ただし、本発明の半導体装置において、前記半導体層は、これに限定されない。前記半導体層は、例えば、III−Ｖ族化合物半導体等から形成されていても良く、III−Ｖ族窒化物半導体を含んでいても良いし、含んでいなくても良い。前記半導体層は、窒化物半導体層から形成されていることが好ましく、III−Ｖ族窒化物半導体から形成されていることがより好ましく、III族窒化物半導体から形成されていることが特に好ましい。なお、本発明において、「窒化物半導体」は、窒素を含む半導体全般をいい、「III−Ｖ族窒化物半導体」および「III族窒化物半導体」を含む。「III−Ｖ族化合物半導体」は、III族元素およびＶ族元素を含む半導体全般をいい、例えば、ＧａＡｓ、ＩｎＰ等が挙げられる。また、窒素はＶ族元素であるから、「III−Ｖ族窒化物半導体」および「III族窒化物半導体」も、「III−Ｖ族化合物半導体」に含まれる。「III−Ｖ族窒化物半導体」は、III族元素およびＶ族元素を含む窒化物半導体全般をいい、例えば、ＧａＡｓＮ等が挙げられ、「III族窒化物半導体」をも含む。「III族窒化物半導体」は、III族元素を含む窒化物半導体全般をいい、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等が挙げられる。また、図１の半導体装置において、基板１０は、サファイア基板に限定されず、任意であり、例えば、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板等であっても良い。また前記基板は、単一材料に限らず、ＳＯＩ（Silicon-On-Insulator）等の、複数の材料で構成される基板であっても良い。以下の各実施形態においても同様である。

また、本実施形態では、前記カソード電極と前記半導体層との接合面、および前記組成変化層の前記カソード電極側主面が、同一平面内に配置されているが、本発明の半導体装置はこれに限定されない。前記カソード電極は、例えば、前記半導体層の上面側に形成されていても良いし、前記半導体層の下面側に形成されていても良い。また、前記カソード電極は、例えば本実施形態のように、前記半導体層とオーム性接触されていることが好ましい。

［実施形態２］
次に、本発明の第２の実施形態について説明する。

図５の断面図に、本実施形態の半導体装置であるＳＢＤ２の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）２は、半導体層と、アノード電極３９と、カソード電極３３とを主要な構成要素とし、さらに、基板（支持基板）３４を含む。基板３４は、例えば、炭化シリコン（ＳｉＣ）である。前記半導体層は、第１緩衝層３５、第２緩衝層３６、ｎ^＋型化合物半導体層３７およびｎ型化合物半導体層３８の各層から形成されている。これら各層は、基板３４上に、前記順序で積層されている。前記各層は、例えば、III族窒化物半導体で形成することができ、また、例えば、エピタキシャル成長により形成することができる。ｎ型化合物半導体層３８は、組成変化層である。ｎ型化合物半導体層（組成変化層）３８は、ドナー不純物を含む。アノード電極３９は、ｎ型化合物半導体層３８の上面にショットキ接合されている。基板３４、第１緩衝層３５、第２緩衝層３６、およびｎ^＋型化合物半導体層３７の一部には、基板３４下面（裏面）からｎ^＋型化合物半導体層３７下部まで達するビアホール（開口埋め込み部）が形成されている。カソード電極３３は、基板３４下面に接触し、かつ前記ビアホール（開口埋め込み部）を埋め込むように形成されている。カソード電極３３は、ｎ^＋型化合物半導体層３７と直接接触することにより、ｎ^＋型化合物半導体層３７と接合している。カソード電極３３とｎ^＋型化合物半導体層３７との前記接合は、オーム性接触である。ｎ^＋型化合物半導体層３７のｎ型不純物（ドナー不純物）濃度は、ｎ^＋型化合物半導体層３７とカソード電極３３との間の接触抵抗が低くなるように十分に高濃度にされている。ｎ^＋型化合物半導体層３７に添加されているドナー不純物の濃度は、ｎ型化合物半導体層３８のドナー不純物濃度よりも高濃度である。ＳＢＤ２は、アノード電極３９およびカソード電極３３間の電圧印加によって、ｎ型化合物半導体層（組成変化層）３８に対し、その主面と垂直な方向に電圧を印加可能である。ｎ型化合物半導体層（組成変化層）３８は、カソード電極３３側からアノード電極３９側に向かって、ｎ型化合物半導体層（組成変化層）３８の主面と垂直な方向に変化する組成を有する。ｎ型化合物半導体層（組成変化層）３８は、アノード電極１２およびカソード電極１３間の電圧印加時に、ｎ型化合物半導体層（組成変化層）３８に含まれるドナー不純物により生じる正電荷を、ｎ型化合物半導体層（組成変化層）３８に発生する負の分極電荷により中和して電界集中を緩和可能である。

第１緩衝層３５と第２緩衝層３６は、基板３４とｎ^＋型化合物半導体層３７との間の格子定数差を緩和する機能を有する。特に、第２緩衝層３６は、その上に結晶成長するｎ^＋型化合物半導体層３７およびｎ型化合物半導体層３８それぞれの格子定数を決定する機能を有する。

ｎ型化合物半導体層（組成変化層）３８は、前記実施形態１のｎ型化合物半導体層２３（図１）と同様に、その最下部（カソード電極３３側）から最上部（アノード電極３９側）に向かって、ｎ型化合物半導体層（組成変化層）３８の主面と垂直な方向に変化する組成分布（傾斜組成）を有する。ｎ型化合物半導体層３８は、前記組成分布により、その内部に負の分極電荷を発生しうる。ｎ型化合物半導体層３８は、前記実施形態１と同様に、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）３８は、その最下部でｘ＝ｘ_０（ｘ_０＞０）のＡｌ組成比を有し、最上部でｘ＝ｘ_Ａ（ｘ_Ａ≧０）のＡｌ組成比を有する。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層３８の内部では、その最下部（カソード電極３３側）から最上部（アノード電極３９側）に向かって、Ａｌ組成比ｘがｘ_０からｘ_Ａまで連続的にまたは分子層単位（オングストロームオーダー）で段階的に変化する。また、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層３８において、ｘ_０＞ｘ_Ａである。すなわち、前記Ａｌ組成比ｘは、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層３８の最下部（カソード電極３３側）から最上部（アノード電極３９側）に向かって連続的にまたは分子層単位で段階的に減少する。

図５の半導体装置２の製造方法は、特に制限されないが、例えば、以下のとおりである。すなわち、まず、ＳｉＣ等から形成された基板３４を準備する。次に、基板３４上に、例えば、ＭＢＥ成長法により、III族窒化物半導体の積層構造を有する半導体層を形成する（前記半導体層形成工程）。前記半導体層の形成は、アンドープＡｌＮからなる第１緩衝層３５（厚さ２０ｎｍ）、アンドープＡｌＧａＮからなる第２緩衝層３６（厚さ２μｍ）、ｎ^＋型ＡｌＧａＮからなる化合物半導体層３７（厚さ５００ｎｍ、ドーピング濃度３×１０^１８ｃｍ^−３、Ａｌ組成比ｙ＝０．３）、および、ｎ型ＡｌＧａＮからなる化合物半導体層３８（厚さ１．８μｍ、ドーピング濃度７．１×１０^１６ｃｍ^−３）を、基板３４の側から前記順序で成長させて行う。ｎ^＋型化合物半導体層３７は、Ｇａ面上に成長（Ｇａ面が上面となるように成長）させる。

ここで、ｎ型化合物半導体層３８は、その下面でｘ＝０．３のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように形成する（成長させる）。Ａｌ組成比ｘは、ｎ型化合物半導体層３８の前記下面から前記上面に向かって連続的に、または分子層単位（オングストロームオーダー）で段階的に変化するように制御する。

次に、前記電極接合工程を行う。すなわち、まず、ｎ型化合物半導体層３８上に、例えば、Ｎｉ／Ａｕ多層膜などの金属膜の蒸着により、アノード電極３９を形成する。さらに、基板３４、第１緩衝層３５、第２緩衝層３６、およびｎ^＋型化合物半導体層３７の一部をエッチングにより除去し、基板３４下面（裏面）からｎ^＋型化合物半導体層３７下部まで達するビアホール（開口埋め込み部）を形成する。なお、基板３４、第１緩衝層３５、第２緩衝層３６のみをエッチングにより除去し、ｎ^＋型化合物半導体層３７下面が露出したところでエッチングをやめてもよい。そして、基板３４下面および前記ビアホール内に、例えば、Ｔｉ／Ａｌ多層膜などの金属膜を蒸着し、カソード電極３３を形成する。カソード電極３３は、ｎ^＋型化合物半導体層３７に接触するように形成する。以上のようにして、半導体装置（ＳＢＤ）２を製造（作製）することができる。

本実施形態の半導体装置２は、前記実施形態１の半導体装置１と同様、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善することが可能である。具体的には、本実施形態においても、前記実施形態１と同様、例えば図２〜４のグラフに示した関係が成立し得る。

すなわち、本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層３８を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層３８の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。

上記の通り、第２の実施形態の半導体装置２は、ｎ型化合物半導体層３８の下部から上部に向かって変化する組成分布を有する。ｎ型化合物半導体層３８は、この組成分布により下部から上部に向かうにつれて変化する結晶歪みを有しており、この結晶歪みの分布がｎ型化合物半導体層３８の内部に負の分極電荷を生じさせる。したがって、第１の実施形態の半導体装置１と同様に、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善することが可能である。さらに、カソード電極３３が、基板３４の下面（半導体装置２の裏面側）に形成されているので、実質的なチップ面積を低減することが可能である。

なお、図５の半導体装置２において、基板として導電性基板（例えば、高濃度のｎ型導電性基板）を用い、前記ビアホール（開口埋め込み部）の形成を省略しても良い。この場合、カソード電極３３を、導電性基板３４、第１緩衝層３５および第２緩衝層３６を介してｎ⁺型化合物半導体層３７と接合（電気的に接続）させることになる。この場合、第１緩衝層および第２緩衝層は、導電性の観点から、例えば、高濃度ｎ型ドーピング層であることが好ましい。

［実施形態３］
次に、本発明の第３の実施形態について説明する。

図６の断面図に、本実施形態の半導体装置であるＳＢＤ３の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）３は、ｎ型化合物半導体層（組成変化層）２３に代えてｎ型化合物半導体層（組成変化層）４０を有すること以外は、前記実施形態１（図１）のＳＢＤ１と同様である。ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層４０よりも高濃度のドナー不純物が添加されている。

ｎ型化合物半導体層４０は、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、ｎ型化合物半導体層（組成変化層）４０の主面と垂直な方向に変化する組成（組成分布）を有する。ｎ型化合物半導体層４０は、前記組成分布により、前記実施形態１のｎ型化合物半導体層２３（図１）と同様に、その内部に負の分極電荷を発生しうる。ｎ型化合物半導体層４０は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４０は、前記実施形態１のｎ型化合物半導体層２３（図１）と同様に、Ａｌ組成比ｘが、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）から最上部（アノード電極側主面すなわちアノード電極１２との界面）に向かってｘ_０（ｘ_０＞０）からｘ_Ａ（ｘ_０＞ｘ_Ａ≧０）まで連続的にまたは分子層単位で段階的に減少する。ただし、Ａｌ組成比ｘおよびドナー不純物濃度の分布が、以下のように、前記実施形態１のｎ型化合物半導体層２３と異なる。

前記実施形態１のｎ型化合物半導体層２３では、Ａｌ組成比に対して厚みの増分を変えることにより、分極による負電荷の体積密度を一定とした。これに対し、本実施形態のｎ型化合物半導体層４０では、Ａｌ組成比の変化に対して厚みの変化を一定とする。この場合、分極による負電荷の体積密度は、カソード電極１３の側で高くなり、アノード電極１２の側で低くなる。すなわち、本実施形態では、前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少する。ｎ型化合物半導体層４０においては、ドナー不純物濃度にも、負電荷の体積密度と同様の分布（カソード電極１３の側で高く、アノード電極１２の側で低い分布）を持たせて、ドナー不純物濃度と分極による負電荷とを互いにキャンセルさせる。すなわち、本実施形態では、前記組成変化層のドナー不純物濃度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少する。ｎ型化合物半導体層４０においては、全体にわたって、ドナー不純物濃度Ｎ_Ｄと負電荷の体積密度Ｎ_ＰＯＬが等しい（Ｎ_Ｄ＝Ｎ_ＰＯＬ）。なお、図６に示すとおり、ｎ型化合物半導体層４０において、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）における負電荷の体積密度をＮ_ＰＯＬ１とし、最上部（アノード電極側主面すなわちアノード電極１２との界面）における負電荷の体積密度をＮ_ＰＯＬ２とする。また、ｎ型化合物半導体層４０において、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）におけるドナー不純物濃度をＮ_Ｄ１とし、最上部（アノード電極側主面すなわちアノード電極１２との界面）におけるドナー不純物濃度をＮ_Ｄ２とする。

本実施形態のｎ型化合物半導体層４０では、このように、分極負電荷（負の分極電荷）の体積密度分布とドナー不純物濃度分布とを完全に一致させることで、逆方向バイアス印加時の電界を真性半導体と同様の分布にすることができる。これにより、逆方向バイアス印加時に生じる正電荷を、前記負の分極電荷でキャンセルすることができる。したがって、本実施形態の半導体装置（ＳＢＤ）３によれば、前記実施形態１の半導体装置（ＳＢＤ）１と同様、オン抵抗と耐圧との間のトレードオフを物性限界以上に改善することが可能である。

図６に示す半導体装置３の製造方法は、特に制限されないが、例えば、ｎ型化合物半導体層（組成変化層）２３に代えて本実施形態のｎ型化合物半導体層（組成変化層）４０を形成する以外は前記実施形態１と同様でよい。より具体的には、例えば、後述する実施例のとおりに製造することができる。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層４０を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層４０の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。

［実施形態４］
次に、本発明の第４の実施形態について説明する。

図７の断面図に、本実施形態の半導体装置であるＳＢＤ４の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）４は、ｎ型化合物半導体層（組成変化層）２３に代えてｎ型化合物半導体層（組成変化層）４１を有すること以外は、前記実施形態１（図１）のＳＢＤ１と同様である。ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層４１よりも高濃度のドナー不純物が添加されている。

ｎ型化合物半導体層４１は、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、ｎ型化合物半導体層（組成変化層）４１の主面と垂直な方向に変化する組成（組成分布）を有する。ｎ型化合物半導体層４１は、前記組成分布により、前記実施形態１のｎ型化合物半導体層２３（図１）と同様に、その内部に負の分極電荷を発生しうる。ｎ型化合物半導体層４１は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４１は、前記実施形態１のｎ型化合物半導体層２３（図１）および前記実施形態３のｎ型化合物半導体層４０（図６）と同様に、Ａｌ組成比ｘが、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）から最上部（アノード電極側主面すなわちアノード電極１２との界面）に向かってｘ_０（ｘ_０＞０）からｘ_Ａ（ｘ_０＞ｘ_Ａ≧０）まで連続的にまたは分子層単位で段階的に減少する。ただし、Ａｌ組成比ｘおよびドナー不純物濃度の分布が、以下のように、前記実施形態１および実施形態３と異なる。

前記実施形態１のｎ型化合物半導体層２３では、Ａｌ組成比に対して厚みの増分を変えることにより、分極による負電荷（負の分極電荷）の体積密度を一定とした。これに対し、本実施形態のｎ型化合物半導体層４１では、実施形態３のｎ型化合物半導体層４０と同様、Ａｌ組成比の変化に対して厚みの変化を一定とする。この場合、分極による負電荷の体積密度は、カソード電極１３の側で高くなり、アノード電極１２の側で低くなる。すなわち、本実施形態では、前記アノード電極および前記カソード電極間の電圧印加により前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少する。また、実施形態３のｎ型化合物半導体層４０では、この分布と同様の分布をドナー不純物濃度にも持たせた。これに対し、本実施形態のｎ型化合物半導体層４１では、ドナー不純物濃度を均一分布とする。すなわち、本実施形態では、前記組成変化層のドナー不純物濃度が、前記組成変化層全体にわたって均一である。なお、図７に示すとおり、ｎ型化合物半導体層４１において、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）における負電荷の体積密度をＮ_ＰＯＬ１とし、最上部（アノード電極側主面すなわちアノード電極１２との界面）における負電荷の体積密度をＮ_ＰＯＬ２とする。また、ｎ型化合物半導体層４１において、ドナー不純物濃度Ｎ_Ｄは、前記の通りｎ型化合物半導体層４１全体にわたって均一であり、Ｎ_Ｄ＝Ｎ_ＰＯＬ１である。

本実施形態の半導体装置（ＳＢＤ）は、ｎ型化合物半導体層４１が前記の構成を有することにより、逆方向バイアス印加時にｎ型化合物半導体層４１に生じる正電荷を、前記負の分極電荷によりキャンセルすることができる。したがって、本実施形態の半導体装置（ＳＢＤ）によれば、オン抵抗と耐圧との間のトレードオフを物性限界以上に改善することが可能である。

図８のグラフに、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４１の電荷密度の分布を概略的に例示する。同図において、縦軸は前記負電荷密度および正電荷（全正電荷）の密度を示し、横軸は、基板平面に垂直に、アノード電極側からカソード電極側までの位置ｕを示す。図示の通り、ドナー不純物濃度Ｎ_Ｄ、カソード電極側の負電荷密度Ｎ_ＰＯＬ１、およびアノード電極側側の負電荷密度Ｎ_ＰＯＬ２において、Ｎ_Ｄ＝Ｎ_ＰＯＬ１、Ｎ_ＰＯＬ１＞Ｎ_ＰＯＬ２である。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４１の全正電荷は、最上部（アノード電極側主面すなわちアノード電極１２との界面）で最も高いＮ_ｍａｘであり、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）では０である。位置ｕに対して組成の変化が一定値βであれば、分極電荷密度の分布は、下記数式（２２）で表される。

空乏層端での電荷は０なので、空乏層幅Ｗ（ｍ）は、下記数式（２３）で与えられる。

また、空乏層端では電界が０であることから、前記数式（２２）をｕについて積分すれば、ｎ型化合物半導体層４１の電界強度Ｅ（Ｖ／ｍ）について、下記数式（２４）が導出できる。

ｕ＝０において電界強度の大きさは最大なので、下記数式（２５）が成立する。

ここで、Ｅ_ｍａｘ（Ｖ／ｍ）は、前記数式（２４）でｕ＝０のときの電界強度Ｅの絶対値である。前記数式（２４）式をｕについて積分し、空乏層端でＶ＝０とし、ｕ＝０でＶ＝Ｖ_Ｂとすると、下記数式（２６）が導出される。

前記数式（６），（２３）および（２５）により、下記数式（２７）が成り立つ。

図９のグラフに、前記数式（２６）および（２７）に基づき、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４１のオン抵抗と耐圧の関係をプロットする。同図において、縦軸はオン抵抗Ｒ_ｏｎを示し、横軸は耐圧Ｖ_Ｂを示す。同図中、３本の点線は、本実施形態のＳＢＤにおいて、Ａｌ_ｘＧａ_１−ｘＮ層４１のｘを、それぞれ、図示したｘ_０の値（０．３５、０．６２または１．０）からｘ_Ａ＝０まで連続的に減少させた場合のプロットを示す。実線は、Ａｌ_ｘＧａ_１−ｘＮ層４１の組成比をｘ＝０で一定（すなわちＧａＮ層）としたＳＢＤのプロットを示す。図示の通り、ｘ_０＝０．３５からｘ_Ａ＝０に組成を変化させた本実施形態のＳＢＤでは、同じ耐圧で比較したオン抵抗は、ＧａＮ層を有する（組成変化層を有さない）ＳＢＤと比較して、若干ではあるが低減が見られる。前記オン抵抗は、ｘ_０＝０．６２として更に分極電荷を増加させると、ＧａＮ層の１／２まで低減可能であり、ｘ_０＝１．０としてこの系で最大の分極電荷を発生させるとＧａＮ層の１／４にまで低減可能である。このことから、本実施例のＳＢＤによれば、組成変化層を有さないＳＢＤと比較して、同じ耐圧でオン抵抗を大幅に低減可能であることが分かる。

図７に示す半導体装置４の製造方法は、特に制限されないが、例えば、ｎ型化合物半導体層（組成変化層）２３に代えて本実施形態のｎ型化合物半導体層（組成変化層）４１を形成する以外は前記実施形態１と同様でよい。より具体的には、例えば、後述する実施例のとおりに製造することができる。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層４１を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層４１の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。

［実施形態５］
次に、本発明の第５の実施形態について説明する。

図１０の断面図に、本実施形態の半導体装置であるＳＢＤ３の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）５は、ｎ型化合物半導体層（組成変化層）２３に代えてｎ型化合物半導体層（組成変化層）４２を有すること以外は、前記実施形態１（図１）のＳＢＤ１と同様である。ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層４２よりも高濃度のドナー不純物が添加されている。

ｎ型化合物半導体層４２は、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、ｎ型化合物半導体層（組成変化層）４２の主面と垂直な方向に変化する組成（組成分布）を有する。ｎ型化合物半導体層４２は、前記組成分布により、前記実施形態１のｎ型化合物半導体層２３（図１）と同様に、その内部に負の分極電荷を発生しうる。ｎ型化合物半導体層４２は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４２は、前記実施形態１のｎ型化合物半導体層２３（図１）および前記実施形態４のｎ型化合物半導体層４１（図７）と同様に、Ａｌ組成比ｘが、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）から最上部（アノード電極側主面すなわちアノード電極１２との界面）に向かってｘ_０（ｘ_０＞０）からｘ_Ａ（ｘ_Ａ≧０）まで連続的にまたは分子層単位で段階的に減少する。ただし、ドナー不純物濃度が、実施形態４と異なる。すなわち、前記実施形態４のｎ型化合物半導体層４１では、ドナー不純物濃度Ｎ_Ｄは、カソード側（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）の負電荷の体積密度Ｎ_ＰＯＬ１と等しい。これに対し、本実施形態のｎ型化合物半導体層４２では、ドナー不純物濃度Ｎ_Ｄは、アノード側（アノード電極側主面すなわちアノード電極１２との界面）の負電荷の体積密度Ｎ_ＰＯＬ２と等しく、かつ、ｎ型化合物半導体層４２にわたって均一である。これ以外は、ｎ型化合物半導体層４２は、前記実施形態４のｎ型化合物半導体層４１と同様である。

図１１のグラフに、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４２の電荷密度の分布を概略的に例示する。同図において、縦軸は、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４２の前記分極負電荷（負の分極電荷）密度および正電荷（全正電荷）の密度を示し、横軸は、基板平面に垂直に、アノード電極側（アノード電極側主面）からカソード電極側（カソード電極側主面）までの位置ｕを示す。図示の通り、カソード電極側主面の負電荷密度をＮ_ＰＯＬ１、アノード電極側主面の負電荷密度をＮ_ＰＯＬ２とすると、Ｎ_Ｄ＝Ｎ_ＰＯＬ２、Ｎ_ＰＯＬ１＞Ｎ_ＰＯＬ２である。全負電荷は、アノード電極側主面では最も低く０であり、カソード電極側主面で最も高いＮ_ｍａｘである。本実施形態のｎ型Ａｌ_ｘＧａ_１−ｘＮ層４２は、電界のピークがカソード電極側にあることと、ドーピング濃度（キャリア濃度）が、アノード電極側と等しい（Ｎ_Ｄ＝Ｎ_ＰＯＬ２）ために実施形態４よりも低めである点が異なる。このため、本実施形態では、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４２に、分極による負電荷が残る。しかしながら、本実施形態と実施形態４とは、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層の電荷の正負が反転しているのみであるので、ＳＢＤのオン抵抗と耐圧の関係は、ほぼ同じである。

また、実施形態４および本実施形態では、ドナー不純物濃度Ｎ_Ｄを分極負電荷密度の最大値あるいは最小値と一致させる例を示した。しかしながら、前記Ｎ_Ｄを、前記最大値と前記最小値の間の任意の値と等しくなるようにしても、同様に、オン抵抗と耐圧との間のトレードオフを物性限界以上に改善することが可能である。

図１０に示す半導体装置５の製造方法は、特に制限されないが、例えば、ｎ型化合物半導体層（組成変化層）２３に代えて本実施形態のｎ型化合物半導体層（組成変化層）４２を形成する以外は前記実施形態１と同様でよい。より具体的には、例えば、後述する実施例のとおりに製造することができる。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層４２を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層４２の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。

［実施形態６］
次に、本発明の第６の実施形態について説明する。

図１２の断面図に、本実施形態の半導体装置であるＳＢＤ６の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）６は、ｎ型化合物半導体層（組成変化層）２３に代えてｎ型化合物半導体層（組成変化層）４３を有すること以外は、前記実施形態１（図１）のＳＢＤ１と同様である。ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層４３よりも高濃度のドナー不純物が添加されている。

ｎ型化合物半導体層４３は、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、ｎ型化合物半導体層（組成変化層）４３の主面と垂直な方向に変化する組成（組成分布）を有する。ｎ型化合物半導体層４３は、前記組成分布により、前記実施形態１のｎ型化合物半導体層２３（図１）と同様に、その内部に負の分極電荷を発生しうる。ｎ型化合物半導体層４３は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４３は、前記各実施形態のｎ型Ａｌ_ｘＧａ_１−ｘＮ層と同様に、Ａｌ組成比ｘが、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）から最上部（アノード電極側主面すなわちアノード電極１２との界面）に向かってｘ_０（ｘ_０＞０）からｘ_Ａ（ｘ_Ａ≧０）まで連続的にまたは分子層単位で段階的に減少する。ただし、以下の点が、前記各実施形態と異なる。

前記実施形態１および前記実施形態２に示したＳＢＤ１および２では、ドナー不純物による正電荷を、分極電荷による負電荷で完全にキャンセルしている。この構成は、オン抵抗と耐圧のトレードオフを改善するには最も効果があるが、ドナー不純物濃度、Ａｌ組成比および成長速度を同時に制御して結晶成長を行うには、高い制御技術が要求される。ドナー不純物濃度と分極電荷密度が完全に一致しなくても、分極による負電荷で逆方向バイアス印加時の正電荷を減少させれば、耐圧向上の効果が得られる。この点につき、以下に説明する。

本実施形態のＳＢＤ６においては、図１２に示すとおり、ｎ型化合物半導体層（組成変化層）４３全体にわたって、ドナー不純物濃度Ｎ_Ｄ＞分極負電荷密度Ｎ_ＰＯＬである。このＳＢＤ６において、耐圧Ｖ_Ｂ（Ｖ）は、前記数式（４）を変形することにより下記数式（４Ｂ）で与えられる。

このときのオン抵抗Ｒ_ｏｎ（Ω・ｍ^２）は、前記数式（６）に基づき、下記数式（６Ｂ）で表すことができる。

ここで、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４３の厚みｄ_ｍｉｎ（ｍ）は、下記数式（５Ｂ）で与えられる。

図１３に、前記数式（４Ｂ）、（６Ｂ）および（５Ｂ）に基づきオン抵抗と耐圧の関係をプロットした結果を示す。同図において、縦軸はオン抵抗Ｒ_ｏｎ（Ω・ｍ^２）を示し、横軸は耐圧Ｖ_Ｂ（Ｖ）を示す。同図中、３本の点線は、本実施形態のＳＢＤにおいて、Ａｌ_ｘＧａ_１−ｘＮ層４３のｘを、それぞれ、図示したｘ_０の値（０．３、０．６２または１．０）からｘ_Ａ＝０まで連続的に減少させた場合のプロットを示す。実線は、Ａｌ_ｘＧａ_１−ｘＮ層４３の組成比をｘ＝０で一定（すなわちＧａＮ層）としたＳＢＤのプロットを示す。図示の通り、実線で示したＧａＮ層を有する（組成変化層を有しない）ＳＢＤに対し、ｘ_０＝０．３からｘ_Ａ＝０に組成を変化させた本実施形態のＳＢＤでは、同じ耐圧で比較すると、オン抵抗は６割程度に低減できる。前記オン抵抗はｘ_０＝０．６２として更に分極電荷を増加させると、前記ＧａＮ層を有するＳＢＤの４割にまで低減可能である。さらに、前記オン抵抗は、ｘ_０＝１．０としてこの系で最大の分極電荷を発生させると前記ＧａＮ層を有するＳＢＤの１／４にまで低減可能である。また、前記数式（４Ｂ）、（６Ｂ）および（５Ｂ）より、オン抵抗を最小とするドナー不純物濃度と分極電荷の体積密度の比率を求めることができる。すなわち、前記数式（４Ｂ）、（６Ｂ）および（５Ｂ）によれば、前記組成変化層を有しない半導体装置に対する本発明の半導体装置のオン抵抗低減は、前記組成変化層においてドナー不純物濃度が分極電荷密度の５倍程度であれば、例えば２割減が実現可能であることが分かる。同様に、前記オン抵抗低減は、前記組成変化層においてドナー不純物濃度が分極電荷密度の２．５倍程度であれば、例えば４割減が実現可能である。この理由から、本発明では、前記組成変化層のドナー不純物濃度（ｍ^−３）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ_ＰＯＬ ^ＭＡＸ（ｍ^−３）の５倍以下であることが好ましい。また、前記組成変化層のドナー不純物濃度（ｍ^−３）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ_ＰＯＬ ^ＭＡＸ（ｍ^−３）の２．５倍以下であることがより好ましい。理想的には、前記組成変化層のドナー不純物濃度（ｍ^−３）が、前記第２のｎ型半導体層に発生しうる分極電荷の体積密度の最大値Ｎ_ＰＯＬ ^ＭＡＸ（ｍ^−３）と等しい。

図１２に示す半導体装置６の製造方法は、特に制限されないが、例えば、ｎ型化合物半導体層（組成変化層）２３に代えて本実施形態のｎ型化合物半導体層（組成変化層）４３を形成する以外は前記実施形態１と同様でよい。より具体的には、例えば、後述する実施例のとおりに製造することができる。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層４３を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層４３の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。なお、図１２およびその説明においては、前記実施形態１と同様に、分極電荷密度Ｎ_ＰＯＬが、前記組成変化層全体にわたって均一である半導体装置（ＳＢＤ）を例示した。しかし、これに限定されず、前記組成変化層全体にわたってドナー不純物濃度Ｎ_Ｄ＞分極負電荷密度Ｎ_ＰＯＬであれば、前記数式（４Ｂ）〜（６Ｂ）にしたがってオン抵抗と耐圧との間のトレードオフを改善可能である。具体的には、例えば、前記組成変化層は、前記実施形態３〜５と同様に変化する分極電荷密度を有していても良い。

［実施形態７］
次に、本発明の第７の実施形態について説明する。

図１４の断面図に、本実施形態の半導体装置であるＳＢＤ７の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）７は、ｎ型化合物半導体層（組成変化層）２３に代えてｎ型化合物半導体層（組成変化層）４４を有すること以外は、前記実施形態１（図１）のＳＢＤ１と同様である。ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層４４よりも高濃度のドナー不純物が添加されている。

ｎ型化合物半導体層（組成変化層）４４は、第１半導体層４４Ａ、第２半導体層４４Ｂおよび第３半導体層４４Ｃからなる多層構造を有する。これら多層構造には、シリコンなどのドナー不純物が導入されている。第１半導体層４４Ａは、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）からなり、第２半導体層４４Ｂは、Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）からなり、第３半導体層４４Ｃは、Ａｌ_ｗＧａ_１−ｗＮ（０≦ｗ＜１）からなる。本実施形態では、前記Ａｌ組成比ｘ、ｚ、およびｗは、それぞれ一定である。すなわち、第１半導体層４４Ａ、第２半導体層４４Ｂおよび第３半導体層４４ＣのＡｌ組成比はそれぞれ均一である。また、前記Ａｌ組成比ｘ、ｚ、ｗについて、ｘ＞ｚ＞ｗ、の関係式が成立するものとする。したがって、ｎ型化合物半導体層（組成変化層）４４においては、Ａｌ組成比は、カソード電極１３側からアノード電極１２側に向かって３段階で変化する。なお、ｎ型化合物半導体層（組成変化層）４４のＡｌ組成比は、３段階に限らず、任意のＬ段階（Ｌは２または４以上の整数）で変化してもよい。

例えば、ｎ^＋型化合物半導体層２２のＡｌ組成比がｙ＝０．３、第１半導体層４４ＡのＡｌ組成比がｘ＝０．２、第２半導体層４４ＢのＡｌ組成比がｚ＝０．１、第３半導体層４４ＣのＡｌ組成比がｗ＝０であるとする。このとき、ｎ型化合物半導体層４４における層間の電荷の差分は、前記数式（１３）に基づき、４．７４×１０^１２ｃｍ^−２、４．２５×１０^１２ｃｍ^−２、および３．７８×１０^１２ｃｍ^−２と算出できる。これら電荷量は各層の界面に偏在するので、逆方向バイアス印加時にドナー不純物による正電荷が残る。このような本実施形態のＳＢＤでは、オン抵抗と耐圧との間のトレードオフを物性限界以上に改善する点において、実施形態６のＳＢＤと同程度の性能を実現することができる。

図１４に示す半導体装置７の製造方法は、特に制限されないが、例えば、ｎ型化合物半導体層（組成変化層）２３に代えて本実施形態のｎ型化合物半導体層（組成変化層）４４を形成する以外は前記実施形態１と同様でよい。より具体的には、例えば、後述する実施例のとおりに製造することができる。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層４４を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。一方、ｎ型半導体層４４の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。具体的には、前記実施形態１と同様である。

［実施形態８］
次に、本発明の第８の実施形態について説明する。

本発明の半導体装置は、さらに、絶縁膜を含み、前記半導体層における前記アノード電極接合部の一部に開口埋め込み部が形成されており、前記絶縁膜は、前記開口埋め込み部を覆うように形成され、前記アノード電極は、前記開口埋め込み部に、前記絶縁膜を介して接合され、かつ、前記開口埋め込み部以外の部分にショットキ接合されていることが好ましい。このような構成によれば、本発明の半導体装置に対する電圧非印加時（オフ時）に、前記開口埋め込み部にも空乏層が広がりやすい。このような構造の半導体装置は、前記半導体層における前記アノード電極側で、さらに電界（電界集中）が緩和されやすく、より高耐圧またはオン抵抗の低減が得られやすい。本実施形態では、このような半導体装置の一例について説明する。

図１５の断面図に、本実施形態の半導体装置であるＳＢＤ８の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）８は、ｎ型化合物半導体層（組成変化層）２３上部にトレンチ部（開口埋め込み部）１５が形成されていることと、さらに絶縁膜１４を含むことと、トレンチ部１５において、アノード電極１２およびｎ型化合物半導体層（組成変化層）２３が、絶縁膜１４を介して接合されていること以外は、前記実施形態１（図１）の半導体装置（ＳＢＤ）と同様である。以下、さらに具体的に説明する。

前記の通り、図１５の半導体装置８は、絶縁膜１４を含む。さらに、この半導体層８は、層２０〜２３により形成される半導体層のうち、ｎ型化合物半導体層（組成変化層）２３上部すなわちアノード電極１２との接合部の一部に、トレンチ部（開口埋め込み部）１５が形成されている。絶縁膜１４は、トレンチ部（開口埋め込み部）１５を覆うように形成されている。アノード電極１２は、トレンチ部（開口埋め込み部）１５に、絶縁膜１４を介して接合されている。絶縁膜１４は、特に制限されず、半導体装置（素子）に一般に用いられる絶縁膜でよく、例えば、ＳｉＯ_２、ＳｉＯＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２等の酸化物が挙げられる。さらに、アノード電極１２は、前記接合部のうちトレンチ部（開口埋め込み部）１５以外の部分、すなわちｎ型化合物半導体層（組成変化層）２３上面にショットキ接合されている。これら以外は、この半導体装置（ＳＢＤ）８の構造は、前記実施形態１（図１）の半導体装置（ＳＢＤ）と同様である。なお、前記アノード電極が金属から形成されている場合、前記絶縁膜を介した前記アノード電極と前記半導体層との接合は、ＭＩＳ（Metal-Insulator-Semiconductor）接合であるということができる。前記ＭＩＳ接合は、前記絶縁膜が酸化物である場合は、ＭＯＳ（Metal-Oxide-Semiconductor）接合であるということができる。

図１５の半導体装置８において、ｎ型化合物半導体層（組成変化層）２３は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）２３は、前記実施形態１（図１）の半導体装置（ＳＢＤ）の場合と同様、その最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）でｘ＝ｘ_０（ｘ_０＞０）のＡｌ組成比を有し、最上部（アノード電極側主面すなわちアノード電極１２とショットキ接合する界面）でｘ＝ｘ_Ａ（ｘ_Ａ≧０）のＡｌ組成比を有する。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層２３の内部では、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、Ａｌ組成比ｘがｘ_０からｘ_Ａまで連続的にまたは分子層単位（オングストロームオーダー）で段階的に変化する。

図１５のｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）２３において、Ａｌ組成比ｘの変化の仕方（組成分布）およびドナー不純物濃度の分布は、前記実施形態１と同様である。すなわち、同図のｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）２３は、前記実施形態１と同様、全体にわたって一定の分極負電荷（負の分極電荷）密度Ｎ_ＰＯＬを有し、かつ、全体にわたって一定のドナー不純物濃度Ｎ_Ｄ＝Ｎ_ＰＯＬを有する。これにより、本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１と同様、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善することが可能である。

さらに、本実施形態（図１５）の半導体装置８は、前記の通り、電圧非印加時（オフ時）には、トレンチ部（開口埋め込み部）１５の側面および底面からも空乏層が広がる。したがって、この半導体装置８では、前記実施形態１のようにトレンチ部（開口埋め込み部）１５を有しない場合と比較して、電圧非印加時（オフ時）に、アノード電極１２側に空乏層が広がりやすい。具体的には、例えば図１６に示すとおりである。これにより、本実施形態（図１５）の半導体装置８は、前記実施形態１（図１）の半導体装置１と比較して、アノード電極１２側で、さらに電界（電界集中）が緩和されやすく、より高耐圧が得られやすい。

前述のとおり、本発明の半導体装置の製造方法は特に限定されないが、前記本発明の製造方法により製造することが好ましい。本発明の半導体装置の製造方法は、例えば、さらに、前記半導体層の一部に前記開口埋め込み部を形成する開口埋め込み部形成工程と、前記開口埋め込み部を覆うように前記絶縁膜を形成する前記絶縁膜形成工程とを含み、前記電極接合工程において、前記アノード電極を、前記開口埋め込み部に、前記絶縁膜を介して接合させ、かつ、前記開口埋め込み部以外の部分にショットキ接合させることが、より好ましい。この製造方法によれば、例えば、本実施形態の半導体装置または後述する実施形態９〜１０の半導体装置を製造することができる。図１５および１６に示す半導体装置８の製造方法は、特に制限されないが、例えば、アノード電極１２の形成に先立ち、トレンチ部（開口埋め込み部）１５の形成（前記開口埋め込み部形成工程）および絶縁膜１４の形成（前記絶縁膜形成工程）を行うことと、アノード電極１２の接合を前記の通り行うこと以外は、前記実施形態１と同様でよい。すなわち、アノード電極１２は、トレンチ部（開口埋め込み部）１５に、絶縁膜１４を介して接合され、かつ、ｎ型化合物半導体層（組成変化層）２３上面におけるトレンチ部（開口埋め込み部）１５以外の部分にショットキ接合するように形成する。トレンチ部（開口埋め込み部）１５の形成方法は特に制限されず、例えば、エッチング等でよい。絶縁膜１４の形成方法は特に制限されず、例えば、ＭＢＥ成長法等でよい。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層２３を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層２３の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。

なお、本実施形態では、前記実施形態１と同様、ｎ型化合物半導体層（組成変化層）２３の分極負電荷密度およびドナー不純物濃度が全体にわたって一定である場合について説明した。しかし、これに限定されず、図１５の半導体装置のｎ型化合物半導体層（組成変化層）２３において、Ａｌ組成比ｘの変化の仕方（組成分布）およびドナー不純物濃度の分布を、例えば、前記実施形態３〜７のいずれかと同様にしても良い。これによれば、前記実施形態３〜７と同様、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善できる。また、前記の通り、トレンチ部（開口埋め込み部）１５および絶縁膜１４を設けたことにより、さらに電界（電界集中）が緩和されやすく、より高耐圧が得られやすい。

また、例えば、図１５では、カソード電極１３を、前記実施形態１と同様、ｎ^＋型化合物半導体層２２の上面に形成している。しかし、これに限定されず、例えば、前記実施形態２と同様、カソード電極１３を、前記基板の下面側、または前記半導体層の下面側に形成しても良い。

実施形態１〜８においては、ｎ型化合物半導体層２３、３８、または４０〜４４の全体にわたって、組成（例えばＡｌ組成比）が変化する例を示した。しかし、本発明はこれに限定されず、例えば、ｎ型化合物半導体層２３、３８、または４０〜４４の一部のみに、組成が変化する領域が存在してもよい。例えば、ｎ型化合物半導体層２３、３８、または４０〜４４において、組成が変化する領域と変化しない領域とがそれぞれ複数あり、それらが交互に存在する構成としても良い。

［実施形態９］
次に、本発明の第９の実施形態について説明する。

図１７の断面図に、本実施形態の半導体装置であるＳＢＤ９の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）３は、ｎ型化合物半導体層（組成変化層）２３に代えて、ｎ型化合物半導体層５１およびｎ型化合物半導体層（組成変化層）５２を有すること以外は、前記実施形態８（図１５）のＳＢＤ８と同様である。ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層５１および５２よりも高濃度のドナー不純物が添加されている。

ｎ型化合物半導体層５１および５２は、図１５のｎ型化合物半導体層２３と同位置に配置されており、ｎ^＋型化合物半導体層２２の上に、ｎ型化合物半導体層５１および５２が、前記順序で積層されている。ｎ型化合物半導体層（組成変化層）５２は、その一部が、上面から下面に至るまで除去され、図１５と同様にトレンチ部（開口埋め込み部）１５が形成されている。絶縁膜１４の下面は、ｎ型化合物半導体層５１の上面と接触している。ｎ型化合物半導体層５１は、ｎ^＋型化合物半導体層２２と同様、全体にわたって一様な組成Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜１）を有し、ｙ＝ｘ_０またはｙ≒ｘ_０である。

ｎ型化合物半導体層（組成変化層）５２は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）５２は、その最下部（カソード電極側主面すなわちｎ型化合物半導体層５１との界面）でｘ＝ｘ_０（ｘ_０＞０）のＡｌ組成比を有し、最上部（アノード電極側主面すなわちアノード電極１２とショットキ接合する界面）でｘ＝ｘ_Ａ（ｘ_Ａ≧０）のＡｌ組成比を有する。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層５２の内部では、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、Ａｌ組成比ｘがｘ_０からｘ_Ａまで連続的にまたは分子層単位（オングストロームオーダー）で段階的に変化する。前記Ａｌ組成比の変化の仕方（組成分布）およびドナー不純物濃度分布は、例えば、前記実施形態１〜８（図１、５〜７、１０、１２、１４または１５）の半導体装置（ＳＢＤ）におけるｎ型化合物半導体層２３、３８、４１、４１、４２、４３または４４と同様である。

本実施形態の半導体装置は、前記実施形態８（図１５）の半導体装置８と同様、トレンチ部（開口埋め込み部）１５を有することで、アノード電極１２側に空乏層が広がりやすいため、さらに電界（電界集中）が緩和されやすく、より高耐圧が得られやすい。

また、本実施形態の半導体装置は、ｎ型化合物半導体層（組成変化層）５２を有することで、前記各実施形態と同様、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善できる。

さらに、本実施形態の半導体装置は、前記組成変化層が、前記開口埋め込み部（トレンチ部）の下端から上の部分に集中して形成されていることで、特に、オン抵抗の低減に優れた効果を示す。すなわち、まず、本実施形態または前記実施形態８のようにトレンチ部（開口埋め込み部）を形成した半導体装置では、特に、前記トレンチ部（開口埋め込み部）下端から上の部分において、抵抗が大きくなりやすい。これは、前記トレンチ部（開口埋め込み部）を形成しない場合と比較して、前記アノード電極において電流を流せる面積が狭いためである。しかしながら、前記トレンチ部（開口埋め込み部）下端から上の部分に前記組成変化層が存在すれば、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善できる。したがって、前記トレンチ部（開口埋め込み部）を浅く形成してオン抵抗を低減させても、比較的高い耐圧を得ることができる。このような効果は、前記実施形態８においても得ることができるが、本実施形態では、前記組成変化層が、前記トレンチ部（開口埋め込み部）下端から上の部分に集中して存在するために、この部分における抵抗低減の効果が一層顕著である。この観点から、本発明では、前記組成変化層の下面が、前記開口埋め込み部の下端と同一平面内またはそれよりも上に配置されていることが好ましい。

本実施形態の半導体装置は、前記のように、特に、オン抵抗の低減に優れた効果を示す。例えば、５００Ｖ以下の低い耐圧の半導体装置（デバイス）においては、特に低抵抗が重要であるため、本実施形態の構造とすることが有利である。ただし、本実施形態の半導体装置は、これに限定されず、耐圧が５００Ｖを超える半導体装置であっても良い。

なお、ｎ型化合物半導体層（組成変化層）５２は、図１７では、前記実施形態１と同様に、全体にわたって分極負電荷とドナー不純物濃度が等しい（Ｎ_Ｄ＝Ｎ_ＰＯＬ）例を図示している。ただし、前記分極負電荷および前記ドナー不純物濃度の分布は、これに限定されず、例えば前述のように、前記実施形態３〜８のいずれかと同様であっても良い。

図１７に示す半導体装置９の製造方法は、特に制限されないが、例えば、ｎ型化合物半導体層（組成変化層）２３に代えてｎ型化合物半導体層５１およびｎ型化合物半導体層（組成変化層）５２を形成することと、ｎ型化合物半導体層（組成変化層）５２の一部を上面から下面に至るまで除去してトレンチ部１５を形成すること以外は、前記実施形態８と同様でよい。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層５２を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層５２の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。また、本実施形態は、特に抵抗の低減に対し顕著な効果を有することは、前述のとおりである。

［実施形態１０］
次に、本発明の第１０の実施形態について説明する。

図１８の断面図に、本実施形態の半導体装置であるＳＢＤ１１の構造を概略的に示す。図示のとおり、この半導体装置（ＳＢＤ）１１は、組成が一定のｎ型化合物半導体層５１に代えて組成変化層（ｎ型半導体層）５３を有し、組成変化層（ｎ型化合物半導体層）５２に代えて組成が一定のｎ型化合物半導体層５４を有すること以外は、前記実施形態９（図１７）のＳＢＤ８と同様である。すなわち、本実施形態では、ｎ^＋型化合物半導体層２２上に形成されているｎ型化合物半導体層において、組成が一定である層と組成変化層とが、前記実施形態９と上下逆である。ｎ^＋型化合物半導体層２２には、ｎ型化合物半導体層５３および５４よりも高濃度のドナー不純物が添加されている。

ｎ型化合物半導体層５３および５４は、ｎ^＋型化合物半導体層２２の上に、前記順序で積層されている。ｎ型化合物半導体層５４は、その一部が、上面から下面に至るまで除去され、図１５と同様にトレンチ部（開口埋め込み部）１５が形成されている。絶縁膜１４の下面は、ｎ型化合物半導体層（組成変化層）５３の上面と接触している。

ｎ型化合物半導体層（組成変化層）５３は、例えば、シリコンなどのドナー不純物が導入されたＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）により形成することができる。このｎ型化合物半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）５３は、その最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）でｘ＝ｘ_０（ｘ_０＞０）のＡｌ組成比を有し、最上部（アノード電極側主面すなわちｎ型化合物半導体層５４との界面）でｘ＝ｘ_Ａ（ｘ_Ａ≧０）のＡｌ組成比を有する。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層５３の内部では、その最下部（カソード電極１３側）から最上部（アノード電極１２側）に向かって、Ａｌ組成比ｘがｘ_０からｘ_Ａまで連続的にまたは分子層単位（オングストロームオーダー）で段階的に変化する。前記Ａｌ組成比の変化の仕方（組成分布）およびドナー不純物濃度分布は、例えば、前記実施形態１〜８（図１、５〜７、１０、１２、１４または１５）の半導体装置（ＳＢＤ）におけるｎ型化合物半導体層２３と同様である。ｎ型化合物半導体層５４は、全体にわたって一様な組成Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）を有し、ｚ＝ｘ_Ａまたはｚ≒ｘ_Ａである。

本実施形態の半導体装置は、前記実施形態８（図１５）の半導体装置８と同様、トレンチ部（開口埋め込み部）１５を有することで、アノード電極１２側に空乏層が広がりやすいため、さらに電界（電界集中）が緩和されやすく、より高耐圧が得られやすい。

また、本実施形態の半導体装置は、ｎ型化合物半導体層（組成変化層）５４を有することで、前記各実施形態と同様、物性限界以上にオン抵抗と耐圧との間のトレードオフを改善できる。

さらに、本実施形態の半導体装置は、前記組成変化層が、前記開口埋め込み部（トレンチ部）の下端から下の部分に集中して形成されていることで、特に、耐圧の向上に優れた効果を示す。したがって、例えば、５００Ｖ以上の高い耐圧が必要な半導体装置（デバイス）においては、特に、本実施形態の構造とすることが有利である。ただし、本実施形態の半導体装置は、これに限定されず、耐圧が５００Ｖ未満の半導体装置であっても良い。なお、このような観点から、本発明の半導体装置においては、前記組成変化層の上面が、前記アノード電極接合部における前記開口埋め込み部の上端よりも下に配置されていることが好ましく、前記組成変化層の上面が、前記開口埋め込み部の下端と同一平面内またはそれよりも下に配置されていることがより好ましい。

なお、ｎ型化合物半導体層（組成変化層）５３は、図１８では、前記実施形態１と同様に、全体にわたって分極負電荷とドナー不純物濃度が等しい（Ｎ_Ｄ＝Ｎ_ＰＯＬ）例を図示している。ただし、前記分極負電荷および前記ドナー不純物濃度の分布は、これに限定されず、例えば前述のように、前記実施形態２〜８のいずれかと同様であっても良い。

図１８に示す半導体装置１１の製造方法は、特に制限されないが、例えば、ｎ型化合物半導体層（組成変化層）２３に代えてｎ型化合物半導体層５３（組成変化層）およびｎ型化合物半導体層５４を形成することと、ｎ型化合物半導体層５４の一部を上面から下面に至るまで除去してトレンチ部１５を形成すること以外は、前記実施形態８と同様でよい。

本実施形態の半導体装置（ＳＢＤ）は、前記実施形態１の半導体装置（ＳＢＤ）と同様、ｎ型化合物半導体層５３を組成変化のない層に変えた半導体装置（ＳＢＤ）と比較すると、同じ耐圧ではオン抵抗を低減できる。また、前記実施形態１と同様、ｎ型半導体層５３の厚みが前記組成変化のない層の厚みと同じであれば、同じオン抵抗で、より高い耐圧を得ることができる。また、本実施形態は、特に、耐圧の向上に顕著な効果を有することは、前述のとおりである。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。基板（支持基板）１０または３４は、前述のように、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板、ＳＯＩ等、どのような基板でもよい。また、前記実施形態３〜１０の半導体装置３〜９および１１（図６、７、１０、１２、１４、１５、１７、および１８）では、前記実施形態１と同様、カソード電極１３が、前記半導体層の上面（表面）側に形成されている。しかしながら、これに限定されず、前記実施形態２の半導体装置２（図５）と同様に、カソード電極が、前記半導体層の下面（裏面）側に形成されていてもよい。

さらに、本発明の半導体装置において、前記半導体層の形成材料および構成も、前記の説明に限定されず、任意である。例えば、前記半導体層は、前述のように、窒化物半導体層から形成されていることが好ましく、III族窒化物半導体から形成されていることがより好ましいが、これには限定されない。また、前記実施形態１および３〜１０において、ｎ^＋型化合物半導体層２２（図１、図６、図７、図１０、図１２、図１４、図１５、図１６、図１７および図１８）は、カソード電極１３との接触抵抗の低減のために形成された層である。本発明の半導体装置は、このｎ^＋型化合物半導体層２２を形成せずに、第２緩衝層２１上にｎ型化合物半導体層２３を直接形成した（成長させた）形態でも良い。この形態の場合、例えば、第２緩衝層２１の上面にカソード電極１３を直接形成すればよい。または、接触抵抗の低減のために第２緩衝層２１に高濃度でドナー不純物を添加し、この第２緩衝層２１の上面にカソード電極１３を形成してもよい。同様に、前記実施形態２のｎ^＋型化合物半導体層３７（図５）も、カソード電極３３との接触抵抗の低減のために形成された層である。本発明の半導体装置は、このｎ^＋型化合物半導体層３７を形成せず、第２緩衝層３６上にｎ型化合物半導体層３８を成長させた形態でも良い。この形態の場合は、例えば、第２緩衝層３６の下面（裏面）にカソード電極３３を直接接合すればよい。または、接触抵抗の低減のために第２緩衝層３６に高濃度でドナー不純物を添加し、この第２緩衝層３６の裏面にカソード電極３３を接合してもよい。

さらに、前記実施形態１〜１０では、前記組成変化層がＡｌＧａＮである例を示したが、前記組成変化層はこれに限定されず、例えば、ＡｌＧａＮ以外の他のIII族窒化物半導体であっても良い。前記III族窒化物半導体としては、ＩｎＧａＮ、ＩｎＡｌＧａＮ等が挙げられる。より具体的には、例えば、前記組成変化層は、Ｉｎ_ｖＧａ_１−ｖＮ（０≦ｖ＜１）で表される組成を有し、かつ、組成比ｖが、前記カソード電極側から前記アノード電極側に向かって増加しても良い。この場合、前記カソード電極側界面のＩｎＧａＮの組成比ｖ_０（ｖ_０≧０）と前記アノード電極側界面のＩｎＧａＮの組成比ｖ_Ａ（ｖ_Ａ＞０）とが、ｖ_Ａ＞ｖ_０の関係を有する。また、例えば、前記第２のｎ型半導体層は、Ｉｎ_ｘＡｌ_ｖＧａ_{１−ｘ−ｖ}Ｎ（０≦ｘ＜１、０≦ｖ＜１）で表される組成を有し、かつ、組成比ｘが前記カソード電極側から前記アノード電極側に向かって増加するという条件と、組成比ｖが前記カソード電極側から前記アノード電極側に向かって減少するという条件との少なくとも一方の条件を満たしていても良い。前記組成比ｘが前記カソード電極側から前記アノード電極側に向かって増加する場合、前記カソード電極側界面の組成比ｘ_０（ｘ_０≧０）と前記アノード電極側界面の組成比ｘ_Ａ（ｘ_Ａ＞０）とが、ｘ_Ａ＞ｘ_０の関係を有する。前記組成比ｖが前記カソード電極側から前記アノード電極側に向かって減少する場合、前記カソード電極側界面の組成比ｖ_０（ｖ_０≧０）と前記アノード電極側界面の組成比ｖ_Ａ（ｖ_Ａ＞０）とが、ｖ_０＞ｖ_Ａの関係を有する。前記組成変化層における前記Ｉｎ_ｖＧａ_１−ｖＮ、Ｉｎ_ｘＡｌ_ｖＧａ_{１−ｘ−ｖ}Ｎの組成変化の仕方（組成分布）およびドナー不純物濃度の分布は、例えば、前記実施形態１〜１０のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）層に準じることができる。また、前記組成変化層の前記カソード電極側界面に隣接するｎ^＋型化合物半導体層は、例えば、ＧａＮであっても良い。しかし、前記ｎ^＋型化合物半導体層は、ＧａＮに限定されず任意である。また、前述のとおり、本発明は、前記ｎ^＋型化合物半導体層を含む形態に限定されない。

本発明の半導体装置において、前記組成変化層における組成の変化の仕方（組成分布）は、前記の通り、連続的でも段階的でもよい。前記実施形態１〜１０では、主に、前記組成変化層がＡｌＧａＮ層である場合について例示したが、前記組成変化層がＡｌＧａＮ層以外の場合も同様である。また、前記組成変化層の組成がＫ段階で変化する場合において、Ｋは、２以上の任意の整数であって良い。前記の通り、Ｋの数が十分に大きいと、前記組成分布は、連続的であるとみなすことができる。また、本発明の半導体装置における前記半導体層は、前記組成変化層と、組成が一定である（変化しない）層とをそれぞれ複数含み、それらが交互に存在する構成であっても良い。

また、本発明の電子装置は、前記の通り、本発明の半導体装置を含むことを特徴とする。例えば、画像表示装置、情報記録再生装置、通信装置、モーター制御装置（例えば電気自動車用、エアコン用等）、電源装置（例えばコンピュータ用等）、インバータ照明、高周波電力発生装置（例えば電子レンジ用、電磁調理器用等）等の各種電子装置に広く用いることができる。

［実施例１］
以下のようにして、図１に示す構造の半導体装置１を製造した。すなわち、まず、サファイアからなる基板１０を準備した。次に、この基板１０上に、分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）成長法により、III族窒化物半導体の積層構造を有する半導体層を形成した。前記半導体層の形成は、アンドープＡｌＮからなる第１緩衝層２０（厚さ２０ｎｍ）、アンドープＡｌＧａＮからなる第２緩衝層２１（厚さ２μｍ）、ｎ^＋型ＡｌＧａＮからなる化合物半導体層２２（厚さ５００ｎｍ、ドーピング濃度（ドナー不純物濃度）３×１０^１８ｃｍ^−３、Ａｌ組成比ｙ＝０．３）、および、ｎ型Ａｌ_ｘＧａ_１−ｘＮからなる化合物半導体層（組成変化層）２３（厚さ１．８μｍ、ドーピング濃度（ドナー不純物濃度）７．１×１０^１６ｃｍ^−３）を、基板１０の側から前記順序で成長させて行った。ｎ^＋型化合物半導体層２２は、Ｇａ面上に成長（Ｇａ面が上面となるように成長）させた。ｎ^＋型化合物半導体層２２およびｎ型化合物半導体層（組成変化層）２３のドナー不純物としては、シリコン（Ｓｉ）を用いた。

ｎ型化合物半導体層（組成変化層、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）２３は、その下面でｘ＝０．３のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように成長させて形成した。Ａｌ組成比ｘは、ｎ型化合物半導体層２３の前記下面から前記上面に向かって連続的に変化するように制御した。このとき、Ａｌ組成比ｘは、実施形態１で述べたとおり、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３全体にわたって分極負電荷密度が均一となるように制御した。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３のドーピング濃度（ドナー不純物濃度）は、実施形態１で述べたとおり、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３全体にわたって均一となるように制御した。

次に、ｎ型化合物半導体層２３の一部を、ｎ^＋型化合物半導体層２２上面が露出するまでエッチングにより除去した。その結果生じたｎ^＋型化合物半導体層２２の露出面上に、Ｔｉ／Ａｌ多層膜の蒸着により、カソード電極１３を形成した。その後、６５０℃でアニールすることにより、カソード電極１３とｎ^＋型化合物半導体層２２との間のオーム性接触を取った。

次に、ｎ型化合物半導体層２３上に、Ｎｉ／Ａｕ多層膜を蒸着することによりアノード電極１２を形成した。以上のようにして、図１に示す構造の半導体装置（ＳＢＤ）１を製造（作製）することができた。この半導体装置１は、耐圧６００Ｖに対して１．６×１０^−５Ωｃｍ^２というオン抵抗を有していた。また、ｎ型化合物半導体層２３に代えて、ＧａＮ層（組成変化なし）を形成したＳＢＤ（参考例１）を作製した。前記ＧａＮ層の厚みは、参考例１のＳＢＤの耐圧が本実施例のＳＢＤと同じになるように調整した。その結果、本実施例のＳＢＤにおいては、耐圧は、参考例１のＳＢＤとほぼ同じであったが、オン抵抗は、参考例１のＳＢＤの約１／３であった。

［実施例２］
図５に示す構造の半導体装置２を製造した。すなわち、まず、ＳｉＣから形成された基板３４を準備した。次に、基板３４上に、ＭＢＥ成長法により、III族窒化物半導体の積層構造を有する半導体層を形成した。前記半導体層の形成は、アンドープＡｌＮからなる第１緩衝層３５（厚さ２０ｎｍ）、アンドープＡｌＧａＮからなる第２緩衝層３６（厚さ２μｍ）、ｎ^＋型ＡｌＧａＮからなる化合物半導体層３７（厚さ５００ｎｍ、ドーピング濃度３×１０^１８ｃｍ^−３、Ａｌ組成比ｙ＝０．３）、および、ｎ型ＡｌＧａＮからなる化合物半導体層３８（厚さ１．８μｍ、ドーピング濃度７．１×１０^１６ｃｍ^−３）を、基板３４の側から前記順序で成長させて行った。ｎ^＋型化合物半導体層３７は、Ｇａ面上に成長（Ｇａ面が上面となるように成長）させた。ｎ^＋型化合物半導体層３７およびｎ型化合物半導体層（組成変化層）３８のドナー不純物としては、シリコン（Ｓｉ）を用いた。

ｎ型化合物半導体層（組成変化層、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）３８は、その下面でｘ＝０．３のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように形成した（成長させた）。Ａｌ組成比ｘは、ｎ型化合物半導体層３８の前記下面から前記上面に向かって連続的に、または分子層単位（オングストロームオーダー）で段階的に変化するように制御した。このとき、Ａｌ組成比ｘは、実施形態１および２で述べたとおり、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）３８全体にわたって分極負電荷密度が均一となるように制御した。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）３８のドーピング濃度（ドナー不純物濃度）は、実施形態１および２で述べたとおり、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）３８全体にわたって均一となるように制御した。

次に、ｎ型化合物半導体層３８上に、Ｎｉ／Ａｕ多層膜の蒸着により、アノード電極３９を形成した。さらに、基板３４、第１緩衝層３５、第２緩衝層３６、およびｎ^＋型化合物半導体層３７の一部をエッチングにより除去し、基板３４下面（裏面）からｎ^＋型化合物半導体層３７下部まで達するビアホール（開口埋め込み部）を形成した。そして、基板３４下面および前記ビアホール内に、Ｔｉ／Ａｌ多層膜を蒸着し、カソード電極３３を形成した。カソード電極３３は、ｎ^＋型化合物半導体層３７に接触するように形成した。以上のようにして、半導体装置（ＳＢＤ）２を製造（作製）した。

このようにして実際に作製された半導体装置２は、耐圧６００Ｖに対して１．６×１０^−５Ωｃｍ^２というオン抵抗を有していた。また、ｎ型化合物半導体層３８に代えて、ＧａＮ層（組成変化なし）を形成したＳＢＤ（参考例２）を作製した。前記ＧａＮ層の厚みは、参考例２のＳＢＤの耐圧が本実施例のＳＢＤと同じになるように調整した。その結果、本実施例のＳＢＤにおいては、耐圧は、参考例２のＳＢＤとほぼ同じであったが、オン抵抗は、参考例２のＳＢＤの約１／３であった。

［実施例３］
ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３に代えてｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４０を形成する以外は実施例１と同様にして、図６に示す構造の半導体装置３を製造した。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４０は、厚さ１．８μｍ、シリコンドーピング濃度（ドナー不純物濃度）７．１×１０^１６ｃｍ^−３とした。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層４０は、その下面でｘ＝０．３のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように形成した（成長させた）。Ａｌ組成比ｘは、ｎ型化合物半導体層（組成変化層、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４０の前記下面から前記上面に向かって連続的に変化するように制御した。このとき、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４０は、実施形態３で述べたとおり、Ａｌ組成比ｘの変化に対して厚みの変化を一定とした。このため、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４０において、分極負電荷の体積密度は、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）で最も高い値を示し、最上部（アノード電極側主面すなわちアノード電極１２との界面）で最も低い値を示した。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４０のドナー不純物濃度は、全体にわたって、前記分極負電荷の体積密度と等しくし、前記分極負電荷を完全にキャンセルできるように調整した。なお、前記７．１×１０^１６ｃｍ^−３というシリコンドーピング濃度（ドナー不純物濃度）は、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４０全体の平均値である。

本実施例により製造した半導体装置３は、耐圧６００Ｖに対して１．６×１０^−５Ωｃｍ^２というオン抵抗を有していた。また、ｎ型化合物半導体層４０に代えて、ＧａＮ層（組成変化なし）を形成したＳＢＤ（参考例３）を作製した。前記ＧａＮ層の厚みは、参考例３のＳＢＤの耐圧が本実施例のＳＢＤと同じになるように調整した。その結果、本実施例のＳＢＤにおいては、耐圧は、参考例３のＳＢＤとほぼ同じであったが、オン抵抗は、参考例３のＳＢＤの約１／３であった。

［実施例４］
ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３に代えてｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４１を形成する以外は実施例１と同様にして、図７に示す構造の半導体装置４を製造した。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４１は、厚さ３．６μｍ、シリコンドーピング濃度（ドナー不純物濃度）１．１×１０^１７ｃｍ^−３とした。ｎ型化合物半導体層（組成変化層、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４１は、その下面でｘ＝０．６２のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように形成した（成長させた）。Ａｌ組成比ｘは、ｎ型化合物半導体層４１の前記下面から前記上面に向かって連続的に変化するように制御した。このとき、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４１は、実施形態４で述べたとおり、Ａｌ組成比ｘの変化に対して厚みの変化を一定とした。このため、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４１において、分極負電荷の体積密度は、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）で最も高い値を示し、最上部（アノード電極側主面すなわちアノード電極１２との界面）で最も低い値を示した。また、ｎ型化合物半導体層４１において、ドナー不純物濃度は、前記の通りｎ型化合物半導体層４１全体にわたって均一とし、かつ、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）の分極負電荷と等しくした。

このようにして製造した本実施例の半導体装置４は、耐圧６００Ｖに対して２．１×１０^−５Ωｃｍ^２というオン抵抗を有していた。また、ｎ型化合物半導体層４１に代えて、ＧａＮ層（組成変化なし）を形成したＳＢＤ（参考例４）を作製した。前記ＧａＮ層の厚みは、参考例４のＳＢＤの耐圧が本実施例のＳＢＤと同じになるように調整した。その結果、本実施例のＳＢＤにおいては、耐圧は、参考例４のＳＢＤとほぼ同じであったが、オン抵抗は、参考例４のＳＢＤの約１／２であった。

［実施例５］
ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３に代えてｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４２を形成する以外は実施例１と同様にして、図１０に示す構造の半導体装置５を製造した。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４２は、厚さ３．６μｍ、シリコンドーピング濃度（ドナー不純物濃度）９×１０^１６ｃｍ^−３とした。ｎ型化合物半導体層（組成変化層、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４２は、その下面でｘ＝０．６２のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように形成した（成長させた）。Ａｌ組成比ｘは、ｎ型化合物半導体層４２の前記下面から前記上面に向かって連続的に変化するように制御した。このとき、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４２は、実施形態５で述べたとおり、Ａｌ組成比ｘの変化に対して厚みの変化を一定とした。このため、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４２において、分極負電荷の体積密度は、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）で最も高い値を示し、最上部（アノード電極側主面すなわちアノード電極１２との界面）で最も低い値を示した。また、ｎ型化合物半導体層４２において、ドナー不純物濃度は、前記の通りｎ型化合物半導体層４２全体にわたって均一とし、かつ、最上部（アノード電極側主面すなわちアノード電極１２との界面）の分極負電荷と等しくした。

このようにして製造した本実施例の半導体装置５は、耐圧６００Ｖに対して２．２×１０^−５Ωｃｍ^２というオン抵抗を有していた。また、ｎ型化合物半導体層４２に代えて、ＧａＮ層（組成変化なし）を形成したＳＢＤ（参考例５）を作製した。前記ＧａＮ層の厚みは、参考例５のＳＢＤの耐圧が本実施例のＳＢＤと同じになるように調整した。その結果、本実施例のＳＢＤにおいては、耐圧は、参考例５のＳＢＤとほぼ同じであったが、オン抵抗は、参考例３のＳＢＤの約１／２であった。

［実施例６］
ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３に代えてｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４３を形成する以外は実施例１と同様にして、図１２に示す構造の半導体装置６を製造した。ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４３は、厚さ３．６μｍ、シリコンドーピング濃度（ドナー不純物濃度）８．５×１０^１６ｃｍ^−３とした。ｎ型化合物半導体層（組成変化層、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４３は、その下面でｘ＝０．３のＡｌ組成比を有し、その上面でｘ＝０のＡｌ組成比を有するように形成した（成長させた）。Ａｌ組成比ｘは、ｎ型化合物半導体層（組成変化層、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４３の前記下面から前記上面に向かって連続的に変化するように制御した。このとき、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４３は、実施形態６で述べたとおり、Ａｌ組成比ｘの変化に対して厚みの変化を一定とした。このため、ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）４３において、分極負電荷の体積密度は、最下部（カソード電極側主面すなわちｎ^＋型化合物半導体層２２との界面）で最も高い値を示し、最上部（アノード電極側主面すなわちアノード電極１２との界面）で最も低い値を示した。また、ｎ型化合物半導体層４３において、ドナー不純物濃度は、前記の通りｎ型化合物半導体層４３全体にわたって均一とし、かつ、前記の通りｎ型化合物半導体層４３全体にわたって前記分極負電荷密度よりも大きくなるようにした。

このようにして製造した本実施例の半導体装置６は、耐圧６００Ｖに対して２．７×１０^−５Ωｃｍ^２というオン抵抗を有していた。また、ｎ型化合物半導体層４３に代えて、ＧａＮ層（組成変化なし）を形成したＳＢＤ（参考例６）を作製した。前記ＧａＮ層の厚みは、参考例６のＳＢＤの耐圧が本実施例のＳＢＤと同じになるように調整した。その結果、本実施例のＳＢＤにおいては、耐圧は、参考例６のＳＢＤとほぼ同じであったが、オン抵抗は、参考例６のＳＢＤの約１／３であった。

［実施例７］
ｎ型Ａｌ_ｘＧａ_１−ｘＮ層（組成変化層）２３に代えて、第１半導体層（ｎ型Ａｌ_ｘＧａ_１−ｘＮ層）４４Ａ、第２半導体層（ｎ型Ａｌ_ｚＧａ_１−ｚＮ層）４４Ｂ、および第３半導体層（ｎ型Ａｌ_ｗＧａ_１−ｗＮ層）４４Ｃからなるｎ型ＡｌＧａＮ層（組成変化層）４４を形成する以外は実施例１と同様にして、図１４に示す構造の半導体装置７を製造した。ｎ型ＡｌＧａＮ層（組成変化層）４４は、全体の厚さ３．６μｍ、シリコンドーピング濃度（ドナー不純物濃度）８．５×１０^１６ｃｍ^−３とした。ｎ型化合物半導体層（組成変化層、ｎ型ＡｌＧａＮ層）４４は、第１半導体層（最下層）４４ＡのＡｌ組成比がｘ＝０．２、第２半導体層４４ＢのＡｌ組成比がｚ＝０．１、第３半導体層（最上層）４４ＣのＡｌ組成比がｗ＝０となるようにした。すなわち、第３半導体層４４Ｃは、Ａｌを含まないＧａＮ層である。また、第１半導体層４４Ａ、第２半導体層４４Ｂ、および第３半導体層４４Ｃの厚さは、互いに等しくした。

本実施例により製造した半導体装置７は、耐圧６００Ｖに対して２．７×１０^−５Ωｃｍ^２というオン抵抗を有していた。また、ｎ型化合物半導体層４４に代えて、ＧａＮ層（組成変化なし）を形成したＳＢＤ（参考例７）を作製した。前記ＧａＮ層の厚みは、参考例７のＳＢＤの耐圧が本実施例のＳＢＤと同じになるように調整した。その結果、本実施例のＳＢＤにおいては、耐圧は、参考例７のＳＢＤとほぼ同じであったが、オン抵抗は、参考例７のＳＢＤの約６割であった。

以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は、上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解しうる様々な変更をすることができる。

この出願は、２００８年１２月２６日に出願された日本出願特願２００８−３３５１９０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
以下、参考形態の例を付記する。
１．半導体層と、アノード電極と、カソード電極とを含み、
前記半導体層は、組成変化層を含み、
前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含むことを特徴とする半導体装置。
２．前記半導体層が、窒化物半導体から形成されていることを特徴とする１．記載の半導体装置。
３．前記半導体層が、III族窒化物半導体から形成されていることを特徴とする２．記載の半導体装置。
４．前記組成変化層が、Ａｌ _ｘ Ｇａ _１−ｘ Ｎ（０≦ｘ＜１）で表される組成を有し、前記カソード電極側主面のＡｌ組成比ｘ _０ （ｘ _０ ＞０）と前記アノード電極側主面のＡｌ組成比ｘ _Ａ （ｘ _Ａ ≧０）とが、ｘ _０ ＞ｘ _Ａ の関係を有することを特徴とする１．から３．のいずれか一つに記載の半導体装置。
５．前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで連続的に減少することを特徴とする４．記載の半導体装置。
６．前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで段階的に減少することを特徴とする４．記載の半導体装置。
７．前記組成変化層のＡｌ組成比減少勾配が、前記カソード電極側から前記アノード電極側に向かって急勾配となることを特徴とする５．または６．記載の半導体装置。
８．前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層全体にわたって均一であることを特徴とする７．記載の半導体装置。
９．前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少することを特徴とする５．または６．記載の半導体装置。
１０．前記組成変化層のドナー不純物濃度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少することを特徴とする９．記載の半導体装置。
１１．前記組成変化層のドナー不純物濃度が、前記組成変化層全体にわたって均一であることを特徴とする９．記載の半導体装置。
１２．前記組成変化層のドナー不純物濃度（ｍ ^−３ ）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ _ＰＯＬ ^ＭＡＸ （ｍ ^−３ ）と等しいことを特徴とする１．から１１．のいずれか一つに記載の半導体装置。
１３．前記組成変化層のドナー不純物濃度（ｍ ^−３ ）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ _ＰＯＬ ^ＭＡＸ （ｍ ^−３ ）の５倍以下であることを特徴とする１．から１１．のいずれか一つに記載の半導体装置。
１４．前記組成変化層のドナー不純物濃度（ｍ ^−３ ）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ _ＰＯＬ ^ＭＡＸ （ｍ ^−３ ）の２．５倍以下であることを特徴とする１．から１１．のいずれか一つに記載の半導体装置。
１５．前記カソード電極と前記半導体層との接合面、および前記組成変化層の前記カソード電極側主面が、同一平面内に配置されている１．から１４．のいずれか一つに記載の半導体装置。
１６．前記カソード電極が、前記半導体層の上面側に形成されていることを特徴とする１．から１５．のいずれか一つに記載の半導体装置。
１７．前記カソード電極が、前記半導体層の下面側に形成されていることを特徴とする１．から１６．のいずれか一つに記載の半導体装置。
１８．前記カソード電極が、前記半導体層とオーム性接触されていることを特徴とする１．から１７．のいずれか一つに記載の半導体装置。
１９．さらに、絶縁膜を含み、
前記半導体層における前記アノード電極接合部の一部に開口埋め込み部が形成されており、
前記絶縁膜は、前記開口埋め込み部を覆うように形成され、
前記アノード電極は、前記開口埋め込み部に、前記絶縁膜を介して接合され、かつ、前記開口埋め込み部以外の部分にショットキ接合されていることを特徴とする１．から１８．のいずれか一つに記載の半導体装置。
２０．前記組成変化層の下面が、前記開口埋め込み部の下端と同一平面内またはそれよりも上に配置されていることを特徴とする１９．記載の半導体装置。
２１．前記組成変化層の上面が、前記開口埋め込み部の上端よりも下に配置されていることを特徴とする１９．記載の半導体装置。
２２．前記組成変化層の上面が、前記開口埋め込み部の下端と同一平面内またはそれよりも下に配置されていることを特徴とする２１．記載の半導体装置。
２３．ショットキバリアダイオードであることを特徴とする１．から２２．のいずれか一つに記載の半導体装置。
２４．１．から２３．のいずれか一つに記載の半導体装置を含むことを特徴とする電子装置。
２５．前記半導体層を形成する半導体層形成工程と、
前記アノード電極を前記半導体層の一部にショットキ接合させ、かつ、前記カソード電極を前記半導体層の他の一部に接合させる電極接合工程とを含み、
前記半導体層形成工程は、前記組成変化層を形成する組成変化層形成工程を含み、
前記組成変化層形成工程において、前記組成変化層が、その主面と垂直な方向に変化する組成を有することにより負の分極電荷を発生し、かつ、ドナー不純物を含むように前記組成変化層を形成し、
前記電極接合工程において、前記組成変化層に対し、その主面と垂直な方向に電圧を印加可能であるように前記アノード電極および前記カソード電極を形成することを特徴とする、１．から２３．のいずれか一つに記載の半導体装置を製造する方法。
２６．前記半導体装置が、５．記載の半導体装置であり、
前記組成変化層形成工程において、前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで連続的に減少するように前記組成変化層を形成することを特徴とする２５．記載の製造方法。
２７．前記半導体装置が、６．記載の半導体装置であり、
前記組成変化層形成工程において、前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで段階的に減少するように前記組成変化層を形成することを特徴とする２５．記載の製造方法。
２８．前記半導体装置が、７．記載の半導体装置であり、
前記組成変化層形成工程において、前記組成変化層のＡｌ組成比減少勾配が、前記カソード電極側から前記アノード電極側に向かって急勾配となるように前記組成変化層を形成することを特徴とする２６．または２７．記載の製造方法。
２９．前記半導体装置が、８．記載の半導体装置であり、
前記組成変化層形成工程において、前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層全体にわたって均一であるように前記組成変化層を形成することを特徴とする２８．記載の製造方法。
３０．前記半導体装置が、１９．から２３．のいずれか一つに記載の半導体装置であり、
さらに、前記半導体層の一部に前記開口埋め込み部を形成する開口埋め込み部形成工程と、
前記開口埋め込み部を覆うように前記絶縁膜を形成する前記絶縁膜形成工程とを含み、
前記電極接合工程において、前記アノード電極を、前記開口埋め込み部に、前記絶縁膜を介して接合させ、かつ、前記開口埋め込み部以外の部分にショットキ接合させることを特徴とする２５．から２９．のいずれか一つに記載の製造方法。

１〜９、１１ 半導体装置
１０、３４ 支持基板
１２、３９ アノード電極
１３、３３ カソード電極
１４ 絶縁膜
１５ トレンチ部
１６ 空乏層端
２０、３５ 第１緩衝層
２１、３６ 第２緩衝層
２２、３７ ｎ^＋型化合物半導体層
２３、３８ ｎ型化合物半導体層（組成変化層）
４０〜４４ ｎ型化合物半導体層（組成変化層）
５１、５４ ｎ型化合物半導体層
５２、５３ ｎ型化合物半導体層（組成変化層）

Claims (32)

1. 半導体層と、アノード電極と、カソード電極とを含み、
   前記半導体層は、組成変化層を含み、
   前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
   前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
   前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
   前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
   前記組成変化層が、Ａｌ _ｘ Ｇａ _１−ｘ Ｎ（０≦ｘ＜１）で表される組成を有し、前記カソード電極側主面のＡｌ組成比ｘ _０ （ｘ _０ ＞０）と前記アノード電極側主面のＡｌ組成比ｘ _Ａ （ｘ _Ａ ≧０）とが、ｘ _０ ＞ｘ _Ａ の関係を有し、
   前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで連続的に減少し、
   前記組成変化層のＡｌ組成比減少勾配が、前記カソード電極側から前記アノード電極側に向かって急勾配となる半導体装置。
2. 半導体層と、アノード電極と、カソード電極とを含み、
   前記半導体層は、組成変化層を含み、
   前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
   前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
   前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
   前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
   前記組成変化層が、Ａｌ _ｘ Ｇａ _１−ｘ Ｎ（０≦ｘ＜１）で表される組成を有し、前記カソード電極側主面のＡｌ組成比ｘ _０ （ｘ _０ ＞０）と前記アノード電極側主面のＡｌ組成比ｘ _Ａ （ｘ _Ａ ≧０）とが、ｘ _０ ＞ｘ _Ａ の関係を有し、
   前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで段階的に減少し、
   前記組成変化層のＡｌ組成比減少勾配が、前記カソード電極側から前記アノード電極側に向かって急勾配となる半導体装置。
3. 前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層全体にわたって均一であることを特徴とする請求項１または２記載の半導体装置。
4. 半導体層と、アノード電極と、カソード電極とを含み、
   前記半導体層は、組成変化層を含み、
   前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
   前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
   前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
   前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
   前記組成変化層が、Ａｌ _ｘ Ｇａ _１−ｘ Ｎ（０≦ｘ＜１）で表される組成を有し、前記カソード電極側主面のＡｌ組成比ｘ _０ （ｘ _０ ＞０）と前記アノード電極側主面のＡｌ組成比ｘ _Ａ （ｘ _Ａ ≧０）とが、ｘ _０ ＞ｘ _Ａ の関係を有し、
   前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで連続的に減少し、
   前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少し、
   前記組成変化層のドナー不純物濃度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少する半導体装置。
5. 半導体層と、アノード電極と、カソード電極とを含み、
   前記半導体層は、組成変化層を含み、
   前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
   前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
   前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
   前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
   前記組成変化層が、Ａｌ _ｘ Ｇａ _１−ｘ Ｎ（０≦ｘ＜１）で表される組成を有し、前記カソード電極側主面のＡｌ組成比ｘ _０ （ｘ _０ ＞０）と前記アノード電極側主面のＡｌ組成比ｘ _Ａ （ｘ _Ａ ≧０）とが、ｘ _０ ＞ｘ _Ａ の関係を有し、
   前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで段階的に減少し、
   前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少し、
   前記組成変化層のドナー不純物濃度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少する半導体装置。
6. 半導体層と、アノード電極と、カソード電極とを含み、
   前記半導体層は、組成変化層を含み、
   前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
   前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
   前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
   前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
   前記組成変化層のドナー不純物濃度（ｍ ^−３ ）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ _ＰＯＬ ^ＭＡＸ （ｍ ^−３ ）と等しい半導体装置。
7. 半導体層と、アノード電極と、カソード電極とを含み、
   前記半導体層は、組成変化層を含み、
   前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
   前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
   前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
   前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
   前記組成変化層のドナー不純物濃度（ｍ ^−３ ）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ _ＰＯＬ ^ＭＡＸ （ｍ ^−３ ）の５倍以下である半導体装置。
8. 半導体層と、アノード電極と、カソード電極とを含み、
   前記半導体層は、組成変化層を含み、
   前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
   前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
   前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
   前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
   前記組成変化層のドナー不純物濃度（ｍ ^−３ ）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ _ＰＯＬ ^ＭＡＸ （ｍ ^−３ ）の２．５倍以下である半導体装置。
9. さらに、絶縁膜を含み、
   前記半導体層における前記アノード電極接合部の一部に開口埋め込み部が形成されており、
   前記絶縁膜は、前記開口埋め込み部を覆うように形成され、
   前記アノード電極は、前記開口埋め込み部に、前記絶縁膜を介して接合され、かつ、前記開口埋め込み部以外の部分にショットキ接合されていることを特徴とする請求項１から８のいずれか一項に記載の半導体装置。
10. 前記組成変化層の上面が、前記開口埋め込み部の上端よりも下に配置されていることを特徴とする請求項９記載の半導体装置。
11. 前記組成変化層の上面が、前記開口埋め込み部の下端と同一平面内またはそれよりも下に配置されていることを特徴とする請求項１０記載の半導体装置。
12. 半導体層と、アノード電極と、カソード電極とを含み、
    前記半導体層は、組成変化層を含み、
    前記アノード電極は、前記半導体層の一部にショットキ接合されることにより、前記組成変化層の一方の主面と電気的に接続され、
    前記カソード電極は、前記半導体層の他の一部に接合されることにより、前記組成変化層の他方の主面と電気的に接続され、
    前記アノード電極および前記カソード電極によって、前記組成変化層に対し、前記主面と垂直な方向に電圧を印加可能であり、
    前記組成変化層は、前記カソード電極側から前記アノード電極側に向かって、前記組成変化層の主面と垂直な方向に変化する組成を有し、前記変化する組成により発生する負の分極電荷を有し、かつ、ドナー不純物を含み、
    さらに、絶縁膜を含み、
    前記半導体層における前記アノード電極接合部の一部に開口埋め込み部が形成されており、
    前記絶縁膜は、前記開口埋め込み部を覆うように形成され、
    前記アノード電極は、前記開口埋め込み部に、前記絶縁膜を介して接合され、かつ、前記開口埋め込み部以外の部分にショットキ接合されており、
    前記組成変化層の下面が、前記開口埋め込み部の下端と同一平面内またはそれよりも上に配置されている半導体装置。
13. 前記組成変化層のドナー不純物濃度（ｍ^−３）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ_ＰＯＬ ^ＭＡＸ（ｍ^−３）と等しいことを特徴とする請求項１から５までおよび１２のいずれか一項、請求項１から５のいずれか一項に従属する請求項９、請求項１から５のいずれか一項に従属する請求項９に従属する請求項１０、または請求項１から５のいずれか一項に従属する請求項９に従属する請求項１０に従属する請求項１１に記載の半導体装置。
14. 前記組成変化層のドナー不純物濃度（ｍ^−３）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ_ＰＯＬ ^ＭＡＸ（ｍ^−３）の５倍以下であることを特徴とする請求項１から５までおよび１２のいずれか一項、請求項１から５のいずれか一項に従属する請求項９、請求項１から５のいずれか一項に従属する請求項９に従属する請求項１０、または請求項１から５のいずれか一項に従属する請求項９に従属する請求項１０に従属する請求項１１に記載の半導体装置。
15. 前記組成変化層のドナー不純物濃度（ｍ^−３）が、前記組成変化層に発生しうる分極電荷の体積密度の最大値Ｎ_ＰＯＬ ^ＭＡＸ（ｍ^−３）の２．５倍以下であることを特徴とする請求項１から５までおよび１２のいずれか一項、請求項１から５のいずれか一項に従属する請求項９、請求項１から５のいずれか一項に従属する請求項９に従属する請求項１０、または請求項１から５のいずれか一項に従属する請求項９に従属する請求項１０に従属する請求項１１に記載の半導体装置。
16. 前記組成変化層が、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）で表される組成を有し、前記カソード電極側主面のＡｌ組成比ｘ_０（ｘ_０＞０）と前記アノード電極側主面のＡｌ組成比ｘ_Ａ（ｘ_Ａ≧０）とが、ｘ_０＞ｘ_Ａの関係を有することを特徴とする請求項６から８までおよび１２のいずれか一項、請求項６から８のいずれか一項に従属する請求項９、請求項６から８のいずれか一項に従属する請求項９に従属する請求項１０、請求項６から８のいずれか一項に従属する請求項９に従属する請求項１０に従属する請求項１１、または請求項１２に従属する請求項１３から１５のいずれか一項に記載の半導体装置。
17. 前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ_０からｘ_Ａまで連続的に減少することを特徴とする請求項１６記載の半導体装置。
18. 前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ_０からｘ_Ａまで段階的に減少することを特徴とする請求項１６記載の半導体装置。
19. 前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かって減少することを特徴とする請求項１７または１８記載の半導体装置。
20. 前記組成変化層のドナー不純物濃度が、前記組成変化層全体にわたって均一であることを特徴とする請求項１９記載の半導体装置。
21. 前記半導体層が、窒化物半導体から形成されていることを特徴とする請求項１から２０のいずれか一項に記載の半導体装置。
22. 前記半導体層が、III族窒化物半導体から形成されていることを特徴とする請求項２１記載の半導体装置。
23. 前記カソード電極と前記半導体層との接合面、および前記組成変化層の前記カソード電極側主面が、同一平面内に配置されている請求項１から２２のいずれか一項に記載の半導体装置。
24. 前記カソード電極が、前記半導体層の上面側に形成されていることを特徴とする請求項１から２３のいずれか一項に記載の半導体装置。
25. 前記カソード電極が、前記半導体層の下面側に形成されていることを特徴とする請求項１から２３のいずれか一項に記載の半導体装置。
26. 前記カソード電極が、前記半導体層とオーム性接触されていることを特徴とする請求項１から２５のいずれか一項に記載の半導体装置。
27. ショットキバリアダイオードであることを特徴とする請求項１から２６のいずれか一項に記載の半導体装置。
28. 請求項１から２７のいずれか一項に記載の半導体装置を含むことを特徴とする電子装置。
29. 請求項１記載の半導体装置を製造する方法であって、
    前記半導体層を形成する半導体層形成工程と、
    前記アノード電極を前記半導体層の一部にショットキ接合させ、かつ、前記カソード電極を前記半導体層の他の一部に接合させる電極接合工程とを含み、
    前記半導体層形成工程は、前記組成変化層を形成する組成変化層形成工程を含み、
    前記組成変化層形成工程において、前記組成変化層が、その主面と垂直な方向に変化する組成を有することにより負の分極電荷を発生し、かつ、ドナー不純物を含むように前記組成変化層を形成し、
    前記電極接合工程において、前記組成変化層に対し、その主面と垂直な方向に電圧を印加可能であるように前記アノード電極および前記カソード電極を形成し、
    前記組成変化層形成工程において、前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで連続的に減少するように前記組成変化層を形成し、
    前記組成変化層形成工程において、前記組成変化層のＡｌ組成比減少勾配が、前記カソード電極側から前記アノード電極側に向かって急勾配となるように前記組成変化層を形成する製造方法。
30. 請求項２記載の半導体装置を製造する方法であって、
    前記半導体層を形成する半導体層形成工程と、
    前記アノード電極を前記半導体層の一部にショットキ接合させ、かつ、前記カソード電極を前記半導体層の他の一部に接合させる電極接合工程とを含み、
    前記半導体層形成工程は、前記組成変化層を形成する組成変化層形成工程を含み、
    前記組成変化層形成工程において、前記組成変化層が、その主面と垂直な方向に変化する組成を有することにより負の分極電荷を発生し、かつ、ドナー不純物を含むように前記組成変化層を形成し、
    前記電極接合工程において、前記組成変化層に対し、その主面と垂直な方向に電圧を印加可能であるように前記アノード電極および前記カソード電極を形成し、
    前記組成変化層形成工程において、前記組成変化層のＡｌ組成比ｘが、前記組成変化層の主面と垂直な方向に前記カソード電極側から前記アノード電極側に向かってｘ _０ からｘ _Ａ まで段階的に減少するように前記組成変化層を形成し、
    前記組成変化層形成工程において、前記組成変化層のＡｌ組成比減少勾配が、前記カソード電極側から前記アノード電極側に向かって急勾配となるように前記組成変化層を形成する製造方法。
31. 前記半導体装置が、請求項３記載の半導体装置であり、
    前記組成変化層形成工程において、前記組成変化層に発生する分極電荷の体積密度が、前記組成変化層全体にわたって均一であるように前記組成変化層を形成することを特徴とする請求項２９または３０記載の製造方法。
32. 前記半導体装置が、請求項９記載の半導体装置であり、
    さらに、前記半導体層の一部に前記開口埋め込み部を形成する開口埋め込み部形成工程と、
    前記開口埋め込み部を覆うように前記絶縁膜を形成する前記絶縁膜形成工程とを含み、
    前記電極接合工程において、前記アノード電極を、前記開口埋め込み部に、前記絶縁膜を介して接合させ、かつ、前記開口埋め込み部以外の部分にショットキ接合させることを特徴とする請求項２９から３１のいずれか一項に記載の製造方法。

Images