Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5390102B2 - へテロ接合およびインターフィンガ構造を有する半導体デバイス - Google Patents
[go: Go Back, main page]

JP5390102B2 - へテロ接合およびインターフィンガ構造を有する半導体デバイス - Google Patents

へテロ接合およびインターフィンガ構造を有する半導体デバイス Download PDF

Info

Publication number
JP5390102B2
JP5390102B2 JP2007551714A JP2007551714A JP5390102B2 JP 5390102 B2 JP5390102 B2 JP 5390102B2 JP 2007551714 A JP2007551714 A JP 2007551714A JP 2007551714 A JP2007551714 A JP 2007551714A JP 5390102 B2 JP5390102 B2 JP 5390102B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
semiconductor device
amorphous
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007551714A
Other languages
English (en)
Other versions
JP2008529265A (ja
Inventor
ピエール・ジャン・リベロン
クロード・ジョサウド
ペレ・ロカ・アイ・カバロカス
ジェローム・デイモン−ラコステ
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2008529265A publication Critical patent/JP2008529265A/ja
Application granted granted Critical
Publication of JP5390102B2 publication Critical patent/JP5390102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1223—Active materials comprising only Group IV materials characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/215—Geometries of grid contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ヘテロ接合およびインターディジタル構造がデバイスの半導体層に配置されている半導体デバイス、およびこれの製造方法に関する。そのようなデバイスは、例えば、ヘテロ接合を一体化したインターディジタル構造を有する太陽電池であってもよく、この方法は、この型の太陽電池を薄い層のシリコンの上に製造するのに特に適している。
現在、半導体デバイスを製造するために様々な技術が使用されている。太陽電池の製造では、主に2種類の技術が使用されている。すなわち、ホモ接合電池とヘテロ接合電池である。
米国特許第4234352号明細書は、インターディジタル構造を有するホモ接合太陽電池を記載している。この電池は、結晶シリコン基板を備える。この基板は、2つの相対する表面を有している。これらの表面の一方は、前面と呼ばれ、光を受けるためのものであるが、他方の表面は、複数のNドープ領域またはPドープ領域を備える。これらの領域は、全く同じにドープされた領域をインターディジタル配列するように配置されている。米国特許第6333457号明細書および米国特許第6452090号明細書は、また、同一構造を有するホモ接合太陽電池を記載している。
インターディジタル構造およびホモ接合を有する太陽電池のためにコンタクト点のある表面を製造する方法が、米国特許第4927770号明細書に記載されている。
ホモ接合と共にインターディジタル構造を使用する半導体デバイスが、また、米国特許第6426235号明細書に記載されている。このデバイスは、第1の導電型の結晶シリコン基板を備え、この基板に、第1の導電型にドープされた結晶シリコン層と、第1の導電型と反対の第2の導電型にドープされた結晶シリコン層とが積み重ねられる。次に、これら2つの層のうちの1つは、電極を受け入れることができるインターディジタル構造を形成するようにエッチングされる。
欧州特許出願第0776051号明細書は、同様な構造を有する太陽電池を記載している。第1の導電型のシリコン基板は、第1の導電型にドープされた2つの相対する主表面を備えている。アルミニウムオーム性コンタクトがインターディジタル構造に従ってこれらの表面のうちの1つに配列され、その結果、2つの隣接したコンタクトはその幅にほぼ等しい距離だけ離れている。次に、第1の導電型と反対の第2の導電型のドーピングが、これらのオーム性コンタクトに対して行われる。
仏国特許出願第2854497号明細書は、自己整合メタライゼーションを用いて半導体デバイスを製造する方法を記載している。このデバイスは、結晶シリコン構造を含む。この基板は、2つの相対する主表面を含む。第1の導電型のドーピングが、これらの表面のうちの1つに行われる。次に、この表面に窓がエッチングされる。行われるエッチングはこのドーピングの厚さよりも深いので、この窓によって、このようにして現れた基板の部分に第1の導電型と反対の第2の導電型のドーピングを実施することができるようになる。次に、メタライゼーションが、これらのドープされた領域と接触する。再び、ホモ接合を有するインターディジタル構造が得られる。
上で引用された電池の全ては、ホモ接合を有するインターディジタル構造を使用している。特に太陽電池の製造におけるこの型の構造の主要な不利点は、製造プロセス中に使用される大きな熱量である。したがって、ホモ接合を有する優れたインターディジタル電池を製造するためには、実質的なライフタイムを有する半導体材料が製造プロセス全体を通して維持されることが必要である。しかし、この型の材料は、通常、非常に高価なので、低コスト太陽電池を得るのには適していない。また、使用される大きな熱量を考慮して、いわゆる「高温」セリグラフペーストを使用することも必要である。
その上、半導体の厚さが小さければ小さいほど、インターディジタル構造は有効である。しかし、そのような大きな熱量のある製造プロセスを使用すると、材料中の熱応力が相当になるので、製造プロセスでの損傷の危険性が高くなる。
アモルファス/結晶ヘテロ接合の原理はすでに知られている。この原理を応用する太陽電池の特許もすでに取得されている。
この型の電池の原理は、第1の導電型にドープされた結晶半導体基板を使用することである。次に、第1の導電型と反対の第2の導電型にドープされたアモルファス半導体層が、その結晶半導体基板の表面の一方と接触する。PN接合は、このようにして得られ、使用された2つの半導体が異なる原子組成を有しかつ同じ禁制帯幅を有しないので、ヘテロ接合と呼ばれる。次に必要なことは、ヘテロ接合太陽電池を得るために、この接合の第1の表面およびこの第1の表面の反対側の第2の表面に透明電極を形成して、オーム性接触電極を形成することだけである。
ホモ接合電池と比較すると、第1に、製造プロセスが低温で行われるので、コストの点で有利である。これによって、高温プロセスで生じる上述の不利点を回避することができるようになる。また、この技術によって、熱応力の危険性なしに、したがって損傷なしに、より優れた電池を製造することができるようになる。最後に、使用された半導体がシリコンであるとき、高温熱処理はライフタイム減少と関係していないので、このヘテロ接合構造によって、より多様な結晶シリコンを使用することができるようになる。
米国特許第5066340号明細書は、ヘテロ接合太陽電池を記載している。このヘテロ接合太陽電池は、第1の導電型の結晶シリコン基板と、結晶基板の表面の1つに形成された第1の導電型と反対の第2の導電型のアモルファスシリコン層とによって形成されたPN接合を含む。また、この電池は、結晶基板とアモルファスシリコン層の間に、真性微結晶シリコン層を一体化している。
米国特許第5213628号明細書は、また、ヘテロ接合太陽電池を記載している。米国特許第5066340号明細書のように、この電池は、第1の導電型の結晶シリコン基板と、この結晶基板の表面の1つに形成された第1の導電型と反対の第2の導電型のアモルファスシリコン層とによって形成されたヘテロ接合を含む。この電池は、結晶基板とアモルファスシリコン層の間に真性アモルファスシリコン層を一体化している。
これらのヘテロ接合電池の主要な不利点は、可能な接続構造がたった1つであること、すなわちアモルファスシリコン面の電極と結晶シリコン面の電極だけであることである。
国際公開第03/083955号パンフレットは、第1のNドープアモルファス半導体領域と第2のPドープアモルファス半導体領域を、結晶半導体基板の表面に含む半導体デバイスを記載している。第1のアモルファス半導体領域と第2のアモルファス半導体領域は、インターディジタル構造を形成している。基板表面のパッシベーションを形成するために、真性半導体層が、基板とアモルファス半導体領域の間に配置されている。ポリイミド樹脂絶縁層が、アモルファス半導体領域の間の真性半導体層の上に配置され、アモルファス半導体領域間の電気的絶縁を形成することを可能にしている。このデバイスでは、絶縁層の材料が表面パッシベーションに適していないので、電気的絶縁および表面パッシベーションに2つの異なる層が必要である。
米国特許第4234352号明細書 米国特許第6333457号明細書 米国特許第6452090号明細書 米国特許第4927770号明細書 米国特許第6426235号明細書 欧州特許出願第0776051号明細書 仏国特許出願第2854497号明細書 米国特許第5066340号明細書 米国特許第5213628号明細書 国際公開第03/083955号パンフレット
本発明は、ヘテロ接合を有する半導体デバイスを提案することを目的とし、このデバイスは、上述の不利点、すなわちデバイスの2つの相対する主表面に電極を含む接続構造によって制約されるという不利点がなく、かつインターディジタル構造を有する既存の半導体デバイスよりも簡単でさらに電気絶縁された構造を提案する。
これらの目的を達成するために、本発明は、結晶半導体基板の少なくとも1つの表面に、第1の導電型にドープされた少なくとも1つの第1のアモルファス半導体領域を備える半導体デバイスを提案し、この半導体基板は、同じ表面に、第1の導電型と反対の第2の導電型にドープされた少なくとも1つの第2のアモルファス半導体領域を備え、第1のアモルファス半導体領域は、半導体基板と接触した少なくとも1つの誘電体領域によって第2のアモルファス半導体領域から絶縁され、さらに、第2のアモルファス半導体領域はインターディジタル構造を形成している。
したがって、ヘテロ接合を有しインターディジタル構造の有利点を有しない半導体デバイスを使用する代わりに、ヘテロ接合とインターディジタル構造を有する半導体デバイスが使用され、ホモ接合構造に優るヘテロ接合構造の有利点と、これまではホモ接合の半導体デバイスだけで使用されていたインターディジタル構造の有利点との両方を組み合わせる。
その上、アモルファス領域間の誘電体領域は、基板まで延び、アモルファス領域間の電気絶縁と基板表面のパッシベーションとの両方を保証し、既存のデバイスに比べて、より簡単な構造およびより優れたアモルファス半導体領域間の電気絶縁を実現する。
誘電体領域は、シリコン酸化物、シリコン窒化物またはアモルファス結晶シリコンから作られてもよい。
デバイスを外部環境に接続することができるように、少なくとも1つの第1のメタライゼーション部分が第1のアモルファス半導体領域と接触し、さらに少なくとも1つの第2のメタライゼーション部分が第2のアモルファス半導体領域と接触するのが好ましい。
少なくとも1つの第1の導電性熱酸化物部分が、第1のメタライゼーション部分と第1のアモルファス半導体領域の間に位置し、さらに、少なくとも1つの第2の導電性熱酸化物部分が第2のメタライゼーション部分と第2のアモルファス半導体領域の間に位置していることが、また可能である。これらの導電性熱酸化物部分は、メタライゼーション部分とアモルファス半導体領域の間により優れた接触抵抗率を実現することを可能にする。
この場合、導電性熱酸化物部分は、酸化インジウム錫または酸化亜鉛から作られてもよい。
メタライゼーション部分は、銀のような貴金属をベースにしてもよく、またはアルミニウムをベースにしてもよい。
半導体基板は、インターディジタル構造を有する表面の反対側の他の表面に、反射防止層をコーティングされた表面パッシベーション層を備えてもよい。表面パッシベーション層によって、電流キャリアを押しのけることができるようになり、さらに反射防止層によって、デバイスに入る光子の最大数を閉じ込めることができるようになる。
表面パッシベーション層は、第1の導電型、第2の導電型のアモルファス半導体から作られてもよく、または、アモルファス半導体は真性である。
さらに、表面パッシベーション層は、シリコンであるのが好ましい。
反射防止層は、シリコン窒化物から作られてもよい。
半導体基板との良好な界面を実現するために、第1および/または第2のアモルファス半導体領域は、漸変的にドープされることが可能である。
また、望ましいデバイスの型に依存して、半導体基板は、単結晶シリコンまたは多結晶シリコンから作られるのが好ましい。
アモルファス半導体領域は、シリコンから作られてもよい。シリコンは、ヘテロ接合を有する半導体デバイスの製造で現在最も広く使用されている材料である。
半導体基板は、ある特定の導電型であってもよい。
半導体基板は、好ましくは、薄い層の基板である。
真性半導体領域が、アモルファス半導体領域と基板の間に配置されてもよく、基板との良好な界面を実現することが可能になり、さらに基板のレベルでの再結合が防止される。
有利なことには、そのようなデバイスは、太陽電池であってもよい。
複数の太陽電池は、モジュールを形成するように組み合わされてもよく、ここで、前記電池は、直列および/または並列に接続される。
本発明は、また、半導体デバイスを製造する方法に関し、この方法は、
a)半導体基板の表面に第1の絶縁層を形成する段階と、
b)第1の絶縁層に少なくとも1つの第1の窓をエッチングして半導体基板の一部を露出させる段階と、
c)第1の絶縁層の上および第1の窓の中に、第1の導電型にドープされた第1のアモルファス半導体層を堆積させる段階と、
d)第1のアモルファス半導体層および第1の絶縁層に、第1の窓から片寄った少なくとも1つの第2の窓をエッチングして、半導体基板の一部を露出させる段階と、
e)第2の窓の中および第1のアモルファス半導体層の上に第2の絶縁層を形成する段階と、
f)少なくとも1つの第1の開口を第2の絶縁層に、第2の窓のレベルにエッチングして、半導体基板の一部を露出させる段階と、
g)第1の開口の中および第2の絶縁層の上に、第1の導電型と反対の第2の導電型にドープされた第2のアモルファス半導体層を堆積させる段階と、を含み、第1のアモルファス半導体層および第2のアモルファス半導体層は、第1の窓および第1の開口のエッチングによって画定された輪郭を有するインターディジタル構造を形成する。
本方法は、段階b)と段階c)の間に、少なくとも1つの第1の真性半導体領域を少なくとも第1の窓に堆積させる段階を、および/または、段階f)と段階g)の間に、少なくとも1つの第2の真性半導体領域を少なくとも第1の開口に堆積させる段階を、含んでもよい。
段階c)と段階d)の間または段階d)と段階e)の間に、少なくとも1つの第1のメタライゼーション部分を第1のアモルファス半導体層の上に堆積させる段階を含んでもよい。
他の選択肢では、本方法は、段階c)と段階d)の間または段階d)と段階e)の間に、少なくとも1つの第1の導電性熱酸化物部分を第1のアモルファス半導体層の上に堆積させる段階、次に、少なくとも1つの第1のメタライゼーション部分を第1の導電性熱酸化物部分の上に堆積させる段階を含んでもよい。
第1のメタライゼーション部分は、好ましくは、第1の窓の上方でその中心に置かれている。
第1のメタライゼーション部分の大きさは、第1の窓の大きさよりも小さいことが好ましい。
本方法は、段階g)の後に、第1のメタライゼーション部分の上の第2のアモルファス半導体層および第2の絶縁層に、大きさが第1のメタライゼーション部分の大きさ以下である少なくとも1つの第2の開口をエッチングして、第1のメタライゼーション部分の少なくとも一部を露出させる段階を含んでもよい。
本方法は、また、段階g)の後に、少なくとも第1の開口の第2の窓のレベルの第2のアモルファス半導体層の上に少なくとも1つの第2のメタライゼーション部分を堆積させる段階を含んでもよい。
他の選択肢では、本方法は、段階g)の後に、少なくとも第1の開口の第2の窓のレベルの第2のアモルファス半導体層の上に少なくとも1つの第2の導電性熱酸化物部分を堆積させる段階、次に、第2の導電性熱酸化物部分の上に少なくとも1つの第2のメタライゼーション部分を堆積させる段階を含んでもよい。
第1の開口は、第2の窓よりも小さいことが好ましい。
本発明は、また、半導体デバイスを製造する方法に関し、この方法は、
a)半導体基板の表面に、第1の導電型にドープされた少なくとも1つの第1のアモルファス半導体層を堆積させる段階と、
b)少なくとも第1のアモルファス半導体層の上に、少なくとも1つの第1のメタライゼーション部分を堆積させる段階と、
c)第1のメタライゼーション部分で覆われていない第1のアモルファス半導体層の部分を除去する段階と、
d)少なくとも基板表面の上に、第1の導電型と反対の第2の導電型にドープされた少なくとも1つの第2のアモルファス半導体層を堆積させる段階と、
e)少なくとも第2のアモルファス半導体層の上に、少なくとも1つの第2のメタライゼーション部分を堆積させる段階と、
f)第2のメタライゼーション部分で覆われていない第2のアモルファス半導体層の部分を除去する段階と、を含み、第1のアモルファス半導体層および第2のアモルファス半導体層は、インターディジタル構造を形成している。
したがって、メタライゼーション部分は、アモルファス半導体層のエッチングを行うためのマスクとして使用される。この方法は、実施するためにエッチング段階でメタライゼーション部分に関する簡単なアライメントが必要なだけなので、実施するのが簡単でかつ安価である。
本方法は、段階f)の後に、少なくとも基板表面に絶縁層を堆積させる段階を含むことができる。
この絶縁層は、誘電体層であってもよい。
本方法は、絶縁層を堆積させる段階の後に、メタライゼーションを外部コンタクトに対してアクセス可能にするために、絶縁層にメタライゼーション部分のレベルで開口を形成する段階を含んでもよい。
本方法は、段階a)の前に、基板の表面の上に少なくとも1つの真性半導体層を堆積させる段階を含んでもよく、次にこの真性半導体層の上に第1のアモルファス半導体層が堆積され、さらに、段階c)は、また、第1のメタライゼーション部分で覆われていない真性半導体層の部分の除去も含む。
本方法は、また、段階c)と段階d)の間に、少なくとも1つの第2の真性半導体層を基板の少なくとも表面の上に堆積させる段階を含んでもよく、次にこの第2の真性半導体層の上に第2のアモルファス半導体層が堆積され、さらに、段階f)は、また、第2のメタライゼーション部分で覆われていない第2の真性半導体層の部分の除去も含む。
半導体部分を除去する段階c)および/または段階f)の少なくとも1つは、エッチングによって行われてもよい。
本方法は、
半導体基板のインターディジタル構造を有する表面の反対側の他の表面の上に、表面パッシベーション層を堆積させる段階と、
この表面パッシベーション層の上に反射防止層を堆積させる段階と、を含んでもよい。
これら2つの段階は、好ましくは、段階a)の前に行われる。
少なくとも1つのエッチング工程は、レーザによって、または、エッチングペーストを用いたセリグラフによって、行われてもよい。
少なくとも1つのエッチング工程は、アモルファス半導体をエッチングし金属をエッチングしないことを可能にする選択エッチング工程であってもよい。
好ましくは、基板は、段階a)の前に、最初に、従来のRCA洗浄(RCA社によって開発された洗浄工程)およびフッ化水素酸洗浄によって化学的に洗浄される。
純粋に表示の目的のために提供された決して限定しない実施形態例についての説明を、添付の図面を参照して読むと直ぐに、本発明をより適切に理解することができる。
以下で説明される様々な図の同一部分、類似部分、または同等部分には、図間の一貫性のために同じ参照数字がついている。
図に示された様々な部分は、図をいっそう解釈し易くするために、必ずしも一様な尺度に従って示されていない。
図1Aを参照すると、本発明に従った、ヘテロ接合とインターディジタル構造を有する半導体デバイス100の例の断面が示されている。半導体デバイス100は、結晶半導体基板1の少なくとも1つの表面3に、少なくとも1つの第1のアモルファス半導体領域6を備えている。この第1の領域6は、第1の導電型にドープされている。また、半導体基板1は、表面3に、少なくとも1つの第2のアモルファス半導体領域7a、7bを備えている。この第2の領域7a、7bは、第1の導電型と反対の第2の導電型にドープされている。これらのアモルファス半導体領域6、7a、7bは、インターディジタル構造を形成している。この例では、半導体デバイス100は、太陽電池である。
半導体デバイス100は、この例では薄い層であると見なされる半導体基板1を備える。この半導体1は、例えば、単結晶シリコンか多結晶シリコンであってもよい。半導体デバイス100の製造プロセス中に強い熱的制約がなければ、シリコンの電流キャリアのライフタイムは変わらないので、超高品質シリコンを使用する必要はない。薄い層の半導体基板1の厚さは、例えば、10マイクロメータから数100マイクロメータであってもよい。半導体基板1は、ある特定の導電型であってもよい。図1Aに示された例では、半導体基板1はN型である。
半導体基板1は表面3を備え、この表面3は、この例では、太陽電池の裏面の側にある。半導体基板1は、表面3の反対側の他の表面2を含み、この表面2は、太陽電池の前面の側にある。光に曝されるのが太陽電池の前面である。
半導体基板1は、表面3に、第1の導電型にドープされた少なくとも1つの第1のアモルファス半導体領域6を備えている。図1Aに示された例では、半導体基板1は、表面3に、ただ1つの第1の領域6を備える。この第1の領域6は、例えば、Nドープアモルファスシリコンである。第1のアモルファス半導体領域6の厚さは、例えば、おおよそ数ナノメートルから数10ナノメートルであってもよい。第1のアモルファス半導体領域6は、半導体基板1との良好な界面を実現するように漸変的にドープされてもよい(基板1の表面3の近くで最低のドーピング)。
また、半導体基板1は、表面3に、第1の導電型と反対の第2の導電型にドープされた少なくとも1つの第2のアモルファス領域7a、7bを備える。図1Aに示された例では、半導体基板1は、表面3に、第1の領域6の両側に形成された2つの第2の領域7a、7bを有している。これら2つの第2の領域7a、7bは、Pドープアモルファスシリコンから作られていると考えられる。第2のアモルファス半導体領域7a、7bの厚さは、例えば、おおよそ数ナノメートルから数10ナノメートルであってもよい。第2のアモルファス半導体領域7a、7bは、半導体基板1との良好な界面を実現するように漸変的にドープされてもよい(基板1の表面3の近くで最低ドーピング)。第1の領域6の厚さは、第2の領域7a、7bの厚さと異なっていてもよい。
図1Cに示されるように、真性半導体領域21a、21b、21cが、アモルファス半導体領域6、7a、7bと基板1の表面3との間に配置されてもよい。これらの領域21a、21b、21cは、基板1との良好な界面を実現して基板1の表面3のレベルでの再結合を防止することを可能にする。
アモルファス半導体領域6、7a、7b間に、誘電体領域8a、8b、8c、8dが挿入される。これらの誘電体領域8a、8b、8c、8dは、異なる導電型を有する2つのアモルファス半導体領域間の絶縁を実現する役割を有している。これらの誘電体領域は、これら2つの領域間の短絡を防止することを可能にする。これらの絶縁領域8a、8b、8c、8dは、例えば、シリコン酸化物、シリコン窒化物、またはアモルファス結晶シリコンであってもよい。図1Aに示された例では、絶縁領域8a、8b、8c、8dの厚さは、アモルファス半導体領域6、7a、7bの厚さよりも大きい。これらの誘電体領域8a、8b、8c、8dは、基板1まで延びて、領域6、7aおよび7b間の電気的絶縁と基板1の表面3のパッシベーションとの両方を保証している。
第1のアモルファス半導体領域6は、少なくとも1つの第1のメタライゼーション部分9に接続されている。このメタライゼーション部分9は、半導体デバイス100の第1の接続電極である。第1のメタライゼーション部分9は、少なくとも部分的に、第1のアモルファス半導体領域6を覆っている。
同様に、第2のアモルファス半導体領域7a、7bは、少なくとも1つの第2のメタライゼーション部分10a、10bに接続されている。図1Aに示された例では、2つの第2のメタライゼーション部分10a、10bは、2つの第2の領域7a、7bにそれぞれ接続され、少なくとも部分的にこれらの領域を覆っている。第2のメタライゼーション部分10a、10bは、互いに接続され、半導体デバイス100の第2の接続電極を形成する。
メタライゼーション部分9、10a、10bとアモルファス半導体領域6、7a、7bとの間のより優れた接触抵抗率を保証するために、メタライゼーション部分9、10a、10bとアモルファス半導体領域6、7a、7bとの間に導電性熱酸化物部分19、20a、20bが挿入されてもよい。図1Cにおいて、第1の導電性熱酸化物部分19は、第1のメタライゼーション部分9と第1のアモルファス半導体領域6の間に位置付けされている。それぞれ、2つの導電性熱酸化物部分20a、20bは、第2のメタライゼーション部分10a、10bと第2のアモルファス半導体領域7a、7bの間に位置付けされている。これらの導電性熱酸化物部分19、20a、20bは、例えば、酸化インジウム錫または酸化亜鉛から作られてもよい。
メタライゼーション部分9、10a、10bの各々は、また、アモルファスシリコン領域6、7a、7bに隣接した絶縁領域8a、8b、8c、8dと接触していてもよい。第1のメタライゼーション部分9は、第2のメタライゼーション部分10a、10bと接触してはいけない。と言うのは、この接触によって、異なる導電型にドープされた領域6、7a、7b間に短絡が起こるからである。
メタライゼーション部分9、10a、10bは、銀などの貴金属をベースにしてもよく、またはアルミニウムをベースにしてもよい。
半導体基板1は、表面3の反対側の他の表面2に、表面パッシベーション層4を備える。この表面パッシベーション層4は、電流キャリアを半導体基板1の表面3の方へ押しのけることを可能にする。この表面パッシベーション層4は、例えば、真性アモルファスシリコンまたは特定の導電型にドープされたアモルファスシリコンから作られてもよい。ヘテロ接合技術によって、特に薄いシリコンに適した非常に優れた表面パッシベーション層を使用することが可能になる。
表面パッシベーション層4は、反射防止層5で覆われている。この反射防止層5は、最大数の光子が半導体基板1を貫通することができるようにし、かつこれらが出て行かないようにする。反射防止層5は、例えば、シリコン窒化物から作られてもよく、または、フッ化マグネシウムまたは硫化亜鉛などのこれまでこの機能のために使用された他の材料から作られてもよい。
図1Bに示されるように、メタライゼーション部分9、10a、10bは、各々、指形を形成している。絶縁領域8a、8b、8c、8dは、第2のメタライゼーション部分10a、10bを第1のメタライゼーション部分9から隔離している。このように形成された構造は、インターディジタル構造である。第1のメタライゼーション部分9は、第1の電極を形成し、互いに接続された第2のメタライゼーション部分10a、10bは、第2の電極を形成している。
また本発明に従った半導体デバイス100の他の例を製造するための第1の方法をこれから説明する。このように製造された半導体デバイス100は、太陽電池であると考えられる。
図2に示されるように、例えばN型シリコンから作られた半導体基板1から始め、この半導体基板1は、この例では、薄い層であると見なされる。半導体基板1の表面は、表面3および表面3の反対側の他の表面2で識別される。
太陽電池100を製造する前に、半導体基板1は、最初に、その表面2および3を化学洗浄される。テクスチャ化に起因するどんな金属汚染も防止するために、かつどんな堆積の前にも半導体基板1の表面の準備をするために、例えば、従来のRCA洗浄およびフッ化水素酸洗浄が好ましい。従来のRCA洗浄は、脱イオン水、アンモニアおよび過酸化水素水ベースの第1の洗浄槽と、脱イオン水、塩化水素酸および過酸化水素水ベースの第2の洗浄槽とを使用することから成る。他方の表面2は、プロセスの初めまたは終わりに処理されてもよい。しかし、より適切なパッシベーション品質を得るために、始めに他方の表面2を処理することが好ましい。と言うのは、表面3を保護するために時間と金のかかるプロセスを行うことなしに、後でシリコンのただ1つの面に対してフッ化水素酸処理を行うことは困難であるからである。
したがって、表面3の処理中に他方の表面2の表面状態に厳重に注意することが重要である。
したがって、半導体基板1の他方の表面2に対して、表面パッシベーション層4の第1の堆積が行われる(図1に示されている)。この表面パッシベーション層4は、例えば、真性アモルファスシリコン層であってもよい。表面パッシベーション層4は、また、特定の導電型のアモルファスシリコンから作られてもよい。この表面パッシベーション層4は、半導体基板1の他方の表面2の全面積にわたって広がっている。この堆積は、例えば、プラズマ増速化学気相成長技術(PECVD)によって行われてもよい。
この表面パッシベーション層4の上に、反射防止層5が設けられる(図1に示されている)。この反射防止層5は、例えば、シリコン窒化物である。この反射防止層5は、表面パッシベーション層4の全表面にわたって広がっている。反射防止層5は、例えば、減圧化学気相成長技術(LPCVD)によって、またはPECVDによって堆積されてもよい。
これら2つの工程の後で、半導体デバイス100の裏面が形成される。
半導体基板1の他方の表面3に、第1の絶縁層11が形成される。第1の絶縁層11は、半導体基板1の他方の表面3の全面積にわたって広がっている。この第1の層11は、後で、異なる導電型のアモルファスシリコン領域を絶縁することを可能にする。この第1の絶縁層11は、例えば、シリコン窒化物であってもよい。また、それはシリコン酸化物で作られてもよい。シリコン窒化物から作られた第1の絶縁層11の場合には、シリコン窒化物は、LPCVDまたはPECVDによって得られてもよい。そうではなくて、シリコン酸化物から作られた第1の絶縁層11の場合には、シリコン酸化物はPECVDによって形成されてもよい。
次に、少なくとも1つの第1の窓12が、第1の絶縁層11にエッチングされて、半導体基板1の一部を露出させる。この第1の窓12は、レーザエッチングによって、または、第1の絶縁層11の絶縁材料をエッチングすることができるセリグラフペーストを適用することによって、形成されてもよい。
次に、第1の導電型にドープされた第1のアモルファス半導体層13が堆積される。この半導体は、例えば、Nドープアモルファスシリコンであってもよい。この堆積は、例えば、PECVDによって行われてもよい。N型ドーピングの場合、例えば、N型ドーピングは、燐を用いて行われてもよい。この第1のNドープアモルファス半導体層13は、半導体基板1との良好な界面を実現するように漸変的にドープされる。この第1のアモルファス半導体層13の堆積は、第1の窓12の中と第1の絶縁層11の全表面との両方に行われる。
第1の層13を堆積させる前に、図4Cに示される第1の真性半導体領域21cの堆積を第1の窓12に行うこともできる。したがって、基板1との良好な界面が実現されて、基板1の表面3のレベルでの再結合を防止する。
図3に示されるように、少なくとも1つの第1のメタライゼーション部分9の堆積が、第1のアモルファス半導体層13の上に行われる。この第1のメタライゼーション部分9は、例えば、第1の窓12の上方でその中心に配置されてもよい。図3に示される例では、第1のメタライゼーション部分9は、第1の窓12よりも小さく、かつ第1の窓12の上方でその中心に配置されている。この第1のメタライゼーション部分9の厚さは、約数10マイクロメートルである。この第1のメタライゼーション部分9の堆積は、蒸着、スパッタリング、金属ペーストのセリグラフによって、または電気化学堆積によって行われてもよい。この第1のメタライゼーション部分9は、例えば、銀のような貴金属をベースとするか、またはアルミニウムをベースとする。
次に、少なくとも1つの第2の窓14a、14bが、第1のアモルファス半導体層13および第1の絶縁層11にエッチングされる。図3に示された例では、2つの第2の窓14a、14bが、半導体基板1の一部を露出させるように第1のアモルファス半導体層13および第1の絶縁層11にエッチングされている。これらの第2の窓14a、14bは、レーザエッチングによって形成されてもよく、または、アモルファス半導体層13および第1の絶縁層11をエッチングすることができるセリグラフペーストを応用することによって形成されてもよい。第2の窓14a、14bは、第1の窓12の両側に片寄っている。これら2つの窓14a、14bのエッチングは、アモルファス半導体層13を複数の部分に分割し、このようにして第1の導電型にドープされた少なくとも1つの第1の領域6を画定している。
半導体デバイス100を製造するとき、第2の窓14a、14bのエッチングは、第1のメタライゼーション部分9の堆積の前に行われてもよい。
図4Aに示されるように、次に、第2の絶縁層15が形成される。この第2の絶縁層15は、第2の窓14a、14bによって露出された半導体基板1の部分だけでなく、第1のメタライゼーション部分9、第1のアモルファス半導体層13も覆っている。この第2の絶縁層15は、例えば、シリコン窒化物であってもよい。また、第2の絶縁層15は、シリコン酸化物層で形成されてもよい。シリコン窒化物から作られた第2の絶縁層15の場合には、LPCVDまたはPECVDによってシリコン窒化物を得ることができる。最後に、シリコン酸化物から作られる第2の絶縁層15の場合には、シリコン酸化物はPECVDによって形成されてもよい。
次に、少なくとも1つの第1の開口16a、16bが、第2の絶縁層15に2つの第2の窓14a、14bのレベルでエッチングされ、半導体基板1の一部を露出させる。図4Aに示された例では、2つの第1の開口16a、16bが形成され、これらの2つの第1の開口16a、16bの各々は、それの第2のそれぞれの窓14a、14bよりも小さな面積である。これら2つの第1の開口16a、16bは、レーザエッチングによって、または、エッチングペーストを用いたセリグラフによって、形成されてもよい。これら2つの第1の開口16a、16bのエッチングで、絶縁層11および15は複数の部分に分割されて、絶縁領域8a、8b、8c、8dが画定される。
次に、第1の導電型と反対の第2の導電型にドープされた第2のアモルファス半導体層17の堆積が行われる。したがって、この半導体は、例えば、Pドープアモルファスシリコンであってもよい。この堆積は、例えば、PECVDによって行われてもよい。P型ドーピングの場合、P型ドーピングは、例えば、ホウ素で行われてもよい。この第2のPドープアモルファス半導体層17は、半導体1との良好な界面を実現するように漸変的にドープされる。この第2のアモルファス半導体層17の堆積は、第1の開口16a、16bの両方に行われるが、また、第2の絶縁層15の全表面にも行われる。第1のアモルファス半導体層13および第2のアモルファス半導体層17は、インターディジタル構造を形成し、その輪郭は、第1の窓12および第1の開口16a、16bをエッチングすることによって画定されている。
また、第2の層17の堆積の前に、図4Cに示された第2の真性半導体領域21a、21bの堆積を第1の開口16a、16bに行うことができる。領域21cと同様に、真性半導体領域21a、21bは、基板1との良好な界面を実現して基板1の表面3のレベルでの再結合を防止する。
少なくとも1つの第2のメタライゼーション部分10a、10bの堆積は、少なくとも第1の開口16a、16bのレベルの第2の窓14a、14bのアモルファス半導体層17の上に行われる。図4aに示された例では、2つの第2のメタライゼーション部分10a、10bが形成されている。これらの第2のメタライゼーション部分10a、10bの堆積は、蒸着、スパッタリング、金属ペーストのセリグラフによって、または電気化学堆積によって行われてもよい。これらの第2のメタライゼーション部分10a、10bは、例えば、銀のような貴金属をベースにしているか、またはアルミニウムをベースにしている。
最後に、少なくとも1つの第2の開口18が、次に、第1のメタライゼーション部分9の上の第2のアモルファス半導体層17および第2の絶縁層15にエッチングされる。この第2の開口18は、第1のメタライゼーション部分9にアクセスするために形成される。好ましくは、第2の開口18は、第1のメタライゼーション部分9よりも小さな面積でエッチングされ、かつ前記第1のメタライゼーション部分9の上方でその中心に置かれる。この第2の開口18は、レーザエッチングによって、または、第2のアモルファス半導体層17および第2の絶縁層15をエッチングすることができるセリグラフペーストを適用することによって、形成されてもよい。
その上、説明された実施形態の全てにおいて、有利なことには、図4Bおよび4Cに示されるように、アモルファスシリコン層13、17とメタライゼーション9、10a、10bとの間に導電性熱酸化物部分19、20a、20bを挿入することができる。これらの導電性熱酸化物部分19、20a、20bは、例えば、酸化インジウム錫または酸化亜鉛から作られてもよい。これらの部分によって、メタライゼーション9、10a、10bとアモルファス半導体13、17の間のより優れた接触抵抗率を保証することが可能になる。
図5、図6、図7A、および図7Bは、同じく本発明に従った半導体デバイス100の他の例を製造する第2の方法の段階を示す。このように製造された半導体デバイス100は太陽電池であると考えられる。
この方法は、本発明に従った第1の方法で使用されたものと同一の半導体基板1を使用する。第1の方法のように、従来のRCA洗浄およびフッ化水素酸洗浄によって基板1の表面2および3を化学洗浄することができる。また、図1に示されるように、基板1の他方の表面2に、表面パッシベーション層4および反射防止層5を設けることができる。
図5に示されるように、第1の導電型にドープされた第1のアモルファス半導体層13が、基板1の表面3に堆積される。この半導体は、例えば、Nドープアモルファスシリコンであってもよい。この堆積は、例えば、PECVDによって行われてもよい。N型ドーピングの場合、N型ドーピングは、例えば、燐を用いて行われてもよい。この第1のNドープアモルファス半導体層13は、半導体基板1との良好な界面を実現するように漸変的にドープされてもよい。この第1のアモルファス半導体層13の堆積は、基板1の全表面3に行われる。
また、第1の層13の堆積の前に、図7Bに示される第1の真性半導体層26の堆積を行うこともできる。したがって、基板1の表面3のレベルでの再結合を防止することにより基板1との良好な界面が実現される。
次に、少なくとも1つの第1のメタライゼーション部分9が、第1のアモルファス半導体層13の上に堆積される。この第1のメタライゼーション部分9の厚さは、おおよそ数10マイクロメートルである。この第1のメタライゼーション部分9の堆積は、蒸着、スパッタリング、金属ペーストのセリグラフによって、または、電気化学堆積によって行われてもよい。この第1のメタライゼーション部分9は、例えば、銀のような貴金属をベースにしているか、またはアルミニウムをベースにしている。
次に、第1のメタライゼーション部分9によって覆われていない第1のアモルファス半導体層13および、場合によっては、真性半導体層26の部分が除去される。この段階は、例えば、ドライまたはウェットエッチングによって、または、アモルファス半導体だけをエッチングし金属をエッチングしないことが可能な選択エッチングによって行われてもよい。
次に、図6に示されるように、第1の導電型と反対の第2の導電型にドープされた第2のアモルファス半導体層17の堆積物が、堆積される。したがって、この半導体は、Pドープアモルファスシリコンであってもよい。この堆積は、例えば、PECVDによって行われてもよい。P型ドーピングの場合、P型ドーピングは、例えば、ホウ素を用いて行われてもよい。この第2のPドープアモルファス半導体層17は、半導体基板1との良好な界面を実現するように漸変的にドープされてもよい。
再び、図7Bに示されるように、第2のアモルファス半導体層17の堆積の前に、第2の真性半導体層28の堆積を行うこともできる。
次に、第2のメタライゼーション部分10a、10bの堆積がアモルファス半導体層17の上に行われる。図6に示される例では、2つの第2のメタライゼーション部分10a、10bが、第2のアモルファス半導体層17の上に行われる。これらの第2のメタライゼーション部分10a、10bの堆積は、蒸着、スパッタリング、金属ペーストのセリグラフによって、または電気化学堆積によって行われてもよい。これらの第2のメタライゼーション部分10a、10bは、例えば、銀のような貴金属をベースにしているか、またはアルミニウムをベースにしている。
次に、第2のメタライゼーション部分10a、10bによって覆われていない第2のアモルファス半導体層17および、場合によっては、第2の真性半導体層28の部分が除去される。この段階は、ドライまたはウェットエッチングによって、または、アモルファス半導体だけをエッチングしメタライゼーション10a、10bの金属をエッチングしないことが可能な選択エッチングによって行われてもよい。
次に、例えば誘電体層である絶縁層24が、基板1の表面3の上に、およびメタライゼーション9、10a、10bの上に堆積される。
次に、開口25a、25b、25cが、メタライゼーション9、10a、10bのレベルで、絶縁層24に形成される。したがって、メタライゼーション9、10a、10bは、外部環境からアクセス可能になる。
その上、説明された実施形態の全てにおいて、有利なことには、図4Bおよび4Cに示されるように、アモルファスシリコン層13、17とメタライゼーション9、10a、10bとの間に導電性熱酸化物部分19、20a、20bを挿入することができる。これらの導電性熱酸化物部分19、20a、20bは、例えば、酸化インジウム錫または酸化亜鉛から作られてもよい。これらの部分によって、メタライゼーション9、10a、10bとアモルファス半導体13、17の間のより優れた接触抵抗率を保証することが可能になる。
図8に示されるように、本発明に従った複数の半導体デバイス101から109を、半導体基板1に同時に製造することができる。次に、太陽電池のモジュール200を得るために、単位デバイスをメタライゼーション部分で互いに接続することができる。図8に示された我々の例では、デバイス101から103は、デバイス104から106およびデバイス107から109と同様に、直列に接続されている。このように形成された3つの直列接続電池のグループが、並列に接続されている。
本発明のいくつかの実施形態が詳細に説明されたが、本発明の範囲を超えることなしに様々な変更および修正を加えることができることは理解されるべきである。説明された例では、第1の導電型はN型であり、第2はP型である。これが逆になることはもちろん可能である。当業者には、これらの導電性を有する適切な材料を選ぶのに困難ではないだろう。
本発明に従った半導体デバイスを示す断面図である。 本発明に従った半導体デバイスを示す底面図である。 本発明に従った半導体デバイスを示す断面図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 本発明に従った半導体デバイスを製造するための本発明に従った方法の様々な段階を示す図である。 同じく本発明に従った互いに接続された複数の太陽電池によって形成されたモジュールを示す底面図である。
符号の説明
1 結晶半導体基板
2 表面3の反対側の他の表面
3 半導体基板の表面
4 表面パッシベーション層4
5 反射防止層5
6 第1のアモルファス半導体領域
7a、7b 第2のアモルファス半導体領域
8a、8b、8c、8d 誘電体領域
9 第1のメタライゼーション部分
10a、10b 第2のメタライゼーション部分
11 第1の絶縁層
12 第1の窓
13 第1のアモルファス半導体層
14a、14b 第2の窓
15 第2の絶縁層
16a、16b 第1の開口
17 第2のアモルファス半導体層
18 第2の開口
19 第1の導電性熱酸化物部分
20a、20b 導電性熱酸化物部分
21c 第1の真性半導体領域
21a、21b 第2の真性半導体領域
24 絶縁層
25a、25b、25c 開口
26 第1の真性半導体層
28 第2の真性半導体層
100 半導体デバイス
101〜109 半導体デバイス
200 太陽電池モジュール

Claims (14)

  1. 結晶半導体基板(1)の少なくとも1つの表面(3)に、第1の導電型にドープされた少なくとも1つの第1のアモルファス半導体領域(6)を備える半導体デバイス(100)であって、前記半導体基板(1)は、同じ表面(3)に、前記第1の導電型と反対の第2の導電型にドープされた少なくとも1つの第2のアモルファス半導体領域(7a、7b)を備え、前記第1のアモルファス半導体領域(6)は、前記半導体基板(1)と接触した少なくとも1つの誘電体領域(8a、8b、8c、8d)によって前記第2のアモルファス半導体領域(7a、7b)から絶縁され、さらに前記基板(1)の前記表面(3)のパッシベーションが確保され、前記誘電体領域(8a、8b、8c、8d)は、シリコン酸化物またはシリコン窒化物から作られ、前記第2のアモルファス半導体領域(7a、7b)はインターディジタル構造を形成しており、少なくとも1つの第1のメタライゼーション部分(9)が前記第1のアモルファス半導体領域(6)と接触し、少なくとも1つの第2のメタライゼーション部分(10a、10b)が前記第2のアモルファス半導体領域(7a、7b)と接触し、また、少なくとも1つの第1の導電性熱酸化物部分(19)が、前記第1のメタライゼーション部分(9)と前記第1のアモルファス半導体領域(6)の間に位置し、さらに、少なくとも1つの第2の導電性熱酸化物部分(20a、20b)が前記第2のメタライゼーション部分(10a、10b)と前記第2のアモルファス半導体領域(7a、7b)の間に位置している半導体デバイス(100)。
  2. 前記導電性熱酸化物部分(19、20a、20b)は、酸化インジウム錫または酸化亜鉛でなる、請求項１に記載の半導体デバイス(100)。
  3. 前記メタライゼーション部分(9、10a、10b)は、銀のような貴金属をベースにしているか、アルミニウムをベースにしている、請求項１または２のいずれか一項に記載の半導体デバイス(100)。
  4. 前記半導体基板(1)は、前記インターディジタル構造を有する前記表面(3)の反対側の他の表面(2)に、反射防止層(5)をコーティングされた表面パッシベーション層(4)を備えている、請求項１から３のいずれか一項に記載の半導体デバイス(100)。
  5. 前記表面パッシベーション層(4)は、前記第1の導電型または前記第2の導電型の真性アモルファス半導体でなる、請求項４に記載の半導体デバイス(100)。
  6. 前記表面パッシベーション層(4)は、シリコンでなる、請求項５に記載の半導体デバイス(100)。
  7. 前記反射防止層(5)は、シリコン窒化物でなる、請求項４から６のいずれか一項に記載の半導体デバイス(100)。
  8. 前記半導体基板(1)は、単結晶シリコンまたは多結晶シリコンでなる、請求項１から７のいずれか一項に記載の半導体デバイス(100)。
  9. 前記アモルファス半導体領域(6、7a、7b)は、シリコンでなる、請求項１から８のいずれか一項に記載の半導体デバイス(100)。
  10. 前記半導体基板(1)は、ある特定の導電型である、請求項１から９のいずれか一項に記載の半導体デバイス(100)。
  11. 前記半導体基板(1)は、薄い層の基板である、請求項１から１０のいずれか一項に記載の半導体デバイス(100)。
  12. 真性半導体領域(21a、21b、21c)が、前記アモルファス半導体領域(6、7a、7b)と前記基板(1)の間に配置されている、請求項１から１１のいずれか一項に記載の半導体デバイス(100)。
  13. 前記半導体デバイス(100)は、太陽電池である、請求項１から１２のいずれか一項に記載の半導体デバイス(100)。
  14. 直列および/または並列に接続された請求項１３に記載の複数の太陽電池(101から109)を備える、太陽電池のモジュール(200)。
JP2007551714A 2005-01-20 2006-01-18 へテロ接合およびインターフィンガ構造を有する半導体デバイス Expired - Fee Related JP5390102B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0550174A FR2880989B1 (fr) 2005-01-20 2005-01-20 Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
FR0550174 2005-01-20
PCT/FR2006/050021 WO2006077343A1 (fr) 2005-01-20 2006-01-18 Dispositif semi-conducteur a heterojonctions et a structure inter-digitee

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010109113A Division JP2010171464A (ja) 2005-01-20 2010-05-11 へテロ接合およびインターフィンガ構造を有する半導体デバイス

Publications (2)

Publication Number Publication Date
JP2008529265A JP2008529265A (ja) 2008-07-31
JP5390102B2 true JP5390102B2 (ja) 2014-01-15

Family

ID=34954034

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007551714A Expired - Fee Related JP5390102B2 (ja) 2005-01-20 2006-01-18 へテロ接合およびインターフィンガ構造を有する半導体デバイス
JP2010109113A Pending JP2010171464A (ja) 2005-01-20 2010-05-11 へテロ接合およびインターフィンガ構造を有する半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010109113A Pending JP2010171464A (ja) 2005-01-20 2010-05-11 へテロ接合およびインターフィンガ構造を有する半導体デバイス

Country Status (5)

Country Link
US (2) US7935966B2 (ja)
EP (2) EP2091086A3 (ja)
JP (2) JP5390102B2 (ja)
FR (1) FR2880989B1 (ja)
WO (1) WO2006077343A1 (ja)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880986B1 (fr) 2005-01-20 2007-03-02 Commissariat Energie Atomique Procede de metallisation d'un dispositif semi-conducteur
FR2880989B1 (fr) 2005-01-20 2007-03-09 Commissariat Energie Atomique Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
US7737357B2 (en) * 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
US20080000522A1 (en) * 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
FR2906406B1 (fr) 2006-09-26 2008-12-19 Commissariat Energie Atomique Procede de realisation de cellule photovoltaique a heterojonction en face arriere.
FR2910712A1 (fr) * 2006-12-20 2008-06-27 Centre Nat Rech Scient Heterojonction a interface dopee
US20110000532A1 (en) * 2008-01-30 2011-01-06 Kyocera Corporation Solar Cell Device and Method of Manufacturing Solar Cell Device
JP5347409B2 (ja) * 2008-09-29 2013-11-20 三洋電機株式会社 太陽電池及びその製造方法
JP2010123859A (ja) * 2008-11-21 2010-06-03 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
EP2200082A1 (en) * 2008-12-19 2010-06-23 STMicroelectronics Srl Modular interdigitated back contact photovoltaic cell structure on opaque substrate and fabrication process
GB2467361A (en) * 2009-01-30 2010-08-04 Renewable Energy Corp Asa Contact and interconnect for a solar cell
JP5518347B2 (ja) * 2009-02-26 2014-06-11 三洋電機株式会社 太陽電池の製造方法
US9006564B2 (en) 2009-03-10 2015-04-14 Sanyo Electric Co., Ltd. Method of manufacturing solar cell and solar cell
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
US8324015B2 (en) * 2009-12-01 2012-12-04 Sunpower Corporation Solar cell contact formation using laser ablation
FR2953999B1 (fr) 2009-12-14 2012-01-20 Total Sa Cellule photovoltaique heterojonction a contact arriere
CN102725858B (zh) * 2010-01-26 2015-12-09 三洋电机株式会社 太阳能电池及其制造方法
WO2011105554A1 (ja) * 2010-02-26 2011-09-01 三洋電機株式会社 太陽電池及び太陽電池の製造方法
FR2961022B1 (fr) * 2010-06-02 2013-09-27 Centre Nat Rech Scient Cellule photovoltaïque pour application sous flux solaire concentre
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
JP5792523B2 (ja) * 2010-06-18 2015-10-14 株式会社半導体エネルギー研究所 光電変換装置の作製方法
JP5485060B2 (ja) * 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
JP5485062B2 (ja) * 2010-07-30 2014-05-07 三洋電機株式会社 太陽電池の製造方法及び太陽電池
JP5334926B2 (ja) * 2010-08-02 2013-11-06 三洋電機株式会社 太陽電池の製造方法
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
TWI453939B (zh) * 2010-12-30 2014-09-21 Au Optronics Corp 太陽能電池及其製作方法
KR20120090449A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 태양 전지 및 이의 제조 방법
US10011920B2 (en) 2011-02-23 2018-07-03 International Business Machines Corporation Low-temperature selective epitaxial growth of silicon for device integration
EP2690669A4 (en) * 2011-03-25 2014-08-20 Sanyo Electric Co SOLAR CELL
JP5884030B2 (ja) * 2011-03-25 2016-03-15 パナソニックＩｐマネジメント株式会社 光電変換装置の製造方法
CN103460394B (zh) * 2011-03-28 2015-11-25 三洋电机株式会社 光电转换装置及其制造方法
JP2012243797A (ja) * 2011-05-16 2012-12-10 Mitsubishi Electric Corp 太陽電池の製造方法
GB2491209B (en) * 2011-05-27 2013-08-21 Renewable Energy Corp Asa Solar cell and method for producing same
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
KR101826912B1 (ko) * 2011-11-07 2018-02-08 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전변환소자 및 그 제조 방법
KR101878397B1 (ko) * 2011-11-18 2018-07-16 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양전지 및 그 제조 방법
KR101757874B1 (ko) 2011-12-08 2017-07-14 엘지전자 주식회사 태양 전지
US20130147003A1 (en) 2011-12-13 2013-06-13 Young-Su Kim Photovoltaic device
US20130146136A1 (en) * 2011-12-13 2013-06-13 Kyoung-Jin Seo Photovoltaic device and method of manufacturing the same
JP2013125891A (ja) * 2011-12-15 2013-06-24 Sharp Corp 光電変換素子およびその製造方法
JP2013197158A (ja) * 2012-03-16 2013-09-30 Sharp Corp 光電変換素子およびその製造方法
DE212013000122U1 (de) * 2012-05-29 2015-03-10 National University Of Singapore Hybrid-Solarzelle
KR101977927B1 (ko) * 2012-07-11 2019-05-13 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전소자 및 그 제조방법
KR20140019099A (ko) * 2012-08-02 2014-02-14 삼성에스디아이 주식회사 광전소자
EP2904643B1 (en) 2012-10-04 2018-12-05 SolarCity Corporation Solar cell with electroplated metal grid
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
JP6312060B2 (ja) * 2012-10-31 2018-04-18 パナソニックＩｐマネジメント株式会社 太陽電池
US9059212B2 (en) 2012-10-31 2015-06-16 International Business Machines Corporation Back-end transistors with highly doped low-temperature contacts
US9472702B1 (en) * 2012-11-19 2016-10-18 Sandia Corporation Photovoltaic cell with nano-patterned substrate
US8912071B2 (en) 2012-12-06 2014-12-16 International Business Machines Corporation Selective emitter photovoltaic device
US8642378B1 (en) 2012-12-18 2014-02-04 International Business Machines Corporation Field-effect inter-digitated back contact photovoltaic device
JP6013198B2 (ja) * 2013-01-04 2016-10-25 シャープ株式会社 光電変換素子および光電変換素子の製造方法
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9859455B2 (en) 2013-02-08 2018-01-02 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field
US9640699B2 (en) * 2013-02-08 2017-05-02 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
NL2010496C2 (en) * 2013-03-21 2014-09-24 Stichting Energie Solar cell and method for manufacturing such a solar cell.
CN104995742B (zh) * 2013-03-28 2017-03-08 夏普株式会社 光电转换元件
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
JP6425195B2 (ja) 2013-09-24 2018-11-21 パナソニックＩｐマネジメント株式会社 太陽電池
CN103474486B (zh) * 2013-09-25 2015-12-23 常州天合光能有限公司 晶体硅太阳电池的背面梁桥式接触电极及其制备方法
WO2015079779A1 (ja) 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 太陽電池の製造方法
JP6425143B2 (ja) * 2014-01-28 2018-11-21 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
JP2015185743A (ja) * 2014-03-25 2015-10-22 シャープ株式会社 光電変換素子
US9337369B2 (en) * 2014-03-28 2016-05-10 Sunpower Corporation Solar cells with tunnel dielectrics
JP5913446B2 (ja) * 2014-06-27 2016-04-27 シャープ株式会社 光電変換装置およびその製造方法
WO2015198978A1 (ja) * 2014-06-27 2015-12-30 シャープ株式会社 光電変換装置およびその製造方法
JP5871996B2 (ja) * 2014-06-27 2016-03-01 シャープ株式会社 光電変換装置およびその製造方法
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
CN106575676B (zh) * 2014-07-17 2019-06-28 光城公司 具有叉指背接触的太阳能电池
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
JPWO2016143547A1 (ja) * 2015-03-06 2017-12-21 シャープ株式会社 光電変換素子、光電変換装置、光電変換素子の製造方法および光電変換装置の製造方法
US9525083B2 (en) * 2015-03-27 2016-12-20 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer
EP3093889B8 (en) * 2015-05-13 2024-05-22 Trina Solar Co., Ltd Solar cell and method of manufacturing the same
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
EP3163632A1 (en) 2015-11-02 2017-05-03 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Photovoltaic device and method for manufacturing the same
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
JP6639295B2 (ja) * 2016-03-23 2020-02-05 シャープ株式会社 光電変換装置、光電変換モジュールおよび太陽光発電システム
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP2018170482A (ja) * 2017-03-30 2018-11-01 パナソニック株式会社 太陽電池セル及び太陽電池セルの製造方法
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
ES2901323T3 (es) 2019-07-26 2022-03-22 Meyer Burger Germany Gmbh Dispositivo fotovoltaico y método para fabricar el mismo
JP7502873B2 (ja) * 2020-03-23 2024-06-19 株式会社カネカ 太陽電池および太陽電池製造方法
CN113690324B (zh) * 2021-08-17 2024-04-30 江苏辉伦太阳能科技有限公司 一种新型hit电池片及其制作方法与组件制作方法
CN114156367A (zh) * 2021-11-26 2022-03-08 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) 一种太阳能电池片的制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064521A (en) * 1975-07-28 1977-12-20 Rca Corporation Semiconductor device having a body of amorphous silicon
US4133698A (en) * 1977-12-27 1979-01-09 Texas Instruments Incorporated Tandem junction solar cell
US4234352A (en) 1978-07-26 1980-11-18 Electric Power Research Institute, Inc. Thermophotovoltaic converter and cell for use therein
US4358782A (en) * 1980-01-17 1982-11-09 Asahi Kasei Kogyo Kabushiki Kaisha Semiconductor device
US4253882A (en) * 1980-02-15 1981-03-03 University Of Delaware Multiple gap photovoltaic device
US4378460A (en) * 1981-08-31 1983-03-29 Rca Corporation Metal electrode for amorphous silicon solar cells
US4927770A (en) * 1988-11-14 1990-05-22 Electric Power Research Inst. Corp. Of District Of Columbia Method of fabricating back surface point contact solar cells
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells
JP2740284B2 (ja) 1989-08-09 1998-04-15 三洋電機株式会社 光起電力素子
JPH0682854B2 (ja) * 1989-11-24 1994-10-19 株式会社日立製作所 太陽電池
US5288338A (en) * 1990-05-23 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Solar cell and method of producing the solar cell
US5213628A (en) 1990-09-20 1993-05-25 Sanyo Electric Co., Ltd. Photovoltaic device
JP2911291B2 (ja) * 1992-03-27 1999-06-23 シャープ株式会社 半導体装置の製造方法
JP3203078B2 (ja) * 1992-12-09 2001-08-27 三洋電機株式会社 光起電力素子
JP3197674B2 (ja) * 1993-04-06 2001-08-13 三洋電機株式会社 光起電力装置
JP3165578B2 (ja) 1994-02-21 2001-05-14 株式会社フコク 超音波モータ
US5641362A (en) * 1995-11-22 1997-06-24 Ebara Solar, Inc. Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell
JPH10117004A (ja) * 1996-10-09 1998-05-06 Toyota Motor Corp 集光型太陽電池素子
JP3652055B2 (ja) * 1997-03-28 2005-05-25 京セラ株式会社 光電変換装置の製造方法
US6180869B1 (en) * 1997-05-06 2001-01-30 Ebara Solar, Inc. Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices
JP4329183B2 (ja) * 1999-10-14 2009-09-09 ソニー株式会社 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6274402B1 (en) * 1999-12-30 2001-08-14 Sunpower Corporation Method of fabricating a silicon solar cell
JP3300812B2 (ja) 2000-01-19 2002-07-08 独立行政法人産業技術総合研究所 光電変換素子
EP1265297B1 (en) * 2000-03-13 2007-04-25 Sony Corporation Method for the preparaton of an OPTICAL ENERGY TRANSDUCER
US6333457B1 (en) 2000-08-29 2001-12-25 Sunpower Corporation Edge passivated silicon solar/photo cell and method of manufacture
JP2003124483A (ja) * 2001-10-17 2003-04-25 Toyota Motor Corp 光起電力素子
JP4244549B2 (ja) * 2001-11-13 2009-03-25 トヨタ自動車株式会社 光電変換素子及びその製造方法
JP2003298078A (ja) * 2002-03-29 2003-10-17 Ebara Corp 光起電力素子
FR2833752A1 (fr) 2002-05-28 2003-06-20 Commissariat Energie Atomique Procede de realisation de metallisations de section triangulaire en microelectronique
JP2004221188A (ja) * 2003-01-10 2004-08-05 Ebara Corp 裏面接合型太陽電池およびその製造方法
FR2854497B1 (fr) 2003-04-29 2005-09-02 Commissariat Energie Atomique Procede de realisation d'un dispositif semi-conducteur a metallisations auto-alignees
JP4155899B2 (ja) * 2003-09-24 2008-09-24 三洋電機株式会社 光起電力素子の製造方法
CN100431177C (zh) * 2003-09-24 2008-11-05 三洋电机株式会社 光生伏打元件及其制造方法
FR2880989B1 (fr) * 2005-01-20 2007-03-09 Commissariat Energie Atomique Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
FR2881879B1 (fr) 2005-02-08 2007-03-09 Commissariat Energie Atomique Procede de realisation de contacts metal/semi-conducteur a travers un dielectrique.
FR2878374A1 (fr) 2005-02-11 2006-05-26 Commissariat Energie Atomique Cellule solaire a heterojonction et a metallisation enterree

Also Published As

Publication number Publication date
FR2880989A1 (fr) 2006-07-21
EP1839341A1 (fr) 2007-10-03
US20110120541A1 (en) 2011-05-26
JP2008529265A (ja) 2008-07-31
EP2091086A3 (fr) 2017-04-19
EP2091086A2 (fr) 2009-08-19
JP2010171464A (ja) 2010-08-05
EP1839341B1 (fr) 2017-01-11
US20080061293A1 (en) 2008-03-13
US8421074B2 (en) 2013-04-16
FR2880989B1 (fr) 2007-03-09
WO2006077343A1 (fr) 2006-07-27
US7935966B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
JP5390102B2 (ja) へテロ接合およびインターフィンガ構造を有する半導体デバイス
US8697475B2 (en) Solar cell and method for manufacturing the same
KR101160112B1 (ko) 함몰전극형 태양전지의 제조방법
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
CN104282782A (zh) 太阳能电池及其制造方法
CN105247686A (zh) 太阳能电池单元及其制造方法、太阳能电池模块
EP2538447B1 (en) Solar cell and method for manufacturing the same
US20100147368A1 (en) Photovoltaic cell with shallow emitter
US20090014063A1 (en) Method for production of a single-sided contact solar cell and single-sided contact solar cell
US20100319768A1 (en) Thin-film solar cell and process for its manufacture
JP2008204967A (ja) 太陽電池素子及びその製造方法
KR101159277B1 (ko) 강유전체를 이용한 태양전지의 제조방법
US20180254359A1 (en) Solar cell and solar cell manufacturing method
KR20110061397A (ko) 태양 전지 및 이의 제조 방법
US8927324B2 (en) Method for the production of a wafer-based, back-contacted heterojunction solar cell and heterojunction solar cell produced by the method
JP5139502B2 (ja) 裏面電極型太陽電池
JP5103038B2 (ja) 光電変換素子、太陽電池モジュール、太陽光発電システム
US8889981B2 (en) Photoelectric device
CN109673170B (zh) 太阳能电池元件
JP4467337B2 (ja) 太陽電池モジュール
JP2005260157A (ja) 太陽電池セルおよび太陽電池モジュール
JP2015159198A (ja) 光起電力素子、その製造方法およびその製造装置
TWI462308B (zh) 半導體光電元件及其製造方法
JP2003158275A (ja) 光電変換素子およびその製造方法
WO2009150741A1 (ja) 光起電力装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130527

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees