Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5394672B2 - 結晶化装置 - Google Patents
[go: Go Back, main page]

JP5394672B2 - 結晶化装置 - Google Patents

結晶化装置 Download PDF

Info

Publication number
JP5394672B2
JP5394672B2 JP2008203476A JP2008203476A JP5394672B2 JP 5394672 B2 JP5394672 B2 JP 5394672B2 JP 2008203476 A JP2008203476 A JP 2008203476A JP 2008203476 A JP2008203476 A JP 2008203476A JP 5394672 B2 JP5394672 B2 JP 5394672B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
crystallization
laser
substrate stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008203476A
Other languages
English (en)
Other versions
JP2010040869A (ja
Inventor
昌輝 門
有親 石田
雅人 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2008203476A priority Critical patent/JP5394672B2/ja
Publication of JP2010040869A publication Critical patent/JP2010040869A/ja
Application granted granted Critical
Publication of JP5394672B2 publication Critical patent/JP5394672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、例えば固体レーザアニール法等によりアモルファスシリコン薄膜等の被結晶化薄膜を結晶化するための結晶化装置に関するものである。
ガラス基板上に作製された多結晶シリコン薄膜トランジスタ(ポリシリコンTFT)は、結晶シリコンデバイスにおいてSOI構造と同様の構造を有することになるため、電気特性においてもSOIデバイスと同様の特徴を有する。チャネル層(活性層)を薄膜化することにより、完全空乏型の動作をさせることが可能となり、オフ状態からオン状態への立ち上がり電圧差が非常に小さくなることもその一つである。
また、透光性基板(ガラス基板)を使用しているため、液晶ディスプレイ等の表示装置の駆動素子としての利用も可能であり、結晶半導体では不可能な表示パネルへの応用が可能となっている。多結晶シリコン膜を活性層とするポリシリコンTFTを駆動素子とすることで、例えば携帯電話の表示部分等において、対角2インチ程度の領域に1/4VGA程度の精細度の表示を行うことが可能になっている。
ポリシリコンTFTの製造に際しては、多結晶シリコン膜の形成が不可欠であり、これまでエキシマレーザを用いて被結晶化膜であるアモルファスシリコン薄膜を多結晶化すること(エキシマレーザアニール)が行われている。
近年、画素の高精細化が進められ、また新しい表示駆動方式が開発されるに伴って、アレイ基板内において、結晶の均一性が高い多結晶シリコン薄膜が求められている。このような状況の中、これまで広く行われているエキシマレーザを用いたレーザアニール法では、レーザ発振の安定性に限界があり、例えばレーザをパルス状に照射する際に照射毎にエネルギーばらつきが生ずる等、多結晶シリコン薄膜の結晶均一性を飛躍的に改善することは困難である。
一方、固体レーザや半導体レーザを用いたレーザアニール法による結晶化も検討されている。固体レーザや半導体レーザは、レーザ発振の安定性に非常に優れているため、パルス状に照射する際にも、アモルファスシリコン薄膜に投入されるエネルギーのばらつきが小さく、結晶の均一性の高い多結晶シリコン薄膜を得ることができる。
ただし、固体レーザや半導体レーザ等の可視領域のレーザ光を用いた結晶化方法を採用した場合、アモルファスシリコン薄膜での吸収係数が小さいことが課題となっている。例えば、エキシマレーザアニールで広く用いられているXeClタイプのエキシマレーザ装置では、波長が308nmの光を出力することが知られているが、アモルファスシリコン(a−Si)薄膜での吸収は大きく、およそ10nm程度の膜厚のアモルファスシリコン薄膜において、ほぼ100%レーザ光が吸収される。
これに対して、可視領域の波長を用いている固体レーザや半導体レーザでは、アモルファスシリコン薄膜に対する吸収が小さいため、照射されたレーザ光は一部だけがアモルファスシリコン薄膜に吸収される。例えばYAGレーザ(1064nm)の高調波(532nm)では、吸収係数が1/50程度しかなく、典型的なSi膜厚(50nm)では30%程度の利用しかできない。通常、表示パネルの基板には532nmの光に対して透明な基板を用いているため、利用できない残りの光は、基板を透過して基板を支持する基板ステージに照射されることになる。
このような状況から、固体レーザの高調波を用いたレーザアニール装置では、基板を支持する基板ステージの損傷を防止する等の対策が講じられている(例えば、特許文献1等を参照)。特許文献1には、処理用レーザ光(固体レーザの第2高調波)を出射するレーザ出射装置と、石材からなるプレート本体の表面に耐損傷性材料からなる層を形成したプレートとを備えたレーザ照射装置が開示されている。特許文献1記載の発明では、基板ステージの表面に耐損傷性材料からなる層を形成することで、処理用レーザ光の照射による損傷を受けにくくしている。
特開2006−140230号公報
ところで、前述の固体レーザや半導体レーザを用いたレーザアニール法では、アモルファスシリコン薄膜で吸収されなかったレーザ光は、基板を通過した後、基板を支持する基板ステージの表面で反射され、再び基板を通過してアモルファスシリコン薄膜に入射し、その一部がアモルファスシリコン薄膜に吸収される。その際、基板ステージの表面の反射率が場所により異なると、その分だけ反射するエネルギーの強度に差が生ずる。その結果、アモルファスシリコン薄膜に吸収されるトータルのエネルギー量にも差が生じ、多結晶シリコン薄膜の結晶均一性に影響を受けるおそれがある。
具体的には、基板ステージ表面の模様や、基板を固定するための真空吸着用の孔や溝、さらには基板を基板ステージ上に設置、あるいは搬出するためのリフトピンの孔等の構造により、基板ステージの場所により反射率が異なっており、これら構造が多結晶シリコン薄膜の結晶性に反映されて、結晶均一性を損なう結果となっている。例えば、基板ステージの表面は必ずしも均一ではなく、この不均一さが模様として表れており、当該模様に対応した大きさのオーダーで結晶性の均一性が悪くなっている。
本発明は、前記課題に鑑みて提案されたものであり、照射されたレーザ光の一部が被結晶化薄膜を透過する結晶化において、基板ステージからの反射を含めたトータルでの吸収されるエネルギー量を均一にすることができ、均一性に優れた結晶化を行うことが可能な結晶化装置を提供することを目的とする。
本発明の結晶化装置は、光透過性を有する基板上に形成された被結晶化薄膜に対してレーザ光を照射して結晶化を行う結晶化装置であって、前記被結晶化薄膜が形成された基板を支持する基板ステージを備え前記基板ステージの表面材質が多孔質材料となっていることで、前記被結晶化薄膜の結晶化領域全体における反射率を均一することを特徴とする。
本発明は、前記基板ステージ全面にて前記基板を真空吸着する構成であることを特徴とする。
本発明は、前記基板ステージが、光を均一に散乱する多孔質セラミック材料からなることを特徴とする。
本発明は、前記レーザ光の波長域が可視領域であるとともに前記レーザ光が固体レーザの高調波であることを特徴とする。
本発明は、前記被結晶化薄膜がアモルファスシリコン薄膜であることを特徴とする。
本発明は、前記基板ステージ上に前記基板の設置または搬出を行う機構が前記被結晶化薄膜の結晶化領域から外れた位置に設置されていることが好ましい。
前述の通り、光透過性を有する基板上に形成された被結晶化薄膜に対してレーザ光を照射すると、レーザ光の一部は基板を透過して基板を支持する基板ステージに照射される。本発明では、基板ステージの反射率が均一化されているので、照射されたレーザ光のエネルギーのうち被結晶化薄膜に吸収されるトータルのエネルギー量が均一化され、均一な結晶化が実現される。
本発明の結晶化装置によれば、被結晶化薄膜の結晶化領域全体で基板ステージ表面の反射率が均一化されているので、照射されたレーザ光の一部が被結晶化薄膜を透過する結晶化において、基板ステージからの反射を含めたトータルでの吸収されるエネルギー量を均一にすることができ、均一性に優れた結晶化を行うことが可能である。
以下、本発明を適用した結晶化装置の実施形態について、図面を参照して詳細に説明する。
先ず、本発明の結晶化装置による結晶化プロセス(多結晶シリコン薄膜の作成方法)について説明する。本実施形態においては、被結晶化薄膜がアモルファスシリコン薄膜であり、固体レーザの高調波を用いた固体レーザアニール法により結晶化が行われる。
固体レーザアニール法によるアモルファスシリコン薄膜の結晶化プロセスにおいては、先ず、図1(a)に示すように、ガラス基板等の基板1上にPE−CVD法等により不純物の拡散を防ぐアンダーコート膜2を形成し、その上に活性半導体層となるアモルファスシリコン薄膜3を堆積させる。
ここで、アモルファスシリコン薄膜3の表面には自然酸化による自然酸化シリコン層4が形成されており、その上には汚染物質及びパーティクル5が存在する。そこで、例えばフッ化水素酸による洗浄を行い、図1(b)に示すように、表面に存在する汚染物質およびパーティクル5を自然酸化シリコン層4と共に除去する。
前記洗浄に用いる処理液としては、例えばフッ化水素酸、フッ化水素酸含有混合液、アンモニア含有還元性液体から選ばれる1種を用いることができる。前記処理液による洗浄に際しては、アモルファスシリコン薄膜3が形成された基板を回転させることが好ましく、これにより均一且つ迅速な処理を実現することが可能である。
その後、固体レーザアニール法による結晶化を行って、図1(c)に示すように、アモルファスシリコン薄膜3を結晶化し、多結晶シリコン薄膜7を形成する。固体レーザアニール法は、固体レーザの高調波の照射により基板1上に形成されたアモルファスシリコン薄膜3の結晶化を行うものである。結晶化に際しては、基板ステージS上にアモルファスシリコン薄膜3が形成された基板1を支持固定し、レーザ光の照射を行う。照射するレーザ光としては、固体レーザの高調波(例えばYAGレーザの高調波)であり、波長400nm〜600nm(例えばNd:YAGの532nm)のレーザ光を用いる。固体レーザの高調波をシリコン膜再結晶化プロセスへの適用することができれば、高出力短波長のエキシマレーザと置き換えることで、装置コストやメンテナンス費用の削減が可能になる。なお、本実施形態では、レーザ源として固体レーザを使用した場合について説明したが、半導体レーザ等波長域が可視領域のレーザ光を使用する場合全般において、本発明を適用することが可能である。
以上が結晶化プロセスであるが、結晶化プロセスの後、形成された多結晶シリコン膜7を利用して薄膜トランジスタの作製、さらには液晶表示パネル(アレイ基板)の作製が行われる。
すなわち、多結晶シリコン薄膜7の上にフォトレジストをパターニングした後、図2(a)に示すように、CDE法等を用いて多結晶シリコン膜をアイランド状に加工する。そして、多結晶シリコン薄膜7に対して酸素の添加なしに、例えば300℃、20気圧、1時間の高圧水蒸気アニールを行い、活性半導体層の表面、結晶粒界、及び結晶内部に存在するダングリングボンドに水素原子や酸素原子を結合させる。
その後、薄膜トランジスタの閾値電圧の制御用にアクセプタとなるBをイオンドーピング法等を用いて多結晶シリコン膜に低濃度注入する。次に、図2(b)に示すように、例えばPE−CVD法によりゲート絶縁膜8を形成し、図2(c)に示すように、スパッタ法、フォトリソグラフによるフォトレジストパターン形成、RIE法によりゲート電極9の形成を行う。
その加工の段階において、アクセプタとなるBを高濃度で、ドナーとなるPHを高濃度と低濃度で2回に分けてイオンドーピング法により多結晶シリコン膜にそれぞれ領域を選択して注入する。この結果、図2(d)に示すような、低濃度ドナー領域10及び高濃度ドナー領域11からなるLDD構造を持ったn形薄膜トランジスタと、図3(a)に示すような、p型薄膜トランジスタのソース領域およびドレイン領域(高濃度アクセプタ領域12)が形成できる。
次いで、注入された不純物を活性化するために500℃でアニールした後、PE−CVD法により層間絶縁膜13を全面に堆積させ、フォトリソグラフによるフォトレジストパターン形成した後、エッチングすることでコンタクトホールを多結晶シリコン膜7の表面まで開口する。そして、スパッタ法、フォトリソグラフによるフォトレジストパターン形成、RIE法により、図2(e)あるいは図3(b)に示すように、薄膜トランジスタのソース及びドレイン電極につながる配線14、配線15を形成する。以上でn型及びp型薄膜トランジスタが完成する。
その後、PE−CVD法によりパッシベーション膜となる窒化シリコン膜で全面を覆った上にフォトレジストパターニングを行い、CDE法でエッチングすることでコンタクトホールを開口する。最後に感光性透明樹脂膜の塗布及びパターニングの後、スパッタ法、フォトレジストパターニング、エッチングによりITOから成る透明画素電極を形成する。以上で液晶表示パネルのアレイ基板が完成する。
以上の工程を経て作製される液晶表示パネルのアレイ基板においては、結晶化プロセスにより結晶化された多結晶シリコン薄膜の特性(結晶性)が薄膜トランジスタの特性に影響を与え、均一な表示を実現するためには薄膜トランジスタに等方的で均一な多結晶シリコンを用いることが好ましい。
ここで、多結晶シリコン薄膜の結晶均一性を高めるためには、基板1を透過し基板ステージSで反射されたレーザ光が再度アモルファスシリコン薄膜3で吸収されるエネルギーを均一にする必要がある。例えば、図4に示すように、照射されたレーザ光Lは、アモルファスシリコン薄膜3で吸収されて結晶化に寄与するが、一部のレーザ光Lは基板1を透過し、基板ステージSの表面で反射され、再度アモルファスシリコン薄膜3に入射し、そのエネルギーが結晶化に寄与する。照射されたレーザ光Lの一部がアモルファスシリコン薄膜3を透過する結晶化においては、基板ステージSからの反射を含めたトータルでの吸収されるエネルギー量を均一にすることが必要である。
基板ステージSの表面は、何の構造もない平面であっても、図5の円内に拡大して示すように、ある程度の模様を有し、濃淡を有する。この濃淡の相違は、反射率の相違に繋がり、模様に対応した大きさのオーダーで結晶性に差が生ずる。あるいは、基板ステージSの表面には、基板1を真空吸着するための吸着孔Hや溝Gが形成されている。これら吸着孔Hや溝Gが結晶化領域に存在すると、やはり反射率の相違に繋がり、均一な結晶化の妨げになる。
そこで、本発明においては、例えば基板ステージSの表面を鏡面加工することで、レーザ光の照射領域(結晶化領域)における反射率を均一化する。基板ステージSのレーザ照射エリアは、何の構造もない平面であり、表面は鏡面となっており、基板ステージSのレーザ照射エリアの表面の反射率は、全体で均一である。すなわち、被結晶化薄膜であるアモルファスシリコン薄膜3の結晶化領域全体における反射率が略均一である。
なお、基板ステージSの表面は、前記鏡面に限らず、例えば光が均一に散乱する構造であってもよい。あるいは、基板ステージSの表面が、光を吸収するものであってもよい。また、レーザ照射によって熱が発生することから、基板ステージSの材質は、金属またはセラミックを用いることが好ましい。
一方、基板1を真空吸着するための吸着孔Hや溝Gについては、基板1のパネル領域(結晶化領域)から外れた位置に形成することが好ましい。これら吸着孔Hや溝Gをパネル領域から外れた位置に形成することで、結晶化に影響を及ぼすことがなくなる。例えば、液晶表示パネルのアレイ基板を作製する場合、図6に示すように、1枚の基板1から複数枚(ここでは4×4=16枚)のアレイ基板を分割形成する。各アレイ基板に対応する領域がパネル領域21である。吸着孔Hは、基板1のパネル領域21から外れた位置に形成する。基板1の吸着を可能とし、基板ステージS表面の反射率を均一にするためには、例えば基板ステージSに多孔質材料を使用することも可能であり、これにより基板ステージS全面で基板1を吸着保持することが可能になる。
さらに、基板ステージS上に基板1を設置する際、あるいは基板ステージS上から基板1を搬出する際に基板1を持ち上げる機構を設置する場合に、やはり基板1のパネル領域(結晶化領域)から外れた位置に形成することが好ましい。基板ステージSのレーザ照射エリアの外に前記機構を設置することで、結晶化に影響を及ぼすことなく、従来の結晶化装置と同等の機能性を持たせることができる。
前述のような構成を有する本実施形態の結晶化装置では、アモルファスシリコン薄膜3の結晶化領域全体で基板ステージS表面の反射率が均一化されているので、アモルファスシリコン薄膜3における基板ステージSからの反射を含めたトータルでの吸収エネルギー量を均一にすることができ、均一性に優れた多結晶シリコン薄膜7を形成することが可能である。
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。
本実施例で使用した基板ステージのレーザ照射エリアは、何の構造もない平面であり、表面は鏡面となっていて、基板ステージの反射率は基板ステージ面全体で均一である。この基板ステージ上にアモルファスシリコン薄膜を表面に形成したガラス基板を載せ、波長が可視領域の532nmである固体レーザ(YAGレーザの第2高調波)を600mJ/cmのエネルギー密度でパルス状に照射した。
照射された各パルスのレーザでは、アモルファスシリコン薄膜の表面から入射したレーザの一部が吸収され、それ以外はガラス基板を透過して基板ステージで反射、再度ガラス基板を透過してアモルファスシリコン薄膜に裏面から入射する。そして、表面からの場合と同様に、入射したレーザの一部がアモルファスシリコン薄膜に吸収され、残りは基板上方へと抜けていく。その結果、吸収されたエネルギーにより、アモルファスシリコン薄膜が溶融・結晶化して多結晶シリコン薄膜となるが、基板ステージの反射率が基板ステージ表面全体で均一なため、照射されたレーザのアモルファスシリコン薄膜に吸収されるトータルのエネルギー量が均一であり、粒径が0.4μm程度の均一性が良好な結晶を有する多結晶シリコン薄膜が得られた。
(a)〜(c)は結晶化プロセスを工程順に示す概略断面図である。 (a)〜(e)はn型薄膜トランジスタの作製工程を工程順に示す概略断面図である。 (a)〜(b)はp型薄膜トランジスタの作製工程を工程順に示す概略断面図である。 レーザ光の照射の様子を模式的に示す概略断面図である。 基板ステージの表面構造の一例を模式的に示す平面図である。 基板のパネル領域を示す模式的な平面図である。
符号の説明
1 基板、2 アンダーコート膜、3 アモルファスシリコン薄膜、4 自然酸化シリコン層、5 パーティクル、7 多結晶シリコン薄膜、8 ゲート絶縁膜、9 ゲート電極、10 低濃度ドナー領域、11 高濃度ドナー領域、12 高濃度アクセプタ領域、13 層間絶縁膜、14,15 配線、21 パネル領域、S 基板ステージ、H 吸着孔、G 溝

Claims (6)

  1. 光透過性を有する基板上に形成された被結晶化薄膜に対してレーザ光を照射して結晶化を行う結晶化装置であって、前記被結晶化薄膜が形成された基板を支持する基板ステージを備え前記基板ステージの表面材質が多孔質材料となっていることで、前記被結晶化薄膜の結晶化領域全体における反射率を均一することを特徴とする結晶化装置。
  2. 前記基板ステージ全面にて前記基板を真空吸着する構成であることを特徴とする請求項1記載の結晶化装置。
  3. 前記基板ステージが、光を均一に散乱する多孔質セラミック材料からなることを特徴とする請求項1または2記載の結晶化装置。
  4. 前記レーザ光の波長域が可視領域であるとともに前記レーザ光が固体レーザの高調波であることを特徴とする請求項1から3のいずれか一項記載の結晶化装置。
  5. 前記被結晶化薄膜がアモルファスシリコン薄膜であることを特徴とする請求項1から4のいずれか一項記載の結晶化装置。
  6. 前記基板ステージ上に前記基板の設置または搬出を行う機構が前記被結晶化薄膜の結晶化領域から外れた位置に設置されていることを特徴とする請求項1からのいずれか一項記載の結晶化装置。
JP2008203476A 2008-08-06 2008-08-06 結晶化装置 Active JP5394672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008203476A JP5394672B2 (ja) 2008-08-06 2008-08-06 結晶化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008203476A JP5394672B2 (ja) 2008-08-06 2008-08-06 結晶化装置

Publications (2)

Publication Number Publication Date
JP2010040869A JP2010040869A (ja) 2010-02-18
JP5394672B2 true JP5394672B2 (ja) 2014-01-22

Family

ID=42013077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008203476A Active JP5394672B2 (ja) 2008-08-06 2008-08-06 結晶化装置

Country Status (1)

Country Link
JP (1) JP5394672B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526862B2 (ja) * 2010-02-25 2014-06-18 カシオ計算機株式会社 基板吸着方法および基板吸着装置
JP6775449B2 (ja) * 2017-03-16 2020-10-28 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097968A (ja) * 1995-06-23 1997-01-10 Mitsubishi Electric Corp レーザ光照射方法及びレーザ光照射装置
JP4558748B2 (ja) * 1999-08-13 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置の作製方法
JP2005079312A (ja) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
JP2006216820A (ja) * 2005-02-04 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd レーザ加工方法、レーザ加工装置および結晶化装置
JP2007324519A (ja) * 2006-06-05 2007-12-13 Hitachi Displays Ltd レーザアニール装置及び表示装置の製造方法
JP2008218546A (ja) * 2007-03-01 2008-09-18 Ihi Corp 基板ステージと、結晶性半導体膜の製造装置および製造方法

Also Published As

Publication number Publication date
JP2010040869A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
CN1058108C (zh) Mis半导体器件的制造方法
KR100250851B1 (ko) 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치
CN1332418C (zh) 制造半导体器件的方法
CN101740499B (zh) 包括薄膜晶体管的阵列基板及其制造方法
JP3318285B2 (ja) 薄膜トランジスタの製造方法
US20080138963A1 (en) Method of manufacturing a semiconductor device
US20080035933A1 (en) Thin film transistor array substrate, manufacturing method thereof and display device
US20110198604A1 (en) Film transistor and method for fabricating the same
JP2006332303A (ja) 半導体装置の製造方法及び半導体装置
JP5394672B2 (ja) 結晶化装置
WO2010064343A1 (ja) 半導体装置及びその製造方法
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP3970814B2 (ja) 半導体装置の製造方法
TWI462183B (zh) 薄膜電晶體之製造方法
JP4907063B2 (ja) 半導体装置の作製方法
JP2010165744A (ja) 半導体装置及びその製造方法
CN101136429B (zh) 半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置
JP4249886B2 (ja) 薄膜半導体装置の製造方法
JP2009117709A (ja) 半導体薄膜、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに、半導体薄膜の製造装置
JP2010040674A (ja) レーザアニール装置
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
KR100782769B1 (ko) 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법
KR101200945B1 (ko) 다결정 실리콘층의 형성 방법 및 이를 이용한 박막트랜지스터의 제조 방법
JP2010287593A (ja) 半導体装置及びその製造方法、並びに液晶表示装置
JP2011009294A (ja) 半導体基板およびその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5394672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250