JP5396407B2 - パターン観察装置,レシピ作成装置,レシピ作成方法 - Google Patents
パターン観察装置,レシピ作成装置,レシピ作成方法 Download PDFInfo
- Publication number
- JP5396407B2 JP5396407B2 JP2011015902A JP2011015902A JP5396407B2 JP 5396407 B2 JP5396407 B2 JP 5396407B2 JP 2011015902 A JP2011015902 A JP 2011015902A JP 2011015902 A JP2011015902 A JP 2011015902A JP 5396407 B2 JP5396407 B2 JP 5396407B2
- Authority
- JP
- Japan
- Prior art keywords
- recipe
- image
- imaging
- pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Architecture (AREA)
- Software Systems (AREA)
Description
)存在するか否かを判断する(S303)。例えば、周りにラインやパターンが存在しない直線一本のラインパターン(80a)に関してはシステマティック欠陥の発生率は低いと考えられるため、低倍率で撮像することで、できる限り撮像枚数を減らすことができる。
2個以上存在する場合、レシピ作成装置は高倍率に変更する(S307)。例えば、折曲がり点が多い部分(80b)、すなわちライン数が多く密度が高い部分に関してはシステマティック欠陥の発生の可能性が高い可能性がある。このため、高倍率に変更することで詳細に確認することができる(80c)。
2 故障解析支援装置
3 EDAツール
4 ネットワークインターフェース
5 主記憶装置
6 座標変換演算部
7 突合せ演算部
8 ユ−ザインターフェース
9 オフラインレシピファイル
10 テスタ
11 設計データベース
12 レシピ作成装置
13 パターン観察装置
14 ネットワーク
Claims (19)
- パターンを有する試料に電子線を照射して画像を取得するパターン観察装置で使用されるレシピを作成するレシピ作成装置であって、
前記パターン観察装置における前記試料の観察条件を設定するレシピを作成するレシピ作成部を有し、
前記レシピ作成部は、前記レシピ作成装置にネットワークを介して接続された故障解析システムから入力された故障位置を含む配線情報に基づいて、前記故障位置を含む配線に沿って画像が撮像されるように前記画像の撮像条件を設定することを特徴とするレシピ作成装置。 - パターンを有する試料に電子線を照射して画像を取得するパターン観察装置で使用されるレシピを作成するレシピ作成装置であって、
当該レシピ作成装置に接続可能な故障解析システムから入力される、故障位置を含む配線情報に基づき、前記故障位置を含む配線に沿って画像が撮像されるように前記画像の撮像条件を設定するコンピュータを備えたことを特徴とするレシピ作成装置。 - 請求項1または2に記載のレシピ作成装置において、
前記配線情報は、前記配線を構成する線分の始点,終点、または折曲がり点の座標であることを特徴とするレシピ作成装置。 - 請求項1または2に記載のレシピ作成装置において、
前記撮像条件は、前記画像の撮像中心位置、または前記画像の撮像経路、または前記画像の視野領域であることを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、
前記コンピュータは、前記配線情報と前記画像の視野サイズから画像の撮像中心位置を決定することを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、さらに、
前記故障解析システムから入力される複数の配線情報のうち、ユーザが撮像対象とする配線を選択入力することができる入力部を有することを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、
前記コンピュータは、前記配線情報と前記画像の視野サイズから画像の撮像中心位置を決定し、前記故障位置を含む配線に沿って複数の画像を順次撮像するように設定することを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、
前記配線情報は、複数のレイヤーに跨って存在する配線に関して、上下のレイヤーの接続位置の情報を含み、
前記コンピュータは、前記複数のレイヤーおよび前記接続位置での配線情報を取得して、前記画像の撮像位置を設定することを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、
前記コンピュータは、シミュレーションにより予め求められた危険箇所に応じて前記画像の撮像間隔を決定することを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、
前記コンピュータは、前記配線と、シミュレーションにより予め求められた危険箇所との座標重ね合わせを行い、前記配線に含まれる前記危険箇所の数に基づいて画像の撮像位置を決定することを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、
前記コンピュータは、前記画像の視野に含まれるパターンの密度に応じて、撮像倍率を設定することを特徴とするレシピ作成装置。 - 請求項2に記載のレシピ作成装置において、
前記コンピュータは、前記パターンに沿った撮像領域に加えて、前記パターンに重なったセル領域または回路ブロックを撮像領域として設定することを特徴とするレシピ作成装置。 - パターンを有する試料に電子線を照射して観察するパターン観察装置であって、
前記試料に前記電子線を照射して当該照射によって得られた二次荷電粒子を検出する電子光学系と、
前記二次荷電粒子から前記試料の画像を生成する画像演算部と、
前記試料の観察条件を設定するレシピを作成するレシピ作成部と、を有し、
前記レシピ作成部は、前記パターン観察装置にネットワークを介して接続された故障解析システムから入力された故障位置を含む配線情報に基づいて、前記故障位置を含む配線に沿って画像が撮像されるように前記画像の撮像条件を設定することを特徴とするパターン観察装置。 - 請求項13に記載のパターン観察装置において、
前記配線情報は、前記配線を構成する線分の始点,終点、または折曲がり点の座標であることを特徴とするパターン観察装置。 - 請求項13に記載のパターン観察装置において、
前記撮像条件は、前記画像の撮像中心位置、または前記画像の撮像経路、または前記画像の視野領域であることを特徴とするパターン観察装置。 - 請求項13に記載のパターン観察装置において、
前記レシピ作成部は、前記配線情報と前記画像の視野サイズから画像の撮像中心位置を決定し、前記故障位置を含む配線に沿って複数の画像を順次撮像するように設定することを特徴とするパターン観察装置。 - 請求項13に記載のパターン観察装置において、
前記配線情報は、複数のレイヤーに跨って存在する配線に関して、上下のレイヤーの接続位置の情報を含み、
前記レシピ作成部は、前記複数のレイヤーおよび前記接続位置での配線情報を取得して、前記画像の撮像位置を設定することを特徴とするパターン観察装置。 - 請求項13に記載のパターン観察装置において、
前記レシピ作成部は、シミュレーションにより予め求められた危険箇所に応じて前記画像の撮像間隔を決定することを特徴とするパターン観察装置。 - 請求項13に記載のパターン観察装置において、
前記レシピ作成部は、前記配線と、シミュレーションにより予め求められた危険箇所との座標重ね合わせを行い、前記配線に含まれる前記危険箇所の数に基づいて画像の撮像位置を決定することを特徴とするパターン観察装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011015902A JP5396407B2 (ja) | 2011-01-28 | 2011-01-28 | パターン観察装置,レシピ作成装置,レシピ作成方法 |
| PCT/JP2011/006249 WO2012101695A1 (ja) | 2011-01-28 | 2011-11-09 | パターン観察装置,レシピ作成装置,レシピ作成方法 |
| US13/978,114 US20130283227A1 (en) | 2011-01-28 | 2011-11-09 | Pattern review tool, recipe making tool, and method of making recipe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011015902A JP5396407B2 (ja) | 2011-01-28 | 2011-01-28 | パターン観察装置,レシピ作成装置,レシピ作成方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012156410A JP2012156410A (ja) | 2012-08-16 |
| JP2012156410A5 JP2012156410A5 (ja) | 2013-06-27 |
| JP5396407B2 true JP5396407B2 (ja) | 2014-01-22 |
Family
ID=46580309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011015902A Expired - Fee Related JP5396407B2 (ja) | 2011-01-28 | 2011-01-28 | パターン観察装置,レシピ作成装置,レシピ作成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130283227A1 (ja) |
| JP (1) | JP5396407B2 (ja) |
| WO (1) | WO2012101695A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890084B1 (en) * | 2013-09-03 | 2014-11-18 | United Microelectronics Corp. | Method for analyzing circuit pattern |
| JP6225787B2 (ja) * | 2014-03-26 | 2017-11-08 | 富士通セミコンダクター株式会社 | 解析支援方法、および解析支援プログラム |
| JP6935641B2 (ja) | 2017-09-27 | 2021-09-15 | 株式会社日立ハイテク | システム、特定検査向け支援方法およびプログラム |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325309A (en) * | 1991-04-30 | 1994-06-28 | Lsi Logic Corporation | Method and apparatus for integrated circuit diagnosis |
| JP4163344B2 (ja) * | 1999-03-05 | 2008-10-08 | 株式会社東芝 | 基板検査方法および基板検査システム |
| JP3660561B2 (ja) * | 1999-11-10 | 2005-06-15 | 株式会社東芝 | 半導体集積回路の故障解析装置 |
| JP3788279B2 (ja) * | 2001-07-09 | 2006-06-21 | 株式会社日立製作所 | パターン検査方法及び装置 |
| US6853744B2 (en) * | 2001-12-14 | 2005-02-08 | Agilent Technologies, Inc. | System and method for confirming electrical connection defects |
| JP4126189B2 (ja) * | 2002-04-10 | 2008-07-30 | 株式会社日立ハイテクノロジーズ | 検査条件設定プログラム、検査装置および検査システム |
| US7138629B2 (en) * | 2003-04-22 | 2006-11-21 | Ebara Corporation | Testing apparatus using charged particles and device manufacturing method using the testing apparatus |
| JP4842533B2 (ja) * | 2004-10-27 | 2011-12-21 | 株式会社日立ハイテクノロジーズ | 不良検査装置 |
| JP4512471B2 (ja) * | 2004-11-10 | 2010-07-28 | 株式会社日立ハイテクノロジーズ | 走査型電子顕微鏡及び半導体検査システム |
| JP5180428B2 (ja) * | 2005-06-21 | 2013-04-10 | 株式会社日立ハイテクノロジーズ | 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置 |
| JP4866141B2 (ja) * | 2006-05-11 | 2012-02-01 | 株式会社日立ハイテクノロジーズ | Sem式レビュー装置を用いた欠陥レビュー方法及びsem式欠陥レビュー装置 |
| JP5087236B2 (ja) * | 2006-06-14 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP5412169B2 (ja) * | 2008-04-23 | 2014-02-12 | 株式会社日立ハイテクノロジーズ | 欠陥観察方法及び欠陥観察装置 |
| JP5030906B2 (ja) * | 2008-09-11 | 2012-09-19 | 株式会社日立ハイテクノロジーズ | 走査荷電粒子顕微鏡を用いたパノラマ画像合成方法およびその装置 |
| JP5325580B2 (ja) * | 2009-01-09 | 2013-10-23 | 株式会社日立ハイテクノロジーズ | Semを用いた欠陥観察方法及びその装置 |
-
2011
- 2011-01-28 JP JP2011015902A patent/JP5396407B2/ja not_active Expired - Fee Related
- 2011-11-09 WO PCT/JP2011/006249 patent/WO2012101695A1/ja not_active Ceased
- 2011-11-09 US US13/978,114 patent/US20130283227A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20130283227A1 (en) | 2013-10-24 |
| JP2012156410A (ja) | 2012-08-16 |
| WO2012101695A1 (ja) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5412169B2 (ja) | 欠陥観察方法及び欠陥観察装置 | |
| US7681159B2 (en) | System and method for detecting defects in a semiconductor during manufacturing thereof | |
| JP5081590B2 (ja) | 欠陥観察分類方法及びその装置 | |
| JP5581286B2 (ja) | 欠陥検査方法および欠陥検査装置 | |
| KR101623135B1 (ko) | 패턴 평가 장치 및 패턴 평가 방법 | |
| JP6080379B2 (ja) | 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム | |
| KR101588367B1 (ko) | 하전 입자선 장치 | |
| JP5325580B2 (ja) | Semを用いた欠陥観察方法及びその装置 | |
| JP5390215B2 (ja) | 欠陥観察方法および欠陥観察装置 | |
| JP2011222622A (ja) | 検査方法およびその装置 | |
| JP5018868B2 (ja) | 試料の観察方法およびその装置 | |
| WO2012077497A1 (ja) | 欠陥検査装置 | |
| US20180181009A1 (en) | Image Processor, Method for Generating Pattern Using Self-Organizing Lithographic Techniques and Computer Program | |
| JP2007294391A (ja) | 指定位置特定方法及び指定位置測定装置 | |
| JP2010190738A (ja) | 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム | |
| JP5396407B2 (ja) | パターン観察装置,レシピ作成装置,レシピ作成方法 | |
| WO2010061771A1 (ja) | 観察条件決定支援装置および観察条件決定支援方法 | |
| JP5378266B2 (ja) | 測定領域検出方法および測定領域検出プログラム | |
| JP5039594B2 (ja) | レビュー装置,検査領域設定支援システム、および、欠陥の画像得方法 | |
| JP2009170720A (ja) | レイアウトパターン検査装置およびレイアウトパターンの検査方法 | |
| WO2018167965A1 (ja) | 欠陥観察装置及び欠陥観察方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120522 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |