JP5407542B2

JP5407542B2 - バイアス調整回路、増幅器、及び送受信回路

Info

Publication number: JP5407542B2
Application number: JP2009119834A
Authority: JP
Inventors: 恭明萬
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-05-18
Filing date: 2009-05-18
Publication date: 2014-02-05
Anticipated expiration: 2029-05-18
Also published as: JP2010268366A

Description

本発明は、バイアス回路に関し、さらに詳しくは、製造上の特性ばらつきや温度変化によらずに増幅器の利得を特定の値に調整できるバイアス回路技術に関するものである。

無線の送受信回路において、高周波の増幅器やミキサのＤＣ的な動作点を決める回路としてバイアス回路がある。高周波の増幅器やミキサ（以降、代表して増幅器と記載する）の利得は、製造上の特性ばらつきや温度変化によって大きく変化する。このため、増幅器の利得が所望の値よりも大きすぎると、例えば受信回路では後段の回路が飽和してしまい、信号を正しく受信できなくなってしまう。また、逆に利得が所望の値よりも小さすぎると、信号が受信器の雑音に埋もれてしまい、やはり信号を正しく受信できなくなる。そこで、特性のばらつきや温度変化に応じて増幅器の利得が所望の値となるように調整できるバイアス回路が望ましく、その例として、トランジスタのトランスコンダクタンス（以降Ｇｍとする）を一定にする回路「定Ｇｍ回路」という技術が既に知られている。

しかし、今までの「定Ｇｍ回路」では、近年のサブミクロン・プロセスで製造すると、高精度に調整することができなかった。図９に従来の「定Ｇｍ回路」の例を示す（非特許文献１参照）。一般的には、「定Ｇｍ回路」においては電流誤差を少なくするために、使用するトランジスタ５１、５２、５３、５４のサイズを大きくしていた。一方、無線送受信器において高周波で動作する回路においては、良好な高周波特性を得るためにサイズを小さくすることが要求される。しかし、サイズを小さくするとチャネル長変調の効果が大きくなるため、バイアス回路と増幅器のトランジスタとで動作点が大きく異なり、Ｇｍを一定にすることが難しいという問題があった。
この対策として、「定Ｇｍ回路」のサイズを小さくすると、抵抗５５の値と抵抗による電圧降下の値を小さくしなければならず、近年のサブミクロン・プロセスにおいては製造上のばらつきによって生じるトランジスタや抵抗の特性誤差に大きな影響を受けるという問題があった。

特許文献１には、差動アンプにおいて、抵抗負荷差動増幅器の利得のばらつきを抑える目的で、差動対に電圧差を与えたときの電流差が、特定の値になるようにテール電流源を調整する技術が開示されている。具体的には、差動対を構成するトランジスタのゲートに、ある電圧差を与え、そのドレイン電流差が特定の値になるようにバイアス電流を調整する。このバイアス電流の変化を、差動アンプのテール電流源に比例させることで、差動アンプのＧｍを任意に調整することができる。
また、特許文献２には、トランジスタのばらつきによらずに増幅器の利得を調整する目的で、単一のトランジスタに特定の微小電流を与え、その電圧差が特定の値になるように調整する技術がある。図１０を用いて具体的に説明する。まずスイッチ６１がオフ、スイッチ６２がオンの状態をあらわしたのが図１１である。この状態で、トランジスタ６４には電流Ｉｄが流れ、ゲート電圧はＶｇとなる。容量６３にはＶｇとＶｃの電圧差だけ電荷がたまる。次にスイッチ６１がオン、スイッチ６２がオフになった状態を表したのが図１２である。トランジスタ６４には電流がΔＩｄだけ多く流れ、ゲート電圧はΔＶｇだけ大きくなる。また、比較器６５の正の入力６６には、ΔＶｃだけ大きな電圧が入力される。容量６３にはＶｇとＶｃの電圧差に相当する電荷がたまっているから、結局ΔＶｇとΔＶｃの比較結果が比較器６５の出力となる。比較器６５の結果を元にコントローラ６７を用い、ΔＶｇとΔＶｃが等しくなるように電流Ｉｄを調整すると、トランジスタ６４のＧｍはΔＩｄ／ΔＶｃとなる。

しかし、特許文献１に開示されている従来技術は、確かに定電流差と定電圧差との比を一定にするようにバイアスを調整することで、利得を一定にする点では本発明と類似しているが、先に記載したサブミクロン・プロセスにおけるトランジスタのばらつきに起因して誤差が大きくなるという問題は解消できていない。なぜなら、差動対の電圧差はトランジスタの製造上のばらつきの影響を大きく受けてしまい、高い精度が得られないからである。
また、特許文献２に開示されている従来技術は、単一のトランジスタを用いて利得を調整することができるため、トランジスタのばらつきには依存せず、Ｇｍを一定の値に調整できるので増幅器の利得を調整できる。しかし、電流差ΔＩｄと電圧差ΔＶｃの精度の問題により、さらに精度良く増幅器の利得を調整できないという問題があった。
本発明は、かかる課題に鑑みてなされたものであり、複製回路のトランジスタとバイアス回路のトランジスタを同じサイズとし、バイアス回路のトランジスタに微小電流を印加したときに、印加した電流と変化したゲート電圧との比がある決められた値になるようにバイアス電流を調整することで、サブミクロン・プロセスにおいても製造上のばらつきに影響されずに精度良く増幅器の利得を調整することが可能なバイアス回路を提供することを目的とする。

本発明はかかる課題を解決するために、請求項１は、増幅器の利得を特定の値に調整可能としたバイアス調整回路において、バイアス電流を設定する第１のバイアス電流設定回路と、前記第１のバイアス電流設定回路と同一構成の第２のバイアス電流設定回路と、前記第１のバイアス電流設定回路を構成するトランジスタのゲート電圧と前記第２のバイアス電流設定回路を構成するトランジスタのゲート電圧との差分を定数倍する定数倍回路と、前記定数倍回路により算出された値を基準電圧と比較する比較器と、前記比較器により比較された結果を積分する積分器と、を備え、前記積分器により積分された値を前記第１のバイアス電流設定回路と前記第２のバイアス電流設定回路にフィードバックすると共に、前記第２のバイアス電流設定回路を構成するトランジスタのゲート電圧をバイアス電圧として前記増幅器に供給することを特徴とする。
請求項２は、増幅器の利得を特定の値に調整可能としたバイアス調整回路において、バイアス電流を設定する第１のバイアス電流設定回路と、前記第１のバイアス電流設定回路と同一構成の第２のバイアス電流設定回路と、前記第１のバイアス電流設定回路を構成するトランジスタのゲート電圧と前記第２のバイアス電流設定回路を構成するトランジスタのゲート電圧との差分を定数倍する定数倍回路と、前記定数倍回路により算出された値を基準電圧と比較する比較器と、前記比較器により比較された結果を積分する積分器と、を備え、前記積分器により積分された値を前記第１のバイアス電流設定回路と前記第２のバイアス電流設定回路にフィードバックすると共に、前記積分された値に基づいて設定された前記第１のバイアス電流設定回路の電流の定数倍、又は前記積分された値に基づいて設定された前記第２のバイアス電流設定回路の電流を、バイアス電流として前記増幅器に供給することを特徴とする。
請求項３は、前記比較器は、該比較器による比較結果を保持する機能を備えたことを特徴とする。
請求項４は、前記定数倍回路は、該定数倍回路に係る倍数を変更可能とする機能を備えたことを特徴とする。
請求項５は、増幅器は、請求項１乃至４の何れか一項に記載のバイアス調整回路を備えたことを特徴とする。
請求項６は、送受信回路は、請求項５に記載の増幅器を備えたことを特徴とする。

本発明によれば、単一のトランジスタにおける電流差と電圧差の比が特定の値になるようにバイアス電流を調整し、バイアス回路と同じ構成の複製回路との電圧差を定数倍回路によって増幅することで、比較器の誤差や雑音と基準電圧の誤差の影響を低減し、積分器によって雑音の影響を低減し、積分器の出力結果をバイアス電流にフィードバックすることで定常誤差を小さくすることができ、サブミクロン・プロセスにおいてもトランジスタのばらつきに影響されずに精度良く増幅器の利得を所望の値に調整することができる。さらに、積分器出力をバイアス電流に常にフィードバックしているため、急激な温度変化に対しても追従してバイアスを変化させ、増幅器の利得を一定に保つことができる。
また、ディジタル回路にて積分機能を実装することで、バイアス状態を保持することができ、低消費電力で利得を一定にできるバイアス回路を動作させることができる。
また、定数倍回路の定数を可変とすることで、容易に増幅器の利得を変化させることができる。定数倍回路の定数を変更するには抵抗の値を変更すればよいが、これは一般的に基準となる定電流や定電圧を変更する場合に比べて、容易に精度良く実装することができる。
また、増幅器は、サブミクロン・プロセスでもバイアス電流を高精度に調整することで、利得を任意の値に調節することができる。
また送受信回路は、高周波回路において利得を一定にすることができ、ダイナミックレンジを広くする高性能な送受信が可能となる。

本発明のバイアス回路の構成を示す回路図である。バイアス回路と複製回路、及び差分定数倍回路の具体例を示す図である。基準となる電圧差ΔＶｃを作る回路の具体例を示す図である。積分回路１０の例として、スイッチトキャパシタ積分回路の例を示す図である。積分回路１０の例として、アナログ積分回路の例を示す図である。積分回路の例として、ディジタル積分回路を用いた例を示す図である。本発明のバイアス回路によって、増幅器２８のトランジスタ２９をバイアスする例を示す図である。本発明のバイアス回路のシミュレーション結果を示す図である。従来の定Ｇｍ回路の構成を示す図である。従来の単一トランジスタでＧｍを調整する回路例の図である。図１０のうち電荷をチャージする期間の簡略図である。図１０のうち電圧差を比較する期間の簡略図である。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
本発明の実施の形態を説明する。具体的には、一定の電流を与えたときのバイアス回路のトランジスタのゲート電圧上昇と、基準電圧との比較に際して、以下の特徴を有する。即ち、図１に示すように、バイアス回路１（第１のバイアス電流設定回路）の複製回路２（第２のバイアス電流設定回路）を用意しておき、バイアス回路１のトランジスタ１１のゲート電圧と、複製回路２のトランジスタ１２のゲート電圧との差を定数倍回路５で定数倍してから比較器１３で基準電圧９と比較することで、基準電圧９の誤差や比較器１３の誤差、雑音の影響を小さくすることと、比較器１３の結果を積分器１０で積分してフィードバックすることで、比較器１３の雑音の影響を低減し、また定常誤差をなくすことが特徴になっている。

図１は本発明のバイアス回路の構成を示す回路図である。このバイアス回路１００は、図示しない増幅器にバイアス電流を供給するバイアス回路１と、バイアス回路１と同一サイズのトランジスタ１２により構成された複製回路２と、バイアス回路１を構成するトランジスタ１１のゲート電圧と複製回路２を構成するトランジスタ１２のゲート電圧との差分を演算する引き算回路４と、引き算回路４の出力を定数倍する定数倍回路５と、定数倍回路５により定数倍されたゲート電圧差を基準電圧９と比較する比較器１３と、比較器１３により比較された結果を積分する積分器１０と、を備えて構成されている。そして、積分器１０により積分された値をバイアス回路１及び複製回路２にフィードバックし、複製回路２のバイアス電流を増幅器に供給することにより増幅器の利得を調整する。
即ち、バイアス回路１と複製回路２は同じサイズのトランジスタで構成されるものとする。バイアス回路１には、スイッチ７を介して定電流３を加えることができる。バイアス回路１のトランジスタ１１のゲート電圧と、複製回路２のトランジスタ１２のゲート電圧は、差分をとって定数Ｎ倍される。比較器１３と容量６、スイッチ８、基準電圧９の構成は図１０に示す技術と同様である。

まず、スイッチ７がオフ、スイッチ８がオンの状態を考える。バイアス回路１と複製回路２は同じ構成であるため、トランジスタ１１、１２のゲート電圧差は製造上のばらつきによって生じる誤差のみとなる。その後、スイッチ７がオン、スイッチ８がオフになった状態を考える。バイアス回路１のトランジスタ１１には、定電流源３より電流ΔＩｄが加えられる。トランジスタ１１のゲート電圧はΔＶｇだけ上昇するものとする。複製回路との差分をとって定数Ｎ倍された出力は、さきほどと比べてＮ＊ΔＶｇだけ上昇する。また、これと同時に基準電圧９の電圧をΔＶｃだけ上昇させておく。スイッチ８がオフになっているので、容量６に蓄積されている電荷を考慮すると、比較器１３はＮ＊ΔＶｇとΔＶｃの大小を比較する。そして積分器１０により、Ｎ＊ΔＶｇとΔＶｃの差を積分する。
即ち、単一のトランジスタにおける電流差と電圧差の比が特定の値になるようにバイアス電流を調整し、バイアス回路１と同じ構成の複製回路２との電圧差を定数倍回路５によって増幅することで、比較器１３の誤差や雑音と基準電圧９の誤差の影響を低減し、積分器１０によって雑音の影響を低減し、積分器１０の出力結果をバイアス電流にフィードバックすることで定常誤差を小さくすることができ、サブミクロン・プロセスにおいてもトランジスタのばらつきに影響されずに精度良く増幅器の利得を所望の値に調整することができる。さらに、積分器１０の出力をバイアス電流に常にフィードバックしているため、急激な温度変化に対しても追従してバイアスを変化させ、増幅器の利得を一定に保つことができる。

図２はバイアス回路１と複製回路２、及び定数倍回路５の具体例を示す図である。同じ構成要素には図１と同じ参照番号を付して説明する。定数倍回路５は抵抗２１、２２とアンプ２３によって構成する。倍数は抵抗２１、２２の比によって決まる。
図３は基準となる電圧差ΔＶｃを作る回路の具体例を示す図である。抵抗に電流を流すことで、電圧差を作り出す（ノード３４とノード３５の電圧差を用いる）が、一般的に抵抗の値はばらつきが大きいため、調整が必要である。すなわち、抵抗３１に流れる電流による電圧降下が定電圧３３に等しくなるように電流調整し、その電流を抵抗３２に流して電圧差を得るようにする。
図４は積分回路１０の例として、スイッチトキャパシタ積分回路の例を示す図である。スイッチ１４、１６と、容量１５、１７及びアンプ１８で積分回路１０を構成する。スイッチ８、１６がオンのときスイッチ１４はオフとなり、スイッチ８、１６がオフのときスイッチ１４はオンとなる。

図５は積分回路１０の例として、アナログ積分回路の例を示す図である。抵抗２４と容量２５とアンプ２６によって積分回路を構成する。
図６は積分回路の例として、ディジタル積分回路を用いた例を示す図である。比較器１３の出力をディジタル化し、論理回路２７によって積分を実現する。
図７は本発明のバイアス回路によって、増幅器２８のトランジスタ２９をバイアスする例を示す図である。増幅器２８の増幅段トランジスタ２９は、バイアス回路１および複製回路２のトランジスタ１１、１２とトランジスタ長が等しく、トランジスタ１２のゲート電圧を用いることができる。
図８は本発明のバイアス回路のシミュレーション結果を示す図である。図８は積分回路１０の出力結果で、時間の経過とともに所望のバイアス点に安定して収束することが示されている。

以上の通り、本発明によれば、単一のトランジスタにおける電流差と電圧差の比が特定の値になるようにバイアス電流を調整し、バイアス回路１と同じ構成の複製回路２との電圧差を定数倍回路５によって増幅することで、比較器１３の誤差や雑音と基準電圧９の誤差の影響を低減し、積分器１０によって雑音の影響を低減し、積分器１０の出力結果をバイアス電流にフィードバックすることで定常誤差を小さくすることができ、サブミクロン・プロセスにおいてもトランジスタのばらつきに影響されずに精度良く増幅器２８の利得を所望の値に調整することができる。さらに、積分器１０の出力をバイアス電流に常にフィードバックしているため、急激な温度変化に対しても追従してバイアスを変化させ、増幅器２８の利得を一定に保つことができる。

また、ディジタル回路２７にて積分機能を実装することで、バイアス状態を保持することができ、低消費電力で利得を一定にできるバイアス回路を動作させることができる。
また、定数倍回路５の定数を可変とすることで、容易に増幅器２８の利得を変化させることができる。定数倍回路５の定数を変更するには抵抗の値を変更すればよいが、これは一般的に基準となる定電流や定電圧を変更する場合に比べて、容易に精度良く実装することができる。
また、増幅器２８は、サブミクロン・プロセスでもバイアス電流を高精度に調整することで、利得を任意の値に調節することができる。
また、本発明のバイアス調整回路を送受信回路に使用することにより、高周波回路において利得を一定にすることができ、ダイナミックレンジを広くする高性能な送受信が可能となる。

１バイアス回路、２複製回路、３定電流、４引き算回路、５定数倍回路、６定常誤差をためる容量、７スイッチ、８比較器のフィードバックスイッチ、９比較器への基準電圧入力、１０積分回路、１１バイアス回路のトランジスタ、１２複製回路のトランジスタ

特開２００７−１８４６８８公報特願２００９−００１０１４公報 Thomas H. Lee著「The Design of CMOS Radio-Frequency Integrated Circuits Second Edition」Cambridge University Press出版、第３２５頁から第３２８頁

Claims

増幅器の利得を特定の値に調整可能としたバイアス調整回路において、
バイアス電流を設定する第１のバイアス電流設定回路と、
前記第１のバイアス電流設定回路と同一構成の第２のバイアス電流設定回路と、
前記第１のバイアス電流設定回路を構成するトランジスタのゲート電圧と前記第２のバイアス電流設定回路を構成するトランジスタのゲート電圧との差分を定数倍する定数倍回路と、
前記定数倍回路により算出された値を基準電圧と比較する比較器と、
前記比較器により比較された結果を積分する積分器と、を備え、
前記積分器により積分された値を前記第１のバイアス電流設定回路と前記第２のバイアス電流設定回路にフィードバックすると共に、前記第２のバイアス電流設定回路を構成するトランジスタのゲート電圧をバイアス電圧として前記増幅器に供給することを特徴とするバイアス調整回路。
増幅器の利得を特定の値に調整可能としたバイアス調整回路において、
バイアス電流を設定する第１のバイアス電流設定回路と、
前記第１のバイアス電流設定回路と同一構成の第２のバイアス電流設定回路と、
前記第１のバイアス電流設定回路を構成するトランジスタのゲート電圧と前記第２のバイアス電流設定回路を構成するトランジスタのゲート電圧との差分を定数倍する定数倍回路と、
前記定数倍回路により算出された値を基準電圧と比較する比較器と、
前記比較器により比較された結果を積分する積分器と、を備え、
前記積分器により積分された値を前記第１のバイアス電流設定回路と前記第２のバイアス電流設定回路にフィードバックすると共に、前記積分された値に基づいて設定された前記第１のバイアス電流設定回路の電流の定数倍、又は前記積分された値に基づいて設定された前記第２のバイアス電流設定回路の電流を、バイアス電流として前記増幅器に供給することを特徴とするバイアス調整回路。
前記比較器は、該比較器による比較結果を保持する機能を備えたことを特徴とする請求項１又は２に記載のバイアス調整回路。
前記定数倍回路は、該定数倍回路に係る倍数を変更可能とする機能を備えたことを特徴とする請求項１又は２に記載のバイアス調整回路。
請求項１乃至４の何れか一項に記載のバイアス調整回路を備えたことを特徴とする増幅器。
請求項５に記載の増幅器を備えたことを特徴とする送受信回路。