JP5411082B2 - Ｍｅｍｓ素子用パッケージ - Google Patents

Description

本発明は、ＭＥＭＳミラー素子などのＭＥＭＳ素子を複数搭載したチップを格納するＭＥＭＳ素子用パッケージに関するものである。

半導体素子あるいはＭＥＭＳ（Micro Electro Mechanical Systems）素子などでは、汎用性を高めることと異なる顧客の要望に対応すること、コストを低減することなどが強く求められている。

通信用の波長選択スイッチ（ＷＳＳ：Wavelength Selective Switch）に使用するＭＥＭＳ素子では、波長多重されている光を波長ごとに分波し、分波した光をＭＥＭＳ素子（ここではミラー）に当て、ミラーの角度を制御することによって、光路を選択している。櫛歯電極構造の素子の対向電極に電圧を印加したり、固定電極と可動電極からなる並行平板型の対向電極間に電圧を印加したりして、電極間に高電圧をかけた際に発生する静電引力を利用してミラーの角度を制御する素子が多い。一般には、可動電極構造にミラー構造が付属しているか、あるいは可動電極構造そのものがミラー構造になっている（非特許文献１参照）。

図４に従来のミラーモジュールの平面図を示す。図４において、１は複数のＭＥＭＳミラー素子Ｍ０１〜Ｍ１２が形成されたＭＥＭＳミラーアレイチップ、２はＭＥＭＳミラーアレイチップ１を収めるパッケージである。また、Ｐ０１−Ａ〜Ｐ１２−ＤはＭＥＭＳミラーアレイチップ１上に形成されたパッド、Ｋ０１〜Ｋ４８はパッケージ２のパッドである。なお、Ｐｘｘ−Ａ，Ｐｘｘ−Ｂ，Ｐｘｘ−Ｃ，Ｐｘｘ−Ｄ（ｘｘは０１〜１２）は、ＭＥＭＳミラー素子Ｍｘｘの電極に接続されていることを示す。パッケージ２には、気密封止が必要な場合には、シームリングが具備されている。また、構成部材にはリッドが加えられる。

ここで、ＭＥＭＳミラーアレイチップ１に形成されるＭＥＭＳミラー素子Ｍ０１〜Ｍ１２について、非特許文献１に開示された構造を基に簡単に説明する。図５（Ａ）、図５（Ｂ）はＭＥＭＳミラーアレイチップ１の組み立て工程図である。ＭＥＭＳミラーアレイチップ１は、図５（Ａ）に示すようにミラー基板１００と電極基板２００とを接合した構造を有している。ミラー基板１００は、シリコンからなる支持層１０２と、開口部１０１に形成された可動電極である板ばね１０３ａ，１０３ｂと、ミラー１０４と、板ばね１０３ａ，１０３ｂとミラー１０４との連結部となる支持ばね１０５ａ，１０５ｂとを有する。板ばね１０３ａ，１０３ｂの一端は、支持層１０２に固定されている。板ばね１０３ａと板ばね１０３ｂの間には、屈曲可能な一対の支持ばね１０５ａ，１０５ｂにより連結されてミラー１０４が配置されている。ミラー１０４は、一対の支持ばね１０５ａ，１０５ｂを通る、ｙ軸と平行な第１の回動軸廻りに回動することができ、またミラー１０４の長さ方向と直交するｘ軸と平行な第２の回動軸廻りに回動することができる。

以上のような板ばね１０３ａ、支持ばね１０５ａ、ミラー１０４、支持ばね１０５ｂおよび板ばね１０３ｂの整列が１つのＭＥＭＳミラー素子のミラー基板側の構造を形成しており、このような構造が整列方向と垂直なｘ軸方向に沿って複数配置されて、ＭＥＭＳミラーアレイチップ１のミラー基板側の構造を形成している。なお、図５（Ａ）、図５（Ｂ）のｘ軸方向、ｙ軸方向は、それぞれ図４に示したＭＥＭＳミラーアレイチップ１の長辺方向、短辺方向に相当する。

一方、電極基板２００上には、１つのＭＥＭＳミラー素子毎に、板ばね１０３ａ，１０３ｂを駆動するための駆動用固定電極２０１ａ，２０１ｂと、ミラー１０４を駆動するための駆動用固定電極２０２とが設けられている。なお、図５（Ａ）、図５（Ｂ）では図示していないが、駆動用固定電極２０２はｘ軸方向に沿って１つのＭＥＭＳミラー素子あたり２個設けられている。さらに、電極基板２００の上には、所定距離離間してミラー基板１００を固定するためのギャップ制御用バンプ２０４が形成されている。以上のような駆動用固定電極２０１ａ，２０１ｂ，２０２が１つのＭＥＭＳミラー素子の電極基板側の構造を形成しており、このような構造がｘ軸方向に沿って複数配置されて、ＭＥＭＳミラーアレイチップ１の電極基板側の構造を形成している。すなわち、一対の板ばね１０３ａ，１０３ｂと、ミラー１０４と、一対の支持ばね１０５ａ，１０５ｂと、一対の駆動用固定電極２０１ａ，２０１ｂと、一対の駆動用固定電極２０２で１つのＭＥＭＳミラー素子が構成されている。

また、電極基板２００上には、パッドＰ０１−Ａ〜Ｐ１２−Ｄ（図５（Ａ）、図５（Ｂ）では不図示）が形成されている。ＭＥＭＳミラー素子Ｍｘｘの駆動用固定電極２０１ａ，２０１ｂは、それぞれ図示しない配線を介して例えばパッドＰｘｘ−Ａ，Ｐｘｘ−Ｂと接続される。また、ＭＥＭＳミラー素子Ｍｘｘの２つの駆動用固定電極２０２は、それぞれ図示しない配線を介して例えばパッドＰｘｘ−Ｃ，Ｐｘｘ−Ｄと接続される。板ばね１０３ａ，１０３ｂとミラー１０４と支持ばね１０５ａ，１０５ｂとは、等電位（例えば接地電位）とされる。

次に、ＭＥＭＳミラー素子Ｍ０１〜Ｍ１２の動作について簡単に説明する。駆動用固定電極２０１ａ，２０１ｂに駆動電圧を印加することで、静電引力が発生し、板ばね１０３ａまたは１０３ｂが電極基板２００の側に引き寄せられるように変位する。この結果、ミラー１０４は、ｘ軸方向に平行な、ミラー１０４の中央部を通る第２の回動軸廻りに回動する。また、ｘ軸方向に沿って配置された２つの駆動用固定電極２０２に印加する電圧を制御することで、一対の支持ばね１０５ａ，１０５ｂを通る第１の回動軸廻りにミラー１０４を回動させることができる。こうして、ミラー１０４は、直交する２軸で回動する。

以上の図５（Ａ）、図５（Ｂ）の例では、ＭＥＭＳミラーアレイチップ１をミラー基板と電極基板とからなるものとして説明しているが、ミラー基板と電極基板以外にも構成基板が存在することがある（非特許文献１、非特許文献２参照）。
上記のとおり、ＭＥＭＳミラー素子Ｍｘｘの電極は、配線を介して、電極基板上に配置されたパッドＰｘｘ−Ａ，Ｐｘｘ−Ｂ，Ｐｘｘ−Ｃ，Ｐｘｘ−Ｄと電気的に接続されている。これらのパッドは、図４に示したように、ＭＥＭＳミラーアレイチップ１がパッケージ２にダイボンディングされた後に、金ワイヤ３によってパッケージ２の表面のパッドＫ（Ｋ０１〜Ｋ４８）と電気的に接続される。

図６に示したように、パッケージ２の表面のパッドＫは、パッケージ内部の多層配線を用いてパッケージ２の裏面あるいは表面に具備されたピン４（あるいはランド）と電気的に接続されている。各ＭＥＭＳミラー素子Ｍ（Ｍ０１〜Ｍ１２）の電極とピン４とは１：１に対応しており、パッケージ２のピン４はＦＰＣなどの配線ケーブル６を介して制御ボード５に接続されている。そのため、図４に示したように、ＭＥＭＳミラーアレイチップ１のパッドＰは、全てパッケージ２の対応するパッドＫに金ワイヤ３などを利用して接続されている。

また、静電引力を駆動力とするＭＥＭＳ素子では、高電圧を利用することが多く、オンチップ上もしくは制御ボード５には、外部回路７として昇圧用ＤＣ−ＤＣコンバータを必要とする（非特許文献３参照）。このＤＣ−ＤＣコンバータは、ＭＥＭＳミラー素子の電極の各々に対して１つずつ必要となる。よって、多チャンネルや複数軸駆動のミラーを多数配置しているＭＥＭＳミラーやＭＥＭＳスキャナでは、多量のコンバータが必要となる。

M.Usui，S.Uchiyama，E.Hashimoto，K.Hadama，Y.Ishii，N. Matsuura，T.Sakata，N.Shimoyama，Y.Sato，H.Ishii，T.Matsuura，F.Shimokawa，and Y.Uenishi，"Electrically Separated Two-axis MEMS Mirror Array Module for Wavelength Selective Switches"，Proc.of Optical MEMS'2009，Clearwater Beach，Florida，USA，Aug.17-20，2009，pp.158-159 Yee L.Low，Ronald E.Scotti，David A.Ramsey，Cristian A.Bolle，Steven P.O'Neill and Khanh C.Nguyen，"Packaging of Optical MEMS devices"，Proc.SPIE，Vol.4408，2001，pp.409-414 Dong Pan，Harry W.Li，and Bogdan M.Wilamowski，"A Low Voltage to High Voltage Level Shifter Circuit for MEMS Application"，University/Government/Industry Microelectronics Symposium，2003.Proceedings of the 15th Biennial，2003，pp.128-131

上記のように、波長選択スイッチ（ＷＳＳ）では、（１）波長（周波数）とミラーのピッチが光学系の設計によって異なること、（２）多めに作製しているミラーから顧客の望んでいる波長（周波数）に対応したミラーを動作させること、が望まれている。

ＭＥＭＳミラー素子を格納するパッケージと制御ボードとを接続している配線の組み合わせを変えることで顧客の要望に対応することができるが、この場合には配線の種類を顧客が欲するパターン数だけ用意しなければならず、高いイニシャルコストを含めた配線の設計・製造をして、在庫を抱えなければならないという課題がある。また、波長選択スイッチの組み立て作業においては異なる品種のＭＥＭＳミラー素子を選択し、その配線から適切な配線を選択しなければならず、組み立て時の部材選別でヒューマンエラーを発生する可能性が高くなるという課題もある。

さらに、顧客に合わせて異なる設計（ピッチあるいは配線の接続先）のＭＥＭＳミラーを用意して、顧客に応じてＭＥＭＳミラーの部材を選択することも可能であるが、少量の場合にはコスト高になってしまうという課題があった。

また、図４の例では、全てのＭＥＭＳミラー素子Ｍ０１〜Ｍ１２を使用する場合が示されている。一方、パッケージ２の一部のパッドＫが制御ボードに接続されない設計の場合は、単に使用できないＭＥＭＳミラー素子が増えるだけである。例えば図７の例では、ＭＥＭＳミラーアレイチップ１の全てのパッドＰはパッケージ２の対応するパッドＫに金ワイヤ３によって接続されているが、パッドＫ０１〜０４，Ｋ２１〜Ｋ２８，Ｋ４５〜Ｋ４８が制御ボードに接続されていない。この結果、ＭＥＭＳミラー素子Ｍ０１，Ｍ０２，Ｍ１１，Ｍ１２を使用することはできない。

図７の例の場合には問題を生じないが、顧客の要望に合わせて、使用するミラーの組み合わせを変更するために、ワイヤボンディング時に組み合わせを変更しようとすると、図８あるいは図９に示すように、ワイヤが極端に長くなる場合が発生し、信頼性に問題が発生する可能性があった。また、選択の仕方によっては、ワイヤが交差する箇所が発生し、ワイヤが長くなる以上に信頼性の問題を発生させる可能性が高くなるという課題もあった。

例えば図８の例では、図７の例と比較してＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２のパッドＫとの接続関係を、ＭＥＭＳミラー素子１個分だけシフトさせている。パッドＰ０１−Ａ〜Ｐ０１−Ｄ、Ｐ０２−Ａ〜Ｐ０２−Ｄ，Ｐ０３−Ａ〜Ｐ０３−Ｄ，Ｐ１２−Ａ〜Ｐ１２−Ｄには金ワイヤが接続されていないので、ＭＥＭＳミラー素子Ｍ０１，Ｍ０２，Ｍ０３，Ｍ１２を使用することはできない。図８の例の場合、ＭＥＭＳミラーアレイチップ１の短辺方向に配置されたパッドＰとパッケージ２の長辺方向に配置されたパッドＫとの間を金ワイヤ３で接続し、またＭＥＭＳミラーアレイチップ１の長辺方向に配置されたパッドＰとパッケージ２の短辺方向に配置されたパッドＫとの間を金ワイヤ３で接続することになるので、非常にワイヤ長が長くなると共に、ワイヤ間隔が小さくなり、信頼性低下の原因となりやすい。

また、図９の例では、図７の例と比較してＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２のパッドＫとの接続関係を、ＭＥＭＳミラー素子２個分だけシフトさせている。パッドＰ０１−Ａ〜Ｐ０１−Ｄ、Ｐ０２−Ａ〜Ｐ０２−Ｄ，Ｐ０３−Ａ〜Ｐ０３−Ｄ，Ｐ０４−Ａ〜Ｐ０４−Ｄには金ワイヤが接続されていないので、ＭＥＭＳミラー素子Ｍ０１，Ｍ０２，Ｍ０３，Ｍ０４を使用することはできない。図９の例の場合、図８の例と同様にＭＥＭＳミラーアレイチップ１の短辺方向に配置されたパッドＰとパッケージ２の長辺方向に配置されたパッドＫとの間を金ワイヤ３で接続し、またＭＥＭＳミラーアレイチップ１の長辺方向に配置されたパッドＰとパッケージ２の短辺方向に配置されたパッドＫとの間を金ワイヤ３で接続することになるので、非常にワイヤ長が長くなると共に、ワイヤ３が交差する部分が発生するために、信頼性低下の原因となりやすい。

通信用システムあるいはそこで使用されている素子のコストを抑えるためには、少ない部材で歩留り良く製造することが必須であり、共通部材を利用して、異なる顧客の要望に対応することが必要である。

本発明は、上記課題を解決するためになされたもので、使用する部材を最小限に抑え、かつ高い信頼性を維持しつつ、チップのパッドとパッケージのパッドの結線組み合わせを自由に変更することができるＭＥＭＳ素子用パッケージを提供することを目的とする。

本発明は、複数のＭＥＭＳ素子を搭載した矩形のチップを格納する矩形のＭＥＭＳ素子用パッケージにおいて、パッケージ中央部に格納されるチップに対してパッケージの４辺に配置された、前記チップのパッドとの接続用の第１のパッドと、パッケージの４辺に配置された、前記チップのパッドとの接続用の予備の第２のパッドと、前記第１のパッドと接続された外部接続用端子とを備え、前記チップの各パッドはチップの長辺と平行な第１の分割線に対して対称に配置され、各ＭＥＭＳ素子はチップの長辺方向に沿って配置され、このＭＥＭＳ素子の電極のうち半数は前記第１の分割線で分割されるチップの一方の領域に配置されるパッドと接続され、電極の残りの半数は前記第１の分割線で分割されるチップの他方の領域に配置されるパッドと接続され、前記第１、第２のパッドはパッケージの長辺と平行な第２の分割線に対して対称に配置されているものとし、前記チップ上に配置されたＭＥＭＳ素子の数をＮ、使用するＭＥＭＳ素子の数をｎ（Ｎ≧ｎ）、１個のＭＥＭＳ素子あたりの電極数をＮｅ、パッケージの１つの短辺の半分あたりの第１のパッド数をＮｙ、パッケージの１つの短辺の半分あたりの第１のパッドに接続されると想定されるＭＥＭＳ素子の最大個数をｈ（＝Ｎｙ／２）としたとき、前記第２のパッドを、パッケージの２つの短辺の両端にそれぞれＮｅ／２×（Ｎ−ｎ）／２個ずつ配置すると共に、（Ｎ−ｎ）／２個とｈ−（Ｎ−ｎ）／２個のうち小さい方の個数にＮｅ／２を掛けた個数の前記第２のパッドを、パッケージの２つの長辺の両端にそれぞれ配置し、前記第２のパッドは、近隣する辺にある前記第１のパッドと相互に結線されていることを特徴とするものである。

また、本発明のＭＥＭＳ素子用パッケージの１構成例は、パッケージの長辺に配置された前記第２のパッドのうち最も内側のパッドから外側のパッドに向かって順番に前記第２のパッドを選択し、パッケージの短辺に配置された前記第１のパッドのうち最も外側のパッドから内側のパッドに向かって順番に前記第１のパッドを選択して、選択した第２のパッドと選択した第１のパッドとを接続すると共に、パッケージの短辺に配置された前記第２のパッドのうち最も内側のパッドから外側のパッドに向かって順番に前記第２のパッドを選択し、パッケージの長辺に配置された前記第１のパッドのうち最も外側のパッドから内側のパッドに向かって順番に前記第１のパッドを選択して、選択した第２のパッドと選択した第１のパッドとを接続することを特徴とするものである。

本発明によれば、例えば顧客の要望に応じてＭＥＭＳ素子を選択して使用する場合において、チップのパッドとＭＥＭＳ素子用パッケージのパッドとを接続するワイヤを適切な長さにすることができ、ＭＥＭＳ素子用パッケージの信頼性を向上させることができる。また、本発明では、ＭＥＭＳ素子をシフトして使用する場合において、シフト量が想定している最大のシフト量以内であれば、チップのパッドとＭＥＭＳ素子用パッケージのパッドとを接続するワイヤを適切な長さにすることができると同時にワイヤが交差する部分を無くすことができ、ＭＥＭＳ素子用パッケージの信頼性を向上させることができる。その結果、本発明では、使用する部材を最小限に抑え、かつ高い信頼性を維持しつつ、チップのパッドとＭＥＭＳ素子用パッケージのパッドの結線組み合わせを自由に変更することができ、任意のパターンのＭＥＭＳ素子の組み合わせを動作可能にすることができる。

本発明の実施の形態に係るパッケージのパッド配置の例を示す平面図である。 本発明の実施の形態において基本形から１個分シフトしてＭＥＭＳミラー素子を使用する場合のＭＥＭＳミラーアレイチップとパッケージの結線状態を示す平面図である。 本発明の実施の形態において基本形から２個分シフトしてＭＥＭＳミラー素子を使用する場合のＭＥＭＳミラーアレイチップとパッケージの結線状態を示す平面図である。 従来のミラーモジュールの平面図である。 従来のＭＥＭＳミラーアレイチップの組み立て工程図である。 パッケージと外部の制御ボードとの接続を説明する図である。 従来のミラーモジュールにおいてパッケージの一部のパッドが制御ボードと接続されていない状態を説明する平面図である。 従来のミラーモジュールにおいてＭＥＭＳミラーアレイチップのパッドとパッケージのパッドとを、図７の状態からＭＥＭＳミラー素子１個分だけずらして結線したときの結線状態を示す平面図である。 従来のミラーモジュールにおいてＭＥＭＳミラーアレイチップのパッドとパッケージのパッドとを、図７の状態からＭＥＭＳミラー素子２個分だけずらして結線したときの結線状態を示す平面図である。

以下、図面を参照して本発明の実施の形態について詳細に説明する。一般的にパッケージのパッドはパッケージの４辺に配置されるので、この４辺配置の例を示す。ＭＥＭＳミラーアレイチップの各パッドは、ＭＥＭＳミラーアレイチップの長辺と平行な分割線に対して対称に配置されているものとする。ＭＥＭＳミラー素子は、ＭＥＭＳミラーアレイチップの長辺方向に沿って複数配置されているものとする。１個のＭＥＭＳミラー素子の電極のうち半数は、分割線で分割されるＭＥＭＳミラーアレイチップの一方の領域に配置されるパッドと接続され、電極の残りの半数は、分割線で分割されるＭＥＭＳミラーアレイチップの他方の領域に配置されるパッドと接続されるものとする。また、チップと同様に、パッケージの各パッドは、パッケージの長辺と平行な分割線に対して対称に配置されているものとする。

本実施の形態では、デバイスの数（ＭＥＭＳミラーアレイチップに搭載されているＭＥＭＳミラー素子の数）をＮとし、デバイスあたりの電極数をＮｅとし、パッケージの１つの短辺の半分あたりのパッド数をＮｙとし、パッケージの１つの長辺あたりのパッド数をＮｕとし、波長域に応じて選択するデバイス数（チャネル数）をｎとする。なお、ここでのＮｙ，Ｎｕは後述する予備パッドを除いたパッドの数である。上記のとおり、１個のＭＥＭＳミラー素子の電極のうち半数がＭＥＭＳミラーアレイチップの一方の領域に配置されるパッドと接続され、電極の残りの半数がＭＥＭＳミラーアレイチップの他方の領域に配置されるパッドと接続されるので、パッケージの１つの短辺の半分あたりのパッドに接続されると想定されるＭＥＭＳミラー素子の最大個数はＮｙ／２である。この値をｈ（＝Ｎｙ／２）とする。

デバイスに繋がるパッドの総数は、一般的には、Ｎ×Ｎｅで表される。上記のように対称配置を想定しているので、パッケージの１つの短辺の半分に配置されているパッドの数と同短辺の残りの半分に配置されているパッドの数とが等しくなり、パッケージの対向する２つの短辺に配置されているパッドの総数は４Ｎｙとなる。また、パッケージの１つの長辺と残りの長辺に配置されているパッドの数も等しいので、パッケージの対向する２つの長辺に配置されているパッドの総数は２Ｎｕとなる。したがって、従来のパッケージにおいては、パッケージ上のパッドの総数は２×（２Ｎｙ＋Ｎｕ）となり、この値がＮ×Ｎｅに等しくなる。

例えば、ＷＳＳでは、周波数グリッドが規定されていて、各波長の光の中心波長（周波数は波長の逆数）が決まっている。ＷＳＳ用のＭＥＭＳミラーは対応する光の波長（周波数）に対応して、隣接するミラー間の距離が異なっている。ミラーピッチと周波数の関係は、光学系の設計事項である。よって、同じＭＥＭＳミラーを使用しても、あるＭＥＭＳミラーにあたる光の波長は、Ａ社の光学系とＢ社の光学系では異なっていることがある。よって、ＭＥＭＳミラーを多めに作製して、顧客に応じて動作させるＭＥＭＳミラーを変えることが実施されている。

本実施の形態では、チップに搭載されているＮ（Ｎは偶数）個のデバイスのうち、ｎ（ｎはＮ≧ｎの偶数）個を使用する場合、予備パッドを増設すべきデバイス数を、パッケージの１つの短辺の半分あたり（Ｎ−ｎ）／２個とし、また、パッケージの１つの長辺の半分あたりの、予備パッドを増設すべきデバイス数を、（Ｎ−ｎ）／２個とｈ−（Ｎ−ｎ）／２個のうち小さい方とする。したがって、予備パッドをパッケージの２つの短辺の両端にそれぞれＮｅ／２×（Ｎ−ｎ）／２個ずつ増設すればよい。また、（Ｎ−ｎ）／２個とｈ−（Ｎ−ｎ）／２個のうち小さい方の個数にＮｅ／２を掛けた個数の予備パッドを、パッケージの２つの長辺の両端にそれぞれ増設すればよい。

パッケージの２つの短辺については、従来４Ｎｙ個のパッドを配置しているが、本実施の形態では、更にＮｅ／２×（Ｎ−ｎ）／２個の予備パッドをパッケージの２つの短辺の両端にそれぞれ配置するので、合わせて４Ｎｙ＋Ｎｅ×（Ｎ−ｎ）個のパッドを配置することになる。また、パッケージの２つの長辺については、従来２Ｎｕ個のパッドを配置しているが、本実施の形態では、更に（Ｎ−ｎ）／２個とｈ−（Ｎ−ｎ）／２個のうち小さい方の個数にＮｅ／２を掛けた個数の予備パッドをパッケージの２つの長辺の両端にそれぞれ配置するので、合わせて２Ｎｕ＋Ｎｅ×（Ｎ−ｎ）個または２Ｎｕ＋２｛ｈ−（Ｎ−ｎ）／２｝×Ｎｅ個のパッドを配置することになる。

なお、（Ｎ−ｎ）／２は、ＭＥＭＳミラーアレイチップのパッドとパッケージのパッドとの接続関係を、シフトし得るデバイスの最大個数を表している。つまり、本実施の形態では、Ｎ個のデバイスのうち中央のｎ個を使用する場合を基本形とする。この基本形から左右どちらかにシフトしてデバイスを使用する場合、シフトし得るデバイスの最大個数は（Ｎ−ｎ）／２個となる。

以下、１例として１２個のＭＥＭＳミラー素子が配置されたＭＥＭＳミラーアレイチップとそれに対応したパッケージを用いる場合で、制御ボードでは８個のＭＥＭＳミラー素子だけを駆動できるようにＤＣ−ＤＣコンバータが用意されている場合について図を用いて説明する。さらに顧客は、１２個のＭＥＭＳミラー素子のうち任意の連続した（隣接した）８個のＭＥＭＳミラー素子を使用する場合について説明する。すなわち、Ｎ＝１２、ｎ＝８となる。

図１は、本実施の形態に係るパッケージのパッド配置の例を示す平面図であり、図４と同一の構成には同一の符号を付してある。
ＭＥＭＳミラーアレイチップ１の４辺には、外部と電気的に接続するためのパッドＰ０１−Ａ〜Ｐ１２−Ｄが配置されている。これらのパッドＰは、ＭＥＭＳミラーアレイチップ１の長辺と平行な分割線Ｌ１に対して対称に配置されている。ＭＥＭＳミラーアレイチップ１には、１２個のＭＥＭＳミラー素子Ｍ０１〜Ｍ１２が形成されている。図５（Ａ）、図５（Ｂ）で説明したとおり、１個のＭＥＭＳミラー素子あたりの電極の数はＮｅ＝４個である。

ＭＥＭＳミラーアレイチップ１上に形成されたパッドＰｘｘ−Ａ，Ｐｘｘ−Ｂ，Ｐｘｘ−Ｃ，Ｐｘｘ−Ｄ（ｘｘは０１〜１２）は、ＭＥＭＳミラー素子Ｍｘｘの電極に接続されている。１個のＭＥＭＳミラー素子Ｍｘｘの電極のうち半数は、分割線Ｌ１で分割されるＭＥＭＳミラーアレイチップ１の一方の領域に配置されるパッドＰｘｘ−Ａ，Ｐｘｘ−Ｂと接続され、電極の残りの半数は、分割線Ｌ１で分割されるＭＥＭＳミラーアレイチップ１の他方の領域に配置されるパッドＰｘｘ−Ｃ，Ｐｘｘ−Ｄと接続される。

パッケージ２ａの４辺には、ＭＥＭＳミラーアレイチップ１と電気的に接続するためのパッドＫ０１〜Ｋ４８，Ｋ０５”〜Ｋ１０”，Ｋ１５”〜Ｋ２０”，Ｋ２９”〜Ｋ３４”，Ｋ３９”〜Ｋ４４”が配置されている。これらのパッドＫは、パッケージ２ａの長辺と平行な分割線Ｌ２に対して対称に配置されている。パッドＫ０１〜Ｋ４８は従来から存在するパッドである。以下、予備パッドと区別するために、このパッドＫ０１〜Ｋ４８を通常パッドと呼ぶ。通常パッドＫ０１〜Ｋ４８は、パッケージ内部の配線を介して、パッケージ２ａの裏面あるいは表面に形成された図示しない外部接続用端子（ピンあるいはランド）と接続されている。

この通常パッドのうち、パッドＫ０１〜Ｋ０４，Ｋ２１〜Ｋ２８，Ｋ４５〜Ｋ４８は外部の制御ボード（不図示）と接続されない予定のパッドである。したがって、ＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２ａのパッドＫとの間を図４、図７と同様の結線で接続したとすると、ＭＥＭＳミラー素子Ｍ０１，Ｍ０２，Ｍ１１，Ｍ１２が未使用のデバイスとなる。

一方、Ｋ０５”〜Ｋ１０”，Ｋ１５”〜Ｋ２０”，Ｋ２９”〜Ｋ３４”，Ｋ３９”〜Ｋ４４”は予備パッドである。Ｎ＝１２、ｎ＝８、Ｎｅ＝４、ｈ＝３なので、予備パッドＫｙｙ”（ｙｙは０５〜１０，１５〜２０，２９〜３４，３９〜４４）は、パッケージ２ａの２つの短辺の両端にそれぞれＮｅ／２×（Ｎ−ｎ）／２＝４個ずつ配置される。例えば図１に示すパッケージ２ａの左上隅にはＫ０７”〜Ｋ１０”の４個の予備パッドが配置され、パッケージ２ａの左下隅にはＫ３９”〜Ｋ４２”の４個の予備パッドが配置されている。

また、（Ｎ−ｎ）／２＝２個で、ｈ−（Ｎ−ｎ）／２＝１個なので、予備パッドＫｙｙ”は、パッケージ２ａの２つの長辺の両端にそれぞれ｛ｈ−（Ｎ−ｎ）／２｝×Ｎｅ／２＝２個ずつ配置される。例えば図１に示すパッケージ２ａの左上隅にはＫ０５”，Ｋ０６”の２個の予備パッドが配置され、パッケージ２ａの右上隅にはＫ１９”，Ｋ２０”の２個の予備パッドが配置される。

図１に示すように、予備パッドＫｙｙ”は、パッケージ内部の配線によって、通常パッドＫｙｙと接続されている。したがって、予備パッドＫｙｙ”と通常パッドＫｙｙとは、同一の外部接続用端子（ピンあるいはランド）に接続されていることになる。予備パッドＫｙｙ”と通常パッドＫｙｙ間の結線の法則は以下のようになる。

まず、パッケージ２ａの長辺に配置された予備パッドのうち最も内側のパッドから外側のパッドに向かって順番に予備パッドＫｙｙ”を選択し、パッケージ２ａの短辺に配置された通常パッドのうち最も外側のパッドから内側のパッドに向かって順番に通常パッドＫｙｙを選択して、選択した予備パッドＫｙｙ”と選択した通常パッドＫｙｙとを接続する。このような選択と接続をパッケージ２ａの４隅の各々について実施すればよい。

例えばパッケージ２ａの左上隅の場合には、予備パッドＫ０５”，Ｋ０６”がそれぞれ通常パッドＫ０５，Ｋ０６と接続される。パッケージ２ａの右上隅の場合には、予備パッドＫ１９”，Ｋ２０”がそれぞれ通常パッドＫ１９，Ｋ２０と接続される。パッケージ２ａの左下隅の場合には、予備パッドＫ４３”，Ｋ４４”がそれぞれ通常パッドＫ４３，Ｋ４４と接続される。パッケージ２ａの右下隅の場合には、予備パッドＫ２９”，Ｋ３０”がそれぞれ通常パッドＫ２９，Ｋ３０と接続される。

また、パッケージ２ａの短辺に配置された予備パッドのうち最も内側のパッドから外側のパッドに向かって順番に予備パッドＫｙｙ”を選択し、パッケージ２ａの長辺に配置された通常パッドのうち最も外側のパッドから内側のパッドに向かって順番に通常パッドＫｙｙを選択して、選択した予備パッドＫｙｙ”と選択した通常パッドＫｙｙとを接続する。このような選択と接続をパッケージ２ａの４隅の各々について実施すればよい。

例えばパッケージ２ａの左上隅の場合には、予備パッドＫ０７”〜Ｋ１０”がそれぞれ通常パッドＫ０７〜Ｋ１０と接続される。パッケージ２ａの右上隅の場合には、予備パッドＫ１５”〜Ｋ１８”がそれぞれ通常パッドＫ１５〜Ｋ１８と接続される。パッケージ２ａの左下隅の場合には、予備パッドＫ３９”〜Ｋ４２”がそれぞれ通常パッドＫ３９〜Ｋ４２と接続される。パッケージ２ａの右下隅の場合には、予備パッドＫ３１”〜Ｋ３４”がそれぞれ通常パッドＫ３１〜Ｋ３４と接続される。

ＭＥＭＳミラーアレイチップ１のパッドＰの配置は、各ＭＥＭＳミラー素子Ｍ０１〜Ｍ１２の電極と配線しやすい並びとなっている。電極とパッドＰとを接続する配線が、交差しないようにしてＭＥＭＳミラーアレイチップ１の配線層数を少なくするように設計される。

製造方法の制限などからＭＥＭＳミラーアレイチップ１のパッドＰの大きさとピッチは制限される。また、ＭＥＭＳミラーアレイチップ１の電極基板の大きさには、ＷＳＳのスイッチシステム全体の大きさから制限がある。よって、電極基板の４辺にパッドＰを配置しなければならない。

作製した全ＭＥＭＳミラー素子を駆動できるようにＤＣ−ＤＣコンバータの数量が足りている場合にはなんら問題が発生しないが、比較的高価なＤＣ−ＤＣコンバータの数量を必要最低限に制限しなければならない場合には、多数あるＭＥＭＳミラー素子のうち光学系に応じて対応するＭＥＭＳミラー素子のみを動作させるように、ＭＥＭＳミラー素子の駆動用電極と制御ボードの端子（あるいはＤＣ−ＤＣコンバータ）との相対関係を修正しなければならない。

図５（Ａ）、図５（Ｂ）で説明したとおり、１個のＭＥＭＳミラー素子あたりの電極の数はＮｅ＝４個である。したがって、使用するＭＥＭＳミラー素子を８個とすると、ＤＣ−ＤＣコンバータは、８ミラー×４駆動電極＝３２個必要となる。例えば、ＤＣ−ＤＣコンバータを搭載した市販のチップを制御ボードとして用いる場合で、このチップが３２ｃｈを制御できる場合、本実施の形態では１つのチップを用意すればよい。

仮に、１２個全てのＭＥＭＳミラー素子を駆動できるようにすると、１２ミラー×４電極＝４８ｃｈとなり、３２ｃｈ分のＤＣ−ＤＣコンバータを搭載した市販のチップを２個用意することになるが、３２ｃｈ×２個−４８ｃｈ＝１６ｃｈ分のアンプが過剰装備される上、コストが高くなる。また、２個のチップを制御ボードに搭載することになるので、配線と周辺回路を含めて制御ボードの面積を大きくしてしまう原因となってしまう。

必要なＤＣ−ＤＣコンバータの数はＭＥＭＳミラー素子の駆動電極数によって異なり、駆動電極が３つの場合は、ＤＣ−ＤＣコンバータを２４個を用意すればよい。本実施の形態では、１個のＭＥＭＳミラー素子あたりの電極の数を４個とし、パッケージ２ａと接続される制御ボード（不図示）においては８個のＭＥＭＳミラー素子だけ駆動できるように３２ｃｈのＤＣ−ＤＣコンバータが１つのチップで構成されているものとする。

例えば、制御ボード内の１つの３２ｃｈチップでＭＥＭＳミラー素子を駆動する場合には、上記のとおりパッケージ２ａ上の一部のパッドＫ０１〜Ｋ０４，Ｋ２１〜Ｋ２８，Ｋ４５〜Ｋ４８が制御ボードと接続されないことになり、ＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２ａのパッドＫとの間を図４、図７と同様の結線で接続したとすると、４個のＭＥＭＳミラー素子Ｍ０１，Ｍ０２，Ｍ１１，Ｍ１２を駆動できなくなる。ただし、制御ボードと接続するパッケージ２ａの外部接続用端子の選択、すなわちパッドＫの選択により、駆動できないＭＥＭＳミラー素子をＭ０１〜Ｍ０４にすることもできるし、Ｍ０１〜Ｍ０３，Ｍ１２にすることもできる。

本実施の形態では、ＭＥＭＳミラーアレイチップ１の中央部のＭＥＭＳミラー素子Ｍ０３〜Ｍ１０を駆動する際に配線がしやすくなるように設計されている。すなわち、ＭＥＭＳミラーアレイチップ１の電極基板上の各パッドＰとパッケージ２ａ上の対応するパッドＫとが、短い配線で結線できるように設計されている。

Ｎ＝１２個のＭＥＭＳミラー素子Ｍ０１〜Ｍ１２のうち中央のｎ＝８個のＭＥＭＳミラー素子Ｍ０３〜Ｍ１０を使用する場合、ＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２ａのパッドＫとの間は図４、図７と同様に結線すればよいので、予備パッドＫ０５”〜Ｋ１０”，Ｋ１５”〜Ｋ２０”，Ｋ２９”〜Ｋ３４”，Ｋ３９”〜Ｋ４４”は使用しない。この基本形から左右どちらかにシフトしてＭＥＭＳミラー素子を使用する場合は、予備パッドを使用することになる。

図２は、Ｎ＝１２個のＭＥＭＳミラー素子Ｍ０１〜Ｍ１２のうち中央のｎ＝８個のＭＥＭＳミラー素子Ｍ０３〜Ｍ１０を使用する基本形から１個分シフトしてＭＥＭＳミラー素子を使用する場合のＭＥＭＳミラーアレイチップ１とパッケージ２ａの結線状態を示す平面図である。図２の例では、ＭＥＭＳミラー素子Ｍ０４〜Ｍ１１を使用し、ＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２ａのパッドＫとの間を金ワイヤ３によって接続する。

図２の例の場合、ＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２ａのパッドＫとの接続関係は、図４、図７と比較してパッド２個分（ＭＥＭＳミラー素子に換算すると、ＭＥＭＳミラー素子１個分）だけシフトしていることが分かる。例えば図４、図７の例では、ＭＥＭＳミラーアレイチップ１のパッドＰ０４−Ａがパッケージ２のパッドＫ０７と接続されているのに対し、図２の例では、パッドＰ０４−Ａがパッケージ２ａの予備パッドＫ０５”と接続されている。また、図４、図７の例では、ＭＥＭＳミラーアレイチップ１のパッドＰ１０−Ａがパッケージ２のパッドＫ１９と接続されているのに対し、図２の例では、パッドＰ１０−Ａがパッケージ２ａの予備パッドＫ１７”と接続されている。

図３は、基本形から２個分シフトしてＭＥＭＳミラー素子を使用する場合のＭＥＭＳミラーアレイチップ１とパッケージ２ａの結線状態を示す平面図である。図３の例では、ＭＥＭＳミラー素子Ｍ０５〜Ｍ１２を使用する。上記のように、基本形から左右どちらかにシフトしてＭＥＭＳミラー素子を使用する場合、シフトし得るＭＥＭＳミラー素子の最大個数は（Ｎ−ｎ）／２＝２個なので、図３の例は想定している最大のシフト量の場合を示している。

図３の例の場合、ＭＥＭＳミラーアレイチップ１のパッドＰとパッケージ２ａのパッドＫとの接続関係は、図４、図７と比較してパッド４個分（ＭＥＭＳミラー素子に換算すると、ＭＥＭＳミラー素子２個分）だけシフトしていることが分かる。例えば図４、図７の例では、ＭＥＭＳミラーアレイチップ１のパッドＰ０５−Ａがパッケージ２のパッドＫ０９と接続されているのに対し、図３の例では、パッドＰ０５−Ａがパッケージ２ａの予備パッドＫ０５”と接続されている。また、図４、図７の例では、ＭＥＭＳミラーアレイチップ１のパッドＰ１０−Ａがパッケージ２のパッドＫ１９と接続されているのに対し、図３の例では、パッドＰ１０−Ａがパッケージ２ａの予備パッドＫ１５”と接続されている。

以上のように、本実施の形態では、例えばＷＳＳの所望の波長域に応じてＭＥＭＳミラー素子を選択して使用する場合においても、ＭＥＭＳミラーアレイチップのパッドとパッケージのパッドとを接続するワイヤを適切な長さにすることができ、パッケージの信頼性を向上させることができる。また、本実施の形態では、基本形から左右どちらかにシフトしてＭＥＭＳミラー素子を使用する場合において、シフト量が想定している最大のシフト量以内であれば、ＭＥＭＳミラーアレイチップのパッドとパッケージのパッドとを接続するワイヤを適切な長さにすることができると同時にワイヤが交差する部分を無くすことができ、パッケージの信頼性を向上させることができる。その結果、本実施の形態では、使用する部材を最小限に抑え、かつ高い信頼性を維持しつつ、ＭＥＭＳミラーアレイチップのパッドとパッケージのパッドの結線組み合わせを自由に変更することができ、任意のパターンのＭＥＭＳミラー素子の組み合わせを動作可能にすることができる。

なお、本実施の形態では、Ｎ＝１２個のＭＥＭＳミラー素子Ｍ０１〜Ｍ１２のうちｎ＝８個のＭＥＭＳミラー素子を使用する場合について説明しているが、予備パッドの数量は上記の説明から明らかなように条件によって異なる。よって、例えば３８個のミラーから３２個を選択する際など、別の場合には、チップ上に配置したＭＥＭＳミラー素子の数、使用するＭＥＭＳミラー素子の数、最大シフト量、通常パッドの配置により予備パッドの配置の仕方が異なることはいうまでもない。

パッケージの作製では、ピン数が多く、パッケージをできるだけ小さくするために、多層配線を使用することが一般的であるために、パッケージに予備パッドを配置したが、電極基板で多層配線を用いている場合には、電極基板に予備パッドを配置しても良い。

本発明は、ＭＥＭＳミラー素子などのＭＥＭＳ素子を複数搭載したチップを格納するＭＥＭＳ素子用パッケージに適用することができる。

１…ＭＥＭＳミラーアレイチップ、２ａ…パッケージ、３…金ワイヤ、Ｍ０１〜Ｍ１２…ＭＥＭＳミラー素子、Ｐ０１−Ａ〜Ｐ１２−Ｄ，Ｋ０１〜Ｋ４８…パッド、Ｋ０５”〜Ｋ１０”，Ｋ１５”〜Ｋ２０”，Ｋ２９”〜Ｋ３４”，Ｋ３９”〜Ｋ４４”…予備パッド。

Claims (2)

1. 複数のＭＥＭＳ素子を搭載した矩形のチップを格納する矩形のＭＥＭＳ素子用パッケージにおいて、
   パッケージ中央部に格納されるチップに対してパッケージの４辺に配置された、前記チップのパッドとの接続用の第１のパッドと、
   パッケージの４辺に配置された、前記チップのパッドとの接続用の予備の第２のパッドと、
   前記第１のパッドと接続された外部接続用端子とを備え、
   前記チップの各パッドはチップの長辺と平行な第１の分割線に対して対称に配置され、各ＭＥＭＳ素子はチップの長辺方向に沿って配置され、このＭＥＭＳ素子の電極のうち半数は前記第１の分割線で分割されるチップの一方の領域に配置されるパッドと接続され、電極の残りの半数は前記第１の分割線で分割されるチップの他方の領域に配置されるパッドと接続され、前記第１、第２のパッドはパッケージの長辺と平行な第２の分割線に対して対称に配置されているものとし、
   前記チップ上に配置されたＭＥＭＳ素子の数をＮ、使用するＭＥＭＳ素子の数をｎ（Ｎ≧ｎ）、１個のＭＥＭＳ素子あたりの電極数をＮｅ、パッケージの１つの短辺の半分あたりの第１のパッド数をＮｙ、パッケージの１つの短辺の半分あたりの第１のパッドに接続されると想定されるＭＥＭＳ素子の最大個数をｈ（＝Ｎｙ／２）としたとき、
   前記第２のパッドを、パッケージの２つの短辺の両端にそれぞれＮｅ／２×（Ｎ−ｎ）／２個ずつ配置すると共に、（Ｎ−ｎ）／２個とｈ−（Ｎ−ｎ）／２個のうち小さい方の個数にＮｅ／２を掛けた個数の前記第２のパッドを、パッケージの２つの長辺の両端にそれぞれ配置し、
   前記第２のパッドは、近隣する辺にある前記第１のパッドと相互に結線されていることを特徴とするＭＥＭＳ素子用パッケージ。
2. 請求項１記載のＭＥＭＳ素子用パッケージにおいて、
   パッケージの長辺に配置された前記第２のパッドのうち最も内側のパッドから外側のパッドに向かって順番に前記第２のパッドを選択し、パッケージの短辺に配置された前記第１のパッドのうち最も外側のパッドから内側のパッドに向かって順番に前記第１のパッドを選択して、選択した第２のパッドと選択した第１のパッドとを接続すると共に、
   パッケージの短辺に配置された前記第２のパッドのうち最も内側のパッドから外側のパッドに向かって順番に前記第２のパッドを選択し、パッケージの長辺に配置された前記第１のパッドのうち最も外側のパッドから内側のパッドに向かって順番に前記第１のパッドを選択して、選択した第２のパッドと選択した第１のパッドとを接続することを特徴とするＭＥＭＳ素子用パッケージ。

Images