JP5411436B2 - 集積回路及びその製造方法 - Google Patents
集積回路及びその製造方法 Download PDFInfo
- Publication number
- JP5411436B2 JP5411436B2 JP2008052894A JP2008052894A JP5411436B2 JP 5411436 B2 JP5411436 B2 JP 5411436B2 JP 2008052894 A JP2008052894 A JP 2008052894A JP 2008052894 A JP2008052894 A JP 2008052894A JP 5411436 B2 JP5411436 B2 JP 5411436B2
- Authority
- JP
- Japan
- Prior art keywords
- gap
- opening
- interlayer insulating
- insulating film
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/43—Layouts of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Claims (2)
- 基体の上に積層され、狭い溝を形成する間隙部及び当該間隙部につながる広い開口部が形成されたパターンを有する配線層と、
前記配線層を覆って堆積された層間絶縁膜と、を有し、
前記間隙部と前記開口部との接続部分に生じる前記配線層の前記パターンの角部は面取りされて、前記間隙部の端部が前記開口部へ向けて末広がりの形状に形成され、
前記層間絶縁膜は、その下に前記端部以外の前記間隙部を埋没させる膜厚に堆積され、
前記堆積された膜厚を有する層間絶縁膜は、前記開口部内に凹部を形成し、
前記間隙部の前記端部の前記開口部側は、前記層間絶縁膜が前記間隙部内に窪みを形成して堆積される広さまで拡大され、前記窪みが前記開口部内の前記凹部につながり、
前記パターンは前記面取りされた角部にて、前記狭い溝に平行な第1の縁、前記開口部に面し、かつ前記第1の縁に垂直な第2の縁、及び、前記第1の縁と前記第2の縁とのそれぞれに対して斜めに交差する傾斜した縁を有し、
前記間隙部に沿った或る位置での前記間隙部の端部の幅は、当該位置が前記第2の縁の延長線で定義される前記開口部の境界に近づくにつれて単調に増加すること、
を特徴とする集積回路。 - 基体の上に積層され、狭い溝を形成する間隙部及び当該間隙部につながる広い開口部が形成されたパターンを有する配線層と、前記配線層を覆って堆積された層間絶縁膜と、を有する集積回路を製造する方法において、
前記基体上に積層された前記配線層をパターニングして、前記間隙部と前記開口部との接続部分に生じる前記配線層の前記パターンの角部が面取りされ、前記間隙部の端部が前記開口部へ向けて末広がりの形状となる前記パターンを形成する配線層パターニング工程と、
パターニングされた前記配線層に、前記端部以外の前記間隙部を埋没させる膜厚の前記層間絶縁膜を堆積する層間絶縁膜堆積工程と、を有し、
前記堆積された膜厚を有する層間絶縁膜は、前記開口部内に凹部を形成し、
前記間隙部の前記端部の前記開口部側は、前記層間絶縁膜が前記間隙部内に窪みを形成して堆積される広さまで拡大され、前記窪みが前記開口部内の前記凹部につながり、
前記配線層パターニング工程は、前記面取りされた角部にて、前記狭い溝に平行な第1の縁、前記開口部に面し、かつ前記第1の縁に垂直な第2の縁、及び、前記第1の縁と前記第2の縁とのそれぞれに対して斜めに交差する傾斜した縁を形成し、
前記間隙部に沿った或る位置での前記間隙部の端部の幅は、当該位置が前記第2の縁の延長線で定義される前記開口部の境界に近づくにつれて単調に増加すること、
を特徴とする集積回路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008052894A JP5411436B2 (ja) | 2008-03-04 | 2008-03-04 | 集積回路及びその製造方法 |
| US12/379,793 US8097951B2 (en) | 2008-03-04 | 2009-03-02 | Integrated circuit having wiring layer and a pattern in which a gap is formed and method for manufacturing same |
| CN200910118577.1A CN101527296B (zh) | 2008-03-04 | 2009-03-04 | 集成电路及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008052894A JP5411436B2 (ja) | 2008-03-04 | 2008-03-04 | 集積回路及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009212262A JP2009212262A (ja) | 2009-09-17 |
| JP5411436B2 true JP5411436B2 (ja) | 2014-02-12 |
Family
ID=41052746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008052894A Active JP5411436B2 (ja) | 2008-03-04 | 2008-03-04 | 集積回路及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8097951B2 (ja) |
| JP (1) | JP5411436B2 (ja) |
| CN (1) | CN101527296B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH085180Y2 (ja) | 1987-11-05 | 1996-02-14 | 株式会社トーカイ | 布製品の重ね折り装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5460141B2 (ja) * | 2009-06-26 | 2014-04-02 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN109545735B (zh) * | 2017-09-22 | 2022-01-28 | 蓝枪半导体有限责任公司 | 金属内连线结构及其制作方法 |
| KR102732446B1 (ko) | 2020-01-17 | 2024-11-21 | 삼성전자주식회사 | 배선 구조물 및 이를 포함하는 수직형 메모리 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105710B2 (ja) * | 1990-02-14 | 1994-12-21 | 株式会社東芝 | 半導体装置 |
| JPH05129400A (ja) * | 1991-11-05 | 1993-05-25 | Sharp Corp | Tegマスクパターンのレイアウト方法 |
| JPH0945686A (ja) * | 1995-08-03 | 1997-02-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5677241A (en) | 1995-12-27 | 1997-10-14 | Micron Technology, Inc. | Integrated circuitry having a pair of adjacent conductive lines and method of forming |
| JP3311243B2 (ja) * | 1996-07-16 | 2002-08-05 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置及び半導体装置のパターン配置方法 |
| JP2000031338A (ja) | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体装置及びその製法 |
| JP4434405B2 (ja) | 2000-01-27 | 2010-03-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| JP3779243B2 (ja) * | 2002-07-31 | 2006-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4405865B2 (ja) * | 2004-06-24 | 2010-01-27 | 富士通マイクロエレクトロニクス株式会社 | 多層配線構造の製造方法及びfib装置 |
-
2008
- 2008-03-04 JP JP2008052894A patent/JP5411436B2/ja active Active
-
2009
- 2009-03-02 US US12/379,793 patent/US8097951B2/en active Active
- 2009-03-04 CN CN200910118577.1A patent/CN101527296B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH085180Y2 (ja) | 1987-11-05 | 1996-02-14 | 株式会社トーカイ | 布製品の重ね折り装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8097951B2 (en) | 2012-01-17 |
| JP2009212262A (ja) | 2009-09-17 |
| US20090224373A1 (en) | 2009-09-10 |
| CN101527296A (zh) | 2009-09-09 |
| CN101527296B (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5411436B2 (ja) | 集積回路及びその製造方法 | |
| CN101378035B (zh) | 半导体装置的制造方法 | |
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| JP2005150389A (ja) | 半導体装置 | |
| CN101034681B (zh) | 半导体器件的制造方法 | |
| JP3235581B2 (ja) | 半導体装置及びその製造方法 | |
| JP5303139B2 (ja) | 半導体装置及びその製造方法 | |
| JP5412071B2 (ja) | 半導体装置 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| JP2006294771A (ja) | 半導体装置の製造方法 | |
| JP2009252825A (ja) | 半導体装置およびその製造方法 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| US20250309138A1 (en) | Protective dielectric layer crack mitigation through stress singularity field reduction | |
| US7939855B2 (en) | Semiconductor device | |
| US8164197B2 (en) | Semiconductor device having multilayer interconnection structure | |
| JP4239985B2 (ja) | 半導体装置の製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH1197530A (ja) | 半導体装置およびその製造方法 | |
| US8450858B2 (en) | Method of manufacturing semiconductor device including wiring layout and semiconductor device | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| TW202527053A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| KR20000067291A (ko) | 반도체 소자의 스크라이브 라인 | |
| JP2002050628A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110601 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5411436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |