JP5413866B2 - 磁気検出素子を備えた電流センサ - Google Patents

Description

本発明は、特に、電流センサに設けられる磁気検出素子を備えるブリッジ回路の配線パターンに関する。

図６は、本発明に対する比較例の電流センサの平面構造を示す。
符号１００はフィードバックコイルである。なお、フィードバックコイル１００は、その内縁と外縁のみを示した。このフィードバックコイル１００の下方に複数の抵抗素子１０１〜１０４が設けられる。図６では、これら各抵抗素子１０１〜１０４を透視して示している。

フィードバックコイル１００は螺旋状に巻回して形成され、内縁側に空間１００ａが設けられている。フィードバックコイル１００にはＹ１側に位置する第１磁界発生部１００ｂと、Ｙ２側に位置する第２磁界発生部１００ｃが形成される。第１磁界発生部１００ｂの下側には、図示しない絶縁層を介して２つの抵抗素子１０１，１０４が配置されている。また、第２磁界発生部１００ｃの下側には、図示しない絶縁層を介して２つの抵抗素子１０２，１０３が配置されている。

図６に示すように、これら４つの抵抗素子１０１〜１０４によりブリッジ回路が構成されている。そして、入力端子１０５、グランド端子１０６，１０７及び出力端子１０８，１０９に接続される配線パターンや各素子間を接続する配線パターンが図６に示すように引き回されている。

配線パターンのうち、直列接続される抵抗素子１０１，１０２（１０３，１０４）同士を接続する配線パターン１１０，１１１は、フィードバックコイル１００の空間１００ａの位置で、絶縁層（図示しない）を介して交差している。

しかしながら、配線パターン１１０，１１１間に介在する絶縁層は、フィードバックコイル１００と抵抗素子１０１〜１０４間を磁気的に結合するためにさほど厚く形成できず、交差する配線パターン１１０，１１１間の絶縁性に不安があった。また、配線パターン１１０，１１１を絶縁層を介して別の階層に形成しなければならず製造工程が長くなる問題があった。また、交差する配線パターン１１０，１１１間に寄生容量も発生した。したがって、安定した電気特性が得られない問題があった。

特許文献１に記載された発明は、ブリッジ回路を構成する配線パターン同士が交差していないものの、ブリッジ回路を構成する各抵抗素子間の内側領域を配線パターンの引き回し領域として使用していない。このため配線パターンを狭い領域内に効率良く引き回すことが難しい。また特許文献１に記載された発明は、スピンバルブ素子を使用することを意図したものではない。

特表２００５−５１５６６７号公報 特表２００３−５２６０８３号公報 特開昭６０−６９９０６号公報 特開昭６４−３２７１２号公報

そこで本発明は上記従来課題を解決するためのものであり、特に、配線パターン同士の短絡を防止できるとともに狭い領域内に効率良く配線パターンを引き回すことが可能な磁気検出素子を備えた電流センサを提供することを目的としている。

本発明における磁気検出素子を備えた電流センサは、
被測定電流からの誘導磁界の印加により抵抗値が変化する磁気検出素子と、前記磁気検出素子を含む複数の抵抗素子を備え、入力端子、グランド端子、及び出力端子が接続されて成るブリッジ回路と、前記磁気検出素子の近傍に配置され、前記ブリッジ回路からの出力に基づいて誘導磁界を相殺するキャンセル磁界を発生するフィードバックコイルと、を有し、
前記ブリッジ回路を形成する配線パターン同士は、平面視にて重なる部分がないように引き回されており、
前記入力端子と前記グランド端子のうち一方が１つだけ設けられ、他方が２つ設けられており、
前記ブリッジ回路の各直列回路を構成する一方の前記抵抗素子間のみが、前記ブリッジ回路を構成する各抵抗素子を囲んだ囲み領域内にて配線パターンにより接続され、この配線パターンから分岐した配線パターンが前記囲み領域の外方にて、１つだけ設けられた前記端子に接続されており、
２つ設けられた前記端子及び出力端子に接続される配線パターンは、前記囲み領域の外方に設けられることを特徴とするものである。

これにより、配線パターン同士の短絡を防止し、寄生容量の発生等を抑制することができるとともに狭い領域内に効率良く配線パターンを引き回すことが可能になる。

本発明では、各抵抗素子と各端子間を接続する複数の前記配線パターンのうち、長さ寸法が短い前記配線パターンは幅細で形成され、長さ寸法が長い配線パターンは幅広で形成されていることが好ましい。これにより、ブリッジ回路を構成する第１出力端子と第２出力端子からの出力を、無磁場状態（誘導磁界をキャンセル磁界にて相殺した状態を含む）において、適切に中点電位に合わせることが可能になる。

また本発明では、各磁気検出素子は、外部磁界に対して磁気抵抗効果を発揮する磁気抵抗効果素子であり、
前記磁気検出素子は複数個、設けられ、各磁気検出素子は、前記フィードバックコイルの同じ方向にキャンセル磁界が発生する磁界発生部分に対向して配置されており、
各磁気検出素子を構成する固定磁性層は同じ方向に磁化固定されていることが好ましい。本発明における配線パターンの引き回し構成により、複数の磁気検出素子の固定磁性層を同じ方向に磁化固定した構成にできる。そして、複数の磁気検出素子を同じ層構成で同じ工程で形成できるから、製造工程を簡単にでき、また製造コストの低減を図ることが出来る。また検出精度の向上を図ることが可能である。

本発明では、前記磁気検出素子は、少なくとも、固定磁性層、非磁性材料層、及びフリー磁性層が順に積層された多層膜と、前記配線パターンと接続され、前記多層膜に電流を流すための電極層とを有して構成されることが好ましい。

また、本発明では、前記電極層は前記多層膜の両側に配置されており、前記配線パターンは同じ階層に形成されていることが好ましい。

あるいは本発明では、前記電極層は前記多層膜の上下に配置されており、前記配線パターンは複数の階層に分けて形成されている構成であってもよい。

また本発明では、各端子は一列に配列されており、このうち真ん中に、１つだけ設けられた入力あるいはグランド端子が配置されていることが好ましい。

また本発明では、前記抵抗素子は、前記磁気検出素子と固定抵抗素子とで構成され、前記磁気検出素子及び前記固定抵抗素子が、前記フィードバックコイルと対向して配置されていることが好ましい。

本発明の磁気検出素子を備えた電流センサによれば、配線パターン同士の短絡を防止し、寄生容量の発生等を抑制することができるとともに狭い領域内に効率良く配線パターンを引き回すことが可能になる。

本実施形態の磁気検出素子を備えた電流センサの形状を示す平面図及び回路構成図、 図１の電流センサの磁気検出素子が設けられた部分をＹ１−Ｙ２方向に厚さ方向に向けて切断した際に現れる部分拡大縦断面図、 本実施形態における磁気検出素子の平面形状の一例を示す平面図、 本実施形態における磁気検出素子を厚さ方向から切断した際に現れる部分縦断面図、 図４とは別の構成を示す磁気検出素子の部分縦断面図、 本発明に対する比較例の電流センサの平面図。

図１は、本実施形態の磁気検出素子を備えた電流センサの形状を示す平面図及び回路構成図、図２は、図１の電流センサの磁気検出素子が設けられた部分をＹ１−Ｙ２方向に厚さ方向に向けて切断した際に現れる部分拡大縦断面図、図３は、本実施形態における磁気検出素子の平面形状の一例を示す平面図、図４は、本実施形態における磁気検出素子を厚さ方向から切断した際に現れる部分縦断面図、図５は、図４とは別の構成を示す磁気検出素子の部分縦断面図、である。なお図１では、絶縁層を図示せず、またフィードバックコイル２の内縁及び外縁のみを示し、フィードバックコイル２下に位置するＧＭＲ素子Ｒ１，Ｒ４及び固定抵抗素子Ｒ２，Ｒ３を透視して示した。

図１に示すように磁気検出素子を備えた電流センサ１は、フィードバックコイル２と、複数の抵抗素子Ｒ１〜Ｒ４とを有して構成される。各抵抗素子Ｒ１〜Ｒ４は図示しない絶縁層を介してフィードバックコイル２の近傍に配置される。

フィードバックコイル２は図１に示すように、Ｘ１−Ｘ２方向に帯状に延びる第１磁界発生部３と第２磁界発生部４を有する平面コイル形状である。第１磁界発生部３と第２磁界発生部４は図示Ｙ１−Ｙ２方向に間隔を空けて対向している。第１磁界発生部３と第２磁界発生部４は連結部１７，１８を介して連結されている。連結部１７，１８は、湾曲状となっているが形態を限定するものではない。第１磁界発生部３、第２磁界発生部４、及び連結部１７，１８に囲まれて空間部１９が形成されている。

図２に示すようにフィードバックコイル２は、コイル片が所定の間隔を空けて、複数回、巻回形成された形状である。

図１に示すように、フィードバックコイル２に接続される２つの電極パッド５，６が設けられている。電極パッド５，６は円形状であるが特に形状を限定するものではない。

図２に示すように基板３０上に絶縁層である熱シリコン酸化層３１が形成されている。また熱シリコン酸化層３１上にはアルミニウム酸化層３２が形成されている。例えば、アルミニウム酸化層３２をスパッタ等の方法で成膜することが出来る。

アルミニウム酸化層３２上にはＧＭＲ素子Ｒ１，Ｒ４及び固定抵抗素子Ｒ２，Ｒ３が形成される。図２にはＧＭＲ素子Ｒ１を示した。

ＧＭＲ素子Ｒ１，Ｒ４及び固定抵抗素子Ｒ２，Ｒ３上は例えばポリイミド層３３で覆われている。ポリイミド層３３は、ポリイミド材料を塗布し、硬化することで形成できる。さらにポリイミド層３３上にはシリコン酸化層３４が形成されている。シリコン酸化層３４を例えばスパッタ等で成膜することが出来る。

図２に示すように、シリコン酸化層３４上にはフィードバックコイル２が形成されている。フィードバックコイル２は、コイル材料を成膜後、フォトリソグラフィ技術等を用いて巻回形状に形成できる。

図２に示すようにフィードバックコイル２上は、ポリイミド層３５で覆われている。ポリイミド層３５は、ポリイミド材料を塗布し、硬化することで形成できる。

図２に示すように、ポリイミド層３５上には磁気シールド層３６が形成される。磁気シールド層３６の材質は特に限定されないが、アモルファス磁性材料、パーマロイ系磁性材料等を用いることが可能である。

図２に示すように、磁気シールド層３６上はシリコン酸化層３７で覆われている。シリコン酸化層３７をスパッタ等で成膜することが出来る。

図１に示すように、ＧＭＲ素子Ｒ１，Ｒ４と固定抵抗素子Ｒ２，Ｒ３によりブリッジ回路が構成されている。

図１に示すようにＧＭＲ素子Ｒ１と固定抵抗素子Ｒ３は入力端子（入力パッド）１０に接続されている。この実施形態では入力端子１０は１つである。

また固定抵抗素子Ｒ２とＧＭＲ素子Ｒ４は夫々、別々のグランド端子（グランドパッド）１１，１２に接続されている。よって、この実施形態ではグランド端子１１，１２は２つある。

図１に示すように、ＧＭＲ素子Ｒ１と固定抵抗素子Ｒ２の間には第１出力端子（第１出力パッド，ＯＵＴ１）１３が接続されており、固定抵抗素子Ｒ３とＧＭＲ素子Ｒ４の間には第２出力端子（第２出力パッド，ＯＵＴ２）１４が接続されている。

図１に示すように、第１出力端子１３及び第２出力端子１４の出力側が差動増幅器１５に接続されている。

そして差動増幅器１５の出力側が、フィードバックコイル２の電極パッド５に接続されている。

図１，図２に示す電流センサは、導体３８に流れる被測定電流Ｉによる誘導磁界ＡをＧＭＲ素子Ｒ１，Ｒ４を備えるブリッジ回路にて検知し、ブリッジ回路に設けられた２つの出力端子１３，１４からの出力を差動増幅器１５で増幅し、フィードバックコイル２に電流（フィードバック電流）として与える。このフィードバック電流は、誘導電流に応じた電圧差に対応する。このとき、フィードバックコイル２には、誘導電流を相殺するキャンセル磁界が発生する。そして、誘導磁界とキャンセル磁界とが相殺される平衡状態になったとき、フィードバックコイル２に流れる電流に基づいて検出部（検出抵抗Ｒ；図１参照）で被測定電流を測定することが出来る。

本実施形態におけるＧＭＲ素子Ｒ１，Ｒ４及び固定抵抗素子Ｒ２，Ｒ３の配置と各配線パターンの構成について説明する。

図１，図２に示すように、各ＧＭＲ素子Ｒ１，Ｒ４は、フィードバックコイル２の第１磁界発生部３の下面側に対向配置される。そして、図１，図２に示すように、各ＧＭＲ素子Ｒ１，Ｒ４には、例えばＹ１方向に向く誘導磁界Ａが作用する。そしてフィードバックコイル２からは前記誘導磁界Ａを相殺するためのＹ２方向へのキャンセル磁界Ｂが生じる。

また図１に示すように、各固定抵抗素子Ｒ２，Ｒ３は、フィードバックコイル２の第２磁界発生部４の下面側に対向配置される。

図１に示すように、ＧＭＲ素子Ｒ１と固定抵抗素子Ｒ３間が第１配線パターン２０にて接続される。図１に示すように、第１配線パターン２０は、平面視にて、各抵抗素子Ｒ１〜Ｒ４間を直線的に囲んだ囲み領域Ｓの内部に位置している。ここで囲み領域の外縁は、各抵抗素子Ｒ１，Ｒ４の幅方向の中心を通る直線と定義される。図１に示すように、第１配線パターン２０はＸ１−Ｘ２方向及びＹ１−Ｙ２方向から見て斜めに傾いて形成されている。なお第１配線パターン２０の一部が囲み領域Ｓからはみ出す形態であってもよい。

図１に示すように、第１配線パターン２０から第２配線パターン２１が分岐している。第２配線パターン２１は囲み領域Ｓの内部位置から、前記囲み領域Ｓの外方へ延出し、入力端子１０に接続されている。

また図１に示すようにＧＭＲ素子Ｒ１と固定抵抗素子Ｒ２間が第３配線パターン２２により接続される。第３配線パターン２２の先端２２ａは二股に分かれて、夫々、ＧＭＲ素子Ｒ１及び固定抵抗素子Ｒ２に接続されている。第３配線パターン２２は、囲み領域Ｓの外方に設けられる。そして図１に示すように第３配線パターン２２は、囲み領域Ｓの外側に設けられた第１出力端子１３に接続される。

また図１に示すように、固定抵抗素子Ｒ３とＧＭＲ素子Ｒ４間が第４配線パターン２４により接続される。第４配線パターン２４の先端２４ａは二股に分かれて、夫々、ＧＭＲ素子Ｒ４及び固定抵抗素子Ｒ３に接続されている。第４配線パターン２４は、囲み領域Ｓの外方に設けられる。そして図１に示すように第４配線パターン２４は、囲み領域Ｓの外側に設けられた第２出力端子１４に接続される。

さらに図１に示すように、固定抵抗素子Ｒ２と第１グランド端子１１間が第５配線パターン２６で接続される。また図１に示すように、ＧＭＲ素子Ｒ４と第２グランド端子１２間が第６配線パターン２７により接続される。

第５配線パターン２６及び第６配線パターン２７は、囲み領域Ｓの外側に引き回されている。

図１に示すように各端子１０〜１４はＸ１−Ｘ２方向に所定の間隔を空けて一列に配列されている。よって信号処理回路（ＩＣ）側との配線（電気的接続）を簡単に行える。そして、これら端子１０〜１４の真ん中の位置に、１つだけ設けられた入力端子１０が配置されている。

図１に示すように、本実施形態では、複数の抵抗素子Ｒ１〜Ｒ４を備え、入力端子１０、グランド端子１１，１２及び出力端子１３，１４が接続されて成るブリッジ回路が構成されている。そして、図１に示すように、ブリッジ回路を構成する各配線パターン２０，２１，２２，２４，２６，２７が、平面視にて交差しないように引き回されている。

これによって、配線パターン同士の短絡を防止でき、また寄生容量の発生を抑制することができる。

図１に示す実施形態は、配線パターン同士が平面視にて重なる部分がないように、次のような特徴を有している。

図１に示す実施形態では、入力端子（入力パッド）１０が１つだけ設けられ、グランド端子（グランドパッド）１１、１２が２つ設けられている。

そして、ブリッジ回路の各直列回路を構成する一方の抵抗素子Ｒ１，Ｒ３間のみが、ブリッジ回路を構成する各素子を囲んだ囲み領域Ｓ内にて配線パターン２０により接続され、この配線パターン２０から分岐した配線パターン２１が前記囲み領域Ｓの外方にて、入力端子１０に接続されている。

さらにグランド端子１１，１２及び出力端子（出力パッド）１３，１４に接続される各配線パターンは、前記囲み領域Ｓの外方に設けられる。

これにより、簡単かつ適切に、配線パターン同士を、平面視にて重なる部分がないように引き回すことが出来る。更に、狭い領域内に効率良く配線パターンを引き回すことが出来る。

なお図１の実施形態に代えて、入力端子１０の位置にグランド端子を、グランド端子１１，１２の位置に入力端子を設ける形態でもよい。かかる場合、グランド端子が１つ、入力端子が２つとなる。

各ＧＭＲ素子Ｒ１，Ｒ４は同じ層構成で形成されている。各ＧＭＲ素子Ｒ１，Ｒ４は図４に示す構造で形成される。

図４に示す符号３２は、図２で示したアルミニウム酸化層である。図４に示すように、アルミニウム酸化層３２の上に多層膜４１が形成される。多層膜４１は下から反強磁性層４２、固定磁性層４３、非磁性導電層４４、フリー磁性層４５、保護層４６の順に積層される。なお下からフリー磁性層４５、非磁性導電層４４、固定磁性層４３及び反強磁性層４２の順に積層されてもよい。

反強磁性層４２と、アルミニウム酸化層３２の間に、結晶配向を整えるためのシード層が設けられていてもよい。

固定磁性層４３は、反強磁性層４２との界面で生じる交換結合磁界（Ｈｅｘ）により例えば図示Ｙ２方向に磁化固定されている（Ｐｉｎ方向）。

図４では、固定磁性層４３は、ＣｏＦｅ等の単層構造であるが、積層構造、特に磁性層／非磁性中間層／磁性層で形成された積層フェリ構造であることが、固定磁性層４３の磁化固定力を大きくでき好適である。

また図４ではフリー磁性層４５は単層構造であるが、磁性層の積層構造で形成することも出来る。フリー磁性層４５は、ＮｉＦｅの単層構造か、ＮｉＦｅを含む積層構造で形成されることが好適である。

上記した多層膜４１では、反強磁性層４２を備えていたが、反強磁性層４２の形成は必須でなく、多層膜４１は、少なくとも、固定磁性層４３、非磁性導電層４４、及び、フリー磁性層４５を有する構成である。

図４に示す多層膜４１は、図３に示すようにミアンダ形状で形成されることが好適である。図３に示すミアンダ形状による形状磁気異方性により図４に示すフリー磁性層４５は無磁場状態において、Ｘ１−Ｘ２方向に適切に揃えられる。よって、無磁場状態では、固定磁性層４３とフリー磁性層４５との磁化関係は直交している。あるいは、図示しないハードバイアス層を用いて、フリー磁性層４５の磁化方向が無磁場状態においてＸ１−Ｘ２方向に揃えられるように制御することも可能である。そして、ミアンダ形状で形成された多層膜４１の両側に電極層が設けられ、前記電極層と配線パターンとが電気的に接続されている。かかる構成では、各配線パターンを同じ階層に形成することができる。このため各配線パターン形成を容易化できる。なお、電極層と配線パターンは別々に形成されてもよいし一体に形成されてもよい。

本実施形態では、各ＧＭＲ素子Ｒ１，Ｒ４は同じ層構成で、固定磁性層４３の固定磁化方向（Ｐｉｎ方向）が同方向となっている。そして図３，図４に示すＧＭＲ素子Ｒ１，Ｒ４では、誘電磁界Ａが図１，図２に示すＹ１方向に作用すると、固定磁性層４３の固定磁化方向（Ｐｉｎ方向）と逆方向にフリー磁性層４５の磁化が向き、各ＧＭＲ素子Ｒ１，Ｒ４の電気抵抗値はともに増大する。また各ＧＭＲ素子Ｒ１，Ｒ４は、キャンセル磁界Ｂが同じ方向から作用するフィードバックコイル２の第１磁界発生部３に対向配置されている。

なお固定抵抗素子Ｒ３，Ｒ４は外部磁界によって抵抗変化しない。したがってＧＭＲ素子Ｒ１，Ｒ４の電気抵抗変化に基づいてブリッジ回路の出力が変化する。

このように本実施形態では、各ＧＭＲ素子Ｒ１，Ｒ４の固定磁性層４３の固定磁化方向（Ｐｉｎ方向）を同方向にしている。かかるＧＭＲ構成により、ＧＭＲ素子Ｒ１，Ｒ４の電気抵抗変化に基づいてブリッジ回路の出力を変化させるには、一方のＧＭＲ素子Ｒ１が、ブリッジ回路における一方の直列回路の入力端子（Ｖｄｄ）１０側に接続され、他方のＧＭＲ素子Ｒ４が、ブリッジ回路における他方の直列回路のグランド端子（Ｖｄｄ）１２側に接続されることが必要である。本実施形態では、上記ブリッジ回路配線となるように、囲み領域Ｓ内も利用して各配線パターンが交差しないように各配線パターンを引き回したのである。

本実施形態における配線パターンによれば、各ＧＭＲ素子Ｒ１，Ｒ４を同じ層構成で、固定磁性層４３の固定磁化方向（Ｐｉｎ方向）を同方向にすることで、被測定電流の測定を適切に行うことが可能である。

したがって本実施形態では、複数のＧＭＲ素子Ｒ１，Ｒ４を同じ工程で形成することが可能であり、製造工程を簡略化でき、また製造コストの低減を図ることが出来る。また同じＧＭＲ素子Ｒ１，Ｒ４を形成できるため、各ＧＭＲ素子Ｒ１，Ｒ４の電気抵抗値及び温度特性を合わせやすく、検出精度の向上を図ることが可能である。

固定抵抗素子Ｒ２，Ｒ３の構成は、特に限定されない。例えば導電層の単層や積層構造であってもよいし、あるいはＧＭＲ素子Ｒ１，Ｒ４の層構成の順番を入れ替えて固定抵抗化することも出来る。すなわち、ＧＭＲ素子Ｒ１，Ｒ４では、図４に示すように固定磁性層４３とフリー磁性層４５の間に非磁性導電層４４が介在するが、固定抵抗素子Ｒ２，Ｒ３では、反強磁性層４２／固定磁性層４３／フリー磁性層４５／非磁性導電層４４／保護層４６の順に積層し、非磁性導電層４４を固定磁性層４３とフリー磁性層４５の間に介在させない構成にすれば固定抵抗化できる。これにより、各固定抵抗素子Ｒ２，Ｒ３の電気抵抗値及び温度特性を、適切かつ容易に各ＧＭＲ素子Ｒ１，Ｒ４に合わせることが出来る。

また、図１に示すように固定抵抗素子Ｒ２，Ｒ３をフィードバックコイル２の第２磁界発生部４の下方に対向配置することで、各抵抗素子Ｒ１〜Ｒ４を全てフィードバックコイル２の下側に対向配置でき、各抵抗素子Ｒ１〜Ｒ４の形成領域を小さくでき小型化に寄与できる。また固定抵抗素子Ｒ２，Ｒ３を同じ方向にキャンセル磁界が作用するフィードバックコイル２の第２磁界発生部４に対向配置したことで、固定抵抗素子Ｒ２，Ｒ３が磁性層を含み異方性磁気抵抗効果（ＡＭＲ効果）により多少抵抗変化するような構成であっても、固定抵抗素子Ｒ２，Ｒ３を同じように抵抗変化させることができ、検出精度の低下を抑制することが可能である。

図１に示すブリッジ回路は、無磁場状態（誘導磁界Ａがキャンセル磁界Ｂにより相殺された状態を含む）では、第１出力端子１３及び第２出力端子１４の出力が中点電位であることが検出精度を高精度にでき、また検出回路側への負担を軽減でき好適である。

図１に示すように、本実施形態では、各配線パターンの長さが異なる。そして本実施形態では、中点電位に合わせるべく、長さ寸法が長い配線パターンを幅広で形成し、長さ寸法が短い配線パターンを幅細で形成して、各抵抗素子Ｒ１〜Ｒ４と各端子１０〜１４間の抵抗値を揃えている。

図１に示すように、最も長さが短い配線パターン２６は、最も幅細で形成されており、最も長さが長い配線パターン２７は、最も幅広で形成されている。

配線パターン２０は、配線パターン２６の次に幅細で形成される。また、配線パターン２０入力端子１０からＧＭＲ素子Ｒ１までの距離と、入力端子１０から固定抵抗素子Ｒ３までの距離とが一致する引き回し形状となっている。

また配線パターン２２，２４は、配線パターン２０と配線パターン２７との中間の幅寸法で形成されている。また、配線パターン２２は、第１出力端子１３からＧＭＲ素子Ｒ１までの距離と、第１出力端子１３から固定抵抗素子Ｒ２までの距離とが一致する引き回し形状となっている。また、配線パターン２４は、第２出力端子１４からＧＭＲ素子Ｒ４までの距離と、第２出力端子１４から固定抵抗素子Ｒ３までの距離とが一致する引き回し形状となっている。

ＧＭＲ素子Ｒ１，Ｒ４に代えて、図５に示すＴＭＲ素子を用いることも出来る。ＴＭＲ素子では、非磁性導電層４４の部分がＡｌ−ＯやＴｉ−Ｏ等の絶縁障壁層４７で形成される。

図５に示すＴＭＲ素子の構成では、多層膜４８の下に下部電極層４９が形成され、多層膜４８の上に上部電極層５０が形成される。また図５に示すように多層膜４８の両側に、絶縁層５１，５３に挟まれたハードバイアス層５４を設けた構成にすることも出来る。

無磁場状態において、ハードバイアス層５４からのバイアス磁界によりフリー磁性層４５の磁化方向を、固定磁性層４３の固定磁化方向（Ｐｉｎ方向；Ｙ１方向）に対して直交するＸ方向に適切に揃えることが出来る。

図５に示すＴＭＲ素子では、一部の配線パターンが下部電極層４９に電気的に接続され、一部の配線パターンが上部電極層５０に電気的に接続される。配線パターンと下部電極層４９、及び配線パターンと上部電極層５０とを一体に形成することが可能である。

このようにＴＭＲ素子では、多層膜４８の上下に電極層４９，５０が形成されるため、電極層４９，５０に接続される配線パターンは、複数の階層に分けて形成されることになる。

なお、ＧＭＲ素子Ｒ１，Ｒ４に代えて、ＡＭＲ素子（異方性磁気抵抗効果素子）を用いることも可能である。

図２に示す磁気シールド３６は、被測定電流Ｉから生じるＧＭＲ素子Ｒ１，Ｒ４に印加される誘導磁界Ａを減衰させると共に、フィードバックコイル２からのキャンセル磁界Ｂをエンハンスすることが出来る。

また図１では、複数のＧＭＲ素子Ｒ１，Ｒ４が設けられているが、ＧＭＲ素子（磁気検出素子）は１個であってもよい。

Ａ 誘導磁界
Ｂ キャンセル磁界
Ｒ１、Ｒ２ ＧＭＲ素子
Ｒ３、Ｒ４ 固定抵抗素子
Ｓ 囲み領域
１ 電流センサ
２ フィードバックコイル
３ 第１磁界発生部
４ 第２磁界発生部
１０ 入力端子
１１、１２ グランド端子
１３、１４ 出力端子
１５ 差動増幅器
２０、２１、２２、２４、２６、２７ 配線パターン
３６ 磁気シールド層
３８ 導体
４１、４８ 多層膜
４２ 反強磁性層
４３ 固定磁性層
４４ 非磁性導電層
４５ フリー磁性層
４９、５０ 電極層

Claims (8)

1. 被測定電流からの誘導磁界の印加により抵抗値が変化する磁気検出素子と、前記磁気検出素子を含む複数の抵抗素子を備え、入力端子、グランド端子、及び出力端子が接続されて成るブリッジ回路と、前記磁気検出素子の近傍に配置され、前記ブリッジ回路からの出力に基づいて誘導磁界を相殺するキャンセル磁界を発生するフィードバックコイルと、を有し、
   前記ブリッジ回路を形成する配線パターン同士は、平面視にて重なる部分がないように引き回されており、
   前記入力端子と前記グランド端子のうち一方が１つだけ設けられ、他方が２つ設けられており、
   前記ブリッジ回路の各直列回路を構成する一方の前記抵抗素子間のみが、前記ブリッジ回路を構成する各抵抗素子を囲んだ囲み領域内にて配線パターンにより接続され、この配線パターンから分岐した配線パターンが前記囲み領域の外方にて、１つだけ設けられた前記端子に接続されており、
   ２つ設けられた前記端子及び出力端子に接続される配線パターンは、前記囲み領域の外方に設けられることを特徴とする磁気検出素子を備えた電流センサ。
2. 各抵抗素子と各端子間を接続する複数の前記配線パターンのうち、長さ寸法が短い前記配線パターンは幅細で形成され、長さ寸法が長い配線パターンは幅広で形成されている請求項１記載の磁気検出素子を備えた電流センサ。
3. 各磁気検出素子は、外部磁界に対して磁気抵抗効果を発揮する磁気抵抗効果素子であり、
   前記磁気検出素子は複数個、設けられ、各磁気検出素子は、前記フィードバックコイルの同じ方向にキャンセル磁界が発生する磁界発生部分に対向して配置されており、
   各磁気検出素子を構成する固定磁性層は同じ方向に磁化固定されている請求項１記載の磁気検出素子を備えた電流センサ。
4. 前記磁気検出素子は、少なくとも、固定磁性層、非磁性材料層、及びフリー磁性層が順に積層された多層膜と、前記配線パターンと接続され、前記多層膜に電流を流すための電極層とを有して構成される請求項３記載の磁気検出素子を備えた電流センサ。
5. 前記電極層は前記多層膜の両側に配置されており、前記配線パターンは同じ階層に形成されている請求項４記載の磁気検出素子を備えた電流センサ。
6. 前記電極層は前記多層膜の上下に配置されており、前記配線パターンは複数の階層に分けて形成されている請求項４記載の磁気検出素子を備えた電流センサ。
7. 各端子は一列に配列されており、このうち真ん中に、１つだけ設けられた入力あるいはグランド端子が配置されている請求項１記載の磁気検出素子を備えた電流センサ。
8. 前記抵抗素子は、前記磁気検出素子と固定抵抗素子とで構成され、前記磁気検出素子及び前記固定抵抗素子が、前記フィードバックコイルと対向して配置されている請求項１記載の磁気検出素子を備えた電流センサ。

Images