JP5443178B2

JP5443178B2 - 半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法

Info

Publication number: JP5443178B2
Application number: JP2010001229A
Authority: JP
Inventors: 吉史西尾
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2010-01-06
Filing date: 2010-01-06
Publication date: 2014-03-19
Anticipated expiration: 2030-01-06
Also published as: US8361877B2; JP2011142167A; US20110163422A1

Description

本発明は、半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法に関し、特にレーザを用いて半導体ウエハにウエハ識別用の印字を形成する技術を含む半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法に関する。

隣接する素子間の絶縁分離を容易に行いつつ、ラッチアップ現象を抑制するために、従来から、ＳＯＩ（Silicon On Insulator）基板を用いて半導体装置が製造されていた。ＳＯＩ基板は、シリコン基板とシリコン薄膜（ＳＯＩ層）とを埋め込み酸化膜で絶縁分離する構造、すなわち同種の材料（シリコン）が絶縁膜である埋め込み酸化膜を介して貼り合わされた構造を有する。

近年においては、シリコン基板及び埋め込み酸化膜からなる構造に代えて、サファイア又はクオーツからなる絶縁性の基板が用いられ、互いに異なる材料が貼り合わされた構造が知られている。特に、サファイアを用いた場合にはＳＯＳ（Silicon On Sapphire）、クオーツを用いた場合にはＳＯＱ（Silicon On Quartz）と呼ばれている。例えば、サファイア基板又はクオーツ基板は電気的な絶縁特性を有しているため、形成される各種の半導体素子は寄生容量をほとんど有さず、優れた高周波特性及び低消費電力という特長を有することができる。

また、上述したＳＯＩ基板、ＳＯＳ基板、又はＳＯＱ基板を用いた半導体装置の製造工程においては、半導体素子が形成されるシリコン薄膜にウエハ識別用の印字が形成される。このような印字が形成される理由は、製造工程中においてもウエハの処理履歴、製造場所又は特性を容易に認識可能にするためである。例えば、引用文献１には、ＳＯＳ基板において、シリコン薄膜にレーザ照射を施して印字する（すなわち、レーザマーキングする）ことが開示されている。

また、サファイア基板及びクオーツ基板は、可視光を透過するため、半導体装置の製造工程中におけるウエハの表面に対して垂直方向の位置決めが困難になる問題があった。かかる問題を解決する方法として、サファイア基板又はクオーツ基板の裏面（シリコン薄膜が形成された面とは反対側）に、窒化シリコン等の可視光を透過しない材料からなる光反射膜を形成する技術が知られている。

特開２００６−１００７２４

しかしながら、ＳＯＳ基板又はＳＯＱ基板を用いる場合において、上述したレーザマーキングし、更に光反射膜を形成すると、ＳＯＳ基板又はＳＯＱ基板の裏面側からは印字の確認が困難になる。更に、レーザマーキングされたシリコン薄膜上には、層間絶縁膜を介してメタル配線が形成されるため、当該メタル配線形成後には表面側からの印字の確認も困難になる。

本発明は、以上の如き事情に鑑みてなされたものであり、半導体ウエハの表面に対して垂直方向における位置決めを容易に行うことができ、且つ、半導体ウエハの種別を容易に確認することができる半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法を提供する。

上述した課題を解決するために、本発明の半導体ウエハへの印字方法は、絶縁性を有する透明基板及び前記透明基板の表面上に素子形成膜が積層された構造を有する半導体ウエハを準備する工程と、前記透明基板の裏面上に、前記半導体ウエハの表面に対して垂直方向の位置決めをなす位置決め用光を反射する光反射膜を形成する工程と、前記素子形成膜の配置面側からレーザを照射して前記光反射膜に印字を形成する工程と、前記素子形成膜に半導体素子を形成する工程と、前記素子形成膜及び前記半導体素子を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通して前記半導体素子と電気的に接続されたコンタクト配線を形成する工程と、前記コンタクト配線に接続されたメタル配線を前記層間絶縁膜上に形成する工程と、を有することを特徴とする。

また、上述した課題を解決するために、本発明の半導体装置の製造方法は、絶縁性を有する透明基板の表面上に素子形成膜が積層された構造を有する半導体ウエハと、前記透明基板の裏面上に形成され、前記半導体ウエハの表面に対して垂直方向の位置決め用光を反射する光反射膜と、を含み、前記光反射膜は前記半導体ウエハの識別用の印字が施された印字部を有することを特徴とする。

更に、上述した課題を解決するために、本発明の半導体ウエハへの印字方法は、光反射膜、絶縁性を有する透明基板、素子形成膜が順次積層された構造を有する半導体ウエハへの印字方法であって、前記素子形成膜の配置面側からレーザを照射して前記光反射膜に印字を形成する工程を有することを特徴とする。

本発明の半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法によれば、光反射膜を形成した後に、半導体ウエハの表面側から光反射膜に印字を形成するため、光反射膜が形成されたウエハ表面上にメタル配線等が形成された場合においても、裏面側から印字を視認することが可能である。また、半導体ウエハの表面に対して垂直方向の位置決めをなす位置決め用光を反射できる光反射膜を形成しているため、半導体ウエハの表面に対して垂直方向における位置決めも容易に行うことができる。更に、本発明の半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法によれば、半導体ウエハに形成される半導体素子の高い信頼性も確保することが可能であり、製造される半導体装置の製造コストの増加も抑制することができる。

（ａ）は本発明の実施例に係る半導体装置の底面図であり、（ｂ）は図１（ａ）の線１ａ−１ａに沿った断面図である。（ａ）〜（ｄ）は本発明の実施例に係る半導体装置の製造工程を示す断面図である。（ａ）〜（ｄ）は本発明の実施例に係る半導体装置の製造工程を示す断面図である。（ａ）〜（ｃ）は本発明の実施例に係る半導体装置の製造工程を示す断面図である。

以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。

先ず、図１（ａ）、（ｂ）を参照しつつ本発明の光検出装置の構造について説明する。図１（ａ）は本発明の光検出装置の底面図であり、図１（ｂ）は図１（ａ）の線１ａ−１ａ（一点鎖線で示す）に沿った断面図である。

図１（ａ）、（ｂ）に示されているように、ウエハ状の半導体装置１０は、ＳＯＳ（Silicon On Sapphire）基板１１、裏面積層膜１２、層間絶縁膜１３及びメタル配線１４を有している。なお、半導体装置１０において、メタル配線１４が形成されている面を表面とし、光反射膜１２が形成されている面を裏面と定義する。

ＳＯＳ基板１１は、絶縁性を有し且つ可視光が透過可能なサファイア基板１１ａと、サファイア基板１１ａの上に形成されたシリコン薄膜（素子形成膜）１１ｂと、からなる２層構造を有している。シリコン薄膜１１ｂの所望の領域には、半導体素子２０を形成するソース領域２１、ドレイン領域２２、ゲート酸化膜２３、ゲート電極２４及びサイドウォール２５が形成されている。更に、シリコン薄膜１１ｂの所望の領域には、複数の半導体素子２０を素子分離するフィールド酸化膜２６が形成されている。なお、ＳＯＳ基板１１において、半導体素子２０が形成されている面を表面とし、光反射膜１２が形成されている面を裏面と定義する。

層間絶縁膜１３は、半導体素子２０及びシリコン薄膜１１ｂを覆うように形成されている。また、層間絶縁膜１３は、可視光を透過することができる材料から形成されている。更に、層間絶縁膜１３の内部には、層間絶縁膜１３を貫通するコンタクト配線２７が形成されている。コンタクト配線２７によって、ソース領域２１、ドレイン領域２２及びゲート電極２４は、それぞれに対応するメタル配線１４に接続される。以下において、ソース領域２１とメタル配線１４とを接続する配線をソースコンタクト配線２７ａ、ドレイン領域２２とメタル配線１４とを接続する配線をドレインコンタクト配線２７ｂ、ゲート電極２４とメタル配線１４とを接続する配線をゲートコンタクト配線２７ｃ、とも称する。

光反射膜１２は、半導体装置１０の製造時においてその厚さ方向（すなわち、ウエハ表面に対して垂直方向）の位置決めをなすために用いられる位置決め用光を透過しない材料から形成されている。例えば、当該位置決め用光が可視光である場合には、光反射膜１２は窒化シリコンから形成されても良い。なお、当該位置決め用光を赤外線等の可視光以外の波長の光を用いても良いが、その場合には光反射膜１２の材料を適宜変更する必要がある。光反射膜１２の所望の位置には、印字部３０が設けられている。印字部３０には、図１（ａ）に示されているように、英数字及び記号からなるウエハ識別用の印字が形成されている。図１（ａ）においては、「ＷＡＦＥＲ＃０１」と印字されており、これによって処理工程履歴、製造場所及び特性等を認識することができる。当該印字は、例えば、レーザを使用したレーザマーキングにより形成される。より具体的には、レーザを照射することで、「ＷＡＦＥＲ＃０１」という印字部分の光反射膜１２が除去されている。すなわち、光反射膜１２を貫通する貫通孔によって、「ＷＡＦＥＲ＃０１」という印字が表わされる。また、ロット番号等を更に印字しても良い。なお、印字は、「ＷＡＦＥＲ＃０１」に限定されることなく、その他の数字、記号、文字を用いても良い。

また、当該貫通孔は、光反射膜１２だけでなく、ＳＯＳ基板１１も貫通していても良い。すなわち、レーザマーキング時において、ＳＯＳ基板１１及び光反射膜１２の一部を同時に除去しても良い。

本実施例の半導体装置１０においては、半導体装置１０の光反射膜１２に印字部３０が設けられ、印字部３０にウエハ識別用の印字が施されているため、半導体装置１０の表面側に可視光を透過しないメタル配線１４が形成された状態でも、半導体装置１０の裏面側から当該印字を確認することが可能になる。

また、本実施例の半導体装置１０においては、ウエハ表面に対して垂直方向の位置決め用光を反射する光反射膜１２が形成されているため、半導体装置の製造工程中において、半導体ウエハの表面に対して垂直方向における位置決めを容易に行うことができる。

次に、図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、及び図４（ａ）〜（ｃ）を参照しつつ、半導体ウエハへの印字方法及び半導体装置１０の製造方法を説明する。図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、及び図４（ａ）〜（ｃ）は、半導体装置１０の製造工程を示す断面図である。

先ず、サファイア基板１１ａの上にシリコン薄膜１１ｂが積層された構造を有するＳＯＳ基板（半導体ウエハ）１１を準備する（図２（ａ））。より具体的には、先ずサファイア基板１１ａ上に、エピタキシャル成長法によってシリコンを堆積する。ここで、堆積されたシリコンは、サファイアとの格子不整合により、結晶欠陥を多く含んでいる。続いて、堆積したシリコンからなるシリコン膜にシリコンイオンを注入し、サファイア基板１１ａとの界面付近のシリコンの結晶性を一度破壊してアモルファス化させる。更に、酸化雰囲気中における熱処理よって固層エピ成長させることで、アモルファス化したシリコンを再結晶化させ、欠陥の少ないシリコン薄膜１１ｂを形成する。その後、シリコン薄膜１１ｂの上部に位置し且つ熱処理のよって二酸化シリコンとなった薄膜を除去することで、ＳＯＳ基板１１が完成する。

次に、ＳＯＳ基板１１の裏面上、すなわちサファイア基板１１ａのシリコン薄膜１１ｂが形成された面に対向する面上に、光反射膜１２を形成する（図２（ｂ））。例えば、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法等の公知の成膜技術を用いて、ＳＯＳ基板１１の全面を覆うように窒化シリコンを堆積する。その後、ＳＯＳ基板１１の表面側のみに位置する窒化シリコンをエッチングで除去（エッチバック）することで、光反射膜１２の形成が完了する。本実施例においては、窒化シリコンからなる光反射膜１２を用いたが、光反射膜１２によってウエハの表面に対して垂直方向の位置決めをなす位置決め用光の透過を防止できれば、他の材料からなり、又は他の積層構造を有しても良い。

次に、光反射膜１２の所望の位置に印字部３０を形成する（図２（ｃ））。より具体的には、光反射膜１２を保持しつつ、ＳＯＳ基板１１の表面側（すなわち、シリコン薄膜１１ｂ形成されている側）から、所望の波長のレーザを照射して光反射膜１２の一部を除去する。このような波長を有するレーザを用いたレーザマーキングにより、視認可能な印字（図１（ａ）に示されているような「ＷＡＦＥＲ＃０１」）がなされる。なお、印字がなされた直後においては、「ＷＡＦＥＲ＃０１」で示されたウエハ識別用の印字は、ＳＯＳ基板１１の表面又は裏面のいずれからでも視認できる。また、本工程を行う前に、上述した位置決め用光によってＳＯＳ基板１１の厚さ方向（すなわち、ＳＯＳ基板１１の表面に対して垂直方向）の位置を確認し、正確にレーザ照射を行える準備をしても良い。

ここで、所望の波長とは、サファイア基板１１ａ及びシリコン薄膜１１ｂを透過して、光反射膜１２のみを除去する性質を有している。このようなレーザマーキングにより、製造される半導体装置１０の信頼性の向上に繋がる。具体的には、光反射膜１２のみを除去することで、貫通孔形成時のパーティクルの発生を抑制することができる。

なお、サファイア基板１１ａ及びシリコン薄膜１１ｂを透過して、光反射膜１２のみを除去する性質を有さず、サファイア基板１１ａ、シリコン薄膜１１ｂ及び光反射膜１２のいずれも除去可能な波長のレーザを用いても良い。この場合には、上記の場合と比較すると、パーティクルの発生を抑制する効果が低下するが、レーザの選択幅が広がることになる。

また、上述したようにＳＯＳ基板１１の表面側からレーザを照射することにより、半導体素子２０が形成されるＳＯＳ基板１１の表面側を搬送アーム等で保持する必要がなくなる。これによって、素子形成面であるＳＯＳ基板１１の表面の損傷及びＳＯＳ基板１１の表面における異物混入を抑制することができる。すなわち、ＳＯＳ基板１１の裏面側からレーザを照射してレーザマーキングする場合よりも、半導体装置１０の信頼性の向上及び歩留まり改善を図ることができる。

更に、従来からＳＯＳ基板１１の表面側からレーザを照射して、ＳＯＳ基板１１の表面に印字を形成していたため、上述した印字方法を採用することで、既存設備を使用することができる。すなわち、ＳＯＳ基板１１の裏面側からレーザを照射してレーザマーキングする場合よりも、ウエハを反転させるような装置及び製造工程が不要になり、製造コスト、製造工程数及び製造時間の削減を図ることができる。

次に、シリコン薄膜１１ｂにフィールド酸化膜２６を形成する（図２（ｄ））。これによって、シリコン薄膜１１ｂに複数の半導体素子２０が形成された場合に、半導体素子２０の各々を電気的に分離（素子分離）できる。フィールド酸化膜２６の形成には、シリコン局所酸化法（ＬＯＣＯＳ：Local Oxidation of Oxidation of Silicon）又は浅い溝分離法（ＳＴＩ：Shallow Trench Isolation）等の周知の方法を用いることができる。

例えば、ＬＯＣＯＳ分離法を用いる場合には、先ず、シリコン薄膜１１ｂを熱酸化して、シリコン薄膜１１ｂの表面に二酸化シリコン膜を成長させる。続いて、アンモニアとシランガスを反応させることで、成長した二酸化シリコン膜の上に、窒化シリコンを堆積させる。更に、堆積した窒化シリコンの一部をエッチングで除去して、後にフィールド酸化膜２６となる領域を露出させる。更に、熱酸化法によって露出した領域に二酸化シリコンを成長させ、その後に不要な窒化シリコンを除去することで、フィールド酸化膜２６の形成が完了する。

ＳＴＩ分離法を用いる場合には、先ず、シリコン薄膜１１ｂを熱酸化して、シリコン薄膜１１ｂの表面に二酸化シリコン膜を成長させる。続いて、アンモニアとシランガスを反応させることで、成長した二酸化シリコン膜の上に、窒化シリコンを堆積させる。更に、二酸化シリコン膜及び窒化シリコンの一部をエッチングで除去しつつ、シリコン薄膜１１ｂに浅い溝（シャロートレンチ）を形成する。更に、熱酸化法及びシランと酸素ガスを用いた堆積方法によって二酸化シリコンを当該シャロートレンチ内に埋め込む。その後に、シリコン薄膜１１ｂの表面上の不要な二酸化シリコン及び窒化シリコンを除去することで、フィールド酸化膜２６の形成が完了する。

次に、熱酸化法によってシリコン薄膜１１ｂの表面上に、薄いシリコン酸化膜４１を成長させる。続いて、ＣＶＤ法を用いて、シランガスを窒素ガス中で熱分解させ、多結晶シリコン（PolySi）膜４２を成長させる（図３（ａ））。

次に、多結晶シリコン膜４２を覆うように、レジストを塗布する。続いて、フォトリソグラフィによって当該レジストにパターニングを施す。更に、パターニングされたレジストをマスクとしてエッチングを施し、シリコン酸化膜４１及び多結晶シリコン膜４２を所望の形状に加工して、複数のゲート酸化膜２３及びゲート電極２４を形成する（図３（ｂ））。複数のゲート酸化膜２３及びゲート電極２４の形成完了後に、当該レジストを除去する。

次に、シリコン薄膜１１ｂ、ゲート酸化膜２３及びゲート電極２４を覆うように、レジストを塗布する。続いて、フォトリソグラフィによって当該レジストにパターニングを施す。更にパターニングされたレジストをマスクとして、リン等の不純物イオンを注入し、ソース領域２１及びドレイン領域２２を形成する（図３（ｃ））。ソース領域２１及びドレイン領域２２の形成完了後に、当該レジストを除去する。

次に、ゲート酸化膜２３及びゲート電極２４の側面を覆うようにサイドウォール２５を形成する（図３（ｄ））。より具体的には、先ず、プラズマＣＶＤ等の成膜技術により、シリコン薄膜１１ｂ、ゲート酸化膜２３及びゲート電極２４を覆うように、酸化シリコンを堆積させる。その後、異方性の強いドライエッチングにより、ゲート酸化膜２３及びゲート電極２４の側面部分のみに酸化シリコンを残し、他の部分の酸化シリコンを除去する。これにより、サイドウォール２５が完成する。

次に、シリコン薄膜１１ｂ及びシリコン薄膜１１ｂに形成された半導体素子２０を覆うように、層間絶縁膜１３が形成される（図４（ａ））。より具体的には、シランガスと酸素ガスを用いたＣＶＤ法により、酸化シリコンを堆積させる。その後、堆積した酸化シリコンの表面を化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）によって平坦化することで、層間絶縁膜１３の形成が完了する。

次に、層間絶縁膜１３を貫通して、ソース領域２１、ドレイン領域２２及びゲート電極２４に到達するソースコンタクト配線２７ａ、ドレインコンタクト配線２７ｂ及びゲートコンタクト配線２７ｃを形成する（図４（ｂ））。より具体的には、先ず、層間絶縁膜１３を覆うように、レジストを塗布する。続いて、フォトリソグラフィによって当該レジストにパターニングを施す。更に、パターニングしたレジストをマスクとしてエッチングを施し、ソース領域２１、ドレイン領域２２及びゲート電極２４に到達するコンタクトホールを形成する。続いて、ＣＶＤ法によって当該コンタクトホール内にタングステンを堆積させることで、ソースコンタクト配線２７ａ、ドレインコンタクト配線２７ｂ及びゲートコンタクト配線２７ｃの形成が完了する。

次に、層間絶縁膜１３の上にメタル配線１４を形成する（図４（ｃ））。より具体的には、先ずスパッタ法によって層間絶縁膜１３の上に、アルミニウムを堆積させる。その後、堆積したアルミニウムの上にレジストを塗布して、パターニングを施す。当該パターニングされたレジストをマスクとしてエッチングを施すことで、所望の形状のメタル配線１４の形成が完了する。

以上の工程を経て、ウエハ状の半導体装置１０が完成する。なお、上述した半導体装置の各製造工程において、光反射膜１２を用いてウエハの表面に対して垂直方向における位置決めを行った後に、各工程を行っても良い。

以上のように、本発明の半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法によれば、光反射膜を形成した後に、半導体ウエハの表面側から光反射膜に印字を形成するため、光反射膜が形成されたウエハ表面上にメタル配線等が形成された場合においても、裏面側から印字を視認することが可能であり、且つ、半導体ウエハの表面に対して垂直方向における位置決めも容易に行うことができる。

また、本発明の半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法によれば、半導体ウエハに形成される半導体素子の高い信頼性も確保することが可能であり、更に、製造される半導体装置の製造コストの増加も抑制することができる。

なお、上述した課題を解決するために、光反射膜１２に対して裏面側から直接レーザを照射する方法も検討したが、かかる方法では以下の理由により採用することができなかった。光反射膜１２に対して裏面側から直接レーザを照射する場合には、搬送アーム等を用いて半導体ウエハ１１を保持する必要が生じ、半導体素子形成面の損傷及び異物混入の問題が生じてしまった。特に、素子形成面の損傷は異物混入のように洗浄除去することができず、半導体装置の致命的な欠陥になるおそれがある。

更に、上述した課題を解決するために、半導体ウエハ１１の外周（側面）を保持する器具を用いて半導体ウエハ１１を反転させ、光反射膜１２に対して裏面側から直接レーザを照射することも検討したが、既存設備の大幅な改造が必要となり、費用対効果の関係から採用することができなかった。

以上のことから、本発明の半導体装置の製造方法及び半導体ウエハへの印字方法は、上述した検討結果の問題についても考慮されており、上述した問題が発生することもない。

また、上述した実施例においては半導体ウエハとしてＳＯＳの場合を説明したが、ＳＯＱ（Silicon On Quartz）、ＳＯＩ（Silicon On Insulator）、その他の半導体ウエハであっても良い。その他の半導体ウエハの場合には、絶縁性を有する基板は可視光以外の光（赤外線、紫外線）を透過するような他の透明基板であっても良い。すなわち、透明基板とは、可視光のみを透過する基板だけでなく、他の波長領域の光のみを透過したり、可視光及び他の波長領域の光を透過するものであっても良い。かかる場合には、半導体ウエハの表面に対して垂直方向の位置決めをなすときに用いられる光を、赤外線又は紫外線等の可視光以外の光を用いることが可能になる。更に、半導体素子を形成する部分の材料はシリコンに限定されることなく、他の半導体材料であっても良い。

１０半導体装置
１１ＳＯＳ（Silicon On Sapphire）基板（半導体ウエハ）
１１ａサファイア基板
１１ｂシリコン薄膜（素子形成膜）
１２光反射膜
１３層間絶縁膜
１４メタル配線
２０半導体素子
２１ソース領域
２２ドレイン領域
２３ゲート酸化膜
２４ゲート電極
２５サイドウォール
２６フィールド酸化膜
２７コンタクト配線
３０印字部

Claims

絶縁性を有する透明基板及び前記透明基板の表面上に素子形成膜が積層された構造を有する半導体ウエハを準備する工程と、
前記透明基板の裏面上に、前記半導体ウエハの表面に対して垂直方向の位置決めをなす位置決め用光を反射する光反射膜を形成する工程と、
前記素子形成膜の配置面側からレーザを照射して前記光反射膜に印字を形成する工程と、
前記素子形成膜に半導体素子を形成する工程と、
前記素子形成膜及び前記半導体素子を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通して前記半導体素子と電気的に接続されたコンタクト配線を形成する工程と、
前記コンタクト配線に接続されたメタル配線を前記層間絶縁膜上に形成する工程と、を有することを特徴とする半導体装置の製造方法。
前記印字を形成する工程において、前記光反射膜を保持しつつ前記レーザを照射することを特徴とする請求項１に記載の製造方法。
前記レーザは前記素子形成膜及び前記透明基板を透過し、前記光反射膜のみを除去することを特徴とする請求項１又は２に記載の製造方法。
前記透明基板は、サファイア又はクオーツからなることを特徴とする請求項１乃至３のいずれか１に記載の製造方法。
絶縁性を有する透明基板の表面上に素子形成膜が積層された構造を有する半導体ウエハと、
前記透明基板の裏面上に形成され、前記半導体ウエハの表面に対して垂直方向の位置決め用光を反射する光反射膜と、を含み、
前記光反射膜は前記半導体ウエハの識別用の印字が施された印字部を有することを特徴とする半導体装置。
前記印字は、前記光反射膜のみを貫通する貫通孔からなることを特徴とする請求項５に記載の半導体装置。
前記印字部には、前記半導体ウエハの処理工程履歴、製造場所及び特性を現す印字が形成されていることを特徴とする請求項６に記載の半導体装置。
前記素子形成膜には少なくとも１つの半導体素子が形成されていることを特徴とする請求項６又は７に記載の半導体装置。
光反射膜、絶縁性を有する透明基板、素子形成膜が順次積層された構造を有する半導体ウエハへの印字方法であって、
前記素子形成膜の配置面側からレーザを照射して前記光反射膜に印字を形成する工程を有することを特徴とする印字方法。
前記印字を形成する工程は、前記光反射膜を保持しつつ行われることを特徴とする請求項９に記載の印字方法。
前記レーザは前記素子形成膜及び前記透明基板を透過し、前記光反射膜のみを除去することを特徴とする請求項９又は１０に記載の印字方法。
前記透明基板は、サファイア又はクオーツからなることを特徴とする請求項９乃至１１のいずれか１に記載の印字方法。