JP5447672B2

JP5447672B2 - 発振器回路および無線デバイス

Info

Publication number: JP5447672B2
Application number: JP2012527881A
Authority: JP
Inventors: エス．テイラー、スチュアート; ゴーシュ、ディプテンドゥ
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2009-09-10
Filing date: 2010-08-02
Publication date: 2014-03-19
Anticipated expiration: 2030-08-02
Also published as: KR101364800B1; EP2476204A2; WO2011031389A3; CN102474220B; EP2476204A4; CN102474220A; TW201141046A; TWI477059B; JP2013504251A; BR112012005351A2; US20110057732A1; US7961056B2; KR20120055641A; WO2011031389A2

Description

本発明の１つ以上の形態は、電子回路及びシステムの分野、特に、電圧制御発振器回路に関する。

電圧制御発振器（ＶＣＯ）は、制御電圧を受け取り、制御電圧に応じた周波数を有する出力信号を生成する回路である。ＶＣＯの出力信号における変動は、システムにとって好ましくない位相ノイズをもたらす。

高直線性無線レシーバにおいて、相互ミキシングは、信号対ノイズ比（ＳＮＲ）に影響を与え、レシーバの感度を低下させる。相互ミキシングは、５０ＭＨｚ以上の位相ノイズが、外部ソースからの不要大信号であるブロッカーと混合したときに発生し得る。これらのブロッカーは、ＳＮＲを低下させ、その結果、レシーバの感度を制限する。

一般的に、ＶＣＯにおける遠方位相ノイズは、負荷抵抗を下げると同時にＤＣ電力／電流をダブリングすることによって低減することができる。この結果、ＳＮＲは、理想条件下において、電力をダブリングする毎に３ｄＢ向上する。しかしながら、これにより、ＶＣＯの消費電力は増加する。

本発明の１つの実施形態における電圧制御発振器回路を示す概略図である。本発明の別の実施形態における電圧制御発振器回路を示す概略図である。本発明の更なる別の実施形態における電圧制御発振器回路を示す概略図である。本発明の１つの実施形態における、レギュレーションモジュールに結合されている電圧制御発振器回路を示すブロック図である。本発明の１つの実施形態における、無線デバイスのフロントエンド部分を示すブロック図である。本発明の１つの実施形態における、複数のインダクタの配置を示す上面図である。

以下の記載において、本発明の１つ以上の形態の十分な理解を提供する目的で、多くの特定の詳細を説明する。他の例では、当詳細の説明の記載を不必要に不明確にしない目的で、周知の電子デバイスの機能及び特性は、特別に詳細には記載しない。

本発明の複数の形態においては、消費電力及び位相ノイズを低減する、電流再利用技術を利用した電圧制御発振器（ＶＣＯ）回路を記載する。ＶＣＯ回路は、第２のＶＣＯに結合されている第１のＶＣＯを備える。第１及び第２のＶＣＯの出力は、コンデンサ等の受動素子に結合されている。第１のＶＣＯと第２のＶＣＯとを直列に結合することによって、第２のＶＣＯは、第１のＶＣＯを流れる供給電流と略同じ電流量を受け取る。その結果、第１及び第２のＶＣＯ両方の全体消費電力量が、単一のＶＣＯの消費電力量と略同じになる。さらに、位相ノイズが約３ｄＢ低減される。従って、ＶＣＯ回路の消費電力量を増加させることなく、位相ノイズ性能が向上される。

図１に、電圧制御発振器（ＶＣＯ）回路１００の概略図を示す。本発明の１つの形態においては、消費電力を低減する目的で、電流再利用のために、ＶＣＯ回路１００は、第２のＶＣＯ１２０に直列に結合されている第１のＶＣＯ１１０を備える。さらに、位相ノイズがまた低減される。

本発明の１つの形態においては、第１のＶＣＯ１１０は、第２のトランジスタＭ２に結合されている第１のトランジスタＭ１を備える。１つの形態では、第１及び第２のトランジスタＭ１及びＭ２は、ＰＭＯＳトランジスタである。第１及び第２のトランジスタＭ１及びＭ２のソース端子は、低供給電圧Ｖｄｄを受け取るために、電圧供給端子１８０に結合されている。１つの形態では、低供給電圧Ｖｄｄは、１．０〜１．５Ｖの範囲であり、好ましくは、約１．２Ｖである。１つの形態では、第１のインダクタＬ１は、第１のトランジスタＭ１のソース端子を電圧供給端子１８０に結合している。同様に、第２のインダクタＬ２は、第２のトランジスタＭ２のソース端子を電圧供給端子１８０に結合している。

１つの形態では、第１のコンデンサＣ１は、第１のＶＣＯ１１０をバイアスするために、第１のトランジスタＭ１のソース端子を調整電圧ノード１７０に結合している。第２のコンデンサＣ２は、第２のトランジスタＭ２のソース端子を調整電圧ノード１７０に結合している。１つの形態では、第１及び第２のコンデンサＣ１及びＣ２は、バラクタとしても知られている、可変容量を有するコンデンサを含む。

第１のトランジスタＭ１のドレイン端子は、第２のトランジスタＭ２のゲート端子に結合されている。１つの形態では、第３のコンデンサＣ3は、第１のトランジスタＭ１のドレイン端子を第２のトランジスタＭ２のゲート端子に結合している。第１のトランジスタＭ１のゲート端子は、第２のトランジスタＭ２のドレイン端子に結合されている。１つの形態では、第４のコンデンサＣ４は、第１のトランジスタＭ１のゲート端子を第２のトランジスタＭ２のドレイン端子に結合している。

１つの形態では、第５のコンデンサＣ５は、第１のトランジスタＭ１のドレイン端子を第１のトランジスタＭ１のソース端子に結合している。同様に、第６のコンデンサＣ６は、第２のトランジスタＭ２のドレイン端子を第２のトランジスタＭ２のソース端子に結合している。

１つの形態では、第１及び第２のトランジスタＭ１及びＭ２のドレイン端子は、コモンドレインノード１６１において互いに結合されている。１つの形態では、第３のインダクタＬ３は、第１のトランジスタＭ１のドレイン端子をコモンドレインノード１６１に結合している。第４のインダクタL４は、第２のトランジスタM２のドレイン端子をコモンドレインノード１６１に結合している。本発明の１つの形態においては、第７のコンデンサC７は、コモンドレインノード１６１をグランド端子に結合している。１つの形態では、第７のコンデンサは、バイパスコンデンサである。

本発明の１つの形態では、第１及び第２のトランジスタM１及びM２のゲート端子は、バイアス電圧を受け取るバイアスノード１９０に結合されている。１つの形態では、第１の抵抗R１は、第１のトランジスタM１のゲート端子をバイアスノード１９０に結合している。第２の抵抗R２は、第２のトランジスタM２のゲート端子をバイアスノード１９０に結合している。

第１のＶＣＯ１１０はさらに、第１の出力１１１及び第２の出力１１２を有する差動出力を備える。１つの形態では、第１及び第２のトランジスタのドレイン端子は、第１の出力１１１及び第２の出力１１２の役割を果たす。

第２のＶＣＯ１２０は、第１のＶＣＯ１１０と同様の構成を有しているので、詳細には説明しない。簡潔には、第２のＶＣＯ１２０もまた、第２のトランジスタＭ２に結合されている第１のトランジスタＭ１を備える。第２のＶＣＯ１２０の第１及び第２のトランジスタＭ１及びＭ２のソース端子は、互いに結合されている。１つの形態では、第２のＶＣＯ１２０の第１及び第２のトランジスタＭ１及びＭ２のソース端子は、第１のＶＣＯ１１０のコモンドレインノード１６１に結合されている。第１のトランジスタＭ１のゲート端子は、第２のトランジスタＭ２のドレイン端子に結合されている。同様に、第２のトランジスタＭ２のゲート端子は、第１のトランジスタＭ１のドレイン端子に結合されている。

第２のＶＣＯ１２０は、第１の出力１２１及び第２の出力１２２を有する差動出力を備える。１つの形態では、第２のＶＣＯ１２０の第１及び第２のトランジスタＭ１及びＭ２のドレイン端子は、第２のＶＣＯ１２０の第１の出力１２１及び第２の出力１２２の役割を果たす。

ＶＣＯ回路１００はさらに、第１のＶＣＯ１１０の第１の出力１１１を第２のＶＣＯ１２０の第１の出力１２１に結合している第１の受動素子６１０を備える。１つの特定の形態では、第１の受動素子６１０は、第１のＶＣＯ１１０の第１のトランジスタＭ１のドレイン端子を第２のＶＣＯ１２０の第１のトランジスタＭ１のドレイン端子に結合しているコンデンサを含む。

第２の受動素子６２０は、第１のＶＣＯ１１０の第２の出力１１２を第２のＶＣＯ１２０の第２の出力１２２に結合している。１つの特定の形態では、第２の受動素子６２０は、第１のＶＣＯ１１０の第２のトランジスタＭ２のドレイン端子を第２のＶＣＯ１２０の第２のトランジスタＭ２のドレイン端子に結合しているコンデンサを含む。第１及び第２の受動素子６１０及び６２０の容量値は、寄生容量を増加させることなしに、位相ノイズを低減するために十分な範囲から選択される。１つの形態では、第１及び第２の受動素子６１１及び６１２の容量値は、ＶＣＯ回路１００が約１０〜１２ＧＨｚの動作周波数を有する場合、１ｐＦ以下である。１つの特定の形態では、第１及び第２の受動素子６１１及び６１２の容量値は、約２００〜６００ｆＦである。

本発明の１つの形態では、第１のＶＣＯ１１０の第１及び第２の出力１１１及び１１２は、全体のＶＣＯ回路１００の差動出力としての役割を果たす。あるいは、第２のＶＣＯ１２０の第１及び第２の出力１２１及び１２２が、ＶＣＯ回路１００の差動出力としての役割を果たす。

ＶＣＯ回路１００の１つの利点は、信号対ノイズ比（ＳＮＲ）を向上させると同時に、低消費電力を達成できることである。ＶＣＯ回路１００において、第１のＶＣＯ１１０及び第２のＶＣＯ１２０は、電圧供給端子１８０において低供給電圧Ｖｄｄからの供給電流Ｉｄｄを共有する。つまり、第２のＶＣＯ１２０は、第１のＶＣＯ１１０を流れる供給電流Ｉｄｄと略同じ電流量を受け取る。この結果、第１及び第２のＶＣＯ１１０及び１２０両方の全体の消費電力は、単一のＶＣＯの消費電力量と略同じになる。さらに、第１のＶＣＯ１１０が第２のＶＣＯ１２０に結合されていることによって、位相ノイズは、約３ｄＢ低減される。従って、ＶＣＯ回路１００の消費電力を増加させることなく、ＳＮＲは３ｄＢ向上する。第１及び第２のＶＣＯ１１０及び１２０はそれぞれ、非常に小さい位相ノイズで、約０．５〜０．６Ｖで動作するように設計される。これに対して、従来のＶＣＯでは、より大きい電圧が必要とされ、及び／又は、供給電圧を低減するために線形レギュレータが用いられる。

ＶＣＯ回路１００は、大きいダイ面積を必要とする複数のインダクタＬ１、Ｌ２、Ｌ３及びＬ４を用いる。１つの形態では、上記ダイ面積を減らす目的で、主要周波数設定インダクタ範囲で、より臨界的でないインダクタが設けられる。図６に、１つの基板５１０上に形成された複数のインダクタＬ１、Ｌ２、Ｌ３及びＬ４の上面図を示す。本発明の１つの形態では、インダクタＬ３及びＬ４は、インダクタＬ１及びＬ２の周りに形成されている。

第１のＶＣＯ１１０又は第２のＶＣＯ１２０内の第１及び第２のトランジスタＭ１及びＭ２は、ＰＭＯＳトランジスタを使用することに限定されないことに留意されたい。他の形態では、第１及び第２のトランジスタＭ１及びＭ２として、これらに限定されないが、例えば、ＮＭＯＳトランジスタ、バイポーラ接合トランジスタ又はそれらの組み合わせ等のその他の種類のトランジスタが用いられる。

ＶＣＯ回路１００は、２つだけの発振器（すなわち第１及び第２のＶＣＯ１１０及び１２０）には限定されないことに留意されたい。位相ノイズ性能をさらに向上させる目的で、追加の発振器が、ＶＣＯ回路１００に付加されてもよい。例えば、追加の発振器が、第２の発振器１２０に直列に結合されていてもよい。追加の発振器及び第２のＶＣＯ１２０の出力は、図１に示された第１及び第２のＶＣＯ１１０及び１２０と同じ方法で、結合されてもよい。その結果、供給電圧Ｖｄｄは、追加の発振器を動作させるために十分になるように増加され得る。

本発明の他の形態では、位相ノイズをさらに低減する目的で、追加のＶＣＯ回路は、図１のＶＣＯ回路１００に結合される。図２は、もう１つのＶＣＯ回路１０１に結合されているＶＣＯ回路１００を示す概略図である。ＶＣＯ回路１０１は、ＶＣＯ回路１００と同様の構成を有している。

第１のＶＣＯ１１０の第１及び第２の出力１１１及び１１２は、同様に、第２のＶＣＯ１２０の第１及び第２の出力１２１及び１２２に結合されている。本発明の１つの形態では、第１のＶＣＯ１１０の第１の出力１１１は、第１の受動素子６１０に結合されている。第３の受動素子６３０は、第２のＶＣＯ１２０の第１の出力１２１を第１の受動素子６１０に結合している。第１のＶＣＯ１１０の第２の出力１１２は、第２の受動素子６２０に結合されている。第４の受動素子６４０は、第２のＶＣＯ１２０の第２の出力１２２を第２の受動素子６２０に結合している。

１つの形態では、第１、第２、第３及び第４の受動素子６１０、６２０、６３０及び６４０はそれぞれ、寄生容量を増加させることなしに、位相ノイズを低減するのに十分な容量範囲を有するコンデンサを備える。１つの特定の形態では、第１、第２、第３及び第４の受動素子６１０、６２０、６３０及び６４０の容量値は、ＶＣＯ回路１００が約１０〜１２ＧＨｚの動作周波数を有する場合、１ｐＦ以下である。

追加のＶＣＯ回路１０１は、第４のＶＣＯ１４０に直列に結合されている第３のＶＣＯ１３０を備える。第３のＶＣＯ１３０及び第４のＶＣＯ１４０は、第１のＶＣＯ１１０及び第２のＶＣＯ１２０と同様の構成を有するので、ここでは詳細に説明しない。本発明の１つの形態では、第３のＶＣＯ１３０は、第１の出力１３１及び第２の出力１３２を備える。１つの形態では、第３のＶＣＯ１３０の第１及び第２のトランジスタＭ１及びＭ２のドレイン端子は、第１及び第２の出力１３１及び１３２の役割を果たす。

第３のＶＣＯ１３０の第１の出力１３１は、第１及び第２のＶＣＯ１１０及び１２０の第１の出力１１１及び１２１に結合されている。１つの形態では、第５の受動素子６５０は、第３のＶＣＯ１３０の第１の出力１３１を第１及び第３の受動素子６１０及び６３０に結合している。同様に、第６の受動素子６６０は、第３のＶＣＯ１３０の第２の出力１３２を第２及び第４の受動素子６２０及び６４０に結合している。

第４のＶＣＯ１４０は、第１の出力１４１及び第２の出力１４２を備える。１つの形態では、第４のＶＣＯ回路１４０の第１及び第２のトランジスタＭ１及びＭ２のドレイン端子は、第１及び第２の出力１４１及び１４２の役割を果たす。

第４のＶＣＯ１４０の第１の出力１４１は、第１、第２及び第３のＶＣＯ１１０、１２０及び１３０の第１の出力１１１、１２１及び１３１に結合されている。１つの形態では、第７の受動素子６７０は、第４のＶＣＯ１４０の第１の出力１４１を第１、第３及び第５の受動素子６１０、６３０及び６５０に結合している。同様に、第８の受動素子６８０は、第４のＶＣＯ１４０の第２の出力１４２を第２、第４及び第６の受動素子６２０、６４０及び６６０に結合している。従って、ＶＣＯ回路１００及び１０１の出力は、並列に結合されている。つまり、第１、第２、第３及び第４のＶＣＯ１１０、１２０、１３０及び１４０の第１の出力１１１、１２１、１３１及び１４１は、互いに結合されており、また、第２の出力１１２、１２２、１３２及び１４２は互いに結合されている。

本発明の１つの形態では、第５、第６、第７及び第８の受動素子６５０、６６０、６７０及び６８０はそれぞれ、寄生容量を増加させることなしに、位相ノイズを低減するのに十分な容量範囲を有するコンデンサを備える。１つの特定の形態では、第５、第６、第７及び第８の受動素子６５０、６６０、６７０及び６８０の容量値は、ＶＣＯ回路１０１が約１０〜１２ＧＨｚの動作周波数を有する場合、１ｐＦ以下である。

２つのＶＣＯ回路１００及び１０１を結合する利点は、ＳＮＲの向上である。追加のＶＣＯ回路１０１がＶＣＯ回路１００に結合されていることによって、ＳＮＲは、さらに約３ｄＢ減少される。

本発明の１つの形態では、第１のＶＣＯ及び第３のＶＣＯは、略同一のＤＣ電位で動作するので、第１のＶＣＯ１１０及び第３のＶＣＯ１３０の出力はともに、容量結合される代わりに互いにＤＣ結合される。つまり、図３に示されたとおり、第１のＶＣＯ１１０の出力１１１及び１１２は、受動素子６１０、６２０、６５０及び６６０を介さずに第３のＶＣＯ１３０の出力１３１及び１３２に直接結合されている。この場合、第３の受動素子６３０は、第２のＶＣＯ１２０の第１の出力１２１を第１のＶＣＯ１１０の第１の出力１１１に直接結合している。第４の受動素子６４０は、第２のＶＣＯ１２０の第２の出力１２２を第１のＶＣＯ１１０の第２の出力１１２に直接結合している。同様に、第７の受動素子６７０は、第４のＶＣＯの第１の出力１４１を第３のＶＣＯ１３０の第１の出力１３１に直接結合している。第８の受動素子６８０は、第４のＶＣＯ１４０の第２の出力１４２を第３のＶＣＯ１３０の第２の出力１３２に直接結合している。

あるいは、第２のＶＣＯ１２０及び第４のＶＣＯ１４０は、略同一のＤＣ電位（図示せず）で動作するので、第２のＶＣＯ１２０及び第４のＶＣＯ１４０の出力は、受動素子を用いずに、互いに直接結合されてもよい。この場合、出力１２１は、受動素子６３０及び６７０を介さずに出力１４１に直接結合され、出力１２２は、受動素子６４０及び６８０を介さずに出力１４２に直接結合される。

本発明の１つの形態では、ＶＣＯ回路１００の出力電圧は、位相ノイズ性能を向上又は安定化するためにレギュレートされる。動作時の、トランジスタ特性における温度の変動又は変化は、ＶＣＯ回路１００の出力電圧振幅に影響を与え得る。これは、安定性のない位相ノイズ性能の原因となる。１つの形態では、ＶＣＯ回路１００が受け取る供給電圧Ｖｄｄを変化させることによって、一定の出力電圧振幅が実現できる。

図４は、一定の出力電圧振幅を達成するために、ＶＣＯ回路１００の差動出力をレギュレートするレギュレーションモジュール３００に結合されているＶＣＯ回路１００を示すブロック図である。本発明の１つの形態では、レギュレーションモジュール３００は、ＶＣＯ回路１００に結合されているピーク検出器３１０を備える。１つの形態では、ＶＣＯ回路１００の差動出力１１１及び１２１は、ピーク検出器３１０に結合されている。ピーク検出器３１０は、ＶＣＯ回路１００の出力電圧振幅を検出又は感知し、対応したピーク電圧をコンパレータ３３０に送る。１つの形態では、コンパレータ３３０は、演算増幅器を備える。コンパレータ３３０は、ピーク検出器３１０のピーク電圧と基準電圧３２０とを比較し、低ドロップアウトレギュレータ（ＬＤＯ）３４０の出力電圧をレギュレートするために制御信号をＬＣＤ３４０に送る。

一般的に、ＬＤＯ３４０は、システム内において、高効率スイッチングレギュレータを用いて、未調整の１．５Ｖ供給電圧から動作する。コンパレータ３３０からの制御信号に応じて、ＬＤＯ３４０は、ＶＣＯ回路１００に送られるその出力電圧を変更又は調整する。ＶＣＯ回路１００が、約１．２Ｖの供給電圧Ｖｄｄで動作する場合には、ＶＣＯ回路１００に送られるＬＤＯ３４０の出力電圧は、約１．１Ｖから１．３Ｖまで変動する。従って、供給電圧Ｖｄｄは、ＶＣＯ回路１００の比較的一定の出力電圧振幅を維持するために、１．１Ｖから１．３Ｖまでの範囲にわたって増加又は減少する。これにより、略一定の位相ノイズ性能を実現できる。

図４に示されたレギュレーションモジュール３００は、出力電圧振幅を継続的に検出するためにピーク検出器３１０を利用することによって、連続時間方法でＶＣＯ回路１００の出力電圧をレギュレートする。別の形態では、レギュレーションモジュール３００は、ステートマシンと、ＶＣＯ回路１００に送られる出力電圧の離散変化を連続化するデジタルアナログ変換器（ＤＡＣ）とを備える。これにより、ＶＣＯ回路１００のノイズは少なくなり、及び／又は、より少ない消費電力で満足のできるノイズレベルがもたらされる。

無線デバイスの動作時には、位相ノイズとブロッカーとのミキシングによる、相互ミキシングが起こり得る。ここで、ブロッカーとは、隣接チャンネルからの又は他の無線ソースからのチャンネル信号からの干渉を指す。この結果、相互ミキシングは、信号対ノイズ比（ＳＮＲ）に影響を与え、無線デバイスの感度を低下させる。本発明の１つの形態では、ブロッカー感知手段が、ブロッカーが検出されたときにＶＣＯ回路１００を作動させるために用いられる。本発明の１つの形態では、ブロッカー感知手段は、例えば、５０ＭＨｚ又は望まれる信号から大きく離れた高周波に存在するブロッカーを検出するために用いられる。

図５に、本発明の１つの形態に準じた、無線デバイスのフロントエンド部分を示す。１つの形態では、無線デバイスは、低ノイズ増幅器（ＬＮＡ）４２０に結合されているアンテナ４１０を備える。ブロッカー電力センサ４３０は、ブロッカー、又はＬＮＡ４２０の出力からの干渉信号の存在を検出するためにＬＮＡ４２０に結合されている。１つの形態では、ブロッカー電力センサ４３０は、ブロッカーを検出するために当技術分野では周知のピーク検出器又はスペクトラムアナライザを備える。

ブロッカー電力センサ４３０は、ＶＣＯ回路１００と、ＶＣＯ回路１００よりも低電力で動作する低電力発振器２００とを含む周波数合成器モジュール４４０に結合されている。動作時には、ブロッカー電力センサ４３０は、ブロッカーが検出されていないときに、低電力発振器２００を作動させる。一方で、ブロッカー電力センサ４３０が、相互ミキシングをもたらし得る不十分な振幅のブロッカーを検出したときに、ブロッカー電力センサ４３０は、ＶＣＯ回路１００を作動させる。つまり、無線デバイスの消費電力を低減するために、ブロッカーが存在しない場合には、ＶＣＯ回路１００は、作動されない。

無線デバイスはさらに、ブロッカー電力センサ４３０と、ＶＣＯ回路１００と、低電力発振器２００とに結合されている低ノイズマルチプレクサ（ＭＵＸ）４５０を備える。ミキサ４６０は、低ノイズＭＵＸ４５０及びＬＮＡ４２０に結合されている。

一般的な無線レシーバは、高周波における不要な信号を減衰させる、予め選択された複数のフィルタを用いる。これらの予め選択されたフィルタは、スペースを占拠し、高価であり、約２ｄＢの挿入損失を有する。挿入損失により、無線レシーバの感度は低減される。無線デバイスにＶＣＯ回路１００を実装する１つの利点は、位相ノイズを低減することであり、これにより、高直線性無線デバイスにおいて予め選択された複数のフィルタを使用しなくてもすむ。

本発明の１つの形態では、ＶＣＯ回路１００及びブロッカー電力センサ４３０は、連続時間（ＣＴ）シグマ・デルタアナログデジタル変換器（ＡＤＣ）のための低ジッタクロックのために用いられ得る。ＣＴシグマ・デルタＡＤＣは、概して、クロックジッタに対して敏感である。ＣＴシグマ・デルタＡＤＣは、低消費電力で、且つ、離散時間シグマ・デルタＡＤＣと比べてより小さいダイ面積で、高いダイナミックレンジを達成できる利点を有する。

本発明の幾つかの形態を、ここに記載した。しかしながら、本発明は記載された形態に限定されずに、以下の添付の請求項の範囲内での改良及び変更を行なえることは当業者には理解できるであろう。

Claims

第１の出力と第２の出力とを有し、供給電圧を受け取る第１の電圧制御発振器（ＶＣＯ）と、
前記第１のＶＣＯに結合されていて、第１の出力と第２の出力とを有し、前記供給電圧の供給電流を受け取る第２のＶＣＯと、
前記第１のＶＣＯの前記第１の出力を前記第２のＶＣＯの前記第１の出力に結合している第１の受動素子と、
前記第１のＶＣＯの前記第２の出力を前記第２のＶＣＯの前記第２の出力に結合している第２の受動素子と、
前記第１のＶＣＯの前記第１及び第２の出力又は前記第２のＶＣＯの前記第１及び第２の出力を有する差動出力と
を備え、
前記第１のＶＣＯはさらに、第１のトランジスタと第２のトランジスタとを有し、
前記第１及び第２のトランジスタのソース端子は、前記供給電圧を受け取る電源供給端子に結合されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのドレイン端子に結合されており、
前記第２のトランジスタのゲート端子は、前記第１のトランジスタのドレイン端子に結合されており、
前記第１及び第２のトランジスタの前記ドレイン端子は、コモンドレインノードに結合され、
前記第１のＶＣＯはさらに、前記第１のトランジスタの前記ドレイン端子を前記コモンドレインノードに結合している第３のインダクタと、前記第２のトランジスタの前記ドレイン端子を前記コモンドレインノードに結合している第４のインダクタとを有し、
前記第２のＶＣＯはさらに、第１のトランジスタと第２のトランジスタとを有し、
前記第２のＶＣＯの前記第１及び第２のトランジスタのソース端子は、前記第１のＶＣＯの前記コモンドレインノードに結合されており、
前記第２のＶＣＯの前記第１のトランジスタのゲート端子は、前記第２のＶＣＯの前記第２のトランジスタのドレイン端子に結合されており、
前記第２のＶＣＯの前記第２のトランジスタの前記ゲート端子は、前記第２のＶＣＯの前記第１のトランジスタのドレイン端子に結合され、
前記第２のＶＣＯはさらに、前記第１のトランジスタの前記ドレイン端子をグランド端子に結合している第３のインダクタと、前記第２のトランジスタの前記ドレイン端子を前記グランド端子に結合している第４のインダクタとを有し、
前記第１の受動素子の一端が、前記第１のＶＣＯが備える前記第１のトランジスタと前記第３のインダクタの間に接続され、
前記第１の受動素子の他端が、前記第２のＶＣＯが備える前記第１のトランジスタと前記第３のインダクタとの間に接続され、
前記第２の受動素子の一端が、前記第１のＶＣＯが備える前記第２のトランジスタと前記第４のインダクタの間に接続され、
前記第２の受動素子の他端が、前記第２のＶＣＯが備える前記第２のトランジスタと前記第４のインダクタとの間に接続される発振器回路。
前記第１の受動素子は、前記第１のＶＣＯの前記第１のトランジスタの前記ドレイン端子を前記第２のＶＣＯの前記第１のトランジスタの前記ドレイン端子に結合しているコンデンサを有し、
前記第２の受動素子は、前記第１のＶＣＯの前記第２のトランジスタの前記ドレイン端子を前記第２のＶＣＯの前記第２のトランジスタの前記ドレイン端子に結合しているコンデンサを有する
請求項１に記載の発振器回路。
前記第１のＶＣＯはさらに、
前記第１のトランジスタの前記ソース端子を電圧供給端子に結合している第１のインダクタと、
前記第２のトランジスタの前記ソース端子を前記電圧供給端子に結合している第２のインダクタと
を備える請求項１または２に記載の発振器回路。
前記第１のＶＣＯの前記第１、第２、第３及び第４のインダクタは、１つの基板上に形成されており、
前記第３及び第４のインダクタは、前記第１及び第２のインダクタの周りに形成されている
請求項３に記載の発振器回路。
前記第２のＶＣＯはさらに、
前記第１のトランジスタの前記ソース端子を前記第１のＶＣＯの前記コモンドレインノードに結合している第１のインダクタと、
前記第２のトランジスタの前記ソース端子を前記第１のＶＣＯの前記コモンドレインノードに結合している第２のインダクタと
を備える請求項３に記載の発振器回路。
前記第２のＶＣＯの前記第１、第２、第３及び第４のインダクタは、１つの基板上に形成されており、
前記第３及び第４のインダクタは、前記第１及び第２のインダクタの周りに形成されている
請求項５に記載の発振器回路。
第１の出力と第２の出力とを有し、前記供給電圧を受け取る第３のＶＣＯと、
前記第３のＶＣＯに結合されていて、第１の出力と第２の出力とを有し、前記供給電圧の前記供給電流を受け取る第４のＶＣＯと
をさらに備える請求項１から６のいずれか一項に記載の発振器回路。
前記第２のＶＣＯの前記第１の出力を前記第１の受動素子に結合している第３の受動素子と、
前記第２のＶＣＯの前記第２の出力を前記第２の受動素子に結合している第４の受動素子と
をさらに備える請求項７に記載の発振器回路。
前記第３のＶＣＯの前記第１の出力を前記第４のＶＣＯの前記第１の出力に結合しており、前記第３のＶＣＯの前記第１の出力を前記第１の受動素子に結合している第５の受動素子と、
前記第３のＶＣＯの前記第２の出力を前記第４のＶＣＯの前記第２の出力に結合しており、前記第３のＶＣＯの前記第２の出力を前記第２の受動素子に結合している第６の受動素子と
をさらに備える請求項７または８に記載の発振器回路。
前記第４のＶＣＯの前記第１の出力を前記第５の受動素子に結合している第７の受動素子と、
前記第４のＶＣＯの前記第２の出力を前記第６の受動素子に結合している第８の受動素子と
をさらに備える請求項９に記載の発振器回路。
前記供給電圧は、前記差動出力において、一定の出力電圧振幅を維持するためにレギュレートされる
請求項１から１０のいずれか一項に記載の発振器回路。
アンテナと、
前記アンテナに結合されている低ノイズ増幅器と、
前記低ノイズ増幅器に結合されていて、干渉信号を検出するブロッカー電力センサと、
前記ブロッカー電力センサに結合されていて、第１の発振器と、前記第１の発振器よりも低電力で動作する第２の発振器とを有する周波数合成器とを備え、
前記第１の発振器は、
第１の出力と第２の出力とを有する第１の電圧制御発振器（ＶＣＯ）と、
第１の出力と第２の出力とを有する第２のＶＣＯと、
前記第１のＶＣＯの前記第１の出力を前記第２のＶＣＯの前記第１の出力に結合している第１の受動素子と、
前記第１のＶＣＯの前記第２の出力を前記第２のＶＣＯの前記第２の出力に結合している第２の受動素子と、
前記第１のＶＣＯの前記第１及び第２の出力又は前記第２のＶＣＯの前記第１及び第２の出力を有する差動出力と
を含み、
前記ブロッカー電力センサは、前記干渉信号が検出された場合に、前記第１のＶＣＯを作動させる
無線デバイス。
前記ブロッカー電力センサは、前記干渉信号が検出されていない場合に、前記第２のＶＣＯを作動させる
請求項１２に記載の無線デバイス。
前記ブロッカー電力センサ、前記第１の発振器、及び前記第２の発振器に結合されているマルチプレクサをさらに備える
請求項１２に記載の無線デバイス。
前記マルチプレクサ及び前記低ノイズ増幅器に結合されているミキサをさらに備える
請求項１４に記載の無線デバイス。
前記第１のＶＣＯの前記差動出力に結合されていて、前記差動出力の出力電圧振幅を検出するピーク検出器と、
前記ピーク検出器に結合されていて、制御信号を送るために、前記差動出力の前記出力電圧振幅と基準電圧とを比較する演算増幅器と、
前記演算増幅器及び前記第１の発振器に結合されているレギュレータとを備え、
前記レギュレータは、前記演算増幅器から前記制御信号を受け取り、前記第１のＶＣＯに送られる出力電圧を調整する
請求項１２に記載の無線デバイス。
前記第１のＶＣＯはさらに、第１のトランジスタと第２のトランジスタとを有し、
前記第１及び第２のトランジスタのソース端子は、供給電圧を受け取る電源供給端子に結合されており、
前記第１のトランジスタのゲート端子は、前記第２のトランジスタのドレイン端子に結合されており、
前記第２のトランジスタのゲート端子は、前記第１のトランジスタのドレイン端子に結合されており、
前記第１及び第２のトランジスタの前記ドレイン端子は、コモンドレインノードに結合されている
請求項１２に記載の無線デバイス。
前記第２のＶＣＯはさらに、第１のトランジスタと第２のトランジスタとを有し、
前記第２のＶＣＯの前記第１及び第２のトランジスタのソース端子は、前記第１のＶＣＯの前記コモンドレインノードに結合されており、
前記第２のＶＣＯの前記第１のトランジスタのゲート端子は、前記第２のＶＣＯの前記第２のトランジスタのドレイン端子に結合されており、
前記第２のＶＣＯの前記第２のトランジスタのゲート端子は、前記第２のＶＣＯの前記第１のトランジスタのドレイン端子に結合されている
請求項１７に記載の無線デバイス。
前記第１の受動素子は、前記第１のＶＣＯの前記第１のトランジスタの前記ドレイン端子を前記第２のＶＣＯの前記第１のトランジスタの前記ドレイン端子に結合しているコンデンサを有し、
前記第２の受動素子は、前記第１のＶＣＯの前記第２のトランジスタの前記ドレイン端子を前記第２のＶＣＯの前記第２のトランジスタの前記ドレイン端子に結合しているコンデンサを有する
請求項１８に記載の無線デバイス。