Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5453045B2 - グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置 - Google Patents
[go: Go Back, main page]

JP5453045B2 - グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置 - Google Patents

グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置 Download PDF

Info

Publication number
JP5453045B2
JP5453045B2 JP2009242092A JP2009242092A JP5453045B2 JP 5453045 B2 JP5453045 B2 JP 5453045B2 JP 2009242092 A JP2009242092 A JP 2009242092A JP 2009242092 A JP2009242092 A JP 2009242092A JP 5453045 B2 JP5453045 B2 JP 5453045B2
Authority
JP
Japan
Prior art keywords
substrate
graphene
graphene layer
grown
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009242092A
Other languages
English (en)
Other versions
JP2010153793A (ja
Inventor
誠 岡井
誠之 廣岡
隆 京谷
広典 折笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009242092A priority Critical patent/JP5453045B2/ja
Priority to US12/624,437 priority patent/US8476739B2/en
Publication of JP2010153793A publication Critical patent/JP2010153793A/ja
Application granted granted Critical
Publication of JP5453045B2 publication Critical patent/JP5453045B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3406—Carbon, e.g. diamond-like carbon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、グラフェンを電子・光デバイスとして利用することに係り、特に、グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置に関するものである。
グラフェン（グラフェンシートとも言う）とは、ベンゼン環を２次元平面に敷き詰めた六員環シートのことであり、閉曲面を構成していないものを言う。グラフェンを筒状に丸めて閉曲面を構成したものがカーボンナノチューブであり、グラフェンを多数枚積層したものがグラファイトである。グラフェンの各炭素原子はsp2混成軌道を形成しており、シートの上下には非局在化した電子が存在している。
グラフェンの物性的な特徴として、（１）キャリア移動度が200,000 cm2/Vs程度とシリコン（Si）結晶よりも１桁以上高く、金属やカーボンナノチューブをも超える値を示す、（２）ナノデバイス特有の1/fノイズを大幅に低減できる、（３）負の屈折率を示す、（４）グラフェン上の電子はあたかも質量がゼロであるかのように振舞う、などが報告されている。これらの特徴からグラフェンは「ポストSi」の新素材として有望視されている。
グラフェンを用いて電子・光デバイスを実現するためには、グラフェンが表面に成膜された基板が必要である。グラフェンを基板表面上に形成する技術として、非特許文献１には、高配向グラファイト結晶から粘着テープを用いてグラフェン層を剥ぎ取り、基板に擦り付ける（転写する）方法が報告されている。また、非特許文献２には、特注の超高真空装置を用いた化学気相成長法によって白金基板上にナノグラファイト層を成膜する方法が報告されている。非特許文献３では、シリコン(１１０)Si面基板上に(１１１)SiC面配向の立方晶炭化ケイ素（3C-SiC）の薄膜（厚さ80 nm）を成長させ、その3C-SiC薄膜を超高真空中で熱改質する方法が報告されている。
K. S. NOVOSELOV, A. K. GEIM, S. V. MOROZOV, D. JIANG, M. I. KATSNELSON, I. V. GRIGORIEVA, S. V. DUBONOS, and A. A. FIRSOV: Two-dimensional gas of massless Dirac fermions in graphene, Nature 438, 197 (2005). Shiro Entani, Susumu Ikeda, Manabu Kiguchi, Koichiro Saiki, Genki Yoshikawa, Ikuyo Nakai, Hiroshi Kondoh, and Toshiaki Ohta: Growth of nanographite on Pt(111) and its edge state, Applied Physics Letters 88, 153126 (2006). 宮本優，末松眞希，半田浩之，今野篤史：Si基板上3C-SiC薄膜の熱改質によるグラフェン・グラファイト形成，第69回応用物理学会学術講演会 講演予稿集(2008秋 中部大学)，p. 808.
しかしながら、非特許文献１に記載の形成方法は、実験手法としては簡便と思われるが大面積化が困難で工業的に採用できる方法ではない。非特許文献２に記載の形成方法は、比較的低温（室温〜850 K）で成膜できる利点があるが、特殊な超高真空装置を用いており製造コスト的な問題がある。また、非特許文献３に記載の形成方法は、Si基板上に成膜できる点において優れた方法であるが、超高真空中での高温熱処理（約1350℃）を必要とすることから、基板材質の制約や製造コスト的なデメリットがある。
従って、本発明の目的は、上記の課題を解決すべく、グラフェン層成膜の大面積化や基板材質の選択自由度の拡大、製造の低コスト化を実現するグラフェン層が成長された基板およびそれを用いた電子・光集積回路装置を提供することにある。
（１）本発明は、上記目的を達成するため、単層または複数層からなるグラフェン層が成長された基板であって、
前記グラフェン層は前記基板の表面に対して平行に成長しており、前記グラフェン層に対向する前記基板の表面には金属酸化物の原子層が存在し、前記グラフェン層の前記基板に隣接する層と前記金属酸化物の原子層との層間距離が0.34 nm以下であることを特徴とするグラフェン層が成長された基板を提供する。
なお、本発明で言う「複数層からなるグラフェン」とは、20層以下のグラフェンと定義する。これは、20層を超えると種々の物性（例えば、電子移動度）がバルクグラファイトとほとんど同じになり、グラフェンとしての特長が希薄となるためである。10層以下のグラフェンであることがより好ましい。また、本発明で言う「基板の表面に対して平行」とは、マクロな視点（例えば、1μm以上のオーダー）で見た場合の表面に対して平行という意味であり、言い換えると、ミクロな視点（1μm未満のオーダー、例えば、10 nmオーダー以下）での凹凸を平均化したと仮定した表面に対する平行を意味する。加えて、基板表面の凹凸に起因する「平行からの揺らぎ」は許容するものとする。また、本発明で言う「原子」は、その元素がイオンである場合を含むものとする。
また、本発明は、上記目的を達成するため、上記（１）の発明に係るグラフェン層が成長された基板において、以下のような改良や変更を加えることができる。
（i）前記金属酸化物の原子層の算術平均表面粗さRaが1 nm以下である。なお、本発明で言う「算術平均表面粗さ」の「表面」とは、グラフェン層を成長させる前の基板の表面を意味し、グラフェン層が成長された基板にあっては「グラフェン層」と「金属酸化物の原子層」との界面を意味するものとする。
（ii）前記金属酸化物の原子層の表面最大高さRzが10 nm以下である。なお、本発明で言う「表面最大高さ」の「表面」とは、上記（１）と同様に、グラフェン層を成長させる前の基板の表面を意味し、グラフェン層が成長された基板にあっては「グラフェン層」と「金属酸化物の原子層」との界面を意味するものとする。
（iii）前記グラフェン層はグラフェン結晶片（グラフェングレイン）から構成されており、前記グラフェン結晶片の平均粒径が5 nm以上である。
（iv）前記金属酸化物がアルミニウムおよび/またはケイ素を含む酸化物である。
（v）前記金属酸化物の原子層は該金属酸化物の多結晶体によって構成された金属酸化物膜の表面層であり、前記金属酸化物膜の平均膜厚が10 nm以上500 nm以下である。
（vi）前記基板が金属酸化物の単結晶基板である。
（vii）前記金属酸化物の単結晶基板がα−アルミナ単結晶のc面基板である。なお、本発明においては、α−アルミナ結晶を六方晶として取り扱うものとする。
（２）本発明は、上記目的を達成するため、単層または複数層からなるグラフェン層が成長された基板であって、
前記基板はα−アルミナ単結晶のc面基板であり、前記グラフェン層は複数のグラフェン結晶片（グラフェングレイン）から構成され前記基板の表面に対して平行に成長しており、前記複数のグラフェン結晶片の前記基板に隣接する層における六員環が前記基板の表面を構成する原子層と特定の幾何学的配置（結晶学的な方位関係）で配列していることを特徴とするグラフェン層が成長された基板を提供する。
また、本発明は、上記目的を達成するため、上記（２）の発明に係るグラフェン層が成長された基板において、以下のような改良や変更を加えることができる。
（viii）前記所定の幾何学的配置は、前記c面基板の表面をc軸方向から見て、α−アルミナ結晶c面の酸素原子層内で隣接する３つの酸素原子によって形成される凹み上のサイトに前記六員環の炭素原子が配置され、その結果、前記六員環のそれぞれが前記酸素原子層内の酸素原子を取り囲むように配列している。
（ix）前記所定の幾何学的配置は、前記c面基板の表面をc軸方向から見て、α−アルミナ結晶c面のアルミニウム原子層内でアルミニウム原子が構成する六角形の各頂点上のサイト（Ａサイト）と、前記六角形の中心上のサイト（Ｂサイト）と、前記六角形を３つの対角線で分割したときに形成される６つの三角形のうち、一つ置きの３つの三角形における各中心上のサイト（Ｃサイト）とに前記六員環の炭素原子が配置され、その結果、「(Ａサイト)−(Ｃサイト)−(Ｂサイト)−(Ｃサイト)−(Ａサイト)−(Ｃサイト)」の順で前記六員環が構成されるように配列している。
（x）前記複数のグラフェン結晶片の前記基板に隣接する層と前記基板の表面原子層との層間距離が0.34 nm以下である。
また、本発明は、上記目的を達成するため、上記（１），（２）の発明に係るグラフェン層が成長された基板において、以下のような改良や変更を加えることができる。
（xi）前記基板の面積が20 cm2以上である。なお、基板の面積とは、一方の主表面の面積を意味するものとする。
（xii）上記のグラフェン層が成長された基板を用いた電子・光集積回路装置である。
（xiii）前記電子・光集積回路装置は前記グラフェンを電界効果トランジスタのチャネル、発光デバイス、受光デバイスおよび回路配線として利用している。
（３）本発明は、上記目的を達成するため、単層または複数層からなるグラフェン層が基板の表面に対して略平行に成長された基板の製造方法であって、
前記基板の少なくとも一方の最表面に金属酸化物の原子層が存在しその算術平均表面粗さRaが1 nm以下である基板を準備する「基板準備工程」と、炭素含有化合物を原料として化学気相成長法により前記グラフェン層を前記基板の金属酸化物の原子層上に成膜する「グラフェン層成膜工程」とを有することを特徴とするグラフェン層が成長された基板の製造方法を提供する。
また、本発明は、上記目的を達成するため、上記（３）の発明に係るグラフェン層が成長された基板の製造方法において、以下のような改良や変更を加えることができる。
（xiv）前記「グラフェン層成膜工程」の後に、前記グラフェン層の結晶化を促進するための熱処理を施す「グラフェン結晶成長工程」を有する。
（xv）前記「グラフェン結晶成長工程」における熱処理は、非酸化雰囲気中800〜1200℃の温度で0.5〜1時間保持する熱処理である。なお、非酸化雰囲気とは、酸化に対して不活性な雰囲気（例えば、真空や窒素、アルゴン等の酸素を含まない雰囲気）を意味するものとする。
（xvi）前記「グラフェン層成膜工程」の前に、前記金属酸化物の原子層を所望の回路形状にパターニングする「回路パターニング工程」を有する。
（xvii）前記「回路パターニング工程」は、前記金属酸化物の原子層に対するエッチングおよび/またはマスキングによって所望の回路形状にパターニングする工程である。
本発明によれば、グラフェン層成膜の大面積化や基板材質の選択自由度の拡大、製造の低コスト化を実現するグラフェン層が成長された基板およびそれを用いた電子・光集積回路装置を提供することができる。
本発明の第１の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。 本発明の第２の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。 本発明の第３の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。 本発明の第４の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。 本発明の第５の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。 本発明の第６の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。 グラフェンの結晶構造をc軸方向から見た平面模式図である。 α−アルミナの結晶構造をc軸方向から見た平面模式図である。 本発明に係るグラフェン層が成長された基板の１例で回路配線部（ストリップライン）がパターニングされた状態を示す斜視模式図である。 本発明に係るグラフェン層が成長された基板を用いた電界効果トランジスタの１例を示す平面模式図である。 本発明に係るグラフェン層が成長された基板を用いた受発光素子の１例を示す平面模式図である。 本発明に係るグラフェン層が成長された基板を用いた電子・光集積回路装置の１例を示す斜視模式図である。
以下、図を参照しながら本発明に係る実施の形態を製造手順に沿って説明する。ただし、本発明はここで取り上げた実施の形態に限定されることはなく、適宜組み合わせてもよい。なお、図面中で同義の部分には同一の符号を付して重複する説明を省略する。
〔本発明の第１の実施形態〕
図１は、本発明の第１の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。まず、シリコン単結晶基板101を用意し、スパッタ法等の手法により基板101の表面に酸化アルミニウム（α−アルミナ）膜102を形成する。これにより、最表面に金属酸化物の原子層が存在する基板110となる。酸化アルミニウム膜102の平均膜厚は10 nm以上500 nm以下が好ましい。多結晶体である酸化アルミニウム膜102の平均膜厚が10 nm未満になると結晶粒同士の接点が減って面内方向の被覆率が低下する（例えば、酸化アルミニウム膜102が島状になる）ことから好ましくない（結果として表面平坦性が劣化する）。また、500 nmより厚くなると後工程における熱歪み等に起因したクラック等が発生しやすくなり、結果として表面平坦性（例えば算術平均表面粗さRa）が劣化することから好ましくない。
酸化アルミニウム膜102をシリコン単結晶基板101上に形成する方法は、スパッタ法以外にもレーザ蒸発法等の手法でもよい。また、酸化アルミニウムを成膜する換わりに金属アルミニウム膜をシリコン単結晶基板101上に成膜した後、酸素プラズマ処理等により酸化アルミニウム膜102とする方法でも良い。なお、酸化アルミニウム膜102を成膜する基板としては、シリコン単結晶基板に限定されるものではなく、後工程での熱履歴に対する耐熱性およびグラフェン層が成長された基板の用途（例えば、電子・光集積回路装置）を考慮して適宜選択できる。
酸化アルミニウム層102の算術平均表面粗さRaは1 nm以下であることが望ましい。より望ましくは0.3 nm以下である。算術平均表面粗さRaが1 nmより大きくなると、グラフェン層が基板表面に対して平行に成長しにくくなる。これは、グラフェン層成長の核生成と算術平均表面粗さRaとの間に何かしらの相関関係があるためと考えられる。さらに、酸化アルミニウム層102の表面最大高さRzは10 nm以下であることが望ましい。より望ましくは3 nm以下である。形成した酸化アルミニウム膜102の算術平均表面粗さRaが1 nmより大きい場合は、研磨（例えば、化学機械研磨）等により1 nm以下となるように準備する。酸化アルミニウム膜102を形成する前に、あらかじめシリコン単結晶基板101の算術平均表面粗さRaを1 nm以下に制御しておくことは望ましい。ここまでを「基板準備工程」と言う。なお、算術平均表面粗さRaおよび最大高さRzはJIS B 0601に準拠するものとする。
次に、炭素含有化合物を原料として化学気相成長法（CVD: chemical vapor deposition）によりグラフェン層103を酸化アルミニウム膜102上に成膜する「グラフェン層成膜工程」を行う。成膜条件の１例としては、原料ガスとしてアセチレン、キャリアガスとして窒素（N2）ガスを用い、平均原料濃度0.2〜2 体積％の混合ガスを平均流速15〜30 cm/min（基板上の平均流速で標準状態換算）で供給し、成長温度450〜800℃で5〜60分間（代表的には800℃で20分間）の成長を行う。原料としてはアセチレン以外にもメタン、プロパン、エチレン等の他の炭素含有化合物を用いることができる。
直径２インチのシリコン単結晶基板を用いて上記の条件により成膜したグラフェン層を走査型プローブ顕微鏡により観察したところ、均一な単層のグラフェン層が酸化アルミニウム膜の表面上に成長していることが確認された。このとき、グラフェン層103と酸化アルミニウム膜102の表面との距離（グラフェン層と基板表面の金属酸化物原子層との層間距離）は0.30〜0.34 nmと計測された。また、成膜条件における成長温度と成長時間を適宜制御すること（１例として750℃で60分間成長）により、複数層（１例として10層）からなるグラフェン層を成膜できることを別途確認した。
「グラフェン層成膜工程」を経た基板に対し「グラフェン結晶成長工程」における熱処理を施すことによって、グラフェン層の結晶化を促進することができる。本工程によりグラフェン層はグラフェン結晶片（鱗片状のグラフェン結晶粒、グラフェングレイン）から構成されるようになる。以上の方法により、本発明の第１の実施形態に係るグラフェン層が成長された基板100が製造される。
「グラフェン結晶成長工程」としては、非酸化雰囲気中（例えば、真空や窒素、アルゴン等の酸素を含まない雰囲気中）において800〜1200℃で0.5〜1時間の熱処理が好ましい。該条件によりグラフェン結晶片の平均粒径を5 nm以上とすることができる。熱処理条件のうち特に熱処理温度を制御することでグラフェン結晶片の平均粒径を8 nm以上とすることができる。結晶化したグラフェン層を走査型プローブ顕微鏡により観察したところ、該グラフェン層は平均粒径が10 nmのグラフェン結晶片から構成されていることが確認された。
〔本発明の第２の実施形態〕
図２は、本発明の第２の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。まず、シリコン単結晶基板101を用意し、熱酸化等の手法により基板101の表面に酸化ケイ素膜202を形成する。これにより、最表面に金属酸化物の原子層が存在する基板210となる。酸化ケイ素膜202の平均膜厚は10 nm以上500 nm以下が好ましい。多結晶体である酸化ケイ素膜202の平均膜厚が10 nm未満であると膜厚が局所的に不均一となり好ましくない（例えば、酸化ケイ素膜202が島状になり、結果として表面平坦性が劣化する）。また、500 nmより厚くなると後工程における熱歪み等に起因したクラック等が発生しやすくなり、結果として表面平坦性（例えば算術平均表面粗さRa）が劣化することから好ましくない。酸化ケイ素膜202をシリコン単結晶基板101の表面に形成する方法は、熱酸化に限定されるものではなく、結果として金属酸化物の原子層が基板101表面に形成されていれば良い。
酸化ケイ素層202の算術平均表面粗さRaは1 nm以下であることが望ましい。より望ましくは0.3 nm以下である。算術平均表面粗さRaが1 nmより大きくなると、グラフェン層が基板表面に対して平行に成長しにくくなる。これは、グラフェン層成長の核生成と算術平均表面粗さRaとの間に何かしらの相関関係があるためと考えられる。さらに、酸化ケイ素層202の表面最大高さRzは10 nm以下であることが望ましい。より望ましくは3 nm以下である。形成した酸化ケイ素層202の算術平均表面粗さRaが1 nmより大きい場合は、研磨等により1 nm以下となるように準備する。酸化ケイ素層202を形成する前に、あらかじめシリコン単結晶基板101の算術平均表面粗さRaを1 nm以下に制御しておくことは望ましい。
その後、前述した第１の実施形態と同様の手順で「グラフェン層成膜工程」、「グラフェン結晶成長工程」を施すことによりグラフェン層103が成長された基板200を製造することができる。直径２インチのシリコン単結晶基板を用いて成膜したグラフェン層を走査型プローブ顕微鏡により観察したところ、平均粒径が8 nmで均一な単層のグラフェン層が酸化ケイ素膜の表面上に成長していることが確認された。また、グラフェン層103と酸化ケイ素膜202の表面との距離（グラフェン層と基板表面の金属酸化物原子層との層間距離）は0.30〜0.34 nmと計測された。
〔本発明の第３の実施形態〕
図３は、本発明の第３の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。まず、シリコン単結晶基板101を用意し、スパッタ法等の手法により基板101の表面にムライト膜302を形成する。これにより、最表面に金属酸化物の原子層が存在する基板310となる。ムライト膜302の平均膜厚は10 nm以上500 nm以下が好ましい。多結晶体であるムライト膜302の平均膜厚が10 nm未満になると結晶粒同士の接点が減って面内方向の被覆率が低下することから好ましくない。また、500 nmより厚くなると後工程における熱歪み等に起因したクラック等が発生しやすくなり、結果として表面平坦性（例えば算術平均表面粗さRa）が劣化することから好ましくない。ムライト膜302をシリコン単結晶基板101の表面に形成する方法は、スパッタ法以外にもレーザ蒸発法等の手法でもよい。
ムライト膜302の算術平均表面粗さRaは1 nm以下であることが望ましい。より望ましくは0.3 nm以下である。算術平均表面粗さRaが1 nmより大きくなると、グラフェン層が基板表面に対して平行に成長しにくくなる。これは、グラフェン層成長の核生成と算術平均表面粗さRaとの間に何かしらの相関関係があるためと考えられる。さらに、ムライト層302の表面最大高さRzは10 nm以下であることが望ましい。より望ましくは3 nm以下である。形成したムライト膜302の算術平均表面粗さRaが1 nmより大きい場合は、研磨等により1 nm以下となるように準備する。ムライト膜302を形成する前に、あらかじめシリコン単結晶基板101の算術平均表面粗さRaを1 nm以下に制御しておくことは望ましい。
その後、前述した第１の実施形態と同様の手順で「グラフェン層成膜工程」、「グラフェン結晶成長工程」を施すことによりグラフェン層103が成長された基板300を製造することができる。直径２インチのシリコン単結晶基板を用いて成膜したグラフェン層を走査型プローブ顕微鏡により観察したところ、平均粒径が9 nmで均一な単層のグラフェン層がムライト膜の表面上に成長していることが確認された。また、グラフェン層103とムライト膜302の表面との距離（グラフェン層と基板表面の金属酸化物原子層との層間距離）は0.30〜0.34 nmと計測された。
〔本発明の第４の実施形態〕
図４は、本発明の第４の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。まず、シリコン単結晶基板101を用意し、スパッタ法等の手法により基板101の表面にニオブ膜402を形成し、さらにその上にアルミニウム膜を形成する。その後、陽極酸化法によりアルミニウム膜を酸化して酸化アルミニウム（α−アルミナ）膜403とする。これにより、最表面に金属酸化物の原子層が存在する基板410となる。なお、ニオブ膜402やアルミニウム膜をシリコン単結晶基板101上に形成する方法は、スパッタ法に限定されるものでは無くスパッタ法以外にもレーザ蒸発法等の手法でもよい。
ニオブ膜402の平均膜厚は10 nm以上500 nm以下が好ましく、アルミニウム膜の平均膜厚も10 nm以上500 nm以下が好ましい。多結晶体であるニオブ膜402の平均膜厚が10 nm未満になると結晶粒同士の接点が減って表面平坦性が劣化し、上部層であるアルミニウム膜の表面平坦性が劣化することから好ましくなく、500 nmより厚くなると後工程における熱歪み等に起因したクラック等が発生しやすくなり、結果として表面平坦性が劣化することから好ましくない。また、アルミニウム膜の平均膜厚は、酸化アルミニウム膜403の平均膜厚が10 nm以上500 nm以下となるように設定されたものである。ニオブ膜402および酸化アルミニウム膜403を成膜する基板としては、シリコン単結晶基板に限定されるものではなく、後工程での熱履歴に対する耐熱性およびグラフェン層が成長された基板の用途（例えば、電子・光集積回路装置）を考慮して適宜選択できる。また、ニオブ膜402は、後述する陽極酸化法の陽極として利用できればニオブに限定されるものではない。
アルミニウム膜の陽極酸化は、例えば次のような方法で行うことができる。電解液として(NH4)2O・5B2O3・8H2Oを用い、陽極としてニオブ膜402を利用し、陰極としてアルミニウム板を別途用意し、1 mA/cm2の低電流密度でアルミニウム膜の陽極酸化を行う。このとき、陽極酸化の進行とともに印加電圧が上昇するが、最終印加電圧と陽極酸化膜厚とは比例関係にあり、その傾きは1.4 nm/Vであった。したがって、例えば膜厚100 nmのアルミニウム膜を完全に陽極酸化するには、印加電圧が72 Vに上昇するまで陽極酸化を行えばよい。
酸化アルミニウム膜403の算術平均表面粗さRaは1 nm以下であることが望ましい。より望ましくは0.3 nm以下である。算術平均表面粗さRaの規定の理由は、前述した第１の実施形態の場合と同様である。また、酸化アルミニウム層403表面の最大高さRzは10 nm以下であることが望ましい。より望ましくは3 nm以下である。なお、ニオブ膜402および酸化アルミニウム膜403を形成する前に、あらかじめシリコン単結晶基板101の算術平均表面粗さRaを1 nm以下に制御しておくことはもちろん望ましい。
その後、前述した第１の実施形態と同様の手順で「グラフェン層成膜工程」、「グラフェン結晶成長工程」を施すことによりグラフェン層103が成長された基板400を製造することができる。直径３インチのシリコン単結晶基板を用いて成膜したグラフェン層を走査型プローブ顕微鏡により観察したところ、平均粒径が6 nmで均一な単層のグラフェン層が酸化アルミニウム膜の表面上に成長していることが確認された。また、グラフェン層103と酸化アルミニウム膜403の表面との距離（グラフェン層と基板表面の金属酸化物原子層との層間距離）は0.30〜0.34 nmと計測された。
〔本発明の第５の実施形態〕
図５は、本発明の第５の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。まず、酸化ケイ素単結晶（石英、クオーツ）の(１１１)SiO2面基板501を用意し、算術平均表面粗さRaが1 nm以下となるように準備する。これにより、最表面に金属酸化物の原子層が存在する基板510が準備される。
その後、前述した第１の実施形態と同様の手順で「グラフェン層成膜工程」、「グラフェン結晶成長工程」を施すことによりグラフェン層103が成長された基板500を製造することができる。直径３インチの酸化ケイ素単結晶基板510を用いて成膜したグラフェン層を走査型プローブ顕微鏡により観察したところ、平均粒径が9 nmで均一な単層のグラフェン層が酸化ケイ素単結晶基板の表面上に成長していることが確認された。また、グラフェン層103と酸化ケイ素単結晶基板510の表面との距離（グラフェン層と基板表面の金属酸化物原子層との層間距離）は0.30〜0.34 nmと計測された。
〔本発明の第６の実施形態〕
図６は、本発明の第６の実施形態に係るグラフェン層が成長された基板の１例を示す斜視模式図である。まず、酸化アルミニウム単結晶（α−アルミナ、サファイア）のc面基板601（基板の主表面が(０００１)Al2O3面である基板）を用意し、算術平均表面粗さRaが1 nm以下となるように準備する。これにより、最表面に金属酸化物の原子層が存在する基板610が準備される。
その後、前述した第１の実施形態と同様の手順で「グラフェン層成膜工程」、「グラフェン結晶成長工程」を施すことによりグラフェン層103が成長された基板600を製造することができる。直径２インチの酸化アルミニウム（α−アルミナ）単結晶のc面基板610を用いて成膜したグラフェン層を走査型プローブ顕微鏡により観察したところ、平均粒径が10 nmで均一な単層のグラフェン層が酸化アルミニウム単結晶基板の表面上に成長していることが確認された。また、グラフェン層103と酸化アルミニウム単結晶基板610の表面との距離（グラフェン層と基板表面の金属酸化物原子層との層間距離）は0.30〜0.34 nmと計測された。
〔本発明の第７の実施形態〕
各種基板に成長されたグラフェン結晶片（グラフェングレイン）を詳細に観察したところ、基板表面の金属酸化物の原子層として酸化アルミニウムを有する基板において、より均一で大きなグラフェン結晶片が成長していた。このことから、グラフェンの核生成および結晶成長に対して、酸化アルミニウムの原子層が何かしらの熱力学的作用・効果を及ぼしていると考えられた。
特に、酸化アルミニウム（α−アルミナ）単結晶のc面基板の上に成長したグラフェン層は、複数のグラフェン結晶片のいずれもが基板の結晶方位に対して特定の幾何学的配置で配列しているように観察された。そこで、走査型トンネル顕微鏡を用いて調査したところ、両者の間には特定の結晶学的方位関係があるように観察された。言い換えると、グラフェン層は、α−アルミナ単結晶のc面基板上にエピタキシャル成長していると考えられた。
次に、グラフェン層がα−アルミナ単結晶のc面基板上にエピタキシャル成長する要因について考察する。図７は、グラフェンの結晶構造をc軸方向から見た平面模式図である。図７に示したように、炭素原子により構成された六員環構造（ハニカム構造）であり、面内で隣合う炭素原子同士の間隔は0.142 nm、六員環における一つ置きの炭素原子同士の距離（六員環の図中横方向の長さ）は0.246 nm、六員環における対角の炭素原子同士の距離（六員環の図中縦方向の長さ）は0.284 nmである。なお、グラフェン結晶が複数層のグラフェンシートから成る場合、層間距離は0.335 nmである。
図８は、α−アルミナの結晶構造をc軸方向から見た平面模式図である。図８に示したように、酸素原子が最密充填に配置し、酸素原子層内で隣接する３つの酸素原子によって形成される凹み上のサイトの２/３にアルミニウム原子が配置しアルミニウム原子による六角形を形成している。酸素原子の直径は0.247 nmであり、アルミニウム原子の直径は0.110 nmである。また、アルミニウム原子による六角形における一つ置きのアルミニウム原子同士の距離は0.476 nmである。なお、図８においては、原子同士の配置を判り易くするためにアルミニウム原子層を最表面として描いているが、それに限定されるものではない（一般的には、酸素原子層が最表面になると考えられる）。
図８中には、グラフェン結晶のハニカム構造の一部を合わせて示した。図から判るように、α−アルミナ結晶c面の酸素原子層内で隣接する３つの酸素原子によって形成される凹み上のサイトにグラフェン結晶のハニカム構造の炭素原子を配置することにより、六員環のそれぞれが酸素原子を１つずつ取り囲むように配列させることができる。すなわち、α−アルミナ結晶c面の酸素原子層とグラフェン結晶のハニカム構造とは、格子整合性が良いと言える。これが、エピタキシャル成長する要因、すなわち特定の幾何学的配置関係（結晶学的な方位関係）の要因になったと考えられる。
なお、グラフェン結晶の六員環とα−アルミナ結晶c面のアルミニウム原子との配置関係に着目すると、次のように表現できる。α−アルミナの結晶構造をc軸方向から見て、α−アルミナ結晶c面のアルミニウム原子層内でアルミニウム原子が構成する六角形の各頂点上のサイトをＡサイトとし、該六角形の中心上のサイトをＢサイトとし、該六角形を３つの対角線で分割したときに形成される６つの三角形のうち、一つ置きの３つの三角形における各中心上のサイトをＣサイトとした場合、Ａサイト〜Ｃサイトの各サイトに炭素原子が配置され、「(Ａサイト)−(Ｃサイト)−(Ｂサイト)−(Ｃサイト)−(Ａサイト)−(Ｃサイト)」の順でグラフェン結晶の六員環が構成されるように配列している。なお、前述したように、グラフェン層と隣接する基板表面の原子層が「酸素原子層」であるか「アルミニウム原子層」であるかは特に限定されない。
〔本発明の第８の実施形態〕
図９を参照して本発明に係るグラフェン層が成長された基板を用いた集積回路装置の回路形成方法の１例について説明する。図９は、本発明に係るグラフェン層が成長された基板の１例で回路配線部（ストリップライン）がパターニングされた状態を示す斜視模式図である。はじめに、例えば前述した第２の実施形態と同様の手順により、シリコン単結晶基板101の最表面に金属酸化物の原子層（酸化ケイ素膜202）が存在し、酸化ケイ素膜202の算術平均表面粗さRaが1 nm以下である基板210を準備する。次に、従来の半導体プロセス技術と同様のフォトリソグラフィー法とドライエッチング法により基板210の酸化ケイ素膜202をパターニングする。このとき、回路配線部702となる部分に酸化ケイ素膜202を残し、他の部分の酸化ケイ素膜202を除去する。
その後、前述した第１の実施形態と同様の手順で「グラフェン層成膜工程」を施すことにより、パターニングされた回路配線部702である酸化ケイ素膜202上のみにグラフェン層103が選択的に成膜される。さらに、「グラフェン結晶成長工程」を施すことによりグラフェン層の結晶化促進とともに、パターニングプロセス中に付着した不純物等を除去することができる。以上の方法により、本発明の第７の実施形態に係るグラフェン層が成長された基板700が製造される。
なお、上記の説明では、回路配線部702をパターニングしてからグラフェン層103を成膜したが、グラフェン層103を成膜した後に回路配線部702をパターニングしても良い。また、第２の実施形態以外の実施形態に係るグラフェン層が成長された基板を用いることももちろん可能である。グラフェン層（複数のグラフェン結晶片）の成長方位をそろえる観点からは、酸化アルミニウム（α−アルミナ）単結晶のc面上にグラフェン層が成長された基板を用いることが好ましい。
〔本発明の第９の実施形態〕
図１０は、本発明に係るグラフェン層が成長された基板を用いた電界効果トランジスタの１例を示す平面模式図である。図１０に示した電界効果トランジスタ800は、グラフェン層をチャネル材料として用いた例であり、グラフェンチャネル801、ソース電極802、ドレイン電極803、ゲート電極804から成る。
製造方法の１例としては、グラフェン層が基板全面に成長された基板を用い、フォトリソグラフィー法とドライエッチング法により図１０の破線部分のようなパターンニングを行う。次に、その両端部分にソース電極802とドレイン電極803とを形成する。さらに、ゲート絶縁膜を介してゲート電極804を形成する。このようにして、高移動度を有するグラフェントランジスタを製造することができる。
〔本発明の第１０の実施形態〕
図１１は、本発明に係るグラフェン層が成長された基板を用いた発光/受光素子の１例を示す平面模式図である。グラフェン発光素子とは、バンドギャップを有するグラフェンに対して、一方の電極から電子を注入し、もう一方の電極からホールを注入することにより、直接遷移による発光を得る素子のことである。また、グラフェン受光素子とは、バンドギャップを有するグラフェンに接続した２つの電極間に電圧を印加し、光照射によって生じた電子とホールを検出することにより光を検知する素子である。図１１に示した発光/受光素子900は、グラフェン受発光層901、プラス電極902、マイナス電極903とから成る。
製造方法の１例としては、グラフェン層が基板全面に成長された基板を用い、フォトリソグラフィー法とドライエッチング法により図１１の破線部分のようなパターンニングを行う。次に、その両端部分にプラス電極902とマイナス電極903とを形成する。このようにして、グラフェンのバンドギャップを利用した発光/受光素子を製造することができる。
〔本発明の第１１の実施形態〕
図１２は、本発明に係るグラフェン層が成長された基板を用いた電子・光集積回路装置の１例を示す斜視模式図である。電子・光集積回路装置1000は、例えば前述したグラフェン層が成長された基板700を用い、一部の回路配線部702のグラフェン層をそれぞれ電界効果トランジスタのチャネル801やグラフェン受発光層901として利用したものである。電界効果トランジスタのチャネル801には、ソース電極802、ドレイン電極803、ゲート絶縁膜805を介してゲート電極804が形成されている。また、グラフェン受発光層901には、プラス電極902とマイナス電極903が形成されている。
以上示したように、本発明に係るグラフェン層が成長された基板の製造方法は、超高真空プロセスや特殊な製造装置を用いないことから、製造装置のコストを低く抑えることができる。さらに、グラフェン膜の成長温度が比較的低温であることから、従来から電子デバイスに広く利用されている安価で大面積の基板を活用することができる。すなわち、製造の低コスト化に大きく貢献し工業化に適した発明と言える。また、本発明に係るグラフェン層が成長された基板を用い、該グラフェン層を利用した電界効果トランジスタ・発光/受光素子・配線を組み合わせることにより、次世代の電子・光集積回路装置を実現することが可能である。
100，200，300，400，500，600，700…グラフェン層が成長された基板、
110，210，310，410，510，610…最表面に金属酸化物の原子層が存在する基板、
101…シリコン単結晶基板、102…酸化アルミニウム膜、103…グラフェン層、
202…酸化ケイ素膜、302…ムライト膜、402…ニオブ膜、403…酸化アルミニウム膜、
501…酸化ケイ素単結晶（石英、クオーツ）の(１１１)SiO2面基板、
601…酸化アルミニウム単結晶（α−アルミナ、サファイア）のc面基板、
702…回路配線部、800…電界効果トランジスタ、
801…グラフェンチャネル、802…ソース電極、803…ドレイン電極、
804…ゲート電極、805…ゲート絶縁膜、
901…グラフェン受発光層、902…プラス電極、903…マイナス電極、
1000…電子・光集積回路装置。

Claims (15)

  1. 単層または複数層からなるグラフェン層が成長された基板であって、
    前記グラフェン層は前記基板の表面に対して平行に成長しており、
    前記グラフェン層に対向する前記基板の表面には金属酸化物の原子層が存在し、
    前記グラフェン層の前記基板に隣接する層と前記金属酸化物の原子層との層間距離が0.34 nm以下であり、
    前記基板が前記金属酸化物の単結晶基板であり、該単結晶基板がα−アルミナ単結晶のc面基板であることを特徴とするグラフェン層が成長された基板。
  2. 請求項１に記載のグラフェン層が成長された基板において、
    前記金属酸化物の原子層の算術平均表面粗さRaが1 nm以下であることを特徴とするグラフェン層が成長された基板。
  3. 請求項１または請求項２に記載のグラフェン層が成長された基板において、
    前記金属酸化物の原子層の表面最大高さRzが10 nm以下であることを特徴とするグラフェン層が成長された基板。
  4. 請求項１乃至請求項３のいずれかに記載のグラフェン層が成長された基板において、
    前記グラフェン層はグラフェン結晶片から構成されており、前記グラフェン結晶片の平均粒径が5 nm以上であることを特徴とするグラフェン層が成長された基板。
  5. 単層または複数層からなるグラフェン層が成長された基板であって、
    前記基板はα−アルミナ単結晶のc面基板であり、
    前記グラフェン層は複数のグラフェン結晶片から構成され前記基板の表面に対して平行に成長しており、
    前記複数のグラフェン結晶片の前記基板に隣接する層における六員環が前記基板の表面を構成する原子層と特定の幾何学的配置で配列しており、
    前記特定の幾何学的配置は、前記c面基板の表面をc軸方向から見て、α−アルミナ結晶c面の酸素原子層内で隣接する３つの酸素原子によって形成される凹み上のサイトに前記六員環の炭素原子が配置され、その結果、前記六員環のそれぞれが前記酸素原子層内の酸素原子を取り囲むように配列していることを特徴とするグラフェン層が成長された基板。
  6. 単層または複数層からなるグラフェン層が成長された基板であって、
    前記基板はα−アルミナ単結晶のc面基板であり、
    前記グラフェン層は複数のグラフェン結晶片から構成され前記基板の表面に対して平行に成長しており、
    前記複数のグラフェン結晶片の前記基板に隣接する層における六員環が前記基板の表面を構成する原子層と特定の幾何学的配置で配列しており、
    前記特定の幾何学的配置は、前記c面基板の表面をc軸方向から見て、α−アルミナ結晶c面のアルミニウム原子層内でアルミニウム原子が構成する六角形の各頂点上のサイト（Ａサイト）と、前記六角形の中心上のサイト（Ｂサイト）と、前記六角形を３つの対角線で分割したときに形成される６つの三角形のうち、一つ置きの３つの三角形における各中心上のサイト（Ｃサイト）とに前記六員環の炭素原子が配置され、その結果、「(Ａサイト)−(Ｃサイト)−(Ｂサイト)−(Ｃサイト)−(Ａサイト)−(Ｃサイト)」の順で前記六員環が構成されるように配列していることを特徴とするグラフェン層が成長された基板。
  7. 請求項５または請求項６に記載のグラフェン層が成長された基板において、
    前記複数のグラフェン結晶片の前記基板に隣接する層と前記基板の表面原子層との層間距離が0.34 nm以下であることを特徴とするグラフェン層が成長された基板。
  8. 請求項１乃至請求項７のいずれかに記載のグラフェン層が成長された基板において、
    前記基板の面積が20 cm2以上であることを特徴とするグラフェン層が成長された基板。
  9. 請求項１乃至請求項８のいずれかに記載のグラフェン層が成長された基板を用いたことを特徴とする電子・光集積回路装置。
  10. 請求項９に記載の電子・光集積回路装置において、
    前記グラフェンを電界効果トランジスタのチャネル、発光デバイス、受光デバイスおよび回路配線として利用したことを特徴とする電子・光集積回路装置。
  11. 単層または複数層からなるグラフェン層が基板の表面に対して平行に成長された基板の製造方法であって、
    前記基板はα−アルミナ単結晶のc面基板であり、少なくとも一方の表面の算術平均表面粗さRaが1 nm以下である基板を準備する「基板準備工程」と、
    炭素含有化合物を原料として化学気相成長法により前記グラフェン層を前記基板の前記表面の原子層上に成膜する「グラフェン層成膜工程」とを有し、
    前記グラフェン層の前記基板に隣接する層と前記基板の前記表面の原子層との層間距離が0.34 nm以下となることを特徴とするグラフェン層が成長された基板の製造方法。
  12. 請求項１１に記載のグラフェン層が成長された基板の製造方法において、
    前記「グラフェン層成膜工程」の後に、前記グラフェン層の結晶化を促進するための熱処理を施す「グラフェン結晶成長工程」を有することを特徴とするグラフェン層が成長された基板の製造方法。
  13. 請求項１２に記載のグラフェン層が成長された基板の製造方法において、
    前記「グラフェン結晶成長工程」における熱処理は、非酸化雰囲気中800〜1200℃の温度で0.5〜1時間保持する熱処理であることを特徴とするグラフェン層が成長された基板の製造方法。
  14. 請求項１１乃至請求項１３のいずれかに記載のグラフェン層が成長された基板の製造方法において、
    前記「グラフェン層成膜工程」の前に、前記基板表面を所望の回路形状にパターニングする「回路パターニング工程」を有することを特徴とするグラフェン層が成長された基板の製造方法。
  15. 請求項１４に記載のグラフェン層が成長された基板の製造方法において、
    前記「回路パターニング工程」は、前記基板表面に対するエッチングおよび/またはマスキングによって所望の回路形状にパターニングする工程であることを特徴とするグラフェン層が成長された基板の製造方法。
JP2009242092A 2008-11-26 2009-10-21 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置 Expired - Fee Related JP5453045B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009242092A JP5453045B2 (ja) 2008-11-26 2009-10-21 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
US12/624,437 US8476739B2 (en) 2008-11-26 2009-11-24 Graphene grown substrate and electronic/photonic integrated circuits using same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008300556 2008-11-26
JP2008300556 2008-11-26
JP2009242092A JP5453045B2 (ja) 2008-11-26 2009-10-21 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置

Publications (2)

Publication Number Publication Date
JP2010153793A JP2010153793A (ja) 2010-07-08
JP5453045B2 true JP5453045B2 (ja) 2014-03-26

Family

ID=42539678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009242092A Expired - Fee Related JP5453045B2 (ja) 2008-11-26 2009-10-21 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置

Country Status (2)

Country Link
US (1) US8476739B2 (ja)
JP (1) JP5453045B2 (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426309B2 (en) * 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
US8263843B2 (en) 2009-11-06 2012-09-11 The Boeing Company Graphene nanoplatelet metal matrix
US8410474B2 (en) * 2010-01-21 2013-04-02 Hitachi, Ltd. Graphene grown substrate and electronic/photonic integrated circuits using same
JP4967034B2 (ja) * 2010-01-27 2012-07-04 株式会社日立製作所 グラフェン膜と金属電極とが電気的接合した回路装置
SG10201503073QA (en) * 2010-05-05 2015-06-29 Univ Singapore Hole doping of graphene
US8927959B2 (en) 2010-06-18 2015-01-06 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8907322B2 (en) * 2010-06-18 2014-12-09 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US9806226B2 (en) 2010-06-18 2017-10-31 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
KR101332635B1 (ko) * 2010-07-23 2013-11-25 한국기계연구원 그래핀 패턴 형성방법
KR101850538B1 (ko) 2010-09-16 2018-04-20 삼성전자주식회사 그래핀 발광소자 및 그 제조방법
JP5904734B2 (ja) * 2010-09-16 2016-04-20 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン発光素子及びその製造方法
CN103124691B (zh) 2010-09-28 2016-04-27 英派尔科技开发有限公司 定向重结晶的石墨烯生长衬底
JP5740125B2 (ja) * 2010-09-29 2015-06-24 株式会社東芝 半導体発光素子
US8541769B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
JP5036921B2 (ja) * 2010-11-22 2012-09-26 パナソニック株式会社 酸化カーボン薄膜の製造方法および酸化カーボン薄膜を有する素子とその製造方法
WO2012070217A1 (ja) 2010-11-22 2012-05-31 パナソニック株式会社 スピン注入電極の製造方法
EP2458620B1 (en) * 2010-11-29 2021-12-01 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fabrication of graphene electronic devices using step surface contour
JP5629570B2 (ja) * 2010-12-27 2014-11-19 株式会社日立製作所 グラフェン膜と金属電極とが電気的接合した回路装置
US8685802B2 (en) * 2010-12-29 2014-04-01 Universityof North Texas Graphene formation on dielectrics and electronic devices formed therefrom
US8748871B2 (en) 2011-01-19 2014-06-10 International Business Machines Corporation Graphene devices and semiconductor field effect transistors in 3D hybrid integrated circuits
US8409957B2 (en) * 2011-01-19 2013-04-02 International Business Machines Corporation Graphene devices and silicon field effect transistors in 3D hybrid integrated circuits
KR101284059B1 (ko) * 2011-01-28 2013-07-26 충남대학교산학협력단 그라핀-산화물반도체 이종접합 소자 및 그의 제조방법
JP5883571B2 (ja) * 2011-03-31 2016-03-15 三井金属鉱業株式会社 電極箔および有機デバイス
KR101878730B1 (ko) * 2011-03-31 2018-07-16 삼성전자주식회사 3차원 그래핀 구조체, 그의 제조방법 및 전사방법
KR101993382B1 (ko) 2011-05-06 2019-06-27 삼성전자주식회사 기판상의 그래핀 및 상기 기판상 그래핀의 제조방법
KR101245353B1 (ko) 2011-06-08 2013-03-19 금오공과대학교 산학협력단 그래핀 트랜지스터 및 그 제조 방법
CN105174252B (zh) * 2011-06-24 2018-12-14 株式会社半导体能源研究所 多层石墨烯及蓄电装置
US10135059B2 (en) * 2011-06-30 2018-11-20 Northwestern University Crumpled particles, methods of synthesizing same and applications using same
US20140212671A1 (en) * 2011-07-14 2014-07-31 Jeffry Kelber Direct Growth of Graphene by Molecular Beam Epitaxy for the Formation of Graphene Heterostructures
ES2369953B1 (es) * 2011-08-02 2012-10-09 Fundació Institut De Ciències Fotòniques Plataforma optoelectrónica con conductor a base de carbono y puntos cuánticos y fototransistor que comprende una plataforma de este tipo
KR101878737B1 (ko) 2011-08-19 2018-07-17 삼성전자주식회사 트렌치를 이용한 그래핀 전사방법 및 그래핀 전사 대상 기판
JPWO2013038622A1 (ja) * 2011-09-16 2015-03-23 富士電機株式会社 グラフェンの製造方法およびグラフェン
WO2013038623A1 (ja) * 2011-09-16 2013-03-21 富士電機株式会社 グラフェンの製造方法ならびにグラフェン
EP2748695B1 (en) * 2011-09-16 2019-01-02 Sony Mobile Communications Inc. Force sensitive touch sensor
US8610989B2 (en) 2011-10-31 2013-12-17 International Business Machines Corporation Optoelectronic device employing a microcavity including a two-dimensional carbon lattice structure
KR101771427B1 (ko) 2011-11-02 2017-09-05 삼성전자주식회사 도파로 일체형 그래핀 광검출기
WO2013094840A1 (ko) 2011-12-22 2013-06-27 한국생산기술연구원 전기분무 공정을 이용한 대면적 그래핀 3차원 투명 전극 제조방법 및 이로부터 제조된 대면적 그래핀 3차원 투명 전극
US9202945B2 (en) * 2011-12-23 2015-12-01 Nokia Technologies Oy Graphene-based MIM diode and associated methods
SG10201908213VA (en) * 2012-02-24 2019-10-30 California Inst Of Techn Method and system for graphene formation
KR101532311B1 (ko) 2012-04-27 2015-06-29 삼성전자주식회사 그래핀을 이용한 광검출기와 그 제조방법
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
US9117667B2 (en) * 2012-07-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon layer and method of manufacture
US9236488B2 (en) * 2012-08-23 2016-01-12 Chubu University Educational Foundation Thin film transistor and method for producing same
CN103668447B (zh) * 2012-09-01 2016-08-31 董国材 一种制备具有相同或近似晶格取向石墨烯的制备装置及方法
US8952258B2 (en) * 2012-09-21 2015-02-10 International Business Machines Corporation Implementing graphene interconnect for high conductivity applications
CN103839821B (zh) * 2012-11-27 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管及其制造方法
KR101919426B1 (ko) * 2013-01-08 2018-11-19 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
US9059013B2 (en) * 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
US9575018B2 (en) * 2013-09-16 2017-02-21 Cerium Laboratories, Llc System and method for testing ceramic coatings
US9505624B2 (en) * 2014-02-18 2016-11-29 Corning Incorporated Metal-free CVD coating of graphene on glass and other dielectric substrates
US9099376B1 (en) 2014-06-06 2015-08-04 Nano And Advanced Materials Institute Limited Laser direct patterning of reduced-graphene oxide transparent circuit
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
EP3109907B1 (en) * 2015-06-24 2023-08-23 Nokia Technologies Oy Device for emitting and detecting photons and method of producing the same
US10347791B2 (en) 2015-07-13 2019-07-09 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
CN108292694A (zh) 2015-07-13 2018-07-17 科莱约纳诺公司 纳米线/纳米锥形状的发光二极管及光检测器
EA201890238A1 (ru) 2015-07-31 2018-08-31 Крайонано Ас Способ выращивания нанопроволок или нанопирамидок на графитовых подложках
KR101878335B1 (ko) * 2016-03-10 2018-07-13 울산과학기술원 그래핀 시트, 이의 제조 방법, 및 이를 포함하는 전자 소자
US9899547B2 (en) 2016-04-25 2018-02-20 International Business Machines Corporation Multi-wavelength detector array incorporating two dimensional and one dimensional materials
CN107887333B (zh) * 2016-09-30 2020-07-31 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN108258054A (zh) * 2016-12-28 2018-07-06 中芯国际集成电路制造(上海)有限公司 石墨烯器件及其制造方法
US10233566B2 (en) 2016-12-29 2019-03-19 Ut-Battelle, Llc Continuous single crystal growth of graphene
CN206976394U (zh) * 2017-02-17 2018-02-06 全普光电科技(上海)有限公司 一种石墨烯薄膜及半导体器件
JP7002850B2 (ja) 2017-03-22 2022-02-04 株式会社東芝 グラフェン配線構造の作製方法、配線構造の作製方法
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
US10829677B2 (en) 2017-06-27 2020-11-10 Ge Aviation Systems Limited Graphene doped aluminum composite and method of forming
KR101974280B1 (ko) * 2017-09-22 2019-04-30 경희대학교 산학협력단 그래핀 패터닝 방법 및 그 장치
KR101956277B1 (ko) * 2018-03-26 2019-03-08 삼성전자주식회사 3차원 그래핀 구조체, 그의 제조방법 및 전사방법
JP7260736B2 (ja) * 2018-11-08 2023-04-19 富士通株式会社 光検出素子、光センサ、及び光検出素子の製造方法
GB2585842B (en) 2019-07-16 2022-04-20 Paragraf Ltd A method of making graphene structures and devices
US10903396B1 (en) 2019-08-20 2021-01-26 International Business Machines Corporation Layered material based quantum light emitting device
KR102672480B1 (ko) * 2019-08-30 2024-06-07 한국전력공사 도핑 그래핀의 제조 방법 및 이에 의해 제조된 도핑 그래핀
GB201913701D0 (en) 2019-09-23 2019-11-06 Crayonano As Composition of matter
GB2603905B (en) * 2021-02-17 2023-12-13 Paragraf Ltd A method for the manufacture of an improved graphene substrate and applications therefor
GB2608810B (en) * 2021-07-12 2025-07-09 Paragraf Ltd A graphene substrate and method of forming the same
CN117120662A (zh) 2021-03-24 2023-11-24 帕拉格拉夫有限公司 用于cvd生长均匀石墨烯的晶片及其制造方法
JP2024540405A (ja) * 2021-11-04 2024-10-31 ユニヴェルシテ・ピカルディ・ジュール・ヴェルヌ 対象となる基板上にグラフェン又は酸化グラフェンを直接堆積させる方法
GB2627306A (en) 2023-02-20 2024-08-21 Paragraf Ltd A method for the manufacture of a graphene-containing laminate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454901B2 (ja) * 1994-02-24 2003-10-06 株式会社東芝 グラファイト層間化合物の製造方法
JP3044683B2 (ja) * 1995-03-17 2000-05-22 科学技術振興事業団 グラファイト層の形成方法、該方法によって形成されたグラファイト層を有するｘ線光学素子及びｘ線光学素子の製造方法
JP2008069015A (ja) * 2003-04-04 2008-03-27 Canon Inc 薄片炭素粒子及びその製造方法
WO2007004647A1 (ja) * 2005-07-04 2007-01-11 National Institute Of Advanced Industrial Science And Technology 炭素膜
JP4764260B2 (ja) * 2006-06-08 2011-08-31 日本電信電話株式会社 半導体積層構造及びその製造方法
JP5167479B2 (ja) * 2006-06-13 2013-03-21 国立大学法人北海道大学 グラフェン集積回路の製造方法
WO2008023399A1 (en) * 2006-08-21 2008-02-28 Fujitsu Limited n-TYPE SEMICONDUCTOR CARBON NANOTUBES, PROCESS FOR PRODUCTION THEREOF, AND PROCESS FOR PRODUCTION OF SEMICONDUCTOR DEVICES
JP5138244B2 (ja) * 2007-03-20 2013-02-06 日本電信電話株式会社 電子デバイス用基板の製造方法
WO2008128554A1 (en) * 2007-04-20 2008-10-30 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Highly conductive, transparent carbon films as electrode materials
US7960259B2 (en) * 2007-09-26 2011-06-14 International Technology Center Semiconductor structure with coincident lattice interlayer
JP5124373B2 (ja) * 2008-07-11 2013-01-23 株式会社日立製作所 電子デバイス，受光・発光デバイス、それを用いた電子集積回路および光集積回路

Also Published As

Publication number Publication date
JP2010153793A (ja) 2010-07-08
US8476739B2 (en) 2013-07-02
US20100200839A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JP5453045B2 (ja) グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
JP5462737B2 (ja) グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置
Ye et al. Synthesis of large-scale atomic-layer SnS2 through chemical vapor deposition
US8410474B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
CN102392225B (zh) 一种在绝缘基底上制备石墨烯纳米带的方法
JP5871213B2 (ja) グラフェン基板の製造方法およびグラフェン基板
US20090297854A1 (en) Aa stacked graphene-diamond hybrid material by high temperature treatment of diamond and the fabrication method thereof
JP5967486B2 (ja) グラフェン基板の製造方法およびグラフェン基板
WO2010131570A1 (ja) 炭化珪素基板および半導体装置
JP2012144415A (ja) グラフェン素材の製造方法及びグラフェン素材
JP5629570B2 (ja) グラフェン膜と金属電極とが電気的接合した回路装置
Zhao et al. Epitaxial growth of two-dimensional SnSe 2/MoS 2 misfit heterostructures
KR20110064164A (ko) 화학 기상 증착법을 이용한 그래핀 제조방법
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
CN115719708A (zh) Ga2O3薄膜材料及其柔性器件的制备方法
TW201730385A (zh) 在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯
US20240401229A1 (en) Composite substrate and manufacturing method thereof
CN117488410A (zh) 一种半导体石墨烯-准悬浮石墨烯全碳结构及其制备方法
KR20110064154A (ko) 비정질 탄소 박막을 이용한 그래핀 제조방법
US20110278594A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
JP5656888B2 (ja) グラフェントランジスタ
CN106549020B (zh) 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法
CN103700582B (zh) 一种锗纳米线叠层结构的制作方法
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees