JP5454776B2 - Through hole formation method - Google Patents
Through hole formation method Download PDFInfo
- Publication number
- JP5454776B2 JP5454776B2 JP2009248215A JP2009248215A JP5454776B2 JP 5454776 B2 JP5454776 B2 JP 5454776B2 JP 2009248215 A JP2009248215 A JP 2009248215A JP 2009248215 A JP2009248215 A JP 2009248215A JP 5454776 B2 JP5454776 B2 JP 5454776B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- hole
- trench
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、貫通孔形成方法に関し、特にプラズマエッチングにより基板にホール又はトレンチ等の貫通孔を形成する方法に関する。 The present invention relates to a through hole forming method, and more particularly to a method of forming a through hole such as a hole or a trench in a substrate by plasma etching.
従来から、エッチングにより半導体装置を作製する工程において、エッチングガスのプラズマを発生させ、このプラズマの作用によってエッチングを行うプラズマエッチング方法が多用されている。この場合、基板上に形成された層間絶縁膜をCF4/Arエッチングガスを用い、バイアス電力をかけてプラズマエッチングして配線溝を形成すると、その層間絶縁膜の底部が山形状になり、裾部分が削られたマイクロトレンチ(微小凹部)形状が発生してしまうという問題がある(例えば、特許文献1参照。)。このようなマイクロトレンチが形成されるのは、チャージアップによるイオンの回り込みに起因するものと考えられる。 Conventionally, in a process of manufacturing a semiconductor device by etching, a plasma etching method is frequently used in which etching gas plasma is generated and etching is performed by the action of the plasma. In this case, when the interlayer insulating film formed on the substrate is subjected to plasma etching using a CF 4 / Ar etching gas with bias power applied to form a wiring groove, the bottom of the interlayer insulating film has a mountain shape, and the bottom There is a problem in that a micro-trench (micro-recess) shape with a part cut away is generated (see, for example, Patent Document 1). The formation of such micro-trench is thought to be due to the wraparound of ions due to charge-up.
近年、例えばNEMS、MEMS(センサ、アクチェータ、振動子、発信機、ウエハレベルパッケジング)、半導体実装(パッケージング)などの技術分野で、基板や多層膜の形成された基板に貫通孔を設けることが求められている。しかし、プラズマエッチングの場合、複数の貫通孔を形成する時に、処理対象物上の位置により、エッチングレートが速かったり遅かったりすると、レートの速い場所ではオーバーエッチングが生じる。そのため、貫通孔を形成するためには、レートの遅い場所のエッチングを継続しなければならない。その結果、基板を載置する基板支持ステージの表面がダメージを受け、ダメージが進むと、基板ステージを交換しなければならないという問題がある。 In recent years, for example, in a technical field such as NEMS, MEMS (sensors, actuators, vibrators, oscillators, transmitters, wafer level packaging), semiconductor packaging (packaging), a through hole is provided in a substrate or a substrate on which a multilayer film is formed. Is required. However, in the case of plasma etching, when a plurality of through holes are formed, if the etching rate is fast or slow depending on the position on the object to be processed, over-etching occurs at a place with a fast rate. Therefore, in order to form the through hole, it is necessary to continue etching at a place where the rate is low. As a result, there is a problem that the surface of the substrate support stage on which the substrate is placed is damaged and the substrate stage must be replaced when the damage progresses.
シリコン半導体基板に貫通するトレンチを一括して形成するエッチング方法が知られている(例えば、特許文献2参照)。この場合、複数枚のシリコン半導体基板に対し、アルカリエッチング溶液を用いて湿式エッチングを行っている。 An etching method is known in which trenches penetrating through a silicon semiconductor substrate are collectively formed (see, for example, Patent Document 2). In this case, wet etching is performed on a plurality of silicon semiconductor substrates using an alkaline etching solution.
また、インプリント用モールドであって、そのモールドの凹凸状のパターンにマイクロトレンチ(微小凹部)が形成されているインプリント用モールドが知られている(例えば、特許文献3参照)。この場合、IPCドライエッチング装置を用いたSiドライエッチングにて、レジストパターンをマスクにして、Si基板を所定の深さにエッチングし、レジストパターンを剥離処理して、Si基板の凹部の底の裾部部分にマイクロトレンチを形成している。このマイクロトレンチは、インプリントの際に、インプリント用モールドとレジストとの間に取り込まれる気体に起因するレジストパターンの欠陥を低減させるために設けられているに過ぎない。 Further, an imprint mold is known in which a microtrench (a minute recess) is formed in the uneven pattern of the mold (see, for example, Patent Document 3). In this case, in Si dry etching using an IPC dry etching apparatus, the Si substrate is etched to a predetermined depth using the resist pattern as a mask, the resist pattern is stripped, and the bottom of the bottom of the recess of the Si substrate A micro trench is formed in the portion. The micro-trench is merely provided to reduce defects in the resist pattern caused by the gas taken in between the imprint mold and the resist during imprinting.
本発明の課題は、上述の従来技術の問題点を解決することにあり、プラズマエッチングにより基板にホールやトレンチを形成する際に、底部の周囲部分にマイクロトレンチ(サブトレンチ)を形成することにより、簡便に、基板に貫通孔を形成する方法を提供することにある。 An object of the present invention is to solve the above-mentioned problems of the prior art, by forming a micro-trench (sub-trench) around the bottom when forming a hole or trench in a substrate by plasma etching. An object of the present invention is to provide a method for simply forming a through hole in a substrate.
本発明の貫通孔形成方法は、基板上にマスクパターンを形成し、バイアス電力500〜1000Wの条件で、プラズマエッチングによりホール又はトレンチを形成する際に、ホール又はトレンチの底部周囲にマイクロトレンチを形成し、このマイクロトレンチの底面が基板の底面と同じレベルになるまでエッチングするか又は基板が割れない程度の衝撃によりマイクロトレンチ部分の底面が抜けるレベルになるまでエッチングすることにより、基板に貫通孔を形成することを特徴とする。 In the through hole forming method of the present invention, when a mask pattern is formed on a substrate and a hole or trench is formed by plasma etching under a bias power of 500 to 1000 W, a micro trench is formed around the bottom of the hole or trench. Then, etching is performed until the bottom surface of the micro-trench reaches the same level as the bottom surface of the substrate, or etching is performed until the bottom surface of the micro-trench portion is removed by an impact that does not break the substrate. It is characterized by forming.
バイアス電圧が500W未満であると、マイクロトレンチが発生し難く、バイアス電圧が1000Wを超えると、エッチングが進みすぎて基板支持ステージにダメージを与えてしまう。 If the bias voltage is less than 500 W, micro-trenching is difficult to occur, and if the bias voltage exceeds 1000 W, etching proceeds too much and damages the substrate support stage.
従来、配線溝の底部に形成され、リーク電流の原因となるマイクロトレンチを抑制するために、エッチングプロセスを高圧化し、また、バイアス電圧を下げることで対応していたが、本発明によれば、このマイクロトレンチを利用して貫通孔を形成することが可能になった。 Conventionally, in order to suppress the micro-trench that is formed at the bottom of the wiring trench and causes a leakage current, the etching process was increased in pressure and the bias voltage was reduced, but according to the present invention, Through holes can be formed using the microtrench.
前記基板として、その上に積層膜が設けられている基板を用いることを特徴とする。 As the substrate, a substrate on which a laminated film is provided is used.
前記プラズマエッチングにおいて、エッチングガスとして、C 4 F 8 を用いることを特徴とする。 In the plasma etching, C 4 F 8 is used as an etching gas.
前記基板がトレイ上に載置された状態でエッチングされ、基板に貫通孔を形成することを特徴とする。 Etching is performed while the substrate is placed on a tray to form a through hole in the substrate.
トレイ上に基板を載置してエッチングを行うことにより、貫通孔の形成された基板を載置したトレイ自体を真空チャンバーの外へ搬出し、そこでエッチング残を回収できるので、チャンバーのメンテナンス上も好ましいと共に、基板ステージの表面のダメージを回避することができる。 By performing etching by placing the substrate on the tray, the tray itself on which the substrate having the through hole is placed can be carried out of the vacuum chamber, and the etching residue can be collected there. In addition to this, damage to the surface of the substrate stage can be avoided.
本発明によれば、簡便に、基板に貫通孔を形成することができるという効果を奏する。 According to the present invention, there is an effect that a through hole can be easily formed in a substrate.
本発明に係る貫通孔形成方法の実施の形態によれば、所定のマスクパターンが形成されている基板をトレイ(例えば、Al製のトレイ)上に置き、このトレイをエッチング用の真空チャンバー内に載置して、バイアス電力500〜1000W、好ましくは500〜850Wの条件で、プラズマエッチングによりホール又はトレンチを形成する際に、エッチングガスとして、C 4 F 8 (乃至はCxFy、CxHyFzガス等)を用い、ホール又はトレンチの底部周囲に、すなわち底部のエッチング残(例えば、山形状のエッチング残)の裾部分に、マイクロトレンチを、このマイクロトレンチの底面が基板の底面と同じレベルになるまでエッチングするか又は基板が割れない程度の衝撃によりマイクロトレンチ部分の底面が壊れてエッチング残が抜けるレベルになるまでエッチングして形成することにより、基板に貫通孔を形成することができる。 According to the embodiment of the through hole forming method of the present invention, a substrate on which a predetermined mask pattern is formed is placed on a tray (for example, an Al tray), and the tray is placed in an etching vacuum chamber. C 4 F 8 (or C x F y , C x) is used as an etching gas when mounting and forming holes or trenches by plasma etching under conditions of bias power of 500 to 1000 W, preferably 500 to 850 W. H y F z gas, etc.), a micro trench is formed around the bottom of the hole or trench, that is, at the bottom of the bottom etching residue (for example, a chevron-shaped etching residue), and the bottom surface of the micro trench is the bottom surface of the substrate Etching until the same level as in step 1 By forming by etching until the level of quenching residual escapes, it is possible to form a through hole in the substrate.
本発明で用いるトレイは、エッチングされにくい材質からなっていることが好ましく、例えば、Al、SUS、Fe、セラミック材、シリコン等、また、条件によっては炭素が挙げられる。基板は、トレイ上に載置され、通常の方法である静電チャックやメカチャックにより固定される。この実施の形態ではトレイを用いて説明するが、トレイの代わりに合成樹脂製のシート等を用いてもよい。 The tray used in the present invention is preferably made of a material that is difficult to be etched, and examples thereof include Al, SUS, Fe, a ceramic material, silicon, and carbon depending on conditions. The substrate is placed on a tray and fixed by an electrostatic chuck or a mechanical chuck, which is a normal method. Although this embodiment will be described using a tray, a synthetic resin sheet or the like may be used instead of the tray.
積層膜が設けられている基板に対しても、上記と同様にして積層膜と基板とに貫通孔を形成することができる。基板としては、例えば、SiO2、ガラス、樹脂(好ましくは合成樹脂)、Low−K材、強誘電体材料(例えば、PZT、LiNbO3、LiTaO3)、場合によってはシリコン等からなる基板を用いることができ、また、積層膜としては、一層でも複数層でも良く、例えば、SiO2等からなる層間絶縁膜や、SiO2以外の複数の絶縁膜層で構成される多層膜、メタルと絶縁膜層とからなる多層膜等を用いることができる。 Also for a substrate provided with a laminated film, through holes can be formed in the laminated film and the substrate in the same manner as described above. As the substrate, for example, a substrate made of SiO 2 , glass, resin (preferably synthetic resin), Low-K material, ferroelectric material (for example, PZT, LiNbO 3 , LiTaO 3 ), or silicon in some cases is used. The laminated film may be a single layer or a plurality of layers. For example, an interlayer insulating film made of SiO 2 or the like, a multilayer film composed of a plurality of insulating film layers other than SiO 2 , a metal and an insulating film A multilayer film composed of layers can be used.
マスクパターンは、公知のマスク材料を用いて公知のフォトリソグラフィ法で形成でき、貫通孔を形成するホール又はトレンチの配置に合わせて形成する。 The mask pattern can be formed by a known photolithography method using a known mask material, and is formed in accordance with the arrangement of holes or trenches that form through holes.
所定のバイアス電力をかけて基板をプラズマエッチングしてホール又はトレンチを形成すると、基板の底部、すなわちホールやトレンチの底部が、例えば山形状になり、裾部分が削られたマイクロトレンチ(微小凹部)形状が発生する。本発明では、このマイクロトレンチの底面が基板の底面と同じレベルになるまでエッチングするか、又は基板が割れない程度の衝撃によりマイクロトレンチ部分の底面が壊れ、ホールやトレンチの底部の山形状部分が簡単に抜けるレベルになるまで、例えば、厚さ1.0μm程度までエッチングすることにより、山形状部分を簡単に抜くことができ、貫通孔が形成される。 When a hole or trench is formed by plasma etching the substrate with a predetermined bias power, the bottom of the substrate, that is, the bottom of the hole or trench is, for example, a mountain shape, and a skirt is cut off. Shape occurs. In the present invention, etching is performed until the bottom surface of the micro-trench reaches the same level as the bottom surface of the substrate, or the bottom surface of the micro-trench portion is broken due to an impact that does not break the substrate, and the mountain-shaped portion at the bottom of the hole or trench is formed. For example, by etching to a thickness of about 1.0 μm until the level is easily removed, the mountain-shaped portion can be easily removed, and a through hole is formed.
特に、基板をトレイ上に置いてエッチング処理すると、マイクロトレンチの底面が基板の底面と同じレベルになるまでエッチングされていれば、真空チャンバーからトレイを搬出してチャンバー外で基板をトレイから外すことにより、トレイ上にエッチング残の山形状部分が残り、貫通孔が形成される。また、基板が割れない程度の衝撃によりマイクロトレンチ部分の底面が壊れるレベルになるまでエッチングされていれば、真空チャンバーから搬出したトレイに対して軽い衝撃を与えて山形状部分を抜くことができる。トレイを用いることにより、真空チャンバーのメンテナンス上も好ましいと共に、基板を直接基板ステージ上に載置することによる基板ステージ表面のダメージを回避することができる。山形状部分を廃棄したトレイを再度利用でき、トレイのエッチングダメージが大きくなったら、新しいトレイに換えれば良い。 In particular, when etching is performed with the substrate placed on the tray, if the bottom of the micro trench is etched to the same level as the bottom of the substrate, the tray is removed from the vacuum chamber and removed from the tray outside the chamber. As a result, an unetched mountain-shaped portion remains on the tray, and a through hole is formed. Further, if etching is performed until the bottom surface of the micro-trench portion is broken by an impact that does not break the substrate, the mountain-shaped portion can be extracted by giving a light impact to the tray carried out of the vacuum chamber. The use of the tray is preferable in terms of maintenance of the vacuum chamber, and damage to the surface of the substrate stage caused by placing the substrate directly on the substrate stage can be avoided. When the tray with the mountain-shaped portion discarded can be reused and the etching damage of the tray becomes large, it can be replaced with a new tray.
本発明による貫通孔形成方法を実施するためのドライエッチング装置としては、公知のドライエッチング装置(特開2002−343775号公報等に記載された装置)であれば良く、例えば、放電プラズマ(NLDプラズマ)を用いるNLDプラズマエッチング装置を挙げることができる。 The dry etching apparatus for carrying out the through hole forming method according to the present invention may be any known dry etching apparatus (apparatus described in Japanese Patent Application Laid-Open No. 2002-343775), for example, discharge plasma (NLD plasma). ) Using an NLD plasma etching apparatus.
図1を参照し、本発明で用いるエッチング装置について説明する。このエッチング装置101は、磁場ゼロを含む領域に発生させた放電プラズマ(NLDプラズマ)を用いるものであり、ドライポンプ又はロータリーポンプやターボ分子ポンプ等の真空排気手段102を設けた真空チャンバー103を有する。 An etching apparatus used in the present invention will be described with reference to FIG. This etching apparatus 101 uses discharge plasma (NLD plasma) generated in a region including zero magnetic field, and has a vacuum chamber 103 provided with a vacuum pumping means 102 such as a dry pump, a rotary pump, or a turbo molecular pump. .
真空チャンバー103は、石英等の誘電体製の円筒状側壁104を有する上部のプラズマ発生室105と下部の基板処理室106とから構成されている。円筒状側壁104の外側には、三つの磁場コイル107a、107b及び107cが所定の間隔を置いて設けられ、磁場発生手段を構成する。三つの磁場コイル107a、107b及び107cは、その外側を上下から囲むように高透磁率材料製のヨーク部材(図示せず)に取付けられている。この場合、上側及び下側の各磁場コイル107a及び107cには、同方向の電流を流し、中間の磁場コイル107bには逆向きの電流を流すようにしている。これにより、中間の磁場コイル107bのレベル付近で円筒状側壁104の内側に連続した磁場ゼロの位置ができ、環状磁気中性線108が形成される。 The vacuum chamber 103 includes an upper plasma generation chamber 105 having a cylindrical side wall 104 made of a dielectric material such as quartz and a lower substrate processing chamber 106. Three magnetic field coils 107a, 107b, and 107c are provided outside the cylindrical side wall 104 at predetermined intervals to constitute a magnetic field generating means. The three magnetic field coils 107a, 107b and 107c are attached to a yoke member (not shown) made of a high magnetic permeability material so as to surround the outside from above and below. In this case, a current in the same direction is supplied to the upper and lower magnetic field coils 107a and 107c, and a current in the opposite direction is supplied to the intermediate magnetic field coil 107b. As a result, a continuous magnetic field zero position is formed inside the cylindrical side wall 104 in the vicinity of the level of the intermediate magnetic field coil 107b, and an annular magnetic neutral line 108 is formed.
環状磁気中性線の大きさは、上側及び下側の各磁場コイル107a及び107cに流す電流と中間の磁場コイル107bに流す電流との比を変えることで適宜設定でき、環状磁気中性線108の上下方向の位置は、上側及び下側の各磁場コイル107a及び107cに流す電流の比によって適宜設定できる。また、中間の磁場コイル107bに流す電流を増していくと、環状磁気中性線108の径は小さくなり、同時に磁場ゼロの位置での磁場の勾配も緩やかになってゆく。中間の磁場コイル107bと円筒状側壁104との間には、高周波電場発生用のアンテナコイル109が設けられ、このアンテナコイル109は第1高周波電源110に接続され、磁場発生手段を構成する。そして、三つの磁場コイル107a、107b及び107cによって真空チャンバー103の上部に形成された環状磁気中性線108に沿って交番磁場を加え、この磁気中性線に放電プラズマ(NLDプラズマ)を発生させるように構成されている。 The size of the annular magnetic neutral line can be appropriately set by changing the ratio of the current flowing through the upper and lower magnetic field coils 107a and 107c and the current flowing through the intermediate magnetic field coil 107b. The position in the vertical direction can be appropriately set according to the ratio of currents flowing through the upper and lower magnetic field coils 107a and 107c. Further, as the current flowing through the intermediate magnetic field coil 107b is increased, the diameter of the annular magnetic neutral wire 108 becomes smaller, and at the same time, the gradient of the magnetic field at the zero magnetic field position becomes gentler. An antenna coil 109 for generating a high-frequency electric field is provided between the intermediate magnetic field coil 107b and the cylindrical side wall 104, and this antenna coil 109 is connected to a first high-frequency power source 110 to constitute a magnetic field generating means. Then, an alternating magnetic field is applied along the annular magnetic neutral line 108 formed on the upper portion of the vacuum chamber 103 by the three magnetic field coils 107a, 107b and 107c, and discharge plasma (NLD plasma) is generated in the magnetic neutral line. It is configured as follows.
基板処理室106内には、環状磁気中性線108の作る面に対向して、基板Sが載置される基板ステージである断面円形の基板電極111が絶縁体部材(図示せず)を介して設けられている。この基板電極111は、コンデンサ112を介して第2高周波電源113に接続され、電位的に浮遊電極となって負のバイアス電位となるように構成されている。 In the substrate processing chamber 106, a substrate electrode 111 having a circular cross section, which is a substrate stage on which the substrate S is placed, is opposed to the surface formed by the annular magnetic neutral wire 108 via an insulator member (not shown). Is provided. The substrate electrode 111 is connected to the second high-frequency power source 113 via the capacitor 112, and is configured to be a floating electrode in terms of potential and to have a negative bias potential.
また、プラズマ発生室105の上部に設けられた天板114は、絶縁体部材(図示せず)を介して円筒状側壁104の上部フランジに密封固着され、電位的に浮遊状態の対向電極として機能する。この天板の内面には、真空チャンバー103内にエッチングガスを導入するガス導入手段115が設けられ、このガス導入手段115は、ガス流量制御手段(図示せず)を介してガス源に接続されている。この天板114に、第1高周波電源110から可変コンデンサを介してアンテナコイル109へ至る給電路の途中から分岐してコンデンサを介して高周波電力が印加されるようにし、この対向電極に自己バイアスを発生するように構成されていても良い。 A top plate 114 provided on the upper part of the plasma generation chamber 105 is hermetically fixed to the upper flange of the cylindrical side wall 104 via an insulating member (not shown), and functions as a counter electrode in a potential floating state. To do. A gas introducing means 115 for introducing an etching gas into the vacuum chamber 103 is provided on the inner surface of the top plate, and the gas introducing means 115 is connected to a gas source via a gas flow rate control means (not shown). ing. The top plate 114 is branched from the middle of the feeding path from the first high-frequency power source 110 to the antenna coil 109 via the variable capacitor, so that high-frequency power is applied via the capacitor, and self-bias is applied to the counter electrode. It may be configured to occur.
上記基板電極111上には、プロセスガスのフローやプラズマを基板S表面に向けるために、基板Sを囲むフォーカスリング(電極押さえ部材)116が設けられている。このフォーカスリング116は、通常石英から構成されているが、石英から発生する酸素のために、本発明のエッチングを行うと、マスクとしてのレジストパターンがダメージを受け、マスクの選択比が完全でなくなり、レジストの消耗が生じる。そのために、上記エッチング方法を実施する際には、Al2O3、AlN又はY2O3から作製されたフォーカスリング、又は石英表面上にAl2O3、AlN又はY2O3からなる溶射膜、CVD膜又はスパッタ膜を設けたフォーカスリングを用いて、エッチングプロセス中のレジストの消耗を防止している。 A focus ring (electrode pressing member) 116 surrounding the substrate S is provided on the substrate electrode 111 in order to direct the flow of process gas and plasma toward the surface of the substrate S. The focus ring 116 is usually made of quartz. However, when the etching of the present invention is performed due to oxygen generated from quartz, the resist pattern as a mask is damaged, and the mask selection ratio is not perfect. Resist wear occurs. Therefore, in practicing the above-described etching method consists Al 2 O 3, AlN or Y 2 O focus ring made from 3 Al 2 O 3 or on the quartz surface,, AlN or Y 2 O 3 spray A focus ring provided with a film, a CVD film or a sputtered film is used to prevent resist consumption during the etching process.
上記Al2O3、AlN及びY2O3からなる溶射膜、CVD膜及びスパッタ膜は、石英表面に十分に密着して形成されることが必要であり、例えばフォーカスリングの全表面に対して公知の溶射法、CVD法又はスパッタリング法で形成することができる。この膜厚は、100〜300μm程度であれば、本発明のエッチング中に膜剥離が生じることもない。 The sprayed film, the CVD film, and the sputtered film made of Al 2 O 3 , AlN, and Y 2 O 3 must be formed in close contact with the quartz surface, for example, on the entire surface of the focus ring. It can be formed by a known thermal spraying method, CVD method or sputtering method. If this film thickness is about 100 to 300 μm, film peeling does not occur during the etching of the present invention.
上記溶射法による膜は、公知の方法、例えば特開2003−166043号公報記載の方法等で形成でき、特に制限されるものではない。例えば、公知の減圧プラズマ溶射法等のプラズマ溶射法に従って、所定の温度で、密着性の良い緻密な溶射膜を所定の膜厚で形成することができる。 The film formed by the thermal spraying method can be formed by a known method, for example, a method described in JP-A No. 2003-166043, and is not particularly limited. For example, in accordance with a plasma spraying method such as a known low-pressure plasma spraying method, a dense sprayed film having good adhesion can be formed at a predetermined temperature at a predetermined temperature.
上記CVD法による膜は、公知の方法、例えば、イットリア膜の場合、前駆体材料としてY(C11H19O2)3、キャリアガスとして窒素(10sccm)、希釈ガスとしてO2(500〜1000sccm)を用い、基板温度400〜500℃、チャンバー圧力133〜1330Paの条件で、基板全表面に密着性の良い緻密なイットリア膜を所定の膜厚で形成することができる。 The film formed by the CVD method is a known method, for example, in the case of an yttria film, Y (C 11 H 19 O 2 ) 3 as a precursor material, nitrogen (10 sccm) as a carrier gas, and O 2 (500 to 1000 sccm) as a diluent gas. ), A dense yttria film with good adhesion can be formed on the entire surface of the substrate under conditions of a substrate temperature of 400 to 500 ° C. and a chamber pressure of 133 to 1330 Pa.
上記スパッタ法による膜は、公知の方法、例えばイットリア膜の場合、基板ホルダー上に基板を載置した後、真空ポンプによって高真空状態まで排気し、ガス導入孔からアルゴンガスを6.7×10−2Paの圧力まで導入し、その後、RF電源を起動して高周波電圧を発生させ、イットリア膜形成用ターゲットに1.0kWのRFスパッタ電力を投入し、磁気回路によって基板表面に平行磁場を形成しながらRFマグネトロンスパッタを行い、基板全表面に密着性の良い緻密なイットリア膜を所定の膜厚で形成することができる。マグネトロンスパッタ中は、基板加熱用ヒータを用い、基板の温度を270℃程度に保つことが好ましい。 The film formed by the sputtering method is a known method, for example, in the case of an yttria film, after placing the substrate on the substrate holder, the substrate is evacuated to a high vacuum state by a vacuum pump, and argon gas is 6.7 × 10 6 from the gas introduction hole. -2 Pa is introduced, then the RF power supply is activated to generate a high frequency voltage, 1.0 kW RF sputtering power is applied to the yttria film formation target, and a parallel magnetic field is formed on the substrate surface by a magnetic circuit. While performing RF magnetron sputtering, a dense yttria film with good adhesion can be formed on the entire surface of the substrate with a predetermined thickness. During magnetron sputtering, it is preferable to use a substrate heating heater and maintain the substrate temperature at about 270 ° C.
上記のように構成されたエッチング装置101を用い、上記したエッチングガスを真空チャンバー内に導入し、所定のバイアス電力を印加して基板をエッチングすることによって、貫通孔の形成が可能となる。 By using the etching apparatus 101 configured as described above, the above-described etching gas is introduced into the vacuum chamber, and a predetermined bias power is applied to etch the substrate, thereby forming a through hole.
次に、図1に示すエッチング装置を用いて行う、本発明に係る貫通孔の形成方法の実施の形態について説明する。 Next, an embodiment of a method for forming a through hole according to the present invention performed using the etching apparatus shown in FIG. 1 will be described.
プラズマ発生用高周波電源の電力を1000〜3000W、基板バイアス高周波電源(12.56MHz)の電力を500〜1000Wの条件下で、C 4 F 8 からなるエッチングガスを導入し、0.2〜2.0Paの圧力下、基板設定温度−20〜50℃で所定の時間放電し、基板に対しエッチングを行ってトレンチを形成した。その結果について、図2(a)、(b)、及び(c)に示すエッチングプロセスを参照して説明する。 An etching gas composed of C 4 F 8 is introduced under the conditions of 1000 to 3000 W for the plasma generating high frequency power source and 500 to 1000 W for the substrate bias high frequency power source (12.56 MHz), and 0.2 to 2. Under a pressure of 0 Pa, the substrate was discharged at a substrate set temperature of -20 to 50 ° C. for a predetermined time, and the substrate was etched to form a trench. The result will be described with reference to the etching process shown in FIGS. 2 (a), (b), and (c).
基板202上にレジスト(G線レジスト)を塗布し、フォトリソグラフィ法によりパターン化(レジストパターン203)したものをトレイ201上に置き、固定し(図2(a))、真空チャンバー内に載置する。その後、上記エッチングガスを用いて基板202をエッチングしてトレンチを形成すると、例えば山形状であって、その裾部分が削られてなるマイクロトレンチ(微小凹部)Aを持った底部を有するトレンチが得られる(図2(b))。図2(b)において202aはマイクロトレンチAの形成された基板である。このマイクロトレンチAの底面が基板202の底面まで達していれば、トレイ201を真空チャンバーから搬出して、そこでトレイ201から基板202aを取り外せば、貫通孔が形成された基板202aが得られる(図2(c))。また、このマイクロトレンチAの底面が基板の底面まで達せず、ごく僅かな厚みが残っていたとしても、真空チャンバーから搬出したトレイ201、すなわち基板202に対して軽い衝撃を与えれば、簡単にその厚みが壊れて貫通孔が形成された基板202aが得られる。本発明の方法による場合には、レジストパターンの消耗は従来の場合と比べて極めて少なく、貫通孔が簡単に形成され得る。次いで、所望に応じてCMP処理を施せば、基板表面を平坦にすることができる。なお、レジストパターン203は、既知の方法により剥離することができる。 A resist (G-ray resist) is applied on the substrate 202, and a pattern formed by photolithography (resist pattern 203) is placed on the tray 201, fixed (FIG. 2 (a)), and placed in a vacuum chamber. To do. Thereafter, when the trench is formed by etching the substrate 202 using the above-described etching gas, a trench having, for example, a mountain shape and a bottom having a micro-trench (small concave portion) A formed by cutting off the bottom portion thereof is obtained. (FIG. 2B). In FIG. 2B, reference numeral 202a denotes a substrate on which a micro trench A is formed. If the bottom surface of the micro-trench A reaches the bottom surface of the substrate 202, the tray 201 is taken out of the vacuum chamber, and the substrate 202a is removed from the tray 201, whereby the substrate 202a having a through hole is obtained (FIG. 2 (c)). Even if the bottom surface of the micro-trench A does not reach the bottom surface of the substrate and a very small thickness remains, if a slight impact is applied to the tray 201 carried out of the vacuum chamber, that is, the substrate 202, the micro-trench A can be easily obtained. A substrate 202a having a through-hole formed with a broken thickness is obtained. In the case of the method of the present invention, the consumption of the resist pattern is extremely small as compared with the conventional case, and the through hole can be easily formed. Next, if a CMP process is performed as desired, the substrate surface can be flattened. Note that the resist pattern 203 can be peeled off by a known method.
以下、実施例により本発明について具体的に説明する。 Hereinafter, the present invention will be specifically described by way of examples.
本実施例では、図1に示すエッチング装置を用い、エッチングガスとしてC 4 F 8 を用いてプラズマエッチングを行い、φ:15cm、厚さ:100μmのSiO2基板に貫通孔を形成した。 In this example, plasma etching was performed using C 4 F 8 as an etching gas using the etching apparatus shown in FIG. 1, and a through hole was formed in a SiO 2 substrate having a diameter of 15 cm and a thickness of 100 μm.
このプラズマエッチングの条件として、プラズマ発生用高周波電源(13.56MHz)の電力を2300W(アンテナパワー)、基板バイアス高周波電源(12.56MHz)の電力を650W(バイアスパワー)の条件下で、エッチングガスを導入し、0.5Paの圧力下、基板設定温度0℃で所定の時間放電し、基板のエッチングを行った。 As the conditions for this plasma etching, the etching gas is used under the condition that the power of the plasma generating high frequency power supply (13.56 MHz) is 2300 W (antenna power) and the power of the substrate bias high frequency power supply (12.56 MHz) is 650 W (bias power). Was discharged at a substrate set temperature of 0 ° C. for a predetermined time under a pressure of 0.5 Pa to etch the substrate.
また、比較のために、アンテナパワー:2300W、バイアスパワー450Wとして、上記エッチング方法を繰り返した。 For comparison, the above etching method was repeated with an antenna power of 2300 W and a bias power of 450 W.
上記エッチング結果について、図3(a)及び(b)に基板断面のSEM写真を示す。図3(a)は比較のために実施したエッチングの結果、図3(b)は本実施例のエッチング結果を示す。 About the said etching result, the SEM photograph of a board | substrate cross section is shown to Fig.3 (a) and (b). FIG. 3A shows the result of etching performed for comparison, and FIG. 3B shows the etching result of this example.
本実施例の場合、さらにエッチングを続けたところ、基板の底部に高さ20μmの山形状のエッチングされない部分が形成され、その裾部分に基板の底に達するマイクロトレンチが形成された。かくして貫通孔の形成された基板が得られた。 In the case of this example, when etching was further continued, a 20-μm-high non-etched portion having a height of 20 μm was formed at the bottom of the substrate, and a micro-trench reaching the bottom of the substrate was formed at the bottom. Thus, a substrate having a through hole was obtained.
本実施例では、プラズマエッチングの条件として、基板バイアス高周波電源(12.56MHz)の電力を500W(バイアスパワー)とした以外は、実施例1と同様の条件で基板のエッチングを行った。 In this example, the substrate was etched under the same conditions as in Example 1 except that the power of the substrate bias high frequency power supply (12.56 MHz) was 500 W (bias power) as the plasma etching conditions.
本実施例の場合も、さらにエッチングを続けたところ、基板の底部に高さ20μmの山形状のエッチングされない部分が形成され、その裾部分に基板の底に達するマイクロトレンチが形成された。かくして貫通孔の形成された基板が得られた。 Also in this example, when the etching was further continued, an unetched portion having a mountain shape with a height of 20 μm was formed at the bottom of the substrate, and a micro-trench reaching the bottom of the substrate was formed at the bottom. Thus, a substrate having a through hole was obtained.
本実施例では、プラズマエッチングの条件として、基板バイアス高周波電源(12.56MHz)の電力を1000W(バイアスパワー)とした以外は、実施例1と同様の条件で基板のエッチングを行った。 In this example, the substrate was etched under the same conditions as in Example 1 except that the power of the substrate bias high frequency power source (12.56 MHz) was set to 1000 W (bias power) as the plasma etching conditions.
本実施例の場合も、さらにエッチングを続けたところ、基板の底部に高さ20μmの山形状のエッチングされない部分が形成され、その裾部分に基板の底に達するマイクロトレンチが形成された。かくして貫通孔の形成された基板が得られた。 Also in this example, when the etching was further continued, an unetched portion having a mountain shape with a height of 20 μm was formed at the bottom of the substrate, and a micro-trench reaching the bottom of the substrate was formed at the bottom. Thus, a substrate having a through hole was obtained.
(比較例1)
本比較例では、プラズマエッチングの条件として、基板バイアス高周波電源(12.56MHz)の電力を1100W(バイアスパワー)とした以外は、実施例1と同様の条件で基板のエッチングを行った。
(Comparative Example 1)
In this comparative example, the substrate was etched under the same conditions as in Example 1 except that the power of the substrate bias high frequency power supply (12.56 MHz) was 1100 W (bias power) as the plasma etching conditions.
上記の場合、マイクロトレンチのエッチングが進行しすぎて基板保持ステージにダメージを与えてしまった。 In the above case, the etching of the micro-trench has progressed too much, causing damage to the substrate holding stage.
本発明によれば、簡便に、基板に貫通孔を形成することができるので、本発明は、NEMS、MEMS(センサ、アクチェータ、振動子、発信機、ウエハレベルパッケジング)、半導体実装(パッケージング)などのような半導体装置分野で有効に利用可能である。 According to the present invention, since a through-hole can be easily formed in a substrate, the present invention relates to NEMS, MEMS (sensor, actuator, vibrator, transmitter, wafer level packaging), semiconductor packaging (packaging) And the like can be effectively used in the field of semiconductor devices.
101 エッチング装置 102 真空排気手段
103 真空チャンバー 104 円筒状側壁
105 プラズマ発生室 106 基板処理室
107a、107b、107c 磁場コイル
108 環状磁気中性線 109 アンテナコイル
110 第1高周波電源 111 基板電極
112 コンデンサ 113 第2高周波電源
114 天板 115 ガス導入手段
116 フォーカスリング 201 トレイ
202 基板 202a 貫通孔が形成された基板
203 レジストパターン S 基板
A マイクロトレンチ
DESCRIPTION OF SYMBOLS 101 Etching apparatus 102 Vacuum exhaust means 103 Vacuum chamber 104 Cylindrical side wall 105 Plasma generating chamber 106 Substrate processing chamber 107a, 107b, 107c Magnetic field coil 108 Annular magnetic neutral wire 109 Antenna coil 110 First high frequency power supply 111 Substrate electrode 112 Capacitor 113 First 2 High frequency power supply 114 Top plate 115 Gas introduction means 116 Focus ring 201 Tray 202 Substrate 202a Substrate 203 with a through-hole formed therein Resist pattern S Substrate A Micro trench
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009248215A JP5454776B2 (en) | 2009-10-28 | 2009-10-28 | Through hole formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009248215A JP5454776B2 (en) | 2009-10-28 | 2009-10-28 | Through hole formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011096791A JP2011096791A (en) | 2011-05-12 |
| JP5454776B2 true JP5454776B2 (en) | 2014-03-26 |
Family
ID=44113411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009248215A Active JP5454776B2 (en) | 2009-10-28 | 2009-10-28 | Through hole formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5454776B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199136A (en) * | 2010-03-23 | 2011-10-06 | Toppan Printing Co Ltd | Mold for imprint, method of fabricating the same, and pattern transferred body |
| WO2024172134A1 (en) * | 2023-02-16 | 2024-08-22 | 三谷産業株式会社 | Porous membrane, biocapsule, implant device, and method for producing porous membrane |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001334499A (en) * | 2000-05-31 | 2001-12-04 | Sony Corp | Manufacturing method of fine device |
| JP3527901B2 (en) * | 2001-07-24 | 2004-05-17 | 株式会社日立製作所 | Plasma etching method |
| JP4500023B2 (en) * | 2003-08-26 | 2010-07-14 | 株式会社アルバック | Interlayer dielectric film dry etching method |
| JP5061506B2 (en) * | 2006-06-05 | 2012-10-31 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
| JP5124121B2 (en) * | 2006-10-02 | 2013-01-23 | 株式会社アルバック | Etching method of glass substrate |
| JP2008210952A (en) * | 2007-02-26 | 2008-09-11 | Sanyo Electric Co Ltd | Semiconductor device manufacturing method, silicon interposer manufacturing method, and semiconductor module manufacturing method |
-
2009
- 2009-10-28 JP JP2009248215A patent/JP5454776B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011096791A (en) | 2011-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5211332B2 (en) | Plasma CVD apparatus, DLC film and thin film manufacturing method | |
| JP4566789B2 (en) | Plasma processing method and plasma processing apparatus | |
| CN103460347B (en) | Method for depositing bevel protective film | |
| US20040072426A1 (en) | Process chamber for manufacturing a smiconductor device | |
| JP6101227B2 (en) | Plasma dicing method and plasma dicing apparatus | |
| JP2002305171A (en) | Surface treatment method for silicon-based substrate | |
| KR100702723B1 (en) | Dry etching method | |
| JP2012142495A (en) | Plasma etching method and plasma etching apparatus | |
| JP5203340B2 (en) | Manufacturing method of semiconductor device | |
| TW201628082A (en) | Plasma etching apparatus | |
| KR20070098499A (en) | Electrode plate and plasma processing device for plasma processing | |
| JP6188587B2 (en) | Wafer dividing method | |
| JP2010278362A (en) | Plasma etching equipment | |
| KR100893959B1 (en) | Processing method and plasma etching method | |
| TWI570803B (en) | A deep silicon etch method | |
| JP5454776B2 (en) | Through hole formation method | |
| KR100932763B1 (en) | Plasma Etching Method of Sample | |
| JP5284679B2 (en) | Plasma etching method | |
| KR20030002241A (en) | Apparatus for cleaning of wafer edge | |
| JP4588595B2 (en) | Plasma processing apparatus and processing method | |
| JP2011204709A (en) | Plasma processing apparatus | |
| JP5140568B2 (en) | Etching method of multilayer film | |
| JP5272648B2 (en) | Semiconductor device manufacturing method and semiconductor substrate processing method | |
| JP5207365B2 (en) | Method for etching a ferroelectric substrate | |
| KR101262904B1 (en) | Plasma etching apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5454776 Country of ref document: JP |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |