JP5463693B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

Description

本発明は、シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハに関し、具体的には、Ｎ型の超低抵抗率のシリコン単結晶基板を用いたシリコンエピタキシャルウェーハとその製造方法に関する。

シリコン半導体の集積回路素子（デバイス）の高集積化は、急速に進んでおり、デバイスが形成されるシリコンウェーハの品質に対する要求は、ますます厳しくなっている。
すなわち、高集積化に伴い集積回路は微細となる。そのため、デバイスが形成されるいわゆるデバイス活性領域では、転位などの結晶欠陥および金属系不純物が厳しく制限される。これらは、リーク電流の増大およびキャリアのライフタイム低下の原因となるためである。

近年、電源コントロールなどの用途として、パワー半導体デバイスが用いられている。パワー半導体デバイス用の基板としては、チョクラルスキー（ＣＺ）法により育成されたシリコン単結晶棒をスライスし、得られたシリコン単結晶基板の表面に、結晶欠陥をほぼ完全に含まないシリコン薄膜を成長させたシリコンエピタキシャルウェーハが主に利用されている。そのシリコンエピタキシャルウェーハのシリコン単結晶基板には、一般的に高濃度にドーパントがドープされている。

そして、特に大電流動作が可能な低耐圧パワーＭＯＳデバイス用途に、Ｎ型の超低抵抗率（２．０ｍΩ・ｃｍ以下）のシリコン単結晶基板を用いたＮ／Ｎ^＋＋＋シリコンエピタキシャルウェーハの需要が急速に高まっている。
ここで、このＮ^＋＋＋は超低抵抗率の導電型がＮ型であることを意味する。

しかし、このＮ型の超低抵抗率のシリコン単結晶基板を用いたシリコンエピタキシャルウェーハでは、シリコン薄膜の気相成長工程中やデバイス熱処理中にシリコン薄膜にミスフィット転位が発生する場合があり、デバイス特性の悪化が懸念されている。

これは、Ｎ／Ｎ^＋＋＋シリコンエピタキシャルウェーハでは、シリコン単結晶基板にシリコンより共有結合半径の小さい燐が多量にドープされることにより、圧縮歪みが生じているためである。そのため、シリコン薄膜とシリコン単結晶基板との間に格子不整合が生じ、この格子不整合が原因でシリコン薄膜のエピタキシャル成長工程中やデバイス熱処理中にミスフィット転位が発生する場合があり、デバイス特性の悪化が懸念されている。

そこで、ミスフィット転位を抑制するための技術のひとつに、シリコン薄膜とシリコン単結晶基板の間に緩衝層を形成する方法がある。この特許文献１で挙げられている緩衝層の形成方法は、熱酸化処理によって表面に酸化膜を形成し、その酸化膜にボロンを偏析させて、ボロン濃度が低減した層をシリコン単結晶基板表面に形成するものである。

特開昭６２−１６９４２２号公報

しかし、この特許文献１に開示されている技術では、ボロンをドープしたＰ型（０．００５Ω・ｃｍ）の場合にのみに適用できることしか言及しておらず、Ｎ型の超低抵抗率のシリコンエピタキシャルウェーハには適応できていない。
加えて、熱酸化工程と酸化膜除去工程が含まれているため、金属不純物等による汚染の問題が存在する。更に、ミスフィット転位が抑制できる具体的熱処理については一切言及されていない。

本発明は、上記問題に鑑みなされたものであって、Ｎ型の超低抵抗率（２ｍΩ・ｃｍ以下）のシリコン単結晶基板を用いた、ミスフィット転位の発生を抑制することができるシリコンエピタキシャルウェーハの製造方法とシリコンエピタキシャルウェーハを提供することを目的とする。

上記課題を解決するため、本発明では、少なくとも、チョクラルスキー法によって育成したシリコン単結晶棒を加工してシリコン単結晶基板を作製し、該シリコン単結晶基板の主表面上にシリコン薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記チョクラルスキー法で前記シリコン単結晶棒を育成する際に、該シリコン単結晶棒に抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、かつ前記シリコン薄膜の気相成長前に、前記シリコン単結晶基板に対して前記燐の拡散長が０．２４μｍ以上となるように時間と温度を調整した熱処理を行うことを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。

このように、２ｍΩ・ｃｍ以下のＮ型の超低抵抗率シリコン単結晶基板に、燐の拡散長にして０．２４μｍ以上になるような温度と時間に調整した熱処理を施す。このような熱処理により、シリコン単結晶基板表面から少なくとも０．２４μｍ以上の領域では燐が外方拡散して燐濃度が減少し、シリコン単結晶基板の表面では燐による圧縮歪が小さくなる。そしてこのシリコン単結晶基板の表面上にシリコン単結晶薄膜を気層成長させることで、シリコン単結晶基板とシリコン薄膜との間の格子不整合が緩和され、ミスフィット転位の発生が抑制される。従って、ミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハを、効率よく、且つ容易に製造することができる。
ここで、燐の拡散長が０．２４μｍ未満の場合、格子不整合の緩和が不十分となってミスフィット転位の発生を抑制することが困難となるため、拡散長が０．２４μｍ以上となる条件の熱処理を行う。

また、前記熱処理は、水素含有雰囲気で行うこととすることが好ましい。
このように、熱処理の雰囲気を水素含有雰囲気にすることによって、熱処理中に燐が高濃度にドープされたシリコン単結晶基板の表面および裏面に形成されている自然酸化膜を除去することができ、後に気相成長させるシリコン薄膜の結晶性を更に良好なものとすることができるとともに、効率よく燐の外方拡散を生じさせることができる。

また、本発明では、少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン薄膜からなるシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下となるように燐がドープされ、かつ外方拡散によって該シリコン単結晶基板の表面に深さ０．２４μｍ以上の前記燐の濃度が減少した領域が存在するものであることを特徴とするシリコンエピタキシャルウェーハを提供する。

このように、シリコンエピタキシャルウェーハのシリコン単結晶基板に、外方拡散によってその表面に燐の濃度が減少した深さ０．２４μｍ以上の領域が存在するものであれば、シリコン単結晶基板表面では、燐濃度が低い領域の存在によって、高濃度にドープされた燐によって発生する格子の歪みを低減することができるため、その表面に形成されたシリコン薄膜とシリコン単結晶基板の格子不整合が小さなものとなっている。そのためミスフィット転位の発生が抑制されたものとなる。
また、抵抗率が２ｍΩ・ｃｍ以下となるように燐がドープされたシリコン単結晶基板を用いたシリコンエピタキシャルウェーハでありながらミスフィット転位の発生が抑制されたものであるため、近年の需要の増加に即したものとなっている。

以上説明したように、本発明によれば、Ｎ型の超低抵抗率（２ｍΩ・ｃｍ以下）のシリコン単結晶基板の表面の燐を外方拡散させることで、高濃度燐ドープによるシリコン単結晶基板とシリコン薄膜との間の格子不整合が原因で生じるミスフィット転位の発生を抑制することができるシリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハを提供することができる。

本発明のシリコンエピタキシャルウェーハの概略の一例を示した図である。 表１に示した条件の熱処理を行ったシリコン単結晶基板上にシリコン薄膜を堆積させたシリコンエピタキシャルウェーハに、熱処理を行った後のウェーハのＸ線トポグラフ像を示した図である。 図２のＸ線トポグラフ像で検出されたミスフィット転位長さと、シリコン単結晶基板に施した熱処理から計算される燐の拡散長との関係を示したグラフである。

以下、本発明についてより具体的に説明する。
前述のように、Ｎ型の超低抵抗率（２ｍΩ・ｃｍ以下）のシリコン単結晶基板を用いた、ミスフィット転位の発生を抑制することができるシリコンエピタキシャルウェーハの製造方法とシリコンエピタキシャルウェーハの開発が待たれていた。

そこで、本発明者らは以下に示すような検討のための実験を行った。
まず、直径２００ｍｍ、面方位（１００）でドーパントを燐とした抵抗率が１．２ｍΩ・ｃｍのシリコン単結晶基板７枚に対して、温度が１０９０，１１３０，１１７０℃の３水準、時間が４０，１８０，３００ｓｅｃの３水準の熱処理を、表１に示す計７通りを各々の基板に対して施した。表１に、本実験で行った熱処理条件を示す。

次に、これらの熱処理を施したシリコン単結晶基板上に、シリコン薄膜を１４μｍ堆積させ、更にミスフィット転位の発生を促進するために１０５０℃／５．５ｈの熱処理を施した。
そしてこれらのシリコンエピタキシャルウェーハのミスフィット転位を００４反射Ｘ線トポグラフ法で評価し、ミスフィット転位の長さを実測した。図２に、本実験において製造したシリコンエピタキシャルウェーハをＸ線トポグラフで観察した結果をまとめたものを示す。
また、図３にＸ線トポグラフで検出することができたミスフィット転位の長さと各熱処理条件での燐の拡散長との関係を示す。

その結果、ミスフィット転位の長さと燐の拡散長の両者には比較的良い相関が存在することが判った。そしてこの知見から、ミスフィット転位の発生はシリコン単結晶薄膜を堆積させる前のシリコン単結晶基板に施す熱処理に関係があること、すなわち外方拡散によって燐濃度が減少した領域の深さに依存することが判った。
そしてこの図３から、完全にミスフィット転位の発生を抑制するためには、燐の拡散長にして０．２４μｍ以上となるような温度と時間の熱処理を施してやる必要があることも判った。
こうして上記発見を基に本発明を完成させた。

以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図１は、本発明のシリコンエピタキシャルウェーハの概略の一例を示した図である。
本発明のシリコンエピタキシャルウェーハ１０は、少なくとも、シリコン単結晶基板１１と、そのシリコン単結晶基板１１の主表面上に気相成長によって形成されたシリコン薄膜１３からなるものである。
そして、シリコン単結晶基板１１は、抵抗率が２ｍΩ・ｃｍ以下となるように燐がドープされたものである。更に、外方拡散によって、該シリコン単結晶基板１１の表面に、燐の濃度が減少した深さ０．２４μｍ以上の外方拡散領域１２が存在するものである。

このように、シリコン単結晶基板１１の表面に、燐濃度の低い領域（外方拡散領域）１２が０．２４μｍ以上の深さで存在することによって、燐によって発生する格子の歪みを基板の表面では低減することができる。すなわち、燐が大量にドープされたシリコン単結晶基板とシリコン薄膜の格子定数の違いを小さなものとすることができ、よってシリコン薄膜にミスフィット転位が発生することが抑制されることになる。
ここで、領域１２の深さが０．２４μｍ未満の場合、燐ドープによる格子歪みを緩衝させる領域の深さが不足して、シリコン薄膜にミスフィット転位が発生することを抑制することが困難となるため、領域１２の深さは０．２４μｍ以上とする必要がある。

そしてこのような本発明のシリコンエピタキシャルウェーハの製造方法について、以下説明するが、もちろんこれに限定されるものではない。

まず、チョクラルスキー法によってシリコン単結晶棒を育成する。
このとき、抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープする。
ここで、燐をドープする方法は一般的な手法であればよく、ルツボ内の原料シリコン融液に燐を投入することでドープすることができるが、この手法に限定されない。

その後、育成したシリコン単結晶棒を加工して、超低抵抗率（２ｍΩ・ｃｍ以下）のシリコン単結晶基板を作製する。具体的には、シリコン単結晶棒をスライスし、その後ラッピング・エッチング・研磨等を行う。
この加工で行われるスライスも、一般的なものとすれば良く、例えば内周刃スライサあるいはワイヤソー等の切断装置によってスライスすることができる。またラッピング・エッチング・研磨等も一般的な条件で行えば良く、製造するシリコンエピタキシャルウェーハの仕様に応じて適宜選択することができる。

その後、シリコン単結晶基板に対して、燐の拡散長が０．２４μｍ以上となるように時間と温度を調整した熱処理を行って、基板表面の燐を外方拡散させる。これによって、基板表面の燐による歪が小さくなり、シリコン単結晶基板／シリコン薄膜界面の格子不整合が緩和され、ミスフィット転位の発生を抑制することができる。

ここで、燐の拡散長は（Ｄ×ｔ）^１／２の関係式から求めることができる。式中のＤは燐の拡散係数で、例えば（Ｊ．Ａｐｐｌ．Ｐｈｙｓ． Ｖｏｌ．２７， Ｐ−５４４（１９５６））にあるように、Ｄ＝１０．５ｅｘｐ（−８５０００／ＲＴ）の関係式から求めることができる。またｔは熱処理時間である。

ここで、この熱処理の雰囲気を、水素含有雰囲気とすることができる。
このように、熱処理の雰囲気が水素含有雰囲気であれば、効率よく燐を外方拡散させることができる。また、熱処理中にシリコン単結晶基板表面の自然酸化膜を除去することができ、その後にシリコン薄膜を気相成長させる際に障害となる層を除去できる。従って、気相成長させるシリコン薄膜に結晶欠陥が発生することをより低減することができる。

そして、準備したシリコン単結晶基板の主表面上に、シリコン薄膜を気相成長させ、シリコンエピタキシャルウェーハを製造する。
この気相成長方法は、一般的な条件で行えば良く、例えば、Ｈ_２をキャリアガスとしてＳｉＨＣｌ_３等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記シリコン単結晶基板の主表面上に、１０５０〜１２５０℃程度でＣＶＤ法により、エピタキシャル成長させればよい。
また気相成長させるシリコン薄膜の物性（厚さ、導電型、抵抗率など）は、後に作製するデバイスに適するように任意に選択することができる。

このようなシリコンエピタキシャルウェーハの製造方法によって、ミスフィット転位の発生が抑制されたことによるデバイス特性の優れたシリコンエピタキシャルウェーハの作製が可能となる。また、緩衝層の形成等が不要であり、基板の生産性や歩留りに優れたシリコンエピタキシャルウェーハの製造方法とすることができる。

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１，比較例１）
まず、抵抗率が１．２ｍΩ・ｃｍとなるように燐をドープしてチョクラルスキー法でシリコン単結晶棒を育成し、そのシリコン単結晶棒を加工した直径２００ｍｍ、面方位（１００）のシリコン単結晶基板を２枚準備した。
その後、準備したシリコン単結晶基板に対して、水素雰囲気・１１３０℃で、１０００ｓｅｃ（実施例１）、９００ｓｅｃ（比較例１）の熱処理を行った。この時の燐の拡散長は各々０．２４２μｍ（実施例１）、０．２２９μｍ（比較例１）であった。
その後、それぞれの熱処理を行ったシリコン単結晶基板の表面にシリコン薄膜を１５μｍ気相成長させてシリコンエピタキシャルウェーハを製造した。

作製したシリコンエピタキシャルウェーハのミスフィット転位の発生の有無を評価するため、１０５０℃／５．５ｈの熱処理を施した。そしてこれらのシリコンエピタキシャルウェーハのミスフィット転位を反射Ｘ線トポグラフ法で評価し、ミスフィット転位の有無を評価した。

その結果、実施例１のシリコンエピタキシャルウェーハの表面にはミスフィット転位は確認されなかったが、比較例１のウェーハにはミスフィット転位が確認された。

（実施例２，比較例２）
実施例１において、熱処理条件を、１２００℃で、２４０ｓｅｃ（実施例２）、１８０ｓｅｃ（比較例２）とした以外は同様の条件でシリコンエピタキシャルウェーハを製造し、同様の評価を行った。ここで、燐の拡散長は各々０．２４５μｍ（実施例２）、０．２１２μｍ（比較例２）であった。

その結果、実施例１や比較例１同様、燐の拡散長が０．２４μｍ以上であった実施例２のシリコンエピタキシャルウェーハにはミスフィット転位は確認されなかったが、０．２４μｍ未満の比較例２のシリコンエピタキシャルウェーハにはミスフィット転位が確認された。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１０…シリコンエピタキシャルウェーハ、
１１…シリコン単結晶基板、
１２…外方拡散領域、
１３…シリコン薄膜。

Claims (2)

1. 少なくとも、チョクラルスキー法によって育成したシリコン単結晶棒を加工してシリコン単結晶基板を作製し、該シリコン単結晶基板の主表面上にシリコン薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
   前記チョクラルスキー法で前記シリコン単結晶棒を育成する際に、該シリコン単結晶棒に抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、
   かつ前記シリコン薄膜の気相成長前に、（１０．５ｅｘｐ（−８５０００／ＲＴ）×ｔ） ^１／２ で求められる燐の拡散長が０．２４μｍ以上となるように熱処理の時間ｔ及び温度Ｔを設定し、前記シリコン単結晶基板に対して前記時間ｔ及び前記温度Ｔで熱処理を行うことを特徴とするシリコンエピタキシャルウェーハの製造方法。
2. 前記熱処理は、水素含有雰囲気で行うことを特徴とする請求項１に記載のシリコンエピタキシャルウェーハの製造方法。
   

Images