Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5466482B2 - Digital conversion device and power conversion device - Google Patents
[go: Go Back, main page]

JP5466482B2 - Digital conversion device and power conversion device - Google Patents

Digital conversion device and power conversion device Download PDF

Info

Publication number
JP5466482B2
JP5466482B2 JP2009253186A JP2009253186A JP5466482B2 JP 5466482 B2 JP5466482 B2 JP 5466482B2 JP 2009253186 A JP2009253186 A JP 2009253186A JP 2009253186 A JP2009253186 A JP 2009253186A JP 5466482 B2 JP5466482 B2 JP 5466482B2
Authority
JP
Japan
Prior art keywords
power
conversion
current
digital
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009253186A
Other languages
Japanese (ja)
Other versions
JP2010136360A (en
Inventor
吉朗 土山
章弘 京極
智広 川崎
秀尚 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009253186A priority Critical patent/JP5466482B2/en
Publication of JP2010136360A publication Critical patent/JP2010136360A/en
Application granted granted Critical
Publication of JP5466482B2 publication Critical patent/JP5466482B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0012Control circuits using digital or numerical techniques
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0067Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007Plural converter units in cascade
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Inverter Devices (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、アナログ信号(例えば、時々刻々に値が変化する電流値を示す情報信号)をデジタル信号に変換するデジタル変換装置、及びそのデジタル変換装置を使用し且つスイッチング手段を用いて電力形態をその利用目的に応じて変換する、いわゆるパワーエレクトロニクス用の電力変換装置に関する。特に、本発明は、交流電力を一旦直流に変換して、さらに別の交流に変換する電力変換装置や、直流電力を完全に別個の複数の交流電力に変換する電力変換装置に関する。電力変換装置の具体的な例としては、交流電源を用いて、電動圧縮機をインバータで可変速駆動する家庭用や業務用などのエアコン及び冷蔵庫などが挙げられる。   The present invention relates to a digital conversion device that converts an analog signal (for example, an information signal indicating a current value that changes from time to time) into a digital signal, and a power configuration using the digital conversion device and switching means. The present invention relates to a power conversion device for so-called power electronics that performs conversion according to the purpose of use. In particular, the present invention relates to a power converter that once converts AC power into DC and then converts it into another AC, and a power converter that converts DC power into a plurality of completely separate AC power. Specific examples of the power converter include home and business use air conditioners and refrigerators that use an AC power source to drive an electric compressor with an inverter at a variable speed.

電力変換装置には、交流電力を直流電力に変換するコンバータ部と、直流電力を任意の交流電力に変換するインバータ部との両方を含むものがある。これらを制御して、負荷(例えば、モータ)に所望の電力を供給するために、通常、コンバータ部とインバータ部において、電流値や電圧値を検出し、検出した値に基づいて、コンバータ部とインバータ部を制御している。   Some power converters include both a converter unit that converts AC power into DC power and an inverter unit that converts DC power into arbitrary AC power. In order to control these and supply desired power to a load (for example, a motor), the converter unit and the inverter unit usually detect current values and voltage values, and based on the detected values, the converter unit and The inverter unit is controlled.

従来の電力変換装置は、コンバータ部とインバータ部を制御する制御回路を別々に実現するか、又は制御に用いるセンシング情報が電力系とは絶縁した状態で得られるようにしていた。特に、入力あるいは出力の電流のセンシングに関しては、ホール効果を用いた電流センサを用いて、瞬時の電流を電力系とは絶縁してセンシングできるようにするのが一般的である(例えば、特許文献1参照)。しかしながら、この構成は、ホール効果による電流センサを必要とする。ホール効果による電流センサは、高精度なものほど、比較的高価である。   Conventional power converters either separately implement a control circuit that controls the converter unit and the inverter unit, or sensing information used for control is obtained in a state insulated from the power system. In particular, with respect to sensing of input or output current, it is common to use a current sensor that uses the Hall effect so that instantaneous current can be sensed while being insulated from the power system (for example, Patent Documents). 1). However, this configuration requires a current sensor due to the Hall effect. The more accurate current sensor based on the Hall effect is relatively expensive.

一方、電流センサの代わりに、電流をセンシングしたい系に低抵抗を挿入し、その両端の電位をセンシングすることにより、電流センシング情報を得る電力変換装置もよく知られている(図1の抵抗112、113を参照)。この場合、制御回路とコンデンサの一端を共通電位にすれば、一方の抵抗の一端の電位がコンバータ電流に比例する値となり、他方の抵抗の一端の電位はインバータ電流に比例する値になるので、これらの値を用いて、電源電流制御であるコンバータ制御とモータ駆動制御であるインバータ制御を実現することが可能である。しかし、実際の回路では、コンデンサの一端の電位、2つの抵抗の一端の電位、及び制御回路の基準電位を完全に一致させることは難しい。また、電力変換装置の回路中には抵抗分以外にもインダクタンス成分があり、瞬時の電流に比例した電圧が発生できるとは限らない。特にパワーエレクトロニクスでは、スイッチングにより経路を切り替えながら電力変換を行うので、回路には電流が断続的に流れるところがあり、インダクタンス成分により瞬間的には大きな電圧が発生し、ノイズになる。このノイズを少なくするにはインダクタンス成分を少なくすることが必要であり、配線を太くかつ短くするなどの手法をとるが、実際の部品には一定の大きさもあり、短くすることにも限度がある。そのため、コンバータ側とインバータ側の2つの情報は互いに干渉しあう。具体的には、コンバータ側の検出電圧にはインバータ側の抵抗の電圧が大きく変化するタイミングでパルス状のノイズが重畳し(図3(a)参照)、インバータ側の検出電圧には、コンバータ側のIGBTが実際にON/OFFするタイミングでパルス状のノイズが重畳する(図3(b)参照)。このように、コンバータ側とインバータ側の両方でIGBTの変化エッジでパルスノイズが重畳されるため、このパルスノイズを除去する必要がある。   On the other hand, instead of a current sensor, a power converter that obtains current sensing information by inserting a low resistance into a system in which current is to be sensed and sensing the potential at both ends thereof is also well known (resistor 112 in FIG. 1). 113). In this case, if one end of the control circuit and the capacitor is set to a common potential, the potential at one end of one resistor becomes a value proportional to the converter current, and the potential at one end of the other resistor becomes a value proportional to the inverter current. Using these values, it is possible to realize converter control, which is power supply current control, and inverter control, which is motor drive control. However, in an actual circuit, it is difficult to completely match the potential at one end of the capacitor, the potential at one end of the two resistors, and the reference potential of the control circuit. In addition, the circuit of the power conversion device has an inductance component other than the resistance component, and a voltage proportional to the instantaneous current cannot always be generated. In particular, in power electronics, power conversion is performed while switching the path by switching. Therefore, there is a place where current flows intermittently in the circuit, and a large voltage is instantaneously generated due to the inductance component, resulting in noise. In order to reduce this noise, it is necessary to reduce the inductance component, and methods such as making the wiring thicker and shorter are taken, but actual parts have a certain size, and there is a limit to shortening it . Therefore, the two pieces of information on the converter side and the inverter side interfere with each other. Specifically, pulse-like noise is superimposed on the detected voltage on the converter side at the timing when the voltage of the resistor on the inverter side changes greatly (see FIG. 3A), and the detected voltage on the inverter side The pulse-like noise is superimposed at the timing when the IGBT is actually turned on / off (see FIG. 3B). As described above, since the pulse noise is superimposed at the changing edge of the IGBT on both the converter side and the inverter side, it is necessary to remove the pulse noise.

例えば、制御回路が1つの制御回路で実現されていれば、コンバータおよびインバータで用いているIGBTの変化タイミングを全て監視して、その期間における2つの抵抗の電圧をセンシング情報として用いないとする手法や、2つの抵抗の電圧出力に高域遮断フィルタを経由してからセンシング情報を得るなどの手法が考えられる。IGBTの変化タイミングを監視して、変化期間での電圧情報を読込まないとする場合は、正確な変化タイミングを知っておく必要があるが、実際のIGBTの変化タイミングは、制御回路で決定した変化タイミングよりは少しずれているため、正確な変化タイミングを知ることは困難であり、非現実的である。同様に、電圧出力に高域遮断フィルタを経由させる場合は読込むタイミングがずれるため、インバータ側の波形のように、複数の相の情報が時分割で含まれている場合には、別の相の情報が誤って混入してしまう可能性があり、大きな効果を得ることは非現実的である。特に高域遮断フィルタを経由させると、情報の遅れを生じてしまい、安定かつ高精度な制御を実現することが困難になってしまう。よって、コンバータ部とインバータ部を備える電力変換装置において、簡単な方法でノイズを除去することができない。   For example, if the control circuit is realized by a single control circuit, all the change timings of the IGBTs used in the converter and the inverter are monitored, and the voltages of the two resistors during that period are not used as sensing information Alternatively, it is conceivable to obtain sensing information after the voltage output of the two resistors passes through the high-frequency cutoff filter. When monitoring the change timing of the IGBT and not reading the voltage information during the change period, it is necessary to know the exact change timing, but the actual change timing of the IGBT is determined by the control circuit. Since it is slightly deviated from the change timing, it is difficult and unrealistic to know the exact change timing. Similarly, when the voltage output is passed through the high-frequency cutoff filter, the read timing is shifted, so if information on multiple phases is included in a time-division manner, such as the waveform on the inverter side, another phase It is unrealistic to obtain a great effect. In particular, when a high-frequency cutoff filter is used, information delay occurs, making it difficult to achieve stable and highly accurate control. Therefore, in a power converter provided with a converter part and an inverter part, noise cannot be removed by a simple method.

また、直流電力を完全に別個の複数の交流電力に変換する電力変換装置がある(図9参照)。しかし、直流電源から複数のインバータを経由して複数のモータを独立に制御する場合にも、複数の電流検出抵抗で得られる電流情報は、互いの電流が急激に変化するタイミングで、もう一方の電流波形にパルスノイズを与えてしまう(図10(a)(b)参照)。このような場合にも、安定かつ高精度な制御を実現するためには、パルスノイズを除去する必要があるが、この場合も上述した問題と同様の問題が生じる。   There is also a power conversion device that converts direct current power into a plurality of completely separate alternating current powers (see FIG. 9). However, even when a plurality of motors are controlled independently from a DC power source via a plurality of inverters, the current information obtained by a plurality of current detection resistors is the timing at which the currents of each other change rapidly. Pulse noise is given to the current waveform (see FIGS. 10A and 10B). Even in such a case, in order to realize stable and highly accurate control, it is necessary to remove the pulse noise. In this case, the same problem as described above occurs.

そこで、従来の電力変換装置はパルスノイズを除去するAD変換部を備えている。図11に、一般によく知られているワンチップマイクロコンピュータのAD変換部のノイズ除去の原理を示した回路構成図を示す。デジタル制御の実現のために、AD変換部1000は、まずアナログ情報をAD変換中に値が変化しないように、サンプルホールド回路(S&H)1001を経由させることにより、アナログの一定値にホールドさせる。AD変換回路(ADC)1009は、このホールドされたアナログ値をデジタル値に変換し、1回の変換毎に、変換結果1、変換結果2、変換結果3としてそれぞれの記憶手段1011、1012及び1013に順次蓄える。3つの変換が終了すると、離散値除去回路1007が最もかけ離れた値を除去し、平均回路1008が残りの値を平均化する。このようにして、パルス状のノイズの影響を除去している。   Therefore, the conventional power conversion device includes an AD conversion unit that removes pulse noise. FIG. 11 is a circuit configuration diagram showing the principle of noise removal of an AD conversion unit of a generally well-known one-chip microcomputer. In order to realize digital control, the AD conversion unit 1000 first holds analog information at a constant analog value by passing through a sample and hold circuit (S & H) 1001 so that the value does not change during AD conversion. The AD conversion circuit (ADC) 1009 converts the held analog value into a digital value, and stores each of the storage units 1011, 1012, and 1013 as a conversion result 1, a conversion result 2, and a conversion result 3 for each conversion. Store in order. When the three conversions are completed, the discrete value removal circuit 1007 removes the farthest value, and the averaging circuit 1008 averages the remaining values. In this way, the influence of pulsed noise is removed.

図12に、AD変換部1000による変換および演算を時系列で示す。AD変換部1000は、電力変換装置を内部に含む空気調和機などのシステム全体から、アナログ情報の取込&AD変換開始の信号を受けて、一回目のAD変換を行い、その結果を変換結果1に格納し保持する。一回目のAD変換が終了すると、二回目のAD変換を行い、その結果を変換結果2に格納し保持する。二回目のAD変換が終了すると、三回目のAD変換を行いその結果を得る。三回目のAD変換が終了すると、これまでの3つのAD変換結果からもっともかけ離れた値を除去し、除去した残りの値の平均結果を得る。その後、この平均結果を、ノイズ除去されたAD変換結果として採用している。   FIG. 12 shows the conversion and calculation by the AD conversion unit 1000 in time series. The AD conversion unit 1000 receives an analog information take-in & AD conversion start signal from the entire system such as an air conditioner including the power conversion device, performs the first AD conversion, and converts the result into a conversion result 1 Store and hold in When the first AD conversion is completed, the second AD conversion is performed, and the result is stored and held in the conversion result 2. When the second AD conversion is completed, the third AD conversion is performed to obtain the result. When the third AD conversion is completed, a value farthest from the three previous AD conversion results is removed, and an average result of the remaining removed values is obtained. Thereafter, this average result is adopted as the AD conversion result from which noise has been removed.

特開2006−158155号公報JP 2006-158155 A

しかしながら、従来のAD変換では、パルス状のノイズ成分を除去しているものの、最初にAD変換を開始してからAD変換結果を得るまで(すなわち、取込&AD変換開始の信号を受けてから平均化後の出力を得るまで)に長い時間を要している。そのため、得られる情報に遅れが生じ、その情報を使用する制御回路において安定かつ高精度な制御を実現することが難しいという問題があった。   However, in the conventional AD conversion, although the pulse-like noise component is removed, the AD conversion result is obtained after the AD conversion is first started (that is, the average after receiving the acquisition & AD conversion start signal) It takes a long time to obtain the output after conversion. For this reason, there is a problem that a delay occurs in the obtained information, and it is difficult to realize stable and highly accurate control in the control circuit using the information.

本発明は、上記従来の問題を解決するものであって、得られる情報に遅れが生じることなく、パルス状のノイズ成分を除去するデジタル変換装置、及びそれを利用して電力変換を行う電力変換装置を提供することを目的とする。   The present invention solves the above-described conventional problems, and a digital conversion device that removes a pulsed noise component without causing delay in the obtained information, and power conversion that performs power conversion using the digital conversion device An object is to provide an apparatus.

上記従来の課題を解決するために、本発明のデジタル変換装置は、時々刻々に値が変化する情報信号をそれぞれ所定時間ずつ遅延させて入力し、入力したときの値を保持する複数の情報信号保持部と、複数の情報信号保持部に保持された値をAD変換してデジタル値を出力する複数の変換部と、変換部から出力されるデジタル値のうち、最もかけ離れた値をもつデジタル値を除去する除去部と、除去部により除去されなかったデジタル値を平均化して、デジタル情報として出力する平均部と、を有し、所定時間は、複数の変換部におけるデジタル値への個々の変換に要する時間よりも短い値であり、且つ、複数の情報信号保持部に入力される情報信号に含まれるパルス状のノイズの時間幅よりも大きいことを特徴とする。複数の情報信号保持部による情報信号の取り込みのタイミングを変換部におけるデジタル情報への変換に要する時間よりも短くしているため、短時間で、デジタル情報を出力することができる。また、除去部により最もかけ離れた値を除去しているため、所定時間の間にパルス状のノイズが含まれていても、そのノイズを除去することができる。よって、得られる情報に遅れが生じることなく、パルス状のノイズ成分を除去することができる。これにより、精度の高い制御用の情報信号を高速に得ることができる。よって、制御精度を高めることができる。上記発明は、デジタル変換した後で、ノイズ除去の演算を行うため、回路素子数が増加する。しかし、それぞれの回路素子にさほど特性の良いものを必要としないため、大規模な集積回路(LSI)として実現しやすいという利点を有する。さらに、所定時間を、複数の情報信号保持部に入力される情報信号に含まれるパルス状のノイズの時間幅よりも大きくすることにより、1つのパルスノイズにより乱された情報信号であっても、遅延前と遅延後のどちらかで、ノイズに乱されていない情報信号を保持することができる。 In order to solve the above problems, digital conversion device of the present invention, the information signal values in every moment changes entered respectively delayed by a predetermined time, a plurality of information holding the value when the input A signal holding unit, a plurality of conversion units for AD-converting values held in a plurality of information signal holding units and outputting digital values, and a digital value having the most distant value among the digital values output from the conversion unit A removal unit that removes the value, and an average unit that averages the digital values that have not been removed by the removal unit and outputs them as digital information. value shorter der than the time required for conversion is, and, being greater than the time width of the pulse-like noise contained in the information signal input to the plurality of information signal holding units. Since the timing of capturing information signals by the plurality of information signal holding units is shorter than the time required for conversion to digital information in the converting unit, digital information can be output in a short time. In addition, since the most distant value is removed by the removing unit, even if pulsed noise is included during a predetermined time, the noise can be removed. Therefore, it is possible to remove a pulse-like noise component without causing a delay in the obtained information. Thereby, a highly accurate control information signal can be obtained at high speed. Therefore, the control accuracy can be increased. In the above invention, since the noise removal operation is performed after digital conversion, the number of circuit elements increases. However, since each circuit element does not require a very good characteristic, it has an advantage that it can be easily realized as a large-scale integrated circuit (LSI). Further, even if the information signal is disturbed by one pulse noise by making the predetermined time larger than the time width of the pulse-like noise included in the information signals input to the plurality of information signal holding units, An information signal that is not disturbed by noise can be held either before or after the delay.

複数の情報信号保持部により保持される情報信号の値は3つ以上であることが好ましい。これにより、パルス状のノイズをより確実に除去することができる。   The value of the information signal held by the plurality of information signal holding units is preferably three or more. Thereby, pulse-like noise can be more reliably removed.

複数の情報信号保持部に入力される情報信号は電流値を示してもよい。電力変換において、電流の情報は、電流が流れる経路が変化するなどして、激しく変化するものである。すなわち、電流の情報は、制御状態をもっとも顕著にあらわしている情報である。よって、上記デジタル変換装置により、この電流情報の変化を高速に捉えることにより、上記デジタル変換装置を備えた電力変換装置は高精度な電力変換を実現できる。   Information signals input to the plurality of information signal holding units may indicate current values. In power conversion, current information changes drastically due to changes in the path through which current flows. That is, the current information is information that most significantly represents the control state. Therefore, by capturing the change in the current information at a high speed by the digital conversion device, the power conversion device including the digital conversion device can realize highly accurate power conversion.

除去部は最大値と最小値を除去してもよい。これにより、パルス状のノイズで乱された保持値を簡単かつ確実に除去することができる。   The removing unit may remove the maximum value and the minimum value. Thereby, the hold value disturbed by the pulse-like noise can be easily and reliably removed.

本発明の電力変換装置は、交流電源の出力をスイッチング素子により直流電力に変換する直流電力変換部と、直流電力変換部から出力される直流電力を交流電力に変換する交流電力変換部と、デジタル電流情報に基づいて直流電力変換部及び交流電力変換部を制御する制御回路と、直流電力変換部及び交流電力変換部のそれぞれの直流電力部分に接続された抵抗と、抵抗の一端の電圧を他端の電圧を基準として検出することにより、直流電力変換部の直流電流及び交流電力変換部の交流電流をそれぞれ検出し、検出した直流電流及び交流電流をそれぞれデジタル電流情報に変換する上記デジタル変換装置と、を有する。上記デジタル変換装置を備えることにより、短時間で簡単にパルス状のノイズを除去することができるため、簡単な回路構成で電力変換の制御精度を高めることができる。また、各抵抗の一端の電圧を検出するだけで、直流電力変換部及び交流電力変換部の電流の情報を検出できるため、簡単な回路構成で実現できる。   The power converter of the present invention includes a DC power converter that converts the output of an AC power source into DC power using a switching element, an AC power converter that converts DC power output from the DC power converter, and digital A control circuit for controlling the DC power converter and the AC power converter based on the current information, a resistor connected to each DC power part of the DC power converter and the AC power converter, and a voltage at one end of the resistor The digital conversion device that detects the DC current of the DC power conversion unit and the AC current of the AC power conversion unit by detecting the voltage at the end as a reference, and converts the detected DC current and AC current into digital current information, respectively. And having. By providing the digital conversion device, pulse-like noise can be easily removed in a short time, so that the control accuracy of power conversion can be increased with a simple circuit configuration. Moreover, since it is possible to detect the current information of the DC power converter and the AC power converter only by detecting the voltage at one end of each resistor, this can be realized with a simple circuit configuration.

本発明の他の観点による電力変換装置は、直流電源又は交流電源を直流に変換した擬似直流電源の出力を複数の交流電力に変換する複数の交流電力変換部と、デジタル電流情報に基づいて複数の交流電力変換部を制御する制御回路と、直流電源又は擬似直流電源側から複数の交流電力変換部へのそれぞれの経路に接続された抵抗と、抵抗の一端の電圧を他端の電圧を基準として検出することにより、複数の交流電力変換部の交流電流を検出し、検出した交流電流をそれぞれデジタル電流情報に変換する上記デジタル変換装置と、を有する。上記デジタル変換装置を備えることにより、短時間で簡単にパルス状のノイズを除去することができるため、簡単な回路構成で電力変換の制御精度を高めることができる。また、各抵抗の一端の電圧を検出するだけで、複数の交流電力変換部の電流の情報を検出できるため、簡単な回路構成で実現できる。特に、インバータでモータなどを駆動するときには、モータとそのケース(外装部分)との間の浮遊容量を介してパルス状の漏洩電流が発生し、別のモータを経由してそのインバータ系にノイズとして混入することがあるため、この発明により大きな効果を奏する。   A power converter according to another aspect of the present invention includes a plurality of AC power converters that convert a DC power source or an output of a pseudo DC power source obtained by converting an AC power source into DC, and a plurality of AC power converters based on digital current information. A control circuit for controlling the AC power conversion unit, a resistor connected to each path from the DC power supply or pseudo DC power supply side to the plurality of AC power conversion units, and a voltage at one end of the resistor as a reference to the voltage at the other end And detecting the alternating current of a plurality of alternating current power converters, and converting the detected alternating current into digital current information, respectively. By providing the digital conversion device, pulse-like noise can be easily removed in a short time, so that the control accuracy of power conversion can be increased with a simple circuit configuration. In addition, since it is possible to detect current information of a plurality of AC power conversion units only by detecting the voltage at one end of each resistor, this can be realized with a simple circuit configuration. In particular, when a motor or the like is driven by an inverter, a pulsed leakage current is generated via a stray capacitance between the motor and its case (exterior part), and noise is generated in the inverter system via another motor. Since it may mix, this invention has a big effect.

本発明によれば、デジタル情報への変換に要する時間よりも短い間隔で、情報信号(例えば、電流の値を示す信号)をサンプル及びホールドすることにより、短時間でノイズが除去されたデジタル変換後の信号を出力することができる。よって、得られる情報に遅れが生じることなく、パルス状のノイズ成分を除去することができる。これにより、安定した高精度な電力変換の制御が可能となる。   According to the present invention, digital conversion in which noise is removed in a short time by sampling and holding an information signal (for example, a signal indicating a current value) at an interval shorter than the time required for conversion into digital information. Later signals can be output. Therefore, it is possible to remove a pulse-like noise component without causing a delay in the obtained information. Thereby, stable and highly accurate power conversion control can be performed.

本発明の実施形態1〜3の電力変換装置の全体構成を示す回路ブロック図The circuit block diagram which shows the whole structure of the power converter device of Embodiment 1-3 of this invention 本発明の実施形態1におけるAD変換部の構成図Configuration diagram of AD converter in Embodiment 1 of the present invention (a)はコンバータ側の電圧にノイズが入った例を示す図、(b)はインバータ側の電圧にノイズが入った例を示す図(A) is a diagram illustrating an example in which noise is included in the voltage on the converter side, (b) is a diagram illustrating an example in which noise is included in the voltage on the inverter side. 図2に示すAD変換部の動作タイミングを示す図The figure which shows the operation timing of the AD conversion part shown in FIG. 図2に示すサンプルホールド回路のサンプリングのタイミングを示す図The figure which shows the timing of sampling of the sample hold circuit shown in FIG. 本発明の実施形態2におけるAD変換部の構成図Configuration diagram of AD converter in Embodiment 2 of the present invention 図6に示すAD変換部の動作タイミングを示す図The figure which shows the operation timing of the AD conversion part shown in FIG. 本発明の実施形態3におけるAD変換部の構成図Configuration diagram of AD converter in Embodiment 3 of the present invention 本発明の実施形態4の電力変換装置の全体構成を示す回路ブロック図The circuit block diagram which shows the whole structure of the power converter device of Embodiment 4 of this invention (a)は一方のインバータ側の電圧にノイズが入った例を示す図、(b)は他方のインバータ側の電圧にノイズが入った例を示す図(A) is a diagram illustrating an example in which noise is included in the voltage on one inverter side, (b) is a diagram illustrating an example in which noise is included in the voltage on the other inverter side. 従来例のAD変換部の構成図Configuration diagram of conventional AD converter 従来例のAD変換部の動作タイミングを示す図The figure which shows the operation timing of the AD conversion part of a prior art example

以下、本発明の実施形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施形態1)
本発明の実施形態1の電力変換装置は、デジタル情報への変換に要する時間よりも短い間隔で電流の値をサンプルホールドするAD変換部を備え、AD変換部から短時間でノイズが除去されたデジタル変換後の出力を取得することにより、安定した高精度な制御を実現する。本実施形態の電力変換装置は、例えば、空気調和機などのシステムに内蔵される。
(Embodiment 1)
The power conversion device according to the first embodiment of the present invention includes an AD conversion unit that samples and holds a current value at an interval shorter than the time required for conversion to digital information, and noise is removed from the AD conversion unit in a short time. By acquiring the output after digital conversion, stable high-precision control is realized. The power converter of this embodiment is built in systems, such as an air conditioner, for example.

1.1 電力変換装置の構成
図1に、本発明の実施形態1における電力変換装置の全体構成図を示す。本実施形態の電力変換装置は、交流電源101から出力される交流電力を直流電力に変換する能動型のコンバータ回路(直流電力変換部)116と、コンバータ回路116から出力される整流された電流を平滑する平滑コンデンサ106と、平滑コンデンサ106により平滑されて得られる直流電力を交流電力に変換するインバータ回路(交流電力変換部)107と、コンバータ回路116及びインバータ回路107を制御する制御回路109と、を有する。
1.1 Configuration of Power Conversion Device FIG. 1 shows an overall configuration diagram of a power conversion device according to Embodiment 1 of the present invention. The power converter of this embodiment includes an active converter circuit (DC power converter) 116 that converts AC power output from the AC power supply 101 into DC power, and a rectified current output from the converter circuit 116. A smoothing capacitor 106 for smoothing, an inverter circuit (AC power converter) 107 for converting DC power obtained by smoothing by the smoothing capacitor 106 to AC power, a control circuit 109 for controlling the converter circuit 116 and the inverter circuit 107, Have

コンバータ回路116は、交流電源101に接続されたダイオードブリッジ102と、ダイオードブリッジ102の一端に接続されたリアクタ103と、リアクタ103の他端に接続された高速ダイオード105と、リアクタ103とダイオード105との間に一端を接続され、他端を基準電位に接続されたIGBT104と、を含む。平滑コンデンサ106は、ダイオード105のカソードと基準電位との間に接続される。コンバータ回路116により整流された電流が平滑コンデンサ106で平滑されることにより、平滑コンデンサ106から得られる出力が直流電源となる。インバータ回路107は、直流電力を三相擬似交流に変換する三相ブリッジ回路により実現される。インバータ回路107から出力される三相擬似交流はモータ108に供給されて、モータ108を駆動する。   The converter circuit 116 includes a diode bridge 102 connected to the AC power supply 101, a reactor 103 connected to one end of the diode bridge 102, a high-speed diode 105 connected to the other end of the reactor 103, a reactor 103 and a diode 105 IGBT 104 having one end connected to each other and the other end connected to a reference potential. The smoothing capacitor 106 is connected between the cathode of the diode 105 and the reference potential. The current rectified by the converter circuit 116 is smoothed by the smoothing capacitor 106, so that the output obtained from the smoothing capacitor 106 becomes a DC power source. The inverter circuit 107 is realized by a three-phase bridge circuit that converts DC power into three-phase pseudo-AC. The three-phase pseudo alternating current output from the inverter circuit 107 is supplied to the motor 108 to drive the motor 108.

コンバータ回路116の直流電流を検出するために、抵抗113がダイオードブリッジ102の他端と基準電位との間に接続される。同様に、インバータ回路107の交流電流を検出するために、抵抗112がインバータ回路107と基準電位との間に接続される。抵抗112、113の一端の電位と平滑コンデンサ106の一端の電位は、制御回路109の基準電位と同じ部分から接続されており、略同じ電位になる。制御回路109と平滑コンデンサ106の一端が略同じ電位になっているため、抵抗113のダイオードブリッジ102側の電位はコンバータ回路116の電流に比例する値となる。よって、抵抗113の一端の電圧Vconvを他端の基準電位を基準として検出することにより、コンバータ回路116に比例した電流を検出できる。同様に、抵抗112のインバータ側107の電位は、インバータ107の電流に比例する値となる。よって、抵抗112の一端の電圧Vinvを他端の基準電位を基準として検出することにより、インバータ107の電流に比例する値を検出できる。   In order to detect a direct current of the converter circuit 116, a resistor 113 is connected between the other end of the diode bridge 102 and a reference potential. Similarly, in order to detect the alternating current of the inverter circuit 107, the resistor 112 is connected between the inverter circuit 107 and the reference potential. The potentials at one end of the resistors 112 and 113 and the potential at one end of the smoothing capacitor 106 are connected from the same portion as the reference potential of the control circuit 109 and become substantially the same potential. Since the control circuit 109 and one end of the smoothing capacitor 106 have substantially the same potential, the potential on the diode bridge 102 side of the resistor 113 is a value proportional to the current of the converter circuit 116. Therefore, a current proportional to the converter circuit 116 can be detected by detecting the voltage Vconv at one end of the resistor 113 with reference to the reference potential at the other end. Similarly, the potential on the inverter side 107 of the resistor 112 has a value proportional to the current of the inverter 107. Therefore, by detecting the voltage Vinv at one end of the resistor 112 with reference to the reference potential at the other end, a value proportional to the current of the inverter 107 can be detected.

制御回路109は、入力されたアナログの情報信号をAD変換するAD変換部(デジタル変換装置)151と、AD変換部151の出力に基づいてコンバータ回路116を制御するコンバータ制御部111とを含む。制御回路109は、さらに、入力されたアナログの情報信号をAD変換するAD変換部(デジタル変換装置)152と、AD変換部152の出力に基づいてインバータ回路107を制御するインバータ制御部110とを含む。制御回路109は、コンバータ回路116を制御する電源電流制御と、インバータ回路107を制御するモータ駆動制御とを行う。本実施形態において、制御回路109は、デジタルコンピュータにより実現される。   The control circuit 109 includes an AD conversion unit (digital conversion device) 151 that AD converts an input analog information signal, and a converter control unit 111 that controls the converter circuit 116 based on the output of the AD conversion unit 151. The control circuit 109 further includes an AD conversion unit (digital conversion device) 152 that performs AD conversion on the input analog information signal, and an inverter control unit 110 that controls the inverter circuit 107 based on the output of the AD conversion unit 152. Including. The control circuit 109 performs power supply current control for controlling the converter circuit 116 and motor drive control for controlling the inverter circuit 107. In the present embodiment, the control circuit 109 is realized by a digital computer.

AD変換部151が入力する情報信号とは、具体的には、抵抗113により電圧として検出されるコンバータ回路116の電流である。さらに、ダイオードブリッジ102の出力電圧、及び平滑コンデンサ106の電圧がAD変換部151に入力されてもよい。AD変換部152が入力する情報信号とは、抵抗112により電圧として検出されるインバータ回路107の電流である。なお、平滑コンデンサ106の電圧がAD変換部152に入力されてもよい。   Specifically, the information signal input by the AD converter 151 is a current of the converter circuit 116 detected as a voltage by the resistor 113. Further, the output voltage of the diode bridge 102 and the voltage of the smoothing capacitor 106 may be input to the AD conversion unit 151. The information signal input by the AD converter 152 is a current of the inverter circuit 107 detected as a voltage by the resistor 112. Note that the voltage of the smoothing capacitor 106 may be input to the AD conversion unit 152.

コンバータ制御部111は、例えば、AD変換部151の出力に基づいて、ダイオードブリッジ102の出力電圧を見ることにより、交流電圧の絶対値の瞬時値を入力すると共に、平滑コンデンサ106の電圧を見ることにより、直流側の出力電圧も見る。コンバータ制御部111は、交流電圧と同一の電流波形が得られるように、IGBT104のスイッチング制御を行うとともに、所望の直流電圧が得られるように入力電流波形の大きさを調整する。これにより、電源の力率が良好な整流回路を実現する。また、インバータ制御部110は、AD変換部152の出力に基づいて、平滑コンデンサ106の電圧を見ることにより、直流側の入力電圧も見る。   The converter control unit 111 receives the instantaneous value of the absolute value of the AC voltage and the voltage of the smoothing capacitor 106 by looking at the output voltage of the diode bridge 102 based on the output of the AD conversion unit 151, for example. To see the output voltage on the DC side. The converter control unit 111 performs switching control of the IGBT 104 so as to obtain the same current waveform as the AC voltage, and adjusts the magnitude of the input current waveform so that a desired DC voltage is obtained. Thereby, a rectifier circuit having a good power factor is realized. The inverter control unit 110 also looks at the DC-side input voltage by looking at the voltage of the smoothing capacitor 106 based on the output of the AD conversion unit 152.

図2に、AD変換部151とAD変換部152の内部構成を示す。AD変換部151とAD変換部152の内部構成は同一であるため、以下、AD変換部151が上述した情報信号をデジタル情報に変換する場合を例にして、図2を参照して説明する。AD変換部151は、アナログの情報信号と、デジタルコンピュータ内部で制御開始のために作成された情報信号の取込とAD変換の開始を指示する信号(以下、「動作開始信号」と呼ぶ。)とを入力する。AD変換部151は、入力された情報信号をサンプルホールドする3つのサンプルホールド回路(S&H)301、302、303と、動作開始信号を所定時間、遅延させる遅延回路304、305、306とを含む。   FIG. 2 shows an internal configuration of the AD conversion unit 151 and the AD conversion unit 152. Since the AD converter 151 and the AD converter 152 have the same internal configuration, an example in which the AD converter 151 converts the information signal described above into digital information will be described below with reference to FIG. The AD conversion unit 151 takes in an analog information signal, an information signal created for starting control inside the digital computer, and a signal instructing start of AD conversion (hereinafter referred to as an “operation start signal”). Enter. The AD conversion unit 151 includes three sample and hold circuits (S & H) 301, 302, and 303 that sample and hold an input information signal, and delay circuits 304, 305, and 306 that delay an operation start signal for a predetermined time.

サンプルホールド回路(情報信号保持部)301、302、303は、アナログスイッチと情報を保持するコンデンサで構成される。変換すべきアナログの情報信号は、3つのサンプルホールド回路301、302、303に入力される。サンプルホールド回路301は、情報信号の取込とAD変換の開始を指示する動作開始信号に基づいて、入力した情報信号をサンプリングしホールドする。サンプルホールド回路302は、遅延回路304により遅延された動作開始信号に基づいて、入力した情報信号をサンプリングしホールドする。サンプルホールド回路303は、遅延回路304と遅延回路305により遅延された動作開始信号に基づいて、入力した情報信号をサンプリングしホールドする。すなわち、サンプルホールド回路301、302、303は、この順番に時間が経過した値をそれぞれ保持している。   The sample hold circuits (information signal holding units) 301, 302, and 303 include analog switches and capacitors that hold information. An analog information signal to be converted is input to three sample and hold circuits 301, 302, and 303. The sample and hold circuit 301 samples and holds the input information signal based on an operation start signal that instructs to take in the information signal and start AD conversion. The sample hold circuit 302 samples and holds the input information signal based on the operation start signal delayed by the delay circuit 304. The sample hold circuit 303 samples and holds the input information signal based on the operation start signal delayed by the delay circuit 304 and the delay circuit 305. That is, the sample hold circuits 301, 302, and 303 respectively hold values that have elapsed in this order.

AD変換部151は、さらに、3つのサンプルホールド回路(S&H)301、302、303から出力される信号のうち最もかけ離れた値を除去する離散値除去回路307と、離散値除去回路307により除去されなかった値を平均化する平均回路308と、平均回路308から出力される値をAD変換するAD変換回路(ADC)309と、を含む。AD変換回路309は、遅延回路304、305、306を通って遅延された動作開始信号に基づいて、サンプルホールド回路303がサンプルホールドした時刻よりもさらに遅延された時間からAD変換を開始する。AD変換回路309から出力されるAD変換結果が、コンバータ制御部111においてデジタルコンピュータの制御用に使用される。   The AD converter 151 is further removed by a discrete value removal circuit 307 that removes the farthest value from the signals output from the three sample and hold circuits (S & H) 301, 302, and 303, and a discrete value removal circuit 307. An average circuit 308 that averages the values that did not exist, and an AD conversion circuit (ADC) 309 that AD-converts the values output from the average circuit 308 are included. Based on the operation start signal delayed through the delay circuits 304, 305, and 306, the AD conversion circuit 309 starts AD conversion from a time further delayed than the time when the sample and hold circuit 303 performs sample and hold. The AD conversion result output from the AD conversion circuit 309 is used by the converter control unit 111 for controlling the digital computer.

本実施形態のAD変換部151、152において、遅延回路304、305が動作開始信号を遅延させる所定時間(すなわち、各サンプルホールド回路の情報信号のサンプリングの間隔)は、AD変換回路309によるデジタル情報への変換に要する時間よりも短い値に設定される。   In the AD converters 151 and 152 of this embodiment, the predetermined time (that is, the sampling interval of the information signal of each sample and hold circuit) for which the delay circuits 304 and 305 delay the operation start signal is digital information by the AD converter circuit 309. It is set to a value shorter than the time required for conversion to.

1.2 AD変換の動作
以上のように構成された電力変換装置のAD変換部151、152のノイズの除去の動作について説明する。図3(a)にコンバータ側の抵抗113により検出される電圧Vconvの波形を示し、図3(b)にインバータ側の抵抗112により検出される電圧Vinvの波形を示す。図3(a)と図3(b)は、コンバータ側とインバータ側の2つの電圧が互いに干渉しあう様子を示している。図1に示す電力変換装置が作動すると、図3(a)と図3(b)に示す電圧Vconv、Vinvの値を示す情報が電流情報としてAD変換部151、152にそれぞれ入力される。
1.2 AD Conversion Operation The noise removal operation of the AD conversion units 151 and 152 of the power conversion apparatus configured as described above will be described. FIG. 3A shows a waveform of the voltage Vconv detected by the resistor 113 on the converter side, and FIG. 3B shows a waveform of the voltage Vinv detected by the resistor 112 on the inverter side. FIG. 3A and FIG. 3B show how the two voltages on the converter side and the inverter side interfere with each other. When the power conversion device shown in FIG. 1 operates, information indicating the values of the voltages Vconv and Vinv shown in FIGS. 3A and 3B is input to the AD conversion units 151 and 152 as current information, respectively.

コンバータ側の電圧Vconvは、IGBT104がONしている期間に増加し(t1〜t3、t4〜t7)、OFFしている期間に減少する(t3〜t4、t7〜t8)基本波形を持つ。この基本波形に対して、インバータ側の電圧Vinvが大きく変化するタイミングでパルス状のノイズが重畳する(t1、t2、t5、t6)。インバータ側の電圧Vinvは、インバータ回路(三相ブリッジ回路)107でのIGBTのON/OFFの状態が変化するタイミングで、大きく変化する。一方、インバータ側の電圧Vinvの波形には、モータ108の各相の電流に関連する情報が時分割で出現すると共に、コンバータ側のIGBT104が実際にON/OFFするタイミングで、抵抗112の電圧波形にパルス状のノイズが重畳する(t3、t4、t7、t8)。   The voltage Vconv on the converter side has a basic waveform that increases during a period when the IGBT 104 is ON (t1 to t3, t4 to t7) and decreases during a period when the IGBT 104 is OFF (t3 to t4, t7 to t8). Pulse-shaped noise is superimposed on this basic waveform at the timing when the inverter-side voltage Vinv changes greatly (t1, t2, t5, t6). The voltage Vinv on the inverter side changes greatly at the timing when the ON / OFF state of the IGBT in the inverter circuit (three-phase bridge circuit) 107 changes. On the other hand, in the waveform of the voltage Vinv on the inverter side, information related to the current of each phase of the motor 108 appears in a time-sharing manner, and the voltage waveform of the resistor 112 at the timing when the IGBT 104 on the converter side is actually turned on / off. Pulse noise is superimposed on (t3, t4, t7, t8).

このように、コンバータ側とインバータ側の両方で、互いにIGBTの変化エッジでパルスノイズが重畳されるため、制御回路109ではこのパルスノイズを除去する必要がある。そこで、制御回路109は、AD変換部151、152により、このパルスノイズを除去する。   Thus, since the pulse noise is superimposed on the changing edge of the IGBT on both the converter side and the inverter side, the control circuit 109 needs to remove this pulse noise. Therefore, the control circuit 109 removes this pulse noise by the AD converters 151 and 152.

図4に、図2に示すAD変換部151、152の動作タイミングを示す。コンバータ側のAD変換部151とインバータ側のAD変換部152は同一の回路構成を持つため、その動作タイミングは同一である。以下、コンバータ側のAD変換部151が、抵抗113により電圧Vconvとして検出される電流情報をAD変換する場合を例にして説明する。AD変換部151が、本実施形態の電力変換装置を内蔵するシステム全体(空気調和機など)からアナログ値を取り込んでAD変換を開始させる動作開始信号を受け取ると、3つのサンプルホールド回路301、302、303は順次作動して、抵抗113により電圧として検出される電流情報を取り込む。   FIG. 4 shows operation timings of the AD converters 151 and 152 shown in FIG. Since the AD converter 151 on the converter side and the AD converter 152 on the inverter side have the same circuit configuration, the operation timing is the same. Hereinafter, a case where the AD conversion unit 151 on the converter side AD converts the current information detected as the voltage Vconv by the resistor 113 will be described as an example. When the AD conversion unit 151 receives an operation start signal for starting analog to digital conversion from an entire system (such as an air conditioner) including the power conversion device of this embodiment, the three sample hold circuits 301 and 302 are received. , 303 operate sequentially to capture current information detected as a voltage by the resistor 113.

図5に、3つのサンプルホールド回路301、302、303のサンプリングのタイミングの例を示す。サンプルホールド回路301、302、303は、図2に示す遅延回路304、305を経由した動作開始信号に基づき、所定の遅延時間TA毎に、電流情報Vconvを取り込む。所定の遅延時間TAは、情報信号に含まれるパルス状のノイズの時間幅よりも大きくなるように設定される。また、図4に示すように、この所定の遅延時間TAは、AD変換に要する時間TBよりも短い値に設定される。   FIG. 5 shows an example of sampling timing of the three sample hold circuits 301, 302, and 303. The sample hold circuits 301, 302, and 303 take in the current information Vconv at every predetermined delay time TA based on the operation start signal that has passed through the delay circuits 304 and 305 shown in FIG. The predetermined delay time TA is set to be larger than the time width of the pulsed noise included in the information signal. Also, as shown in FIG. 4, the predetermined delay time TA is set to a value shorter than the time TB required for AD conversion.

図4に戻り、サンプルホールド回路303が電流情報を取り込むまでの間、サンプルホールド回路301、302は取り込んだ値をそれぞれ保持する。3つのサンプルホールド回路301、302、303の全てにおいて情報信号の取り込みが終了すると、取り込まれた値が離散値除去回路307に入力される。離散値除去回路307は、取り込んだ3つのサンプリング結果から最もかけ離れた値を除去する。図5においては、2つ目のサンプリングのタイミングの近傍でパルス状ノイズが入っているため、2つ目のサンプルホールドの結果が他と比べて大きく異なる値になる。よって、離散値除去回路307は2つ目のサンプルホールドの値を除去し、1つ目と3つ目のサンプルホールド値のみを通過させる。   Returning to FIG. 4, the sample hold circuits 301 and 302 hold the acquired values until the sample hold circuit 303 acquires the current information. When the information signal capturing is completed in all the three sample hold circuits 301, 302, and 303, the captured value is input to the discrete value removal circuit 307. The discrete value removal circuit 307 removes a value farthest from the three acquired sampling results. In FIG. 5, since the pulsed noise is present near the timing of the second sampling, the result of the second sample hold becomes a value that differs greatly from the others. Therefore, the discrete value removal circuit 307 removes the second sample hold value and passes only the first and third sample hold values.

離散値除去回路307を通過した2つのサンプルホールド値は平均回路308にて平均化され、平均化された値がAD変換回路309に送られる。AD変換回路309は、平均化された値をAD変換する。   The two sample hold values that have passed through the discrete value removal circuit 307 are averaged by the averaging circuit 308, and the averaged value is sent to the AD conversion circuit 309. The AD conversion circuit 309 AD converts the averaged value.

このように、離散値除去回路307において最もかけ離れた値を除去するため、AD変換回路309から出力される信号はノイズが除去されたものとなる。この信号がコンバータ制御部111に送られる。同様に、AD変換部152によりノイズが除去された信号がインバータ制御部110に送られる。   Thus, in order to remove the most distant value in the discrete value removal circuit 307, the signal output from the AD conversion circuit 309 is the one from which noise has been removed. This signal is sent to the converter control unit 111. Similarly, a signal from which noise has been removed by the AD conversion unit 152 is sent to the inverter control unit 110.

1.3 まとめ
本実施形態の電力変換装置によれば、AD変換部151、152により、電力変換における重要な情報である電流などの情報に含まれる配線などのインダクタンスによるパルス状のノイズを除去することができる。よって、抵抗等を使用した簡単な手法で、高精度な情報を高速に得ることができ、電力変換の制御精度を高めることができる。本実施形態の電力変換装置は、パルス状のノイズを除去してセンシングすることが可能であるため、簡単なセンシング方法で高精度な電力変換制御を実現できる。これにより、本実施形態の電力変換装置は、家庭用や業務用のエアコンや冷蔵庫、あるいは、同様に電気動力を利用する洗濯機などの用途にも適用できる。また、制御対象のモータなどの交流負荷が複数個にわたるときなどにも効果を奏する。
1.3 Summary According to the power conversion device of this embodiment, the AD converters 151 and 152 remove pulse-like noise due to inductance such as wiring included in information such as current, which is important information in power conversion. be able to. Therefore, high-accuracy information can be obtained at high speed by a simple method using resistors and the like, and the control accuracy of power conversion can be increased. Since the power conversion device according to the present embodiment can perform sensing by removing pulsed noise, high-accuracy power conversion control can be realized by a simple sensing method. Thereby, the power converter device of this embodiment is applicable also to uses, such as a domestic and business air-conditioner, a refrigerator, or a washing machine using electric power similarly. In addition, it is effective when there are a plurality of AC loads such as a motor to be controlled.

特に、図4のタイミング図から明らかなように、本実施形態では、サンプリングの間隔となる所定の遅延時間TAをデジタル情報への変換に要する時間TBよりも短い値に設定している。そのため、図12で示される一般的なノイズ除去方法と比べて、アナログ情報を入力してから最終的なデジタル情報を取得するまでの時間TCが大幅に短くなる。よって、得られる情報に遅延が生じることなくノイズを除去することができる。また、本実施形態によれば、アナログ値の取り込み毎にAD変換をせず、平均化処理後にAD変換を行っている。よって、デジタル情報を取得するまでの時間TCをより短時間にすることができる。これにより、本実施形態の電力変換装置は安定した高精度な制御を実現することができる。   In particular, as is apparent from the timing chart of FIG. 4, in the present embodiment, the predetermined delay time TA, which is the sampling interval, is set to a value shorter than the time TB required for conversion to digital information. Therefore, as compared with the general noise removal method shown in FIG. 12, the time TC from the input of analog information to the acquisition of final digital information is significantly shortened. Therefore, noise can be removed without causing delay in the obtained information. In addition, according to the present embodiment, AD conversion is not performed every time an analog value is captured, and AD conversion is performed after averaging processing. Therefore, the time TC until digital information is acquired can be shortened. Thereby, the power converter of this embodiment can realize stable and highly accurate control.

また、本実施形態によればノイズ除去の演算後にAD変換を行っている(すなわち、簡単なアナログ回路部分で処理を行っている)ため、回路を簡単にできるという利点も有する。   In addition, according to the present embodiment, AD conversion is performed after the noise removal calculation (that is, processing is performed by a simple analog circuit portion), so that there is an advantage that the circuit can be simplified.

図5に示すように、ノイズは短いパルス状であるため、3つのうち2つのサンプルホールド値が乱される可能性は殆ど無い。よって、本実施形態の方法により、大きなパルス状のノイズを十分に除去することができる。また、パルス状態のノイズが3つのサンプルホールドの遅延の間に入った場合には、どのサンプルホールド値も乱されないため、大きなパルス状ノイズの除去を実現できる。   As shown in FIG. 5, since the noise has a short pulse shape, there is almost no possibility that two of the three sample hold values are disturbed. Therefore, a large pulse noise can be sufficiently removed by the method of the present embodiment. Also, when the noise in the pulse state enters between the delays of three sample and hold, any sample and hold value is not disturbed, so that the removal of a large pulse noise can be realized.

本実施形態では、各サンプルホールドにおける遅延時間TAをアナログ入力の情報信号に含まれるパルス状のノイズの時間幅よりも大きく設定している。よって、2つ以上のノイズ値をサンプルホールドすることがなくなる。従って、サンプルホールドした情報のうち、もっともかけ離れた1つの情報を取り除くことにより、十分にノイズの影響を除去することができる。   In this embodiment, the delay time TA in each sample and hold is set to be larger than the time width of the pulsed noise included in the information signal of analog input. Therefore, it is not possible to sample and hold two or more noise values. Therefore, by removing one piece of information that is farthest from the sampled and held information, the influence of noise can be sufficiently removed.

また、本実施形態では、電流を検出したい箇所に抵抗112、113を挿入し、抵抗の両端の電位差により、電流情報を得ている。よって、本実施形態によれば、簡単な検出方法でパルス状のノイズを除去でき、電力変換の制御精度を高めることができる。電力変換において、電流情報は、電流が流れる経路が変化することにより、激しく変化することもある。すなわち、電流情報は、制御状態をもっとも顕著にあらわしている情報である。従って、この情報の変化を高速に捉えることにより、高精度な電力変換を実現できる。   In the present embodiment, resistors 112 and 113 are inserted at locations where current is desired to be detected, and current information is obtained from a potential difference between both ends of the resistor. Therefore, according to this embodiment, pulse-like noise can be removed by a simple detection method, and the control accuracy of power conversion can be improved. In power conversion, current information may change drastically due to changes in the path through which current flows. That is, the current information is information that most significantly represents the control state. Therefore, high-accuracy power conversion can be realized by capturing this change in information at high speed.

なお、本実施形態では、サンプルホールド回路を3つ設け、3つのアナログ情報信号の数をサンプルホールドしたが、この数は3つに限定されない。例えば、サンプルホールド回路の数及びサンプルホールドする値の数を4つ以上にしてもよい。演算に使用する情報信号の数が多いほど、より正確な値を算出できるため、3つ以上であることが好ましい。   In this embodiment, three sample and hold circuits are provided and the number of three analog information signals is sampled and held. However, this number is not limited to three. For example, the number of sample hold circuits and the number of sample hold values may be four or more. Since the more accurate value can be calculated as the number of information signals used for the calculation is larger, it is preferably 3 or more.

(実施形態2)
実施形態2の電力変換装置は、AD変換部151、152の構成及び動作が実施形態1の電力変換装置と異なる。実施形態1のAD変換部151、152はAD変換を最後に行った。一方、実施形態2では、サンプルホールドの直後にAD変換を行う。すなわち、個々のサンプルホールド回路に続いて、AD変換回路をそれぞれに設けて、全てを一旦デジタル情報に変換した後に、デジタル演算で離散値の除去と平均演算を行う。これにより、AD変換部151、152を大規模な集積回路(LSI)として実現しやすくなる。本実施形態2は、AD変換部151、152の構成及び動作以外については、実施形態1と同一である。
(Embodiment 2)
The power conversion device of the second embodiment is different from the power conversion device of the first embodiment in the configuration and operation of the AD conversion units 151 and 152. The AD conversion units 151 and 152 of the first embodiment perform AD conversion last. On the other hand, in the second embodiment, AD conversion is performed immediately after sample hold. That is, after each sample and hold circuit, an AD conversion circuit is provided for each, and after all is converted into digital information, discrete values are removed and averaged by digital calculation. As a result, the AD converters 151 and 152 can be easily realized as a large-scale integrated circuit (LSI). The second embodiment is the same as the first embodiment except for the configuration and operation of the AD conversion units 151 and 152.

図6に、本発明の実施形態2におけるAD変換部151の構成を示す。AD変換部152も図6に示す構成を持つ。以下、AD変換部151を例にして、その構成及び動作について説明する。AD変換部151は、アナログ入力である情報信号を取り込む3つのサンプルホールド回路301、302、303と、3つのサンプルホールド回路301、302、303の出力結果をデジタル情報にそれぞれ変換するAD変換回路621、622、623と、サンプルホールドとAD変換の開始のタイミングを指示する動作開始信号を所定時間遅延させる遅延回路604、605、606、620とを含む。サンプルホールド回路302とAD変換回路621は遅延回路604を通った動作開始信号に基づいて動作する。サンプルホールド回路303とAD変換回路622は、遅延回路604、605を通った動作開始信号に基づいて動作する。AD変換回路623は、遅延回路604、605、606を通った動作開始信号に基づいて動作する。AD変換部151はさらに、デジタル情報に変換された情報信号の中から最もかけ離れた値を除去する離散値除去回路307と、除去されなかった値を平均化する平均回路308と、を含む。平均回路308の出力が、ノイズが除去されたAD変換結果となる。   FIG. 6 shows a configuration of the AD conversion unit 151 according to the second embodiment of the present invention. The AD converter 152 also has the configuration shown in FIG. Hereinafter, the configuration and operation of the AD converter 151 will be described as an example. The AD conversion unit 151 includes three sample hold circuits 301, 302, and 303 that take in an information signal that is an analog input, and an AD conversion circuit 621 that converts the output results of the three sample hold circuits 301, 302, and 303 into digital information, respectively. , 622, and 623, and delay circuits 604, 605, 606, and 620 for delaying an operation start signal for instructing the timing of start of sample hold and AD conversion for a predetermined time. The sample hold circuit 302 and the AD conversion circuit 621 operate based on the operation start signal that has passed through the delay circuit 604. The sample hold circuit 303 and the AD conversion circuit 622 operate based on the operation start signal that has passed through the delay circuits 604 and 605. The AD conversion circuit 623 operates based on the operation start signal that has passed through the delay circuits 604, 605, and 606. The AD conversion unit 151 further includes a discrete value removal circuit 307 that removes the farthest value from the information signal converted into digital information, and an averaging circuit 308 that averages the values that have not been removed. The output of the average circuit 308 becomes an AD conversion result from which noise is removed.

図7に、図6に示すAD変換部151の動作タイミングを示す。AD変換部151が、図1に示す電力変換装置を内部に含む空気調和機などのシステム全体から、アナログ値を取り込んでAD変換を開始させる指令の動作開始信号を受け取ると、3つのサンプルホールド回路301、302、303は順次動作して、そのときのアナログ情報(例えば、図1に示す抵抗112、113により検出される電流情報)を取り込む。3つのサンプルホールド回路301、302、303の結果は、直ちにAD変換回路621、622、623に送られる。AD変換回路621、622、623は、遅延回路604、605、606から出力される動作開始信号に基づいて、サンプルホールドの結果をデジタル情報に変換する。個々のAD変換動作が終了すると得られた結果はそれぞれ保持され、最後のAD変換が終了した時点で3つのAD変換結果が揃う。その後、得られたデジタル情報は、離散値除去回路307に送られる。離散値除去回路307は、取得したデジタル情報の中から最もかけ離れた値を持つデジタル情報を除去し、除去されなかった値を平均回路308に送る。平均回路308は、取得した値を平均化する。   FIG. 7 shows the operation timing of the AD converter 151 shown in FIG. When the AD conversion unit 151 receives an operation start signal of a command for starting analog to digital conversion from an entire system such as an air conditioner including the power conversion device illustrated in FIG. 1, three sample hold circuits Reference numerals 301, 302, and 303 sequentially operate to take in analog information at that time (for example, current information detected by the resistors 112 and 113 shown in FIG. 1). The results of the three sample and hold circuits 301, 302, and 303 are immediately sent to the AD conversion circuits 621, 622, and 623. The AD conversion circuits 621, 622, and 623 convert the sample and hold results into digital information based on the operation start signals output from the delay circuits 604, 605, and 606. The results obtained when each AD conversion operation is completed are held, and three AD conversion results are obtained when the last AD conversion is completed. Thereafter, the obtained digital information is sent to the discrete value removal circuit 307. The discrete value removal circuit 307 removes the digital information having the most distant value from the acquired digital information, and sends the value that has not been removed to the averaging circuit 308. The averaging circuit 308 averages the acquired values.

実施形態1と同様に、図7において、遅延回路604、605、606による所定の遅延時間TA(すなわち、サンプルホールドのタイミング)は、AD変換回路621、622、623によるデジタル情報への変換に要する時間TBよりも短い値に設定する。これにより、動作開始信号を受けてからAD変換が終了するまでの時間TCは、図4と同様に、一般的な方法による図12の時間に比べて短くなる。なお、遅延回路620の遅延時間は、AD変換回路623によるデジタル情報への変換に要する時間に設定する。   As in the first embodiment, in FIG. 7, the predetermined delay time TA (that is, the timing of sample and hold) by the delay circuits 604, 605, and 606 is required for conversion to digital information by the AD conversion circuits 621, 622, and 623. A value shorter than time TB is set. As a result, the time TC from the reception of the operation start signal to the end of AD conversion becomes shorter than the time of FIG. 12 according to a general method, as in FIG. Note that the delay time of the delay circuit 620 is set to a time required for conversion to digital information by the AD conversion circuit 623.

本実施形態によれば、実施形態1と同様の効果が得られる。すなわち、短時間でノイズを除去することができ、安定した高精度な制御を実現することが可能となる。   According to the present embodiment, the same effect as in the first embodiment can be obtained. That is, noise can be removed in a short time, and stable and highly accurate control can be realized.

本実施形態によれば、デジタル変換した後で離散値除去と平均化の演算を行うため、実施形態1と比較して回路素子数が増加する。しかし、それぞれの回路素子にさほど特性の良いものを必要としないため、大規模な集積回路(LSI)として実現しやすいという利点を有する。   According to the present embodiment, since discrete value removal and averaging are performed after digital conversion, the number of circuit elements increases as compared with the first embodiment. However, since each circuit element does not require a very good characteristic, it has an advantage that it can be easily realized as a large-scale integrated circuit (LSI).

(実施形態3)
実施形態3の電力変換装置は、AD変換部151、152の構成及び動作が実施形態1、2の電力変換装置と異なる。実施形態1及び実施形態2のAD変換部151、152において、離散値除去回路307は最もかけ離れた値を除去したが、実施形態3では最大値と最小値を除去する。実施形態3において、それ以外の構成及び動作は、実施形態1と同一である。
(Embodiment 3)
The power conversion device according to the third embodiment is different from the power conversion devices according to the first and second embodiments in the configuration and operation of the AD conversion units 151 and 152. In the AD converters 151 and 152 of the first and second embodiments, the discrete value removal circuit 307 removes the most distant values, but in the third embodiment, the maximum value and the minimum value are removed. In the third embodiment, other configurations and operations are the same as those in the first embodiment.

図8に、本実施形態のAD変換部151の構成を示す。なお、AD変換部152についても図8に示す構成を持つ。以下、AD変換部151を例にして、その構成及び動作を説明する。本実施形態のAD変換部151は、図2に示す離散値除去回路307の代わりに、入力した信号のうち最大値を持つ信号と最小値を持つ信号を除去する最大値最小値除去回路407を用いる。   FIG. 8 shows a configuration of the AD conversion unit 151 of the present embodiment. The AD converter 152 also has the configuration shown in FIG. Hereinafter, the configuration and operation of the AD converter 151 will be described as an example. The AD converter 151 of this embodiment includes a maximum value / minimum value removal circuit 407 that removes a signal having the maximum value and a signal having the minimum value from the input signals, instead of the discrete value removal circuit 307 shown in FIG. Use.

本実施形態におけるAD変換部151におけるノイズの除去の動作について、図5の波形を参照して説明する。図5に示す波形の場合、最大値は2つ目のサンプルホールド値であり、最小値は3つ目のサンプルホールド値である。従って、最大値最小値除去回路407は、2つ目と3つ目のサンプルホールド値を除去し、1つ目のサンプルホールド値を出力する。1つ目のサンプルホールド値はパルスノイズで乱されていないため、平均回路308の出力はノイズの影響が除去された信号となる。なお、この例では、平均回路308の入力値が一つになるため、平均回路308の入力と出力は同じになる。   An operation of removing noise in the AD conversion unit 151 in the present embodiment will be described with reference to the waveforms in FIG. In the case of the waveform shown in FIG. 5, the maximum value is the second sample hold value, and the minimum value is the third sample hold value. Therefore, the maximum value / minimum value removal circuit 407 removes the second and third sample hold values and outputs the first sample hold value. Since the first sample hold value is not disturbed by pulse noise, the output of the averaging circuit 308 is a signal from which the influence of noise has been removed. In this example, since the average circuit 308 has one input value, the input and output of the average circuit 308 are the same.

本実施形態においても、実施形態1と同様に、遅延時間TAは遅延回路304、305により、デジタル情報への変換に要する時間TBよりも短い値に設定される(図4参照)。   Also in the present embodiment, as in the first embodiment, the delay time TA is set to a value shorter than the time TB required for conversion to digital information by the delay circuits 304 and 305 (see FIG. 4).

本実施形態によれば、実施形態1と同一の効果が得られる。すなわち、短時間でノイズを除去することができ、安定した高精度な制御を実現することが可能になる。   According to the present embodiment, the same effect as in the first embodiment can be obtained. That is, noise can be removed in a short time, and stable and highly accurate control can be realized.

なお、本実施形態によれば、サンプルホールド回路の数及びサンプルホールドする値の数を3つにしたが、この数は4つ以上であってもよい。サンプルホールド回路を4つ以上用いた場合は、最大値と最小値を除去したあとの情報信号は複数個になるため、この複数個の信号が平均回路308で平均化される。この場合でもノイズの影響を除去した値をAD変換値として出力することができる。   Note that according to the present embodiment, the number of sample and hold circuits and the number of sample and hold values are three, but this number may be four or more. When four or more sample and hold circuits are used, there are a plurality of information signals after the maximum value and the minimum value are removed, and the plurality of signals are averaged by the averaging circuit 308. Even in this case, a value from which the influence of noise is removed can be output as an AD conversion value.

なお、実施形態2と同様に、サンプルホールド回路301、302、303に続いてAD変換回路621、622、623をそれぞれに設けた構成であっても、本実施形態を適用できる。この場合、全ての値を一旦デジタル情報に変換した後に、デジタル演算で最大値と最小値を除去し、その結果に対して平均演算を行う。   As in the second embodiment, the present embodiment can also be applied to a configuration in which the AD conversion circuits 621, 622, and 623 are provided after the sample and hold circuits 301, 302, and 303, respectively. In this case, after all values are once converted into digital information, the maximum value and the minimum value are removed by digital calculation, and an average calculation is performed on the result.

(実施形態4)
実施形態1〜3の電力変換装置は、交流電源101から出力される交流電力を変換して、変換後の電力をモータに供給した。一方、実施形態4の電力変換装置は、直流電源から出力される直流電力を変換して、変換後の電力をモータに供給する。本実施形態の電力変換装置は、実施形態1〜3のいずれかと同一のAD変換部151、152を備える。
(Embodiment 4)
The power converters of Embodiments 1 to 3 convert AC power output from the AC power supply 101 and supply the converted power to the motor. On the other hand, the power converter of Embodiment 4 converts the DC power output from the DC power supply and supplies the converted power to the motor. The power conversion device according to the present embodiment includes the same AD conversion units 151 and 152 as those in any one of the first to third embodiments.

図9に本発明の実施形態4の電力変換装置の構成を示す。本実施形態の電力変換装置は、直流電源806から出力される直流電力を交流電力に変換するインバータA827、インバータB817と、インバータA827及びインバータB817を制御する制御回路809と、を有する。インバータA827及びインバータB817は、三相ブリッジ回路により実現される。インバータA827及びインバータB817から出力された交流電力はモータ828、818に供給される。これにより、モータ818、828を独立に制御する。直流電源806とインバータA827及びインバータB817との間にそれぞれ電流検出抵抗822、812が接続される。直流電源806のマイナス側を基準電位として、インバータA827及びインバータB817の電流検出抵抗822、812の電圧を検出することにより、電流検出抵抗822、812の両端の瞬時電圧を検出できる。これにより、2つのモータ828、818の瞬時の電流(インバータ827、817の電流値)を知ることができる。制御回路809は、アナログ情報(例えば、インバータA827及びインバータB817の電流値を示す情報や直流電源806の電圧値を示す情報)を入力してAD変換するAD変換部151、152と、AD変換部151、152の出力に基づいてインバータA827及びインバータB817をそれぞれ制御するインバータA制御部820及びインバータB制御部810と、を有する。電流検出抵抗822、812により、モータ828、818の瞬時の電流を検出することにより、インバータA制御部820及びインバータB制御部810は、その電流値情報を用いて、それぞれのモータ828、818を高精度に駆動できる。   FIG. 9 shows the configuration of the power conversion device according to the fourth embodiment of the present invention. The power conversion apparatus of this embodiment includes an inverter A 827 and an inverter B 817 that convert DC power output from the DC power supply 806 into AC power, and a control circuit 809 that controls the inverter A 827 and inverter B 817. Inverter A 827 and inverter B 817 are realized by a three-phase bridge circuit. The AC power output from the inverter A 827 and the inverter B 817 is supplied to the motors 828 and 818. Thereby, the motors 818 and 828 are controlled independently. Current detection resistors 822 and 812 are connected between the DC power supply 806 and the inverters A827 and B817, respectively. By detecting the voltages of the current detection resistors 822 and 812 of the inverter A 827 and the inverter B 817 using the negative side of the DC power supply 806 as a reference potential, the instantaneous voltage across the current detection resistors 822 and 812 can be detected. Thereby, instantaneous currents of the two motors 828 and 818 (current values of the inverters 827 and 817) can be known. The control circuit 809 receives analog information (for example, information indicating the current values of the inverter A 827 and the inverter B 817 and information indicating the voltage value of the DC power supply 806) and AD conversion units 151 and 152 that perform AD conversion, and an AD conversion unit The inverter A control unit 820 and the inverter B control unit 810 control the inverter A 827 and the inverter B 817 based on the outputs of 151 and 152, respectively. By detecting the instantaneous currents of the motors 828 and 818 using the current detection resistors 822 and 812, the inverter A control unit 820 and the inverter B control unit 810 use the current value information to set the motors 828 and 818 respectively. Can be driven with high accuracy.

図10(a)にインバータA827側の電流検出抵抗822の抵抗電圧Vaを示し、図10(b)にインバータB817側の電流検出抵抗812の抵抗電圧Vbを示す。これらの抵抗電圧Va及び抵抗電圧Vbは、電流情報として、それぞれAD変換部151、152に入力される。2つの電流検出抵抗812、822で得られる電流情報は、図10に示すように互いの電流が急激に変化するタイミングで、もう一方の電流波形にパルス状のノイズを与えてしまう。よって、本実施形態においても、AD変換部151、152により、このパルス状のノイズを除去する。   10A shows the resistance voltage Va of the current detection resistor 822 on the inverter A 827 side, and FIG. 10B shows the resistance voltage Vb of the current detection resistor 812 on the inverter B 817 side. The resistance voltage Va and the resistance voltage Vb are input to the AD converters 151 and 152 as current information, respectively. The current information obtained by the two current detection resistors 812 and 822 gives pulse-like noise to the other current waveform at the timing when the currents suddenly change as shown in FIG. Therefore, also in this embodiment, the AD converters 151 and 152 remove this pulsed noise.

本実施形態のAD変換部151、152の構成は、実施形態1〜3のいずれかのAD変換部151、152と同一である。すなわち、サンプリングの間隔(遅延時間)TAは、AD変換回路309におけるデジタル情報への変換に要する時間TBよりも短い値に設定される(図4参照)。   The configuration of the AD conversion units 151 and 152 of the present embodiment is the same as that of any of the AD conversion units 151 and 152 of the first to third embodiments. That is, the sampling interval (delay time) TA is set to a value shorter than the time TB required for conversion to digital information in the AD conversion circuit 309 (see FIG. 4).

本実施形態のAD変換部151、152の構成は、実施形態1〜3のいずれかのAD変換部151、152と同一であるため、本実施形態によれば実施形態1〜3と同様の効果が得られる。すなわち、短時間でノイズを除去でき、安定した高精度な制御が可能になる。   Since the configuration of the AD conversion units 151 and 152 of the present embodiment is the same as that of any one of the AD conversion units 151 and 152 of the first to third embodiments, the same effects as the first to third embodiments are achieved according to the present embodiment. Is obtained. That is, noise can be removed in a short time, and stable and highly accurate control is possible.

また、本実施形態によれば、簡単な構成で正確に複数のモータを駆動させることができる。本実施形態のように、複数のインバータを用いて複数のモータをそれぞれ駆動するとき、モータとそのケース(外装部分)との間の浮遊容量を介して、パルス状の漏洩電流が発生し、その漏洩電流が別のモータを経由して、別のモータのインバータ系にノイズとして混入することがある。よって、本実施形態のように、複数のインバータを用いて複数のモータをそれぞれ駆動する場合は、本実施形態によるノイズの除去は大きな効果を奏する。   Further, according to the present embodiment, a plurality of motors can be accurately driven with a simple configuration. When driving a plurality of motors using a plurality of inverters as in this embodiment, a pulsed leakage current is generated via a stray capacitance between the motor and its case (exterior part), Leakage current may be mixed as noise in the inverter system of another motor via another motor. Therefore, when driving a plurality of motors using a plurality of inverters as in this embodiment, noise removal according to this embodiment has a great effect.

なお、本実施形態では直流電源を使用して複数のモータを駆動したが、交流電源を使用して複数のモータを駆動してもよい。この場合、図1に示す構成と同様に、交流電源の出力を整流して平滑することにより得られる直流状の電源を使用する。この場合であっても、本実施形態と同様の効果が得られる。   In the present embodiment, a plurality of motors are driven using a DC power supply, but a plurality of motors may be driven using an AC power supply. In this case, similarly to the configuration shown in FIG. 1, a DC power source obtained by rectifying and smoothing the output of the AC power source is used. Even in this case, the same effect as the present embodiment can be obtained.

本発明は、特定の実施形態について説明されてきたが、当業者にとっては他の多くの変形例、修正、他の利用が明らかである。それゆえ、本発明は、ここでの特定の開示に限定されず、添付の請求の範囲によってのみ限定され得る。   Although the present invention has been described with respect to particular embodiments, many other variations, modifications, and other uses will be apparent to those skilled in the art. Accordingly, the invention is not limited to the specific disclosure herein, but can be limited only by the scope of the appended claims.

本発明のデジタル変換装置は短時間でノイズを除去できるため、このデジタル変換装置を用いた電力変換装置は安定した高精度な電力変換制御を実現できるという効果を有し、家庭用や業務用のエアコンや冷蔵庫、あるいは同様に電気動力を利用する洗濯機などの用途に有用である。   Since the digital conversion device of the present invention can remove noise in a short time, the power conversion device using this digital conversion device has the effect of realizing stable and highly accurate power conversion control, for home use and business use. It is useful for applications such as air conditioners, refrigerators, and washing machines that similarly use electric power.

101 交流電源
102 ダイオードブリッジ
103 リアクタ
104 IGBT
105 ダイオード
106 平滑コンデンサ
107、817、827 インバータ回路
108、818、828 モータ
109、809 制御回路
110、810、820 インバータ制御部
111 コンバータ制御部
112、113、812、822 抵抗
116 コンバータ回路
151、152 AD変換部
301、302、303 サンプルホールド回路
304、305、306、604、605、606、620 遅延回路
307 離散値除去回路
308 平均回路
309、621、622、623 AD変換回路
407 最大値最小値除去回路
806 直流電源
101 AC power supply 102 Diode bridge 103 Reactor 104 IGBT
105 Diode 106 Smoothing capacitor 107, 817, 827 Inverter circuit 108, 818, 828 Motor 109, 809 Control circuit 110, 810, 820 Inverter control unit 111 Converter control unit 112, 113, 812, 822 Resistance 116 Converter circuit 151, 152 AD Conversion unit 301, 302, 303 Sample hold circuit 304, 305, 306, 604, 605, 606, 620 Delay circuit 307 Discrete value removal circuit 308 Average circuit 309, 621, 622, 623 AD conversion circuit 407 Maximum value / minimum value removal circuit 806 DC power supply

Claims (6)

時々刻々に値が変化する情報信号をそれぞれ所定時間ずつ遅延させて入力し、入力したときの値を保持する複数の情報信号保持部と、
前記複数の情報信号保持部に保持された値をAD変換してデジタル値を出力する複数の変換部と、
前記変換部から出力されるデジタル値のうち、最もかけ離れた値をもつデジタル値を除去する除去部と、
前記除去部により除去されなかったデジタル値を平均化して、デジタル情報として出力する平均部と、
を有し、
前記所定時間は、前記複数の変換部におけるデジタル値への個々の変換に要する時間よりも短い値であり、且つ、前記複数の情報信号保持部に入力される前記情報信号に含まれるパルス状のノイズの時間幅よりも大きいことを特徴とするデジタル変換装置。
A plurality of information signal holding units for inputting information signals whose values change from moment to moment by delaying each by a predetermined time, and holding values when inputted,
A plurality of conversion units for AD-converting values held in the plurality of information signal holding units and outputting digital values;
A removal unit for removing a digital value having the most distant value among the digital values output from the conversion unit;
An average unit that averages digital values that have not been removed by the removal unit and outputs the digital values, and
Have
The predetermined time is a value shorter than the time required for individual conversion into digital values in the plurality of conversion units, and is in the form of pulses in the information signals input to the plurality of information signal holding units. A digital converter characterized by being larger than the time width of noise.
前記複数の情報信号保持部により保持される情報信号の値は3つ以上であることを特徴とする、請求項1に記載のデジタル変換装置。   The digital conversion apparatus according to claim 1, wherein the number of information signals held by the plurality of information signal holding units is three or more. 前記複数の情報信号保持部に入力される情報信号は電流値を示す、請求項1に記載のデジタル変換装置。   The digital conversion device according to claim 1, wherein information signals input to the plurality of information signal holding units indicate current values. 前記除去部は最大値と最小値を除去することを特徴とする、請求項1に記載のデジタル変換装置。   The digital conversion apparatus according to claim 1, wherein the removing unit removes a maximum value and a minimum value. 交流電源の出力をスイッチング素子により直流電力に変換する直流電力変換部と、
前記直流電力変換部から出力される直流電力を交流電力に変換する交流電力変換部と、
デジタル電流情報に基づいて、前記直流電力変換部及び前記交流電力変換部を制御する制御回路と、
前記直流電力変換部及び前記交流電力変換部のそれぞれの直流電力部分に接続された抵抗と、
前記抵抗の一端の電圧を他端の電圧を基準として検出することにより、前記直流電力変換部の直流電流及び前記交流電力変換部の交流電流をそれぞれ検出し、検出した直流電流及び交流電流をそれぞれ前記デジタル電流情報に変換する、請求項1に記載のデジタル変換装置と、
を有する電力変換装置。
A direct current power converter that converts the output of the alternating current power source into direct current power using a switching element;
An AC power converter that converts DC power output from the DC power converter into AC power;
Based on digital current information, a control circuit for controlling the DC power converter and the AC power converter;
A resistor connected to each DC power portion of the DC power converter and the AC power converter;
By detecting the voltage at one end of the resistor with reference to the voltage at the other end, the DC current of the DC power converter and the AC current of the AC power converter are detected, respectively, and the detected DC current and AC current are respectively detected. The digital conversion device according to claim 1, which converts the digital current information.
A power conversion device.
直流電源又は交流電源を直流に変換した擬似直流電源の出力を複数の交流電力に変換する複数の交流電力変換部と、
デジタル電流情報に基づいて、前記複数の交流電力変換部を制御する制御回路と、
前記直流電源又は前記擬似直流電源側から前記複数の交流電力変換部へのそれぞれの経路に接続された抵抗と、
前記抵抗の一端の電圧を他端の電圧を基準として検出することにより、前記複数の交流電力変換部の交流電流を検出し、検出した交流電流をそれぞれ前記デジタル電流情報に変換する、請求項1に記載のデジタル変換装置と、
を有する電力変換装置。
A plurality of AC power converters for converting the output of the DC power source or the pseudo DC power source obtained by converting the AC power source into DC, into a plurality of AC powers;
A control circuit for controlling the plurality of AC power converters based on digital current information;
Resistors connected to respective paths from the DC power supply or the pseudo DC power supply side to the plurality of AC power conversion units;
The AC current of the plurality of AC power conversion units is detected by detecting the voltage at one end of the resistor with the voltage at the other end as a reference, and each detected AC current is converted into the digital current information. A digital conversion device as described in
A power conversion device.
JP2009253186A 2008-11-05 2009-11-04 Digital conversion device and power conversion device Expired - Fee Related JP5466482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009253186A JP5466482B2 (en) 2008-11-05 2009-11-04 Digital conversion device and power conversion device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008283850 2008-11-05
JP2008283850 2008-11-05
JP2009253186A JP5466482B2 (en) 2008-11-05 2009-11-04 Digital conversion device and power conversion device

Publications (2)

Publication Number Publication Date
JP2010136360A JP2010136360A (en) 2010-06-17
JP5466482B2 true JP5466482B2 (en) 2014-04-09

Family

ID=42152718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009253186A Expired - Fee Related JP5466482B2 (en) 2008-11-05 2009-11-04 Digital conversion device and power conversion device

Country Status (5)

Country Link
EP (1) EP2365633A4 (en)
JP (1) JP5466482B2 (en)
CN (1) CN102204106B (en)
RU (1) RU2513913C2 (en)
WO (1) WO2010052905A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694466B (en) * 2012-05-16 2015-06-10 无锡创想华微科技有限公司 Device and method for controlling digital power supply
JP6158125B2 (en) * 2014-03-20 2017-07-05 株式会社東芝 Power converter
KR101912032B1 (en) * 2017-01-24 2018-10-25 주식회사 인터메트릭스 Apparatus and method for converting output current of current buffer into digital code
LU101173B1 (en) 2019-04-11 2020-10-12 Phoenix Contact Gmbh & Co Measuring system
JP6944624B2 (en) * 2019-07-25 2021-10-06 重信 飯塚 Proximity sensor circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634225A (en) * 1979-08-30 1981-04-06 Mitsubishi Electric Corp Analogue-digital conversion unit
JP2828106B2 (en) * 1989-01-19 1998-11-25 富士重工業株式会社 Analog / digital converter for vehicle control
JP2852059B2 (en) * 1989-01-20 1999-01-27 富士重工業株式会社 Analog / digital converter for vehicle control
AU623462B2 (en) * 1989-02-03 1992-05-14 Alcatel Australia Limited Digital converter
US5119321A (en) * 1990-05-14 1992-06-02 Harris Corporation Adaptive threshold suppression of impulse noise
JPH07131346A (en) * 1993-10-28 1995-05-19 Sharp Corp AD converter
US5736928A (en) * 1995-09-01 1998-04-07 Pittway Corporation Pre-processor apparatus and method
JPH09252251A (en) * 1996-03-15 1997-09-22 Tera Tec:Kk Multiphase clock signal generation circuit and analog/ digital converter
SE513044C2 (en) * 1997-12-29 2000-06-26 Ericsson Telefon Ab L M Analog-digital converter with global clock and global switch
JP2005167972A (en) * 2003-11-12 2005-06-23 Denso Corp A / D conversion processing device, method of using the same, and electronic control device
FR2863421A1 (en) * 2003-12-05 2005-06-10 Thales Sa METHOD FOR GENERATING A DIGITAL SIGNAL REPRESENTATIVE OF THE MATCHING ERRORS OF A DIGITAL ANALOGUE CONVERSION SYSTEM WITH TEMPORARY INTERLACING
KR100674918B1 (en) * 2004-11-05 2007-01-26 삼성전자주식회사 Impulse Noise Canceling Circuit in MCM Signal Reception System
JP2006158155A (en) * 2004-12-01 2006-06-15 Fuji Electric Systems Co Ltd Power converter
US7209061B2 (en) * 2005-03-30 2007-04-24 Silicon Laboratories, Inc. Method and system for sampling a signal
RU2297708C2 (en) * 2005-07-07 2007-04-20 Новосибирский государственный технический университет Dc voltage-to ac voltage converter
JP4682727B2 (en) * 2005-07-13 2011-05-11 パナソニック株式会社 Motor drive device
JP5018328B2 (en) * 2007-08-10 2012-09-05 ティアック株式会社 Digital signal processor

Also Published As

Publication number Publication date
CN102204106A (en) 2011-09-28
EP2365633A1 (en) 2011-09-14
EP2365633A4 (en) 2012-11-21
RU2011122597A (en) 2012-12-20
RU2513913C2 (en) 2014-04-20
JP2010136360A (en) 2010-06-17
WO2010052905A1 (en) 2010-05-14
CN102204106B (en) 2014-04-09

Similar Documents

Publication Publication Date Title
EP1816738B1 (en) Offset PWM signals for multiphase motor
US8471510B2 (en) Control of electrical machines
JP5466482B2 (en) Digital conversion device and power conversion device
CN104380594B (en) Power conversion device
EP2442437B1 (en) Power converter
US20150171780A1 (en) Apparatus for driving motor and controlling method thereof
JP2016144226A (en) Motor drive device with change function for current detection mode
JP5141446B2 (en) Current detection method in motor control
JP2018182884A (en) Motor control device and control method
JP5256844B2 (en) Control device and control method for power conversion device
JP4031965B2 (en) Electric motor control device
JP2010213523A (en) Motor control device
KR20170014070A (en) Method for measuring capacitance of dc link capacitor
JP2012080690A (en) Motor controller and motor system having the same
JP2006317425A (en) AC voltage detection method for power conversion circuit
JP4336214B2 (en) Power semiconductor device
JP2001037279A (en) Inverter device
JPH09117152A (en) Current control device of voltage type PWM inverter
JP4127000B2 (en) Motor control device
KR102122576B1 (en) Apparatus and Method for controlling drive of motor
WO2021255956A1 (en) Motor control device
JP6232580B2 (en) Motor drive device
JP2015006108A (en) Motor drive device
JP4594219B2 (en) Inverter device and inverter system
JP5293554B2 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140124

R150 Certificate of patent or registration of utility model

Ref document number: 5466482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees