JP5488783B2 - 電子部品内蔵基板及びその製造方法 - Google Patents

Description

本発明は、絶縁層の内部に電子部品が内蔵された基板、その製造方法、及びその基板における電子部品と配線層との層間接続を検査する方法に関する。

近年、電子機器の更なる小型化、薄型化、高密度実装化が要求されており、電子機器に用いられるＩＣチップ（ベアチップ：ダイ（Die））等の半導体装置といった能動部品や、コンデンサ（キャパシタ）、インダクタ（コイル）、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路基板モジュールに対しても、同様に小型化や薄型化が熱望されている。このような小型化及び薄型化の要求に応えるべく、近時、樹脂等からなる複数の絶縁層が多層積層された基板の内部に電子部品を埋め込んだ高密度実装構造を有する電子部品内蔵基板が提案されている。

また、エレクトロニクス技術の進歩にともない、このような電子部品内蔵基板を含むプリント配線基板の高密度化が求められ、配線パターンや電子部品と絶縁層とを複数積層した多層プリント配線基板が広く用いられるようになっている。

従来、この種の用途に用いられる多層プリント配線基板は、生産性の向上を図るべく、複数個のプリント配線基板用の配線パターン群（配線層）を設けた例えば約３００〜５００ｍｍ四方の集合基板（ワークボード、ワークシート等とも呼ばれる）をダイシング等で個々に分割して複数のプリント配線基板（個別基板、個片、個品）を得る、いわゆる多数個取りによって製造されている。

かかる多層プリント配線基板を製造する方法として、例えば、特許文献１には、両面に銅箔が設けられた基板上に配線層を形成し、電極を有する電子部品を絶縁層に埋め込み、電極上で且つ絶縁層の表面に開口を有した金属層を形成した後、この金属層をマスクとしてブラスト処理により絶縁層を選択的に除去する方法が提案されている。また、例えば、特許文献２には、多層プリント配線基板の絶縁層上にある導体と絶縁層下にある導体とを導通させるため、レーザ加工により絶縁層にビアホールを形成させる方法が提案されている。

特開２００７−１７３２７６号公報 特開２００１−１０２７２０号公報

ところで、多層プリント配線基板では、それに内設される電子部品と、その電子部品に絶縁層を介して配線層（配線パターン）が接続されるので、両者を接続するための接続孔（例えば、ビアホールやプラグ用ホール）の加工条件がばらついたり（つまり、接続孔の深さがばらついたり）、絶縁層の厚さがばらついたりすると、電子部品と配線層との接続不良が生じ得る。よって、電子部品と配線層との接続状態を確認する必要が不可避的に生じてしまう。

これに対し、上記従来の特許文献１に記載された技術によれば、複数の多層プリント配線基板を得ることができるが、１枚の集合基板に例えば数千個の電極が形成されるため、多層プリント配線基板の製造工程中に、それらの全ての電極が金属層（絶縁層を介して接続された配線層）と接続されているか否かの検査（全数検査）を行うことは極めて難しい。このため、絶縁層に接続孔を加工形成した後に、その一部の外観を拡大観察したり、多層プリント配線基板の完成後に、サンプリングした個別基板又は集合基板の一部の断面解析を行う抜き取り検査によって、電子部品の電極と金属層との層間接続の推定検査を行う以外に現実的な方法はなかった。このような外観検査では、数値化が困難であり、定量性に乏しいという欠点があり、また、完成後に断面解析を行う方法は、破壊検査を必要とするため、製品歩留まりが低下してしまうという不都合があった。

また、上記特許文献２に記載された多層プリント配線基板においては、絶縁層とその下にある導体との間に処理層が設けられており、レーザ加工によって絶縁層に接続孔を穿設しながら、処理層から放射される電磁波を測定することにより、絶縁層に形成された接続孔が導体まで貫通しているか否か、すなわち、その部位の絶縁層が確実に除去できたか否かを検査する方法が採られている。

しかし、このような方法によれば、多層プリント配線基板の製造工程中に、接続孔が絶縁層に確実に形成されているか否かという層間接続の検査が実施されるものの、全ての接続孔の形成に対して、かかるレーザ照射による検査を行うには、多大な時間とコストがかかってしまい好ましくない。しかも、このようなレーザ照射による検査は、そもそも、接続孔の形成にレーザ加工を用いない製造プロセス（例えば、ブラスト加工等）には適用することができない。

さらに、仮に、内蔵した電子部品の全数について電極と金属層との電気的接続を行う導通検査を行えたとしても、検査時の接触抵抗や配線抵抗を含んでしまう。その上、内蔵した電子部品が半導体装置であると、導通検査の対象が半導体装置に内蔵された保護ダイオードを測定するに限られ、２端子法を用いた数（Ω）オーダーでの検査しかすることができない。市場に流通した後の磨耗故障を考慮すると、導通検査は、数（ｍΩ）オーダーの評価をすることが必要であり、上述の外観検査や破壊検査、導通検査では十分とはいえない。

そこで、本発明は、かかる事情について鑑みてなされたものであり、多層プリント配線基板の製造時に、加工途中での外観観察や完成品の断面解析を行わず、また、電子部品が設けられた絶縁層の除去方法（接続孔の加工方法）の種類を問うことなく、多層プリント配線基板における電子部品と配線層との層間接続の状態を、簡便且つ精度よく検査することが可能な電子部品内蔵基板、その製造方法、及びその検査方法を提供することを目的とする。

上記課題を解決するために、本発明による半導体内蔵基板は、基体と、基体上に載置された電子部品と、基体における電子部品の非載置部に載置された導体と、電子部品と導体とを覆うように形成された絶縁層と、その絶縁層に形成され且つ電子部品に接続された第１の配線と、その絶縁層に形成され且つ導体に接続された第２の配線とを備えるものである。

なお、本明細書において、「電子部品内蔵基板」とは、電子部品が内蔵された単位基板である個別基板（個片、個品）のみではなく、その個別基板を複数有する上述した集合基板（ワークボード、ワークシート）を含む。また、「電子部品」の種類は特に制限されず、例えば、半導体ＩＣ等の能動素子やバリスタ、抵抗、コンデンサ等の受動素子等が挙げられる。さらに、「導体」は、全体が一体に形成されていてもよく、別体に形成された複数の部材が連設されていてもよく、例えば、電子部品の周囲に、一体枠状に隙間なく或いは所定の間隔で複数配置された形態が挙げられる。

上記構成においては、基体上の絶縁層内に設けられた電子部品に接続された第１の配線の他に、基体における電子部品の非載置部であり且つ同じ絶縁層内に設けられた導体に接続された第２の配線が形成されているので、電子部品と第１の配線との電気抵抗（導通抵抗、接続抵抗）を直接測定することなく、導体と第２の配線との電気抵抗を測定することにより、その樹脂層の厚さにおける電子部品とその上に形成される第１の配線との電気的な接続状態（導通の有無）が判断され得る。この点につき、本発明者が詳細に鋭意研究した結果、同一の絶縁層内に実装された電子部品及び導体と、それぞれ第１の配線及び第２の配線との接続状態には、密接な相関関係が存在することが確認された。

このように、導体と第２の配線との電気抵抗を測定し、その結果に基づいて電子部品と第１の配線との接続状態を検査するためには、「第１の配線」及び「第２の配線」が、ともに、基板表面、基板裏面、及び基板側面のうち少なくともいずれかの１箇所以上の同一面に露出（露呈）していればよい。例えば、導体（複数の場合には各導体：以下同様）に接続された第２の配線が１つの場合、その導体も、基板表面、基板裏面、及び基板側面のうち、電子部品に接続された第１の導体と同じ面に露出していれば、両者に検査端子を接続することにより、絶縁層内に設けられた導体と第２の配線との電気抵抗が測定され、また、導体に第２の配線が複数接続されていれば、それらの第２の配線の少なくとも２つに検査端子を接続することにより、それら導体と第２の配線との電気抵抗が測定され得る。

また、絶縁層の内部における電子部品と導体との配置関係、例えば、電子部品において第１の配線が接続される部位より上の絶縁層の厚さ（絶縁層の第１の厚さ、第１の層間距離）と、導体において第２の配線が接続される部位より上の絶縁層の厚さ（絶縁層の第２の厚さ、第２の層間距離）は、同一であっても異なっていてもよい。換言すれば、絶縁層の内部における電子部品及び導体のそれぞれの深さレベル（高さレベル）は、特に制限されない。

これらの絶縁層の第１の厚さと第２の厚さが異なる場合、絶縁層の第１の厚さの方が、その第２の厚さより薄い（小さい）、すなわち、絶縁層の第１の厚さ＜絶縁層の第２の厚さであると、導体上の第２の配線を形成するための接続孔（例えば、ビアホールや接続プラグ）は、電子部品上の第１の配線を形成するための接続孔より深く切削しなければならない。そうすると、両者の接続孔の加工レート（時間あたりの加工深さ）が同一である条件下で、電子部品上の第１の配線よりも深い導体上の第２の配線と導体との層間接続の状態が確認されれば、その結果に基づいて、電子部品上に形成された第１の配線と電子部品との層間接続の状態をより確実に判定することが可能となるので有用である。

この場合、具体的には、導体として、その厚さ（高さ）が電子部品の厚さ（高さ）よりも薄い（低い）ものを用いることにより、絶縁層の第１の厚さを、その第２の厚さより薄くすることが平易となる。

より具体的には、導体は、面方向に配置される少なくとも１つ以上の個別基板を包含する複数の集合体に対して、各集合体の外周を取り囲むように配置されることが好ましい。なお、「少なくとも１つ以上の個別基板を包含する集合体」とは、個別基板（個片、個品）が面方向に複数形成された集合基板に包含されている複数の個別基板のうち少なくとも１つ以上の個別基板の集まりを意味する。

このような構成においては、導体が、集合基板の機械強度を略等方的に向上させる構造体として機能し、応力印加に抗して、集合基板の「反り」等の形状変化を抑制するので、電子部品と第１の配線との接続状態と、導体と第２の配線との接続状態との相関関係が悪化してしまうことが抑制され、これにより、上述した接続状態の判定精度を高く維持することができるとともに、集合基板から得られる個別基板の個々の実装信頼性がさらに向上される。

また、本発明による電子部品内蔵基板の製造方法は、本発明の電子部品内蔵基板を有効に製造する方法であって、基体を準備する工程と、基体上に電子部品を載置する工程と、基体における電子部品の非載置部に導体を載置する工程と、電子部品と導体とを覆う絶縁層を形成する工程と、電子部品に接続する第１の配線を絶縁層に形成する工程と、導体に接続する第２の配線を絶縁層に形成する工程とを有する。

また、電子部品において第１の配線が接続される部位より上の絶縁層の厚さ（絶縁層の第１の厚さ）を、導体において第２の配線が接続される部位より上の絶縁層の厚さ（絶縁層の第１の厚さ）よりも薄くするように形成すると有用である。

さらに、第１の配線を絶縁層に形成するための第１の接続孔の加工量（例えば、加工深さ）と、第２の配線を絶縁層に形成するための第２の接続孔の加工量（例えば、加工深さ）とを異ならしめるようにしてもよい。このようにすれば、第１の接続孔に形成される第１の配線と電子部品との接続状態と、第２の接続孔に形成される第２の配線と導体との接続状態との、種々の相関関係を調べることが可能となり得るので、製造プロセスのより精密な（緻密な）管理を実現して製造プロセスにおける工程異常を鋭敏に感知することができる。

さらに、本発明による電子部品内蔵基板の検査方法は、その層間接続を検査する方法であり、且つ、本発明の電子部品内蔵基板の製造方法において有効な方法であって、基体を準備する工程と、基体上に電子部品を載置する工程と、基体における電子部品の非載置部に導体を載置する工程と、電子部品と導体とを覆う絶縁層を形成する工程と、電子部品に接続する第１の配線を絶縁層に形成する工程と、導体に接続する第２の配線を絶縁層に形成する工程と、導体と第２の配線との電気抵抗を測定する工程と、測定された電気抵抗に基づいて導体と第２の配線との接続状態を判定する工程と、導体と第２の配線との接続状態に基づいて電子部品と第１の配線との接続状態を判定する工程とを有する。

この場合、電子部品と第１の配線との接続状態を判定する工程において、電子部品と第１の配線とが接続されていないと判定されたときに、第１の配線を形成するための接続孔の加工量（例えば、加工深さ）をより増大させるように、その接続孔の加工条件を調節する工程を有する、いわゆるフィードバック制御を製造プロセスに適用することもできる。

本発明の電子部品内蔵基板、その製造方法、及びその層間接続を検査する検査方法によれば、製品の製造時に加工途中で外観を観察したり、完成品を個別に断面解析するといった手間のかかる検査を行う必要がなく、また、従来の如く絶縁層の除去方法の種類（例えば、ブラスト処理、炭酸ガスレーザの照射、グラインダーを用いた研磨等）に制限されることなく、絶縁層に内蔵された電子部品と配線層との層間接続の状態を簡便且つ精確に検査することができる。その結果、短時間に低コストで集合基板ひいては個別基板を作製することができるとともに、製品歩留まりを向上させることができる。したがって、電子部品内蔵基板の生産性及び経済性を高めることができ、しかも、実製品の製造に先立って、かかる検査を予め行って製造プロセス条件（レシピ）を最適化することもできるので、製品の実装信頼性の向上を図ることも可能となる。

本発明による集合基板の第１実施形態の要部を示す平面図である。 図１におけるＩ−Ｉ線に沿う断面図である。 電子部品４１の概略構成を示す斜視図である。 板状一体枠５１の概略構成を示す平面図である。 板状一体枠５１の要部を示す平面図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００を製造する手順の一例を示す工程図である。 ウエットブラスト加工におけるマスクの開口径と切削深さの関係を示すグラフである。 マスクの開口径に対する接続歩留まりの関係をロット毎に示したグラフである。 ワークボード１００を製造する手順の一例を示す工程図である。 ワークボード１００の測定箇所を示す平面図である。 各ロットの製品エリアＳ１〜Ｓ４の絶縁層２１の厚さと製品エリア外Ｔの絶縁層２１の厚さとの相関関係を示したグラフである。 ワークボード１００の製品エリアＳ１〜Ｓ４の絶縁層２１の厚さと製品エリア外Ｔの絶縁層２１の厚さとの相関関係を示したグラフである。 通常の製造工程におけるワークボード１００の絶縁層２１の厚さのばらつきを示した平面図である。 通常とは異なる加工条件での製造工程におけるワークボード１００の絶縁層２１の厚さのばらつきを示した平面図である。 各ロットの製品エリアＳ１〜Ｓ４の絶縁層２１の厚さと製品エリア外Ｔの絶縁層２１の厚さとの相関関係を示したグラフである。 各ロットの製品エリアＳ１〜Ｓ４の絶縁層２１の厚さのばらつきと製品エリア外Ｔの絶縁層２１の厚さのばらつきとの相関関係を示したグラフである。 １枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示す平面図である。 ２枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示す平面図である。 ３枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示す平面図である。 ４枚目のワークボード１００における製品エリア外Ｔでの絶縁層２１の厚さを示す平面図である。 図２７の製品エリアＳ１内外で隣接するエリアの拡大図である。 製品エリアＳ１内外の任意の列（Ｃ列〜Ｒ列）に対する製品エリア内外の絶縁層２１の厚さのばらつきを示すグラフである。 導通検査をロットごとに行った結果を示すグラフである。 本発明による集合基板の第２実施形態の要部を示す断面図である。 本発明による板状一体枠６１の第２実施形態の要部を示す断面図である。

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

（第１実施形態）
図１及び図２は、それぞれ、本発明による電子部品内蔵基板の第１実施形態の構造を概略的に示す要部拡大平面図及び断面図である。ワークボード１００は、複数の個別基板を作製可能なワークシート（集合体）をシート面内の面方向に複数包含する電子部品内蔵基板（集合基板）である。ワークボード１００は、略矩形状の基板１１（基体）の一方の面（図示上面）に絶縁層２１を備え、絶縁層２１の内部の所定位置に電子部品４１及び板状一体枠５１（導体）が埋設され、電子部品４１及び板状一体枠５１（導体）と接続し且つ絶縁層２１を貫通して形成された配線層３１（第１の配線）及び配線層３４（第２の配線）を有するものである。

基板１１は、例えば、両面ＣＣＬ（Copper Clad Laminate）等を用いて形成されており、絶縁層１２の両面に配線層（パターン）１２ａ，１２ｂが形成されたものであって、配線層１２ａ上に絶縁性の樹脂フィルムを真空圧着させることにより積層された絶縁層１３を有している。このように、基板１１は、ＲＣＣ（Resin Coated Copper）構造を有している。

配線層１２ａ，１２ｂは、目的とする個別基板に対応して各々形成されている。これらの金属層１２ａ，１２ｂの材質としては、特に制限されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ＳＵＳ材等の金属導電材料が挙げられ、これらのなかでは、導電率やコストの観点から銅（Ｃｕ）等が好ましい（以下、他の導体、配線（層）についても同様）。そして、配線層１２ａと配線層１２ｂとは、目的とする個別基板毎に、絶縁層１２を貫通するビア１４を介して電気的に接続されている。

絶縁層１２，１３に用いる材料は、シート状又はフィルム状に成型可能なものであれば特に制限されず使用可能であり、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。

絶縁層２１は、例えば、熱硬化性樹脂からなり、その樹脂材料としては、エポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等を例示でき、これらを単独または複数組み合わせて使用することができる。また、アクリルゴム、エチレンアクリルゴム等のゴム材料や、ゴム成分を一部含むような樹脂材料であってもよい。さらに、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させた材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。

図３は、電子部品４１の構造を概略的に示す斜視図である。この電子部品４１は、ベアチップ状態の半導体ＩＣ（ダイ）であり、略矩形板状をなす主面４１ａに多数のランド電極４２を有している。なお、図示においては、四隅にのみランド電極４２を示し、それ以外のランド電極４２の表示を省略した。また、電子部品４１の種類は、特に制限されるものではないが、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等が挙げられる。

電子部品４１の裏面４１ｂは研磨されており、これにより電子部品４１の厚さｔ１（主面４１ａから裏面４１ｂまでの距離）は、通常の半導体ＩＣに比して薄くされている。具体的には、電子部品４１の厚さｔ１は、例えば２００μｍ以下、より好ましくは１００μｍ以下、特に好ましくは２０〜５０μｍ程度とされる。また、電子部品４１の裏面４１ｂは、薄膜化或いは密着性を向上させるべく、エッチング、プラズマ処理、レーザ処理、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理を行うことが好ましい。

なお、電子部品４１の裏面４１ｂの研磨は、ウェハの状態で多数の電子部品４１に対して一括して行い、その後、ダイシングにより個別の電子部品４１に分離することが好ましい。研磨により薄くする前にダイシングによって個別の電子部品４１に裁断分離した場合には、熱硬化性樹脂等により電子部品４１の主面４１ａを覆った状態で裏面４１ｂを研磨することもできる。

各ランド電極４２には、導電性突起物の一種である図示しないバンプ（端子）が形成されていてもよい。バンプの種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。バンプとしてスタッドバンプを用いる場合には、銀（Ａｇ）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極４２上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。

バンプに使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、接続性やマイグレーションを考慮すると金又は銅を用いることが好ましく、銅を用いることがより好ましい。バンプの材料として銅を用いると、例えば金を用いた場合に比して、ランド電極４２に対する高い接合強度を得ることが可能となり、電子部品４１自体の信頼性が高められる。

バンプの寸法形状は、ランド電極４２間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極４２のピッチが約１００μｍである場合には、バンプの最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプは、ウェハのダイシングにより個別の電子部品４１に裁断分離した後、ワイヤボンダーを用いて各ランド電極４２に接合することができる。

図４及び図５は、それぞれ、板状一体枠５１の構造を概略的に示す平面図及び要部拡大平面図である。本実施形態で用いる板状一体枠５１は、４つの矩形状の窓Ｗが格子状に区画された板状体からなる枠部５２からなる。枠部５２の外形は、基板１１の外形と略相似の略矩形状であり、本実施形態においては、その外寸が基板１１より若干小さく設計されている。また、図２に示すように、本実施形態においては、枠部５２の厚さｔ２（最厚部）は、電子部品４１の厚さｔ１と略同程度（ｔ１≒ｔ２）に設計されている。

枠部５２の格子窓Ｗの内周壁５２ａ（内周）には、Δｓの開口幅を有する複数の凹部５３が等間隔に並設されている。言い換えれば、枠部５２の各窓Ｗの内周壁５２ａの一部を、略直方体状に等間隔に切り欠くことで、複数の凹部５３が形成されている。かかる凹部５３は、後述する個別基板３００の境界（裁断面）に対応させて形成されている。また、隣接する凹部５３，５３間には、孔５４が形成されている。孔５４は、隣接する凹部５３を結ぶ直線上に、等ピッチで複数形成されている。また、孔５４の外周には、孔５５が、孔５４の配置間隔と等ピッチで複数形成されている。

板状一体枠５１に使用可能な材料としては、下記式（１）；
α１ ＜ α３ 且つ α２ ＜ α３ ・・・ （１）、
（式中、α１は、電子部品４１の線熱膨張係数（ｐｐｍ／Ｋ）を示し、α２は、板状一体枠５１の線熱膨張係数（ｐｐｍ／Ｋ）を示し、α３は、上記の基板１１、各配線層又は各絶縁層の線熱膨張係数（ｐｐｍ／Ｋ）を示す。）を満たすものであれば、特に制限なく用いることができる。この種の用途に用いられる電子部品、基板、配線層及び絶縁層においては、一般的に、α１が１〜８ｐｐｍ／Ｋ程度でありα３が１４〜２０程度であるので、α２は、３〜１６（ｐｐｍ／Ｋ）であることが好ましい。より具体的には、線熱膨張係数が３〜１６（ｐｐｍ／Ｋ）の金属、合金及び樹脂等が挙げられ、例えば、ＳＵＳ４３０（１０．５ｐｐｍ／Ｋ）を用いることがより好ましい。

以下、図６乃至図１６を参照しながら、上記ワークボード１００として、複数の電子部品４１を内蔵するワークシートを４つ包含するものの製造方法について説明する。

まず、両面ＣＣＬである両面銅張ガラスエポキシをドリル穿孔し、さらに無電解メッキ、電解メッキを施した後、不要部分をエッチングにより除去する等の公知の手法を用いて、配線層（パターン）１２ａ，１２ｂ及びビア１４が形成された基板１１の前駆体を準備する（図６）。ここでは、配線層１２ａ，１２ｂ及びビア１４からなる回路構成群を板状一体枠５１の各格子窓Ｗと対応する４箇所に各々離間して形成する（図示せず）。各々の回路構成は、目的とする個別基板に対応して個別に形成される。そしてさらに、基板１１の配線層１２ａ上に絶縁層１３を形成する（図７）。その後、上記の操作により得られる基板１１を、図示しないステンレス製のワークステージ上の所定位置に載置固定し、以降の工程を行う。

次に、基板１１の絶縁層１３上の製品エリアＳ１〜Ｓ４内の所定位置に、電子部品４１を載置する（図８及び図９）。ここで、製品エリアＳ１〜Ｓ４は、配線層１２ａ，１２ｂ及びビア１４等の回路構成群に基づいて画定される、目的とする個別基板の作製領域である。なお、図９においては、理解を容易にするために電子部品４１の記載を省略した。ここでは、上述したように、基板１１に板状一体枠５１の各格子窓Ｗと対応する４箇所に同一の回路構成群が４つ形成されているので、これに対応して、２×２の碁盤目状に各々離間して配列された製品エリアＳ１〜Ｓ４及び格子状の非製品エリアＴ（製品エリアＳ１〜Ｓ４を除く領域）が画定されている（図９）。

さらに、基板１１の絶縁層１３上に、板状一体枠５１を載置する（図８及び図９）。電子部品４１と板状一体枠５１とは、基板１１の絶縁層１３上の同一平面に載置される（図８）。また、ここでは、板状一体枠５１の各格子窓Ｗが製品エリアＳ１〜Ｓ４と一致するように、電子部品４１の非載置部である非製品エリアＴの所定位置に板状一体枠５１を載置する。板状一体枠５１は、製品エリアＳ１〜Ｓ４を取り囲むように載置される（図９）。なお、板状一体枠５１の載置は、電子部品４１の載置に先行して行っても、電子部品４１の載置と同時に行っても構わない。

その後、上記の如く基板１１の絶縁層１３上に載置された電子部品４１及び板状一体枠５１を覆うように、絶縁層２１を形成する（図１０）。より具体的には、未硬化又は半硬化状態の熱硬化性樹脂を、基板１１の絶縁層１３上に塗布した後、熱を印加して半硬化させ、それから、プレス手段等によって押圧しながら硬化成形することが好ましい。このようにすると、配線層１２ａ，１２ｂ、絶縁層１２，１３，２１、電子部品４１、板状一体枠５１間の密着性が向上される。

さらに、基板１１上に設けられた絶縁層２１上に、配線層３１を形成するための導体層３２を形成する（図１１）。導体層３２は、上述の如く、例えば、主として銅箔からなる。その後、導体層３２と同一層に配線層３１を形成するために、導体層３２の一部をエッチングにより除去し、導体層３２のパターン形成を行う（図１２）。

次いで、エッチングにより除去されなかった導体層３２をマスク層３３とし、その開口パターンに露出した絶縁層２１を、公知の手法であるブラスト処理によって切削し、電子部品４１上及び板状一体枠５１上に、それぞれビアホール２２（第１の接続孔）及びビアホール２３（第２の接続孔）を形成する（図１３）。なお、ブラスト処理の種類としては、切削する際に発生する静電気による帯電を防止して電子部品４１を保護するため、ウェットブラスト処理が好ましい。

ここで、図１４は、ブラスト処理を行った際に、絶縁層２１を切削して形成されるビアホール２２，２３の開口径（マスク層３３のパターン開口径）に対する、絶縁層２１の加工量の変化（関係）を示すグラフである。なお、同図においては、「加工量」は、絶縁層２１の切削深さで示す。このように、ビアホール２２，２３の開口径の大きさに応じて、絶縁層２１の加工量がある関係で増加することが理解される。

また、本実施形態では、電子部品４１の厚さｔ１と板状一体枠５１の厚さｔ２が同程度、つまり、電子部品４１上の絶縁層２１の厚さ（絶縁層の第１の厚さ）と板状一体枠５１上の絶縁層２１の厚さ（絶縁層の第２の厚さ）が同程度であるので、電子部品４１及び板状一体枠５１上のマスク層３３の開口径を同一にしてブラスト処理を行えば、同一の開口径で同程度の切削深さを有するビアホール２２，２３を得ることができる。

これに対して、電子部品４１の厚さｔ１と板状一体枠５１の厚さｔ２が異なる場合、つまり、電子部品４１上の絶縁層２１の厚さ（絶縁層の第１の厚さ）と板状一体枠５１上の絶縁層２１の厚さ（絶縁層の第２の厚さ）が異なる場合には、図１４に示す関係から、異なる切削深さのビアホール２２，２３を形成するには、電子部品４１及び板状一体枠５１上のマスク層３３のそれぞれの開口径を異ならしめたブラスト処理を行う必要がある。例えば、電子部品４１の厚さｔ１より板状一体枠５１の厚さｔ２が薄い場合には、電子部品４１上の絶縁層２１の厚さ（絶縁層の第１の厚さ）よりも板状一体枠５１上の絶縁層２１の厚さ（絶縁層の第２の厚さ）が大きくなるので、板状一体枠５１上に形成されるビアホール２３を形成するためのマスク層３３の開口径を、電子部品４１上に形成されるビアホール２２の開口径よりも大きくすることにより、ビアホール２３の切削深さを、ビアホール２２の切削深さより深くすることができる。

図１５は、同一厚さの電子部品４１及び板状一体枠５１が内蔵された絶縁層２１に対してブラスト処理（ブラストメディアの流束は一定）を行う際に、絶縁層２１を切削して形成されるビアホール２２，２３の開口径を決定するための指標となるグラフである。同図において、横軸はロット番号を示し、縦軸はビアホール２２から形成される配線層３１と電子部品４１との層間接続の歩留まり(％)を示す。なお、ここでの「ロット」とは、ワークボード１００を製造する一連の製造工程を同じラインで処理するパネル群をいう。すなわち、ロット番号が異なるワークボード１００は、その一連の製造工程において、例えば、同じ製造ラインで異なる時刻・時間に処理されていたり、或いは、異なる製造ラインで同じ時刻・時間に処理されていたり、さらには、異なる製造ラインで異なる時刻・時間に処理されていることになる。

同図において、黒塗丸印(●)及び実線Ｌ１が、実際の製品で使用するマスク層３３のパターンの開口径（設計値：以下、「実際径」という）よりも大きな開口径でブラスト処理した結果を示し、黒塗三角印(▲)及び一点鎖線Ｌ２が、実際径と同じ開口径でブラスト処理した結果を示し、黒塗四角印(■)及び二点鎖線Ｌ３が、実際径よりも小さな開口径でブラスト処理した結果を示す。これらの結果より、実際径以上の開口径を用いたブラスト処理の場合には、電子部品４１と配線層３１との層間接続の歩留まりが９７(％)以上を保持していることから、適切な開口径であるとわかる。換言すれば、同一厚さの電子部品４１及び板状一体枠５１が内蔵されたワークボード１００では、所定の実際径以上の開口径を用いたブラスト処理を行ってビアホール２２，２３を形成すれば、電子部品４１と配線層３１との接続、及び、板状一体枠５１と配線層３４との接続の双方を十分に確保することができることが理解される。

なお、本発明者の知見によれば、ブラスト処理に代えて、例えば、炭酸ガスレーザ等の高出力パルスレーザを用いて絶縁層２１にビアホール２２，２３を形成する場合でも、図１５に示すグラフと同様の結果が得られる。具体的には、同一箇所に炭酸ガスレーザのレーザパルスを照射するショット数を、実際の製品で使用するショット数（設計値）を含め、その前後で変化させる。そうすると、図１５に示すのと同様の傾向が認められ、その結果から、実際の製品で使用する所定のショット数を用いた場合には、配線層３１と電子部品４１との層間接続の歩留まりが、ブラスト処理の場合と同様に、９７(％)以上で保持されることが可能となる。

以上のようにブラスト処理やレーザ処理によって、基板１１上の絶縁層２１を貫通するようにビアホール２２，２３を形成した後、ビアホール２２，２３の内壁及び底壁面、並びに、絶縁層２１及びマスク層２１上を覆うように無電解めっきを施してシード層を形成する。それから、電解（電気）めっきによって金属めっき層を成長させ（図示せず）た後、マスク層３３を除去することにより、配線層３１，３４を得る（図１６）。

ここで、図６乃至図１６に示す製造工程において、電子部品４１を内蔵する製品エリアＳ１〜Ｓ４（図９参照）における基板１１の絶縁層２１の厚さ（絶縁層の第１の厚さ）みと、板状一体枠５１を内蔵する製品外エリアＴにおける基板１１の絶縁層２１の厚さ（絶縁層の第２の厚さ）とを測定したところ、製品エリアＳ１〜Ｓ４の内外における絶縁層２１の厚さにばらつきがあることが判明し、しかも、製品エリアＳ１〜Ｓ４の内外の絶縁層２１の厚さ及びそれらのばらつきに、有意な相関関係が成立していることも判明した。なお、本実施形態でいう絶縁層の厚さの「ばらつき」とは、製品エリア内外の随所において絶縁層２１の厚さが均一で一定ではなく、全体的及び／又は局所的に値の変動があることをいい、このような絶縁層２１の厚さのばらつきに起因して、層間接続の状態にもばらつき（変動）が生じ得る。以下に、製品エリア内外における絶縁層２１の厚さやそのばらつきに相関関係が成立していることを説明する。

図１７は、ワークボード１００における絶縁層２１の厚さの測定箇所を示す平面図である。同図において、ワークボート１００には、製品エリアＳ１〜Ｓ４の絶縁層２１の厚さ、及び、製品エリア外Ｔの絶縁層２１の厚さを、実際に断面を拡大観察して測定した箇所を示している。より詳しくは、同図に示す黒塗丸印(●)が、製品エリアＳ１〜Ｓ４における絶縁層２１の厚さを測定した箇所(３６箇所)を示し、黒塗三角印(▲)が、製品エリア外Ｔにおける絶縁層２１の厚さを測定した測定箇所(４５箇所)を示す。なお、本発明者はかかる測定を多数実施しているが、その測定箇所は、図１７に示す箇所に限られず、また、測定数も図１７に示す数に限られるものではない。

図１８は、図１７に示す測定箇所における測定値に基づいて、各ロットの製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さとの相関関係を示すグラフである。同図において、横軸はロット番号を示し、縦軸は、製品エリア内外における絶縁層２１の厚さの平均値に対する各測定値の割合(％)を示している。また、黒塗丸印(●)及び実線Ｌ４が、製品エリアＳ１〜Ｓ４における測定箇所(３６箇所)をロット毎に測定した測定値の平均値を示し、黒塗三角印(▲)及び一点鎖線Ｌ５が、ロット毎に製品エリア外Ｔにおける測定箇所(４５箇所)をロット毎に測定した測定値の平均値を示す。図１８に示す結果より、各ロットにおいて、製品エリアＳ１〜Ｓ４における絶縁層２１の厚さが変化すると、製品エリア外Ｔにおける絶縁層２１の厚さと略同様の比率で変化していることが確認され、このことから、製品エリア内外において、絶縁層２１の厚さに有意な相関関係が成立していることが理解される。

また、図１９は、図１７に示す測定箇所における測定値に基づいて、ワークボード１００の製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さとの相関関係を示すグラフである。同図において、横軸は、製品エリア内外における絶縁層２１の厚さの平均値に対する製品エリアＳ１〜Ｓ４における絶縁層２１の厚さの各測定値の割合(％)を示し、縦軸は、製品エリア内外における絶縁層２１の厚さの平均値に対する製品エリア外Ｔにおける絶縁層２１の厚さの各測定値の割合(％)を示している。図１９に示すプロット値（黒塗菱形(◆)）及びその目安である実線Ｌ６（回帰分析によって算出）より、製品エリア内外において、絶縁層２１の厚さに、極めて強い相関関係が成立していることが判明した。なお、同図に示す「Ｒ²」値は相関係数を示している。

ここで、絶縁層２１の実際の厚さを測定する方法とは別に、絶縁層２１の誘電率を測定し、その測定値から絶縁層２１の厚さを換算測定することによっても、電子部品４１上から絶縁層２１の最上部までの厚さ（絶縁層の第１の厚さ）や、板状一体枠５１上から絶縁層２１の最上部までの厚さ（絶縁層の第２の厚さ）を、ワークボード１００の略全てのエリアに亘って測定することができる。

図２０及び図２１は、ワークボード１００の略全てのエリアに亘って絶縁層２１の誘電率を測定し、その測定値に基づいて算出した絶縁層２１の厚さを示すグラフである。なお、図２０及び図２１に示すワークボード１００の各要素は、図９に示すワークボード１００の各要素と対応している。

この測定においては、電子部品４１の代用品として、ワークボード１００の製品エリアＳ１〜Ｓ４に模擬基板（モックアップ、ミラー）をチップ化して内蔵させ、それらの模擬基板が内蔵されたエリアＳ１０毎に絶縁層２１の厚さを算出した。また、ワークボード１００の製品エリア外Ｔには実際の製品と同様に板状一体枠５１を内蔵させ、エリアＳ１０と同等の領域面積を有するエリアＴ１０毎に区切って絶縁層２１の厚さを算出した。また、同図において、各エリアＳ１０，Ｔ１０に記載された数値は、（各エリアの絶縁層２１の厚さの算出値−絶縁層２１の厚さの平均値）／（絶縁層２１の厚さの平均値）により求めた値を百分率（％）で示す。

具体的には、各エリアＳ１０，Ｔ１０に記載された数値は、例えば、ワークボード１００の絶縁層２１の厚さの平均値が１８μｍであり、任意のエリアＳ１０における絶縁層２１の厚さの算出値が２０μｍの場合、そのエリアＳ１０における厚さの百分率は、上記式に従って＋１１％と算出される。また、ワークボード１００の絶縁層２１の厚さの平均値が１８μｍであり、任意のエリアＳ１０における絶縁層２１の厚さの算出値が２５μｍの場合には、そのエリアＳ１０における厚さの百分率は＋３８％と算出される。このようにして求められた百分率（％）に基づいて、ワークボード１００に形成された絶縁層２１の厚さのばらつきの度合いを判定することができる。なお、図２０及び図２１において、各エリアＳ１０，Ｔ１０に記載された厚さの百分率（％）が大きいほど、且つ、各エリアＳ１０，Ｔ１０が濃く塗りつぶされて表示されているほど、そのエリアに形成された絶縁層２１の厚さが、絶縁層２１の厚さの全体的な平均値から大きく乖離していることを示している。

図２０は、上述した通常の製造工程（図６乃至図１６）を経た場合の、ワークボード１００の製品エリア内外における絶縁層２１の厚さのばらつきを示した平面図であり、この結果から、製品エリアＳ１〜Ｓ４での絶縁層２１の厚さのばらつきは小さいこと、及び、同様に製品エリア外Ｔでの絶縁層２１の厚さのばらつきも小さいことが理解される。

一方、図２１は、通常の製造工程で形成される絶縁層２１とは異なる加工条件で意図的に厚さのばらつきが有意に生じるように絶縁層を形成し、ワークボード１００の製品エリア内外における絶縁層２１の厚さのばらつきを測定評価した結果を示す平面図である。この結果より、製品エリアＳ１〜Ｓ４での絶縁層２１の厚さみのばらつきが大きいと、製品エリア外Ｔでの絶縁層２１の厚さのばらつきも大きいことが理解される。

このように、図２０及び図２１に示す結果によっても、製品エリア内外での絶縁層２１の厚さのばらつきに有意な相関関係が存在することが確認された。

図２２は、通常の製造工程で形成される絶縁層２１とは異なる加工条件で意図的に厚さのばらつきを生じるように形成した絶縁層の厚さを、製品エリア内外において互いに隣接するエリアＳ１０，Ｔ１０で測定した結果を示すグラフである。図２２に示す黒塗菱形(◆)及び実線Ｌ７（Ｒ²は相関係数）により、製品エリア内外で隣接するエリアＳ１０，Ｔ１０の絶縁層の厚さには極めて強い相関関係が成立することが確認された。

また、図２３は、上述したのと同様に、絶縁層２１の誘電率の測定値に基づいて、各ロットの製品エリアＳ１〜Ｓ４における絶縁層２１の厚さと製品エリア外Ｔにおける絶縁層２１の厚さを算出して得た両者の相関関係を示すグラフである。図２３に示す各プロット及び実線Ｌ８（Ｒ²は相関係数）によっても、各ロットにおいて、製品エリアＳ１〜Ｓ４における絶縁層２１の厚さのばらつき度合いが変化すると、製品エリア外Ｔにおける絶縁層２１の厚さのばらつき度合いも略同様の比率で変化していることがわかり、このことからも、製品エリア内外での絶縁層２１の厚さに有意な強い相関関係が成立していることが確認された。

さらに、一般的な基板をチップ化して内蔵した４枚のワークボード１００を１ロットとして実際の製造工程と同じ工程を実施した場合の、ワークボード１００の製品エリア外Ｔでの絶縁層２１の厚さを、図２４乃至図２７に示す。これらの結果は、絶縁層２１の誘電率に基づいて絶縁層２１の厚さを算出する方法を用いて得られたものであり、各図において各エリアＳ１０，Ｔ１０に記載された数値は、（各エリアにおける絶縁層２１の厚さの算出値−絶縁層２１の厚さの平均値）／（絶縁層２１の厚さの平均値）により求めた値を百分率（％）で示したものである。

図２４に示す１枚目のワークボード１００、図２５に示す２枚目のワークボード１００、及び図２６に示す３枚目のワークボード１００は、製品エリア外での絶縁層の厚さのばらつきの範囲（Ｒ）が３０％以内の範囲であることから、製品エリア外Ｔにおいて絶縁層２１の厚さのばらつきが比較的小さいと言える。これに対し、図２７に示す４枚目のワークボード１００では、そのばらつきの範囲（Ｒ）が４５％と比較的大きく、特に、製品エリアＳ１，Ｓ２間に形成された絶縁層２１の厚さのばらつきが大きいと言える。

ばらつきが特に大きかった製品エリアＳ1，Ｓ２間において、製品エリアＳ１内外で隣接するエリアを拡大してみると（図２８）、製品エリアＳ１内外の任意の列（Ｃ列〜Ｒ列）に対する製品エリア内外における絶縁層２１の厚さのばらつきにも有意な相関関係が成立することが判明した（図２９）。これらの結果により、４枚のワークボード１００を１ロットとして実際の製造工程と同じ工程を行った場合でも、製品エリア外Ｔで絶縁層２１の厚さにばらつきが生じていると、それに応じるように、製品エリアＳ１〜Ｓ４内における絶縁層２１の厚さにもばらつきが生じていることが理解され、この結果からも、製品エリア内外における絶縁層２１の厚さのばらつきに有意な相関関係が成立していることが確認された。

以上の相関関係を利用することにより、図６乃至１６の製造工程で製造される集合基板において、製品エリア内の電子部品４１と配線層３１とが導通しているか否かは、製品エリア外Ｔに内蔵された板状一体枠５１と配線層３４とが導通しているか否かを検査することにより有効に判定することができる。すなわち、図１７乃至図２９で示したように、製品エリア内外における絶縁層２１の厚さや絶縁層２１の厚さのばらつきに相関関係が成立しているので、製品エリア外Ｔに内蔵された板状一体枠５１と配線層３４とが導通しているならば、製品エリアＳ１〜Ｓ４内に内蔵された電子部品４１と配線層３１とが導通していると高い確率で判定することができる。これとは逆に、製品エリア外Ｔに内蔵された板状一体枠５１と配線層３４とが導通していなければ、製品エリアＳ１〜Ｓ４内に内蔵された電子部品４１と配線層３１とが導通していないと高い確率で判定することができる。

そこで、本実施形態に係る電子部品内蔵基板の検査においては、図６乃至１６の製造工程で板状一体枠５１上に形成された配線層３４と板状一体枠５１との電気抵抗を測定することにより導通検査を行うことが好ましい。具体的には、複数形成されている配線層３４のうち、１つエリアＴ１０上に形成された複数の配線層３４を検査用電極（ＴＥＧ端子）として用い、これらの配線層３４に検査プローブを接触させ、公知の手法である４端子法を用いて電気抵抗を測定して導通検査を行うことが好ましい。

公知の手法である２端子法を用いて電気抵抗を測定することもできるが、この場合には、電子部品４１内部の配線抵抗や測定時における検査プローブの接触抵抗等による電気抵抗の影響を受けやすいため、数十（Ω）レベルの電気抵抗値を測定せざるを得ない。このように測定できる電気抵抗値が数十（Ω）レベルの大きな抵抗値であるため、電子部品４１と配線層３１との電気的な接続状態のばらつきに起因して抵抗値がばらついているのか、測定される電気抵抗値が電子部品４１や配線層３１，３４の配線に伴う抵抗値のばらつきを有しているのか、測定される電気抵抗値が測定起因に基づく抵抗値なのか、を判断することは難しい。仮に電子部品４１と配線層３１とが点接触によって電気的な接続状態が導通状態であると判定された場合には、製品として市場に出荷された後に点接触による接触部位が磨耗して製品が故障となる可能性が高い。

したがって電子部品４１と配線層３１との電気的な接続状態を導通検査によって行うためには、４端子法を用いることが好ましいが、公知の手法である４端子法を用いて電子部品４１と配線層３１との電気的な接続状態を直接判定しようとすると、４端子法での測定を可能にする電子部品は専用の電子部品を用いなければならず、電子部品を汎用製品として用いることが難しい。このため、板状一体枠５１と板状一体枠５１上に形成された配線層３４との電気的な接続状態を４端子法で測定することで、電子部品４１と配線層３１との電気的な接続状態を間接的かつ等価的に判定できる。さらに、数（ｍΩ）レベルでの電気抵抗値を測定することができるため、製品として市場に出荷された場合にも磨耗による製品の故障を防止することができる。

以上のことから、４端子法を用いて板状一体枠５１と板状一体枠５１上に形成された配線層３４との電気的な接続状態を測定する１つのエリアＴ１０上に３つ以上の検査用電極としての配線層３４が形成される。図示においては、１つのエリアＴ１０上に３つの検査用電極としての配線層３４が形成された例を示した（図１３）。

この検査結果により、一方の配線層３４，板状一体枠５１，及び他方の配線層３４の抵抗値が正の実数値であれば、板状一体枠５１と配線層３４との電気的な接続状態は導通していると判定することができる。そして、製品エリア内外における絶縁層２１の厚さ及び絶縁層２１の厚さのばらつきには、上述したとおり相関関係が成立しているので、板状一体枠５１と配線層３４とが電気的に接続されているという判定結果に基づいて、電子部品４１と配線層３１とが電気的に接続されていると判定することができる。

一方、この検査結果により、一方の配線層３４，板状一体枠５１，及び他方の配線層３４の抵抗値が無限大値であれば、板状一体枠５１と配線層３４とは非導通であると判定することができ、その結果に基づいて、電子部品４１と配線層３１とが電気的に接続されていない状態であることが判定される。

このような電気抵抗の測定に基づく導通検査をロット毎に行った結果を図３０に示す。同図に示すグラフの横軸はロット番号であり、縦軸は抵抗値（Ω）を示す。各プロットは、ロット毎に測定した抵抗値の最小値と最高値と平均値である。本実施形態の測定において、抵抗値１（Ω）以内が正常に導通する抵抗値とした場合、例えばロット７番とロット９番は、測定した抵抗値の最大値が１（Ω）を超えて高く、ワークシート１００の任意の箇所において絶縁層２１の厚さが厚く、配線層３４と板状一体枠５１との間が導通していない可能性があるため、これらのロットは異常ロットであると判断される。

製品を管理する方法としては次のような手法を行うことができる。まず、検出した異常ロットについては、異常ロットで製造されたワークボード１００についてワークシート（ワークボード１００の１／４）毎に改めて板状一体枠５１上で導通検査を行い、絶縁層２１の厚さ異常を示したワークシートを検出する。その後、検出された異常なワークシートは取り除いて出荷するように管理することにより、出荷時の適正な品質管理品質保証を実現することができる。

また、検出された異常なワークシートの製品エリアに内蔵された全ての電子部品４１について導通検査を行い、又は、全ての電子部品４１についてバーンイン（加熱）試験を行い、絶縁層２１の厚さ異常を示す電子部品４１を検出する。その後、検出された異常な電子部品４１を取り除いて個別基板を出荷するように管理することにより、不良な個別基板の個数を減少させることができるので、製品歩留まりを向上させることが可能となる。

このように電子部品４１上にビアホール２２を形成する製造工程時に、板状一体枠５１上にもビアホール２３を形成させた後、板状一体枠５１と配線層３４との導通を測定するという簡便な検査を実施するだけで、電子部品４１と配線層３１との電気的な接続状態を直接的に測定することなく、電子部品４１と配線層３１との導通の有無を簡易かつ確実に精度よく判断することができる。

また、全ての集合基板の完成品の断面解析を行わずに、絶縁層２１に内蔵した電子部品４１と配線層３１との層間接続を簡便且つ精確に検査することができ、これにより、短時間に低コストで基板片（ワークシート又は個別基板）を作製することができるので、歩留まりを向上させて、生産性及び経済性を高め、且つ、製品の実装信頼性の向上を図ることも可能となる。

（第２実施形態）
図３１は、本発明による集合基板の第２実施形態の構造を概略的に示す要部拡大断面図である。ワークボード１００は、図示の如く、基板１１の絶縁層１３上に厚さの異なる樹脂シート２５ａ，２５ｂを載置し、絶縁層２１の内部の所定位置に板状一体枠５１（導体）に代えて板状一体枠６１が埋設されること以外は、上記の第１実施形態のワークシート１００と同様に構成されたものである。

図３２は、本発明の板状一体枠６１の第２実施形態の構造を概略的に示す拡大断面図である。板状一体枠６１は、厚さの異なる樹脂シート２５上に載置され、絶縁層２１の内部の異なるレベルに配置される。それぞれのレベルのうち少なくとも１つは、電子部品４１と同じレベルに位置し、電子部品４１から配線層３１までの距離ｄ１と板状一体枠６１から配線層３４ａまでの距離ｄ１とが略同距離になっている。また他のレベルは、電子部品４１から配線層３１までの距離ｄ１より板状一体枠６１上から配線層３４ｂ，３４ｃまでの距離ｄ２，ｄ３が順に遠くなるように配置される。

このような板状一体枠５１を用いても、第１実施形態と同様の作用効果が奏される。しかも、板状一体枠６１と配線層３４ｃの導通検査を最初に行った場合、板状一体枠６１及び配線層３４ｃの抵抗値が測定できれば、距離ｄ３が一番遠いにも関わらず導通していることが判明するため、他の配線層３４ａ，３４ｂについて導通検査を行う必要がなく且つ電子部品４１及び配線層３１が導通していると判断できる。

また、同様に、板状一体枠６１及び配線層３４ｃの抵抗値が測定できれば、電子部品４１から配線層３１までの距離ｄ１より遠い距離ｄ２での導通が確認でき、逆に、板状一体枠６１及び配線層３４ｃの抵抗値が測定できなくても、他の配線層３４ｂと板状一体枠６１が導通していれば、他の配線層３４ａについて導通検査を行う必要がなく且つ電子部品４１及び配線層３１が導通していると判断できる。さらに、最終的に板状一体枠６１及び配線層３４ｂの抵抗値が測定できない場合は、板状一体枠６１及び配線層３４ａの抵抗値を測定すればよく、絶縁層２１に内蔵した電子部品４１と配線層３１との層間接続を簡便且つ精確にしかも迅速に検査することができる。

さらに、公知の手法であるブラスト処理は、絶縁層２１に投射材を衝突させるため、磨耗により投射材の形状が変形してしまうと、絶縁層２１を切削する加工量が減少し、製品歩留まりが低下してしまう不都合が生じる。そこで、本実施形態のように、電子部品４１とは異なるレベルに且つ電子部品４１から配線層３１までの距離ｄ１より遠くなるように板状一体枠６１を配置することで、投射材の形状の変形を検知することができる。より具体的には、板状一体枠６１から配線層３４までの距離ｄ１、ｄ２、ｄ３が遠い順番に抵抗値が測定できなくなるため、板状一体枠６１から配線層３４ｃまでの距離ｄ３又は／及び板状一体枠６１から配線層３４ｂまでの距離ｄ２の抵抗値が測定できなくなった時点で、絶縁層２１を切削する加工量を判定できる。このように、板状一体枠６１から配線層３４ａまでの距離ｄ１の抵抗値が測定できなくなる前に、加工量を判定することができるため、製品歩留まりの低下を防止することができる。

本実施形態では、板状一体枠６１を電子部品４１とは異なるレベルに配置することで加工量を判定したが、例えばマスク層３３のパターン開口径（ビアホール２２，２３の開口径）の大きさを変えてブラスト加工を行う場合や、ショット数を変えてレーザ加工を行う場合にも、同様に加工量の判定を行うことができる。

以上説明したとおり、本発明の電子部品内蔵基板、その製造方法、及び、その検査方法によれば、電子部品と配線層との電気的な接続状態を直接測定せずに、電子部品とは別体に設けた導体と配線層との導通検査によって、その判断が簡便且つ精確に実施することができる、生産性、経済性、及び製品信頼性の向上が図られるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広く且つ有効に利用することができる。

１１…基板（基体）、１２，１３，２１…絶縁層、１２ａ，１２ｂ，２１ａ，３４，３４ａ，３４ｂ，３４ｃ…配線層、２５ａ，２５ｂ…樹脂シート、４１…電子部品、４２…ランド電極、５１，６１…板状一体枠（導体）、１００…ワークボード（集合基板）、Ｓ１〜Ｓ４…製品エリア、Ｓ１０…製品エリア内の１エリア、Ｔ…非製品エリア、Ｔ１０…非製品エリア内の１エリア、Ｗ…窓。

Claims (3)

1. 基体と、
   前記基体上に載置された電子部品と、
   前記基体における前記電子部品の非載置部に載置された導体と、
   前記電子部品と前記導体とを覆うように形成された絶縁層と、
   前記絶縁層に形成されており、且つ、前記電子部品に接続された第１の配線と、
   前記絶縁層に形成されており、且つ、前記導体に接続された第２の配線と、
   を有し、
   前記電子部品において前記第１の配線が接続される部位より上の絶縁層の厚さが、前記導体において前記第２の配線が接続される部位より上の絶縁層の厚さよりも薄く、
   前記導体は、面方向に配置される少なくとも１つ以上の個別基板を包含する複数の集合体に対して、各集合体の外周を取り囲むように配置される、
   電子部品内蔵基板。
2. 基体を準備する工程と、
   前記基体上に電子部品を載置する工程と、
   前記基体における前記電子部品の非載置部に導体を載置する工程と、
   前記電子部品と前記導体とを覆う絶縁層を形成する工程と、
   前記電子部品に接続する第１の配線を前記絶縁層に形成する工程と、
   前記導体に接続する第２の配線を前記絶縁層に形成する工程と、
   を有し、
   前記電子部品において前記第１の配線が接続される部位より上の絶縁層の厚さを、前記導体において前記第２の配線が接続される部位より上の絶縁層の厚さよりも薄くし、
   前記導体を、面方向に配置される少なくとも１つ以上の個別基板を包含する複数の集合体に対して、各集合体の外周を取り囲むように配置する、
   電子部品内蔵基板の製造方法。
3. 前記第１の配線を前記絶縁層に形成するための第１の接続孔の加工量と、前記第２の配線を前記絶縁層に形成するための第２の接続孔の加工量とを異ならしめる、
   請求項２記載の電子部品内蔵基板の製造方法。