JP5489529B2 - 情報処理装置および情報処理装置の制御方法 - Google Patents

Description

本発明は、プリント基板の設計支援のための情報処理に関する。

電気回路を構成するプリント基板上には、半導体集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）や大規模半導体集積回路（Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：ＬＳＩ）が実装されている。以下、半導体集積回路と大規模半導体集積回路をＩＣと称する。この電気回路を正常に動作させるためには、ＩＣ間を伝送する電気信号波形の歪み（以下、ノイズ）を一定の範囲まで小さくし、伝送先のＩＣ（以下、レシーバＩＣ）でノイズの小さい波形が入力されることが好ましい。このためには、部品配置や配線に様々な工夫が必要となる。例えば、伝送元のＩＣ（以下、ドライバＩＣ）から複数のレシーバＩＣへとデジタル信号を伝送する場合、理想的には図１２（ａ）の波形を入力することが好ましい。しかしながら、実際には図１２（ｂ）のようにオーバーシュートやアンダーシュート、リンギング、または段付きと呼ばれるノイズが発生する。例えば図１３のような接続関係を考える。この場合、図１３（ａ）のように分岐点ＡからレシーバＩＣ１８１またはレシーバＩＣ１８２までの配線長が短い場合、レシーバＩＣ１８０の入力波形には段付きが発生しない。一方で、図１３（ｂ）のように分岐点ＡからレシーバＩＣ１８１またはレシーバＩＣ１８２までの配線長が長い場合、段付きが発生することが知られている。これは、ドライバＩＣが出力した電気信号（以下、信号１）と該電気信号がレシーバＩＣ１８１またはレシーバＩＣ１８２で反射した電気信号（以下、信号２）の分岐点Ａへの到達時間の差が信号１の遷移時間よりも大きいためである。すなわち、分岐点Ａにて信号１と信号２の波形が合成されてレシーバＩＣ１８０の入力波形となるが、その合成波形が図１２（ｂ）のように段付きの発生した波形となるのである。したがって、図１３（ａ）のように分岐点ＡとレシーバＩＣ１８１およびレシーバＩＣ１８２までの配線長、すなわち分岐長を短くする工夫が施される。

一方で、近年の回路の大規模化により、プリント基板上の信号配線の高密度化や複雑化は加速する一方である。このため、前述の部品配置や配線の工夫を回路設計者が波形や信号の同期のタイミングを予測しながら人手のみで行うのは困難となり、現在では、電気回路の信号波形解析ソフトが利用されるようになった。これにより、回路設計者は動作検証を行いながら、すなわち想定される信号波形を見ながら部品配置や配線を検討できるようになった。一方で、信号波形解析に必要なシミュレーションは、モデルの入手や作成が困難な場合があり、また解析の条件を設定するのに多大な時間を要する。このため、波形解析が必要なすべての配線上の信号を解析しようとすると膨大な設計時間が必要となっていた。

これらの問題を解決するために、特許文献１には、電気信号が入力されてからインピーダンス不整合箇所で反射して戻ってくる時の反射時間が該電気信号の遷移時間以内となるようにドライバＩＣと反射箇所の配線長をチェックする技術が開示されている。また、同様にレシーバＩＣとレシーバＩＣに対する並列終端部品間を電気信号が往復する時間が該電気信号の遷移時間以内となるようにレシーバＩＣと並列終端部品間の配線長をチェックする技術が開示されている。

特許文献２には、電子部品と分岐点間の配線長、または分岐点間の配線長を画面表示し、所定線長と比較チェックする技術が開示されている。

特開２００２−６３２２５号公報 特開２００２−２３００７４号公報

しかしながら、上記特許文献１では、前述のように複数のレシーバＩＣが接続される分岐配線経路における分岐長に関しては、考慮されていない。

上記特許文献２では、電気信号の反射箇所を特定しない。また、電気信号の往復時間については考慮されていない。

このため、回路設計者は配線長が長いと判定された電子部品−分岐点間または分岐点−分岐点間の配線が本当に修正すべきかどうかをチェックする必要があった。そして、誤って修正の不要な配線を修正した場合は、その周囲の部品や配線を再配置し、回路設計期間が不要に延長される可能性があった。

上記問題点を解決するためには、信号分岐配線上における電気信号の経路が適切かどうかを判定する必要がある。

上記課題を解決するために、請求項１に記載の情報処理装置は、プリント基板上のレイアウト情報と前記プリント基板上のドライバ半導体集積回路の電気特性情報とを入力する入力手段と、前記ドライバ半導体集積回路を選択する選択手段と、前記レイアウト情報に基づき、前記プリント基板上において前記選択されたドライバ半導体集積回路に接続する複数のレシーバ半導体集積回路と前記選択されたドライバ半導体集積回路とを結ぶ経路を示す経路情報を取得する経路情報取得手段と、前記経路上の分岐位置に合成点を設定する設定手段と、前記経路情報に基づき、前記合成点と前記レシーバ半導体集積回路の各々との距離を取得する距離取得手段と、前記電気特性情報に基づき、前記選択されたドライバ集積回路から出力される電気信号の遷移時間を取得する遷移時間取得手段と、前記距離のうち、前記合成点と前記レシーバ半導体集積回路との距離が最大となる距離と前記遷移時間とに基づき前記経路が適切かどうかを判定する判定手段とを有し、前記設定手段は、前記ドライバ集積回路からの配線距離が最も短い分岐位置または前記レシーバ半導体集積回路からの配線距離が最も長い分岐位置に前記合成点を設定する。

本発明によれば、信号分岐配線上における電気信号の経路が適切かどうかを自動的に判定することができる。

実施形態に係るプリント基板の設計支援を実現するためのシステム構成図である。 実施形態に係るプリント基板の設計支援を実現するための機能構成図である。 実施形態に係るプリント基板設計支援プログラムのフローチャートである。 実施形態に係るプリント基板設計支援プログラムのフローチャートである。 レシーバＩＣの終端方法の一例を示す図である。 ドライバＩＣとレシーバＩＣの配線接続状況の一例を示す図である。 実施形態に係る電気特性情報の一例を示す図である。 実施例１に係るプリント基板設計支援プログラムにおいてユーザがチェック条件を入力するための入力画面の一例を示す図である。 実施形態に係るプリント基板設計支援プログラムで出力した表形式によるチェック結果の一例を示す図である。 実施形態に係るプリント基板設計支援プログラムで出力したチェック結果に対応して配線分岐状況を修正した後の配線接続状況の一例を示す図である。 実施例２に係るプリント基板設計支援プログラムのフローチャートである。 理想的な電気信号波形とノイズの載った電気信号波形の一例を示す図である。 図１２の電気信号波形を伝送するそれぞれの配線接続状況の一例を示す図である。

以下、添付の図面を参照しながら、本発明による情報処理装置の実施の形態の好適な一例を詳細に説明する。尚、本発明は、以下の説明及び実施例に限定されるものではなく、本発明の主旨の範囲において適宜変形、組み合わせが可能である。また、図面中の同一の構成には、適宜同一符号を用いて説明する。

図１は本実施形態にかかるプリント基板設計支援プログラムを含むコンピュータ装置の概略的構成を説明するための装置構成図である。図１において、中央処理装置（ＣＰＵ）１０は装置全体を制御する。主記憶装置１１は読み出し専用記憶装置（ＲＯＭ）やＣＰＵ１０が計算処理時に一時的な読み書きを行う記憶装置（ＲＡＭ）を含む。表示装置１２はブラウン管や液晶ディスプレイなどである。入力装置１３はマウスやキーボード等である。外部記憶装置１４はハードディスク、フロッピー（登録商標）ディスク、ＣＤ、ＤＶＤ、ＭＤ等の記録媒体へのデータの読み書きに利用される。出力装置１５は表示装置１２に出力された計算結果等を印刷するためのプリンタである。バス１６はアドレスバス、データバス、制御バスなど情報を伝達する。プリント基板設計支援プログラム１４ａはコンピュータ装置内にインストールされた処理プログラムである。レイアウト情報１４ｂはプリント基板に関わり、詳細は後述する。電気特性情報１４ｃは電子部品に関わり、詳細は後述する。中央処理装置（ＣＰＵ）１０、主記憶装置１１、表示装置１２、入力装置１３、外部記憶装置１４及び出力装置１５はそれぞれバス１６を介して互いに接続されている。そして、ＣＰＵ１０の制御によりバス１６を介して各装置間で制御情報やデータ情報など必要な情報の授受が出来るように構成されている。本実施形態に係る処理プログラム１４ａ、レイアウト情報１４ｂおよび電気特性情報１４ｃは外部記憶装置１５にあらかじめ記憶されている。

ここで、レイアウト情報とは、プリント基板の層構成、材料の特性に関する情報を含む。さらに、レイアウト情報は、プリント基板に実装される部品の位置座標や端子が接続される導電体部分の形状および大きさ等の部品情報、部品間配線の配線名および配線図形を構成する各点の位置座標等の配線情報を含む。

電気特性情報は、各ＩＣの出力の立ち上がり時間、立ち下がり時間、閾値電圧、入力容量、入力抵抗、出力抵抗や抵抗の抵抗値、コンデンサの容量、抵抗値など、各部品の電気的な特性情報を含む。

図２は、本発明にかかるプリント基板設計支援プログラムの機能の関係の好適な一例を概略的に説明するための機能構成図である。図２において、入力部２０は、ユーザが入力装置１２を用いて入力したレイアウト情報１４ｂおよび電気特性情報１４ｃの読み出しや、処理プログラム１４ａの実行などの指示情報をコンピュータ装置内に入力する。また、処理プログラム１４ａなどの実行に使用される条件（以下、チェック条件）に関する情報をコンピュータ装置内に入力する。さらに、入力された情報をＣＰＵ１０の制御により、必要に応じて処理あるいは制御して主記憶装置１１に記憶する。

外部記憶情報抽出部２１は、入力部２０から処理プログラムの実行が入力されると、その入力に従ってＣＰＵ１０からの制御命令により外部記憶装置１４中に記憶された処理プログラム１４ａを抽出し、主記憶装置１１内に格納する。また、入力部２０からレイアウト情報読み出しまたは電気特性情報読み出しの指示が出されると、ＣＰＵ１０の制御により、外部記憶装置１４内のレイアウト情報１４ｂまたは電気特性情報１４ｃを抽出し、主記憶装置１１に格納する。

分岐状況チェック部２２は３つの機能部分である、分岐配線経路探索部２２ａ、信号反射点・合成点設定部２２ｂ、判定部２２ｃを有する。

分岐配線経路探索部２２ａは、外部記憶情報抽出部２１で抽出した電気特性情報１４ｃからＣＰＵ１０の制御によりドライバＩＣの出力端子を特定する。そして、外部記憶情報抽出部２１で抽出したレイアウト情報１４ｂをもとに、ドライバＩＣの出力端子からの配線分岐経路を探索し、主記憶装置１１に記憶する。

信号反射点・合成点設定部２２ｂは、ＣＰＵ１０の制御により、各配線分岐経路から未終端のレシーバＩＣの入力端子を特定し、電気信号の反射点である信号反射点に設定する。そして、信号反射点を含む配線分岐経路上の他のレシーバＩＣへと続く分岐位置のうち、ドライバＩＣの出力端子からの配線距離が最も短い分岐位置を特定し、配線分岐経路上で信号が合成される信号合成点に設定する。ここで、信号反射点からの配線距離が最も長い分岐位置を信号合成点に設定しても同等である。その場合は、後述する判定部２２ｃにおいて、信号反射点と信号合成点間の配線距離の最も短い組み合わせを特定すればよい。なお、信号反射点と信号合成点の組み合わせの特定は、各配線分岐経路に対して実行する。

判定部２２ｃは、ＣＰＵ１０の制御により、信号反射点・合成点設定部２２ｂで特定した組み合わせから信号反射点と信号合成点間の配線距離の最も長い組み合わせを特定し、最も長い組み合わせに特定した信号合成点と信号反射点の間の配線長を算出する。そして、ＣＰＵ１０の制御により、電気信号が最も長い組み合わせに特定した信号反射点と信号合成点を往復する時間（以下、往復時間）を算出する。さらに、主記憶装置１１内の電気特性情報１４ｃから信号反射経路上のドライバＩＣの信号遷移時間（立ち上がり時間と立ち下がり時間のうち小さい時間）を取得し、該往復時間と比較する。そして、該往復時間が該信号遷移時間よりも大きくなった場合を「ＮＧ」、該往復時間が該信号遷移時間以下となった場合「ＯＫ」と判定し、判定情報を主記憶装置１１に記憶する。

チェック結果出力部２３は、ＣＰＵ１０の制御により、表示装置１２に表示する、外部記憶装置１４に記録する、または出力装置１５を用いて出力するなどの方法で、主記憶装置１１内の判定情報を出力し、警告としてユーザに報知する。

以下、本実施形態にかかるプリント基板設計支援プログラムの動作を、図３および図４のフローチャートと図５から図９までの図面を用いて詳細に説明する。

なお、図３および図４のフローチャートについて説明する。特に記載が無い限り、各フローチャートにおける各ステップは、ＣＰＵ１０によって処理・制御される。なお、図３および図４に示すステップＡからステップＥは、フローチャートの進行の矢印が図面を見難くするのを避けるために設けられたステップであり、同じ符号のステップの前後が接続されている。

ステップＳ３００では、入力部２０を介してプログラムの開始指示を受け付けると、外部記憶情報抽出部２１で処理プログラム１４ａを外部記憶装置１４から主記憶装置１１へと転送して読み出し、処理プログラム１４ａを開始する。

ステップＳ３０１では、外部記憶情報抽出部２１で外部記憶装置１４内のレイアウト情報１４ｂおよび電気特性情報１４ｃを主記憶装置１１へと転送する。

ステップＳ３０２では、入力部２０を介してユーザからのチェック条件を受け付ける。ここでのチェック条件とは、ドライバＩＣのレフデス（プリント基板上の部品を特定するために付される番号などの情報）であるとする。ドライバＩＣのレフデスの入力方法としては、以下のような方法が考えられる。１つ目の方法は、チェック対象のプリント基板に実装されるすべてのＩＣを特定できる情報（レフデスなど）をレイアウト情報１４ｂから読み出して、表示装置１２で入力画面に表示し、ユーザの選択によるユーザ指示のＩＣのレフデスを取得する方法である。２つ目の方法は、回路図面またはプリント基板設計図面上でＩＣを直接ユーザが選択して、選択されたＩＣのレフデスを取得する方法である。３つ目の方法は、ユーザがドライバＩＣを特定できる情報をファイルに予め記述したファイルを外部記憶装置１４に記憶しておき、その情報をＣＰＵ１０が外部記憶情報抽出部２１で外部記憶装置１４から主記憶装置１１へと転送して読み出す方法である。上記の３つの方法はドライバＩＣのレフデスを取得する手法の一部の例であり、ドライバＩＣのレフデスを取得できれば、その他の方法を採用してもよい。

ステップＳ３０３では、ステップＳ３０２でチェック条件を取得した後、未チェックのチェック対象ドライバＩＣがあるかどうか判定する。ここで、ステップＳ３０３で未チェックのチェック対象ドライバＩＣがあると判定した場合、ステップＳ３０４へ進み、未チェックの対象ドライバＩＣがないと判定した場合、処理プログラム１４ａを終了する。

ステップＳ３０４からステップＳ３０８までは、分岐配線経路探索部２２ａで実行される処理である。ステップＳ３０４では、ステップＳ３０３で未チェックのチェック対象ドライバＩＣがあると判定した場合、未チェックのチェック対象のドライバＩＣのうちの一つ（以下、ＩＣ−Ａ）を選択する。

ステップＳ３０５では、主記憶装置１１内の電気特性情報１４ｃからＩＣ−Ａの出力端子を特定する。

ステップＳ３０６では、未チェックのＩＣ−Ａの出力端子があるかどうかを判定する。ここで、ステップＳ３０６で未チェックのＩＣ−Ａの出力端子があると判定した場合、ステップＳ３０７へ進み、未チェックのドライバＩＣの出力端子がないと判定した場合、ステップＳ３０３へ戻る。

ステップＳ３０７では、ステップＳ３０６で未チェックのＩＣ−Ａの出力端子があると判定した場合、ＩＣ−Ａの出力端子から一つ（以下、出力端子Ｂ）を選択する。

ステップＳ３０８では、主記憶装置１１内のレイアウト情報１４ｂを参照しながら、出力端子Ｂを始点とするすべての配線分岐経路を示す経路情報を取得する。ただし、取得する対象の配線分岐経路は信号配線に関わる経路のみであり、電源やグラウンドに接続される経路は取得対象としなくともよい。

次のステップＳ３０９からステップＳ３１５までは、信号反射点・合成点設定部２２ｂで実行される処理である。ステップＳ３０９では、出力端子Ｂを始点とする配線分岐経路の経路情報をすべて取得すると、各配線分岐経路上のレシーバＩＣの入力端子に終端処理が施されているか否かを判定し、主記憶装置１１に各レシーバＩＣの入力端子の終端処理判定情報を記憶する。ここでのレシーバＩＣの特定方法としては、配線分岐経路上のドライバＩＣとは異なるＩＣをレシーバＩＣとする方法を採用している。一方で、主記憶装置１１内の電気特性情報１４ｃから配線分岐経路上のＩＣの端子が入力端子であるかどうかを判定することで、レシーバＩＣを特定する処理としてもよい。また、各レシーバＩＣの入力端子に対する終端処理の有無は、例えば、図５の（ａ）、（ｂ）に示す終端部品の端子と該レシーバＩＣの入力端子間の配線距離が一定の所定値よりも短いかどうかで判定することが可能である。図５はあくまでレシーバ側の終端処理の一例であり、その他の終端処理方法の場合も、一般に終端部品が使用されるので上記と同様の方法で判定することが可能である。また、配線方法が一筆書きなどでレシーバＩＣの入力端子が配線から分岐していないような場合は、終端処理の有無判定の対象としなくてよい。

ステップＳ３１０では、ステップＳ３０９で各配線分岐経路上のレシーバＩＣの入力端子が終端されているかどうかを判定し終えると、未終端のレシーバＩＣの入力端子を信号反射点に設定する。

ステップＳ３１１では、設定されている信号反射点があるかどうかを判定する。ステップＳ３１１で信号反射点があると判定した場合、ステップＳ３１２へ進み、信号反射点がないと判定した場合、ステップＳ３２２へ進む。

ステップＳ３１２では、ステップＳ３１１で信号反射点があると判定した場合、信号合成点との組み合わせを設定していない信号反射点があるかどうかを判定する。ステップＳ３１２で信号反射点があると判定した場合、ステップＳ３１３へ進み、信号反射点がないと判定した場合、ステップＳ３１６へ進む。

ステップＳ３１３では、ステップＳ３１２で信号反射点があると判定した場合、信号反射点を１つ（以下、信号反射点Ｃ）選択する。

ステップＳ３１４では、信号反射点Ｃを含む配線分岐経路上の信号反射点Ｃに設定されたレシーバＩＣの入力端子とは異なるレシーバＩＣの入力端子へと接続される分岐位置（以下、分岐位置Ｄ）を特定する。

ステップＳ３１５では、分岐位置Ｄのうち、出力端子Ｂからの配線距離が最も短い分岐位置を信号合成点に設定する。ステップＳ３１５で信号合成点を設定すると、ステップＳ３１２へ戻る。ステップＳ３１２からステップＳ３１５までのループ処理を、ステップＳ３１２で信号合成点を設定していない信号反射点がなくなるまで実行する。ステップＳ３１２で信号合成点を設定していない信号合成点がないと判定すると、ステップＳ３１６へ進む。

以下、ステップＳ３１６からステップＳ３２２までの処理は、判定部２２ｃで実行される処理である。ステップＳ３１６では、信号反射点と信号合成点の各組み合わせのうち、２点間の配線距離が最も長い組み合わせを特定する。

ステップＳ３１７では、特定した組み合わせの信号反射点から信号合成点までの配線距離（ｄ）を取得する。

ステップＳ３１８では、主記憶装置１１内のレイアウト情報１４ｂと信号反射点と信号合成点の間の配線距離ｄから、信号が信号反射点と信号合成点の間を往復する際の往復伝播遅延時間（ｔ_ｐ）を算出する。

ステップＳ３１９では、主記憶装置１１内の電気特性情報１４ｃから出力端子Ｂに出力される信号の立ち上がり時間と立ち下がり時間のうち、短い方（ｔ_ｃ）を取得する。

ステップＳ３２０では、伝播遅延時間ｔ_ｐと信号の遷移時間ｔ_ｃを比較する。ステップＳ３２０でｔ_ｐ＞ｔ_ｃの場合、ステップＳ３２１へ進み、ｔ_ｐ≦ｔ_ｃの場合、ステップＳ３２２へ進む。

ステップＳ３２１では、チェック結果出力部２３を介して、警告としてＮＧ（不適切を示す）情報を出力する。

ステップＳ３２２では、チェック結果出力部２３を介して、ＯＫ（適切を示す）情報を出力する。ただし、チェック対象の配線が非常に多い場合を考慮して、ステップＳ３２２の処理を実行しないことも可能である。ステップＳ３２１またはステップＳ３２２の処理を実行すると、ステップＳ３０６へ戻る。

ここで、ステップＳ３１８の計算において必要な信号の単位長さあたりの伝播遅延時間ｔ_ｐｌｈ［ｎｓ／ｍ］は、次式で算出することができる。

上式内のε_ｒは絶縁層の比誘電率であり、レイアウト情報１４ｂに含まれている。なお、数１は伝播遅延時間の算出方法の一例であり、その他の計算方法により伝播遅延時間を算出しても実質的な実行処理は同様である。

以上が、本実施形態にかかるプリント基板設計支援プログラムのフローチャートの一例の詳細な説明である。次に、プリント基板設計支援プログラムの動作を図６から図９を用いて詳細に説明する。

図６は、プリント基板上におけるドライバＩＣからレシーバＩＣまでの配線接続状況の一例を示す模式図である。一般に、プリント基板は、複数の導電層を絶縁層を介して積層した多層構造となっており、積層したうちの最も外側の二つの層（以下、表層）に集積回路や受動部品などの部品が実装される。図６では、説明を簡潔に行うために、片側の表層にのみ部品実装および配線が行われている場合の例を示している。

まず、図６の配線接続状況について説明する。ドライバＩＣ８００のレフデスはＩＣ１である。そして、出力端子８１０はドライバＩＣ８００の出力端子であり、端子番号は６番である。レシーバＩＣ８０１から８０４のレフデスはそれぞれＩＣ２からＩＣ５である。そして、入力端子８２１から８２４は、それぞれレシーバＩＣ８０１、８０２、８０３、８０４の入力端子の一つであり、いずれも端子番号は３番である。抵抗８０５のレフデスはＲ１であり、Ｒ１のＩＣ１の６番端子に近い方の端子が１番端子、ＩＣ１の６番端子から遠い方が２番端子である。配線８３０から８３７は、部品の端子と配線上の分岐点との間または配線の分岐点同士の間を結ぶ配線（以下、ライン）である。ここで、各ラインの配線長は、８３０が５０ｍｍ、８３１が１５０ｍｍ、８３２が５０ｍｍ、８３３が５０ｍｍ、８３４が６０ｍｍ、８３５が１０ｍｍ、８３６が１０ｍｍ、８３７が１０ｍｍであるとする。分岐点８４０、８４１、８４２は配線の分岐点である。

以下、図６に示す接続状況の配線に対して、本実施形態のプログラムを適用した際の処理動作を詳細に説明する。

ステップＳ３００でプログラムが開始されると、ステップＳ３０１でレイアウト情報１４ｂおよび電気特性情報１４ｃが取得される。図７に電気特性情報１４ｃの一例を示す。図７の例では、図７（ａ）にレフデスとメーカおよび型番の関係、図７（ｂ）にメーカおよび型番とその部品の端子名および種類、図７（ｃ）にメーカおよび型番と電源電圧、立ち上がり時間および立ち下がり時間などの電気特性に関する情報などが示される。ここでは、一部の電気特性の情報のみを例に出しているが、実際にはより多くの情報が電気特性情報として示される。また、電気特性情報のデータの保存方法に関しては、これに限るものではなく、その他にも様々な保存方法としてもよい。

ステップＳ３０２では、チェック条件が取得される。ここでは、前述したように、ドライバＩＣのレフデスを取得するものとする。なお、例えば、図８に示すような画面においてＩＣのレフデスをユーザが選択し、その結果が入力部２０で受け付けられるような形式でもよい。ユーザがＩＣ選択リスト１０１０からチェック対象のドライバＩＣとして登録する必要のあるＩＣのレフデスを選択し、追加ボタン１０２０を押下する。その時、ＩＣ選択リスト１０１０からユーザの選択したＩＣのレフデスが削除され、ドライバＩＣ登録リスト１０１１に選択したＩＣのレフデスが追加される。また、ユーザがドライバＩＣ登録リスト１０１１からチェック対象のドライバＩＣから解除するＩＣのレフデスを選択し、削除ボタン１０２１を押下する。その時、ドライバＩＣ登録リスト１０１１からユーザの選択したＩＣのレフデスが削除され、ＩＣ選択リスト１０１０に該ＩＣのレフデスが追加される。ユーザは、これを繰り返し、チェック対象のドライバＩＣとするすべてのＩＣのレフデスをドライバＩＣ登録リストに登録して出力ボタン１０２２を押下する。その時、ドライバＩＣ登録リストに登録されているＩＣのレフデスが主記憶装置１１に記憶される。以上が、図８のドライバＩＣ選択画面を用いた場合のチェック条件の入力方法である。この入力方法はあくまで一例であり、前述のようにその他の入力方法を用いることも可能である。ここでは、ステップＳ３０２でユーザがＩＣ１のみをチェック対象のドライバＩＣのレフデスとして入力した場合を考える。

ステップＳ３０３では、未チェックのチェック対象ドライバＩＣとしてＩＣ１があると判定され、ステップＳ３０４でチェック対象のドライバＩＣとしてＩＣ１が選択される。

そして、ステップＳ３０５で図７（ａ）および（ｂ）を参照にＩＣ１の出力端子として、６番端子が特定される。ステップＳ３０６ではドライバＩＣの出力端子としてＩＣ１の６番端子があると判定され、ステップＳ３０７でＩＣ１の６番端子が選択される。

そして、ステップＳ３０８でＩＣ１の６番端子から接続される配線分岐経路の経路情報がすべて取得される。ステップＳ３０８で取得されるすべての配線分岐経路は経路１１１から経路１１４の４つである。例えば、経路１１１は、ＩＣ１の６番端子から経路が開始され、ライン８３０、抵抗Ｒ１の１番端子、抵抗Ｒ１の２番端子、ライン８３１、分岐点８４０、ライン８３５をこの順に経由してＩＣ２の３番端子へと到達する。

ステップＳ３０９では、各配線分岐経路上のレシーバＩＣの端子が終端されているか否かが判定される。例えば、経路１１１の場合、経路上でドライバＩＣであるＩＣ１と異なるＩＣの端子（以下、レシーバＩＣの入力端子）はＩＣ２の３番端子である。そして、このＩＣ２の３番端子には終端処理がされていないと判定される。これは、経路１１１の終点であるＩＣ２の３番端子から逆方向に経路を辿り、経路１１１上および分岐点８４０の分岐先で、かつＩＣ２の３番端子から一定の距離以内に終端部品がないことから判定することが可能である。ここでの一定の距離とは、ユーザが入力部２０で入力する形式などが考えられる。以下、同様にして経路１１２、１１３、１１４上のそれぞれＩＣ３の３番端子、ＩＣ４の３番端子、ＩＣ５の３番端子にも終端部品がないと判定される。

ステップＳ３１０では、ＩＣ２の３番端子、ＩＣ３の３番端子、ＩＣ４の３番端子、ＩＣ５の３番端子が信号反射点に設定される。

ステップＳ３１１およびステップＳ３１２では信号反射点としてＩＣ２の３番端子、ＩＣ３の３番端子、ＩＣ４の３番端子、ＩＣ５の３番端子があると判定され、ステップＳ３１３では、上記４つの端子のうちの１つが選択される。例えば、ＩＣ２の３番端子が選択される。

ステップＳ３１４では、ＩＣ２の３番端子を含む経路、すなわち経路１１１上の分岐点８４０が取得され、分岐点８４０の分岐先にＩＣ２の３番端子とは異なるレシーバＩＣの入力端子があるかどうかが判定される。具体的には、経路１１２を順に探索し、分岐点８４０が取得される。そして、経路１１２上で、分岐点８４０からさらに経路を順に探索し、ＩＣ３の３番端子が取得される。ＩＣ３の３番端子はステップＳ３０９でレシーバＩＣの入力端子に判定されているので、経路１１１上の分岐点８４０は他のレシーバＩＣへの分岐位置であると判定される。ステップＳ３１４では、分岐位置として分岐点８４０のみが取得されているので、ＩＣ２の３番端子に対する信号合成点として分岐点８４０が設定される。そして、ステップＳ３１２に戻り、再び信号合成点を設定していない信号反射点としてＩＣ３の３番端子、ＩＣ４の３番端子、ＩＣ５の３番端子があると判定される。そして、ステップＳ３１３で上記３つの端子のうちの１つが選択される。例えば、ＩＣ５の３番端子が選択される。ステップＳ３１４では、前述と同様の方法により、経路１１４上のＩＣ５の３番端子とは異なるレシーバＩＣの入力端子へと接続される分岐位置として分岐点８４０、分岐点８４１、分岐点８４２が取得される。

ステップＳ３１５では、まずＩＣ１の６番端子から各分岐点８４０、分岐点８４１、分岐点８４２までの配線距離が算出される。例えば、ＩＣ１の６番端子から分岐点８４０までの配線長は、ライン８３０およびライン８３１の配線長の和に等しいので、２００ｍｍと算出される。ＩＣ１の６番端子から分岐点８４１までの配線距離は、ライン８３０、ライン８３１およびライン８３２の配線長の和に等しいので、２５０ｍｍと算出される。同様に、ＩＣ１の６番端子から分岐点８４２までの配線距離は、３００ｍｍと算出される。そして、ＩＣ５の３番端子に対する信号合成点として、ＩＣ１の６番端子からの配線距離が最も短い分岐点８４０が設定される。そして、ステップＳ３１２へ戻る。その後、同様にしてステップＳ３１２からステップＳ３１５までの処理がステップＳ３１２で信号合成点を設定していない信号反射点がなくなるまで、順次繰り返される。本実施例では、ＩＣ３の３番端子およびＩＣ４の３番端子に対する信号合成点としていずれも分岐点８４０が設定される。そして、ステップＳ３１２で信号合成点を設定していない信号反射点がなくなると、ステップ３１６へ進む。

ステップＳ３１６では、まずステップＳ３１２からステップ３１５で設定した信号反射点と信号合成点の各配線距離を算出する。まず、ＩＣ２の３番端子から分岐点８４０までの配線距離は、経路１１１よりライン８３５の配線長に等しいので、１０ｍｍである。次に、ＩＣ５の３番端子から分岐点８４０までの配線距離は、経路１１４よりライン８３４、ライン８３３、ライン８３２の配線長の和に等しいので、１６０ｍｍである。同様に、ＩＣ４の３番端子から分岐点８４０までの配線距離は１１０ｍｍ、ＩＣ３の３番端子から分岐点８４０までの配線距離は６０ｍｍと算出される。そして、これら信号反射点と信号合成点の間の配線距離が最も長いのは、ＩＣ５の３番端子と分岐点８４０と判定されるので、ＩＣ５の３番端子と分岐点８４０が最も配線距離の長い組み合わせとして特定される。

ステップＳ３１７では、ステップＳ３１６で最も配線距離の長い組み合わせに特定した信号反射点と信号合成点であるそれぞれＩＣ５の３番端子と分岐点８４０の配線距離ｄ（＝１６０ｍｍ）が取得される。

ステップＳ３１８では、数１で算出されるｔ_ｐｌｈ［ｎｓ／ｍ］と配線距離ｄ［ｍｍ］から、往復伝播遅延時間ｔ_ｐ［ｎｓ］（＝ｔ_ｐｌｈ×２ｄ×１０^−３）が算出される。例えば、プリント基板の絶縁層の比誘電率が４．４であるとすると、数１よりｔ_ｐｌｈ＝５．４８［ｎｓ／ｍ］となる。したがって、ＩＣ５の３番端子と分岐点８４０の間の往復伝播遅延時間は、ｔ_ｐ＝５．４８×２×１６０×１０^−３＝１．７５［ｎｓ］となる。

ステップＳ３１９では、図７（ａ）および（ｃ）を参照に、ＩＣ１の出力の立ち上がり時間（１．５［ｎｓ］）および立ち下がり時間（１．５［ｎｓ］）が取得され、遷移時間としてｔ_ｃ＝１．５［ｎｓ］が取得される。

ステップＳ３２０では、ｔ_ｐ＞ｔ_ｃと判定され、ステップＳ３２１へ進む。

ステップＳ３２１では、ＩＣ５の３番端子と分岐点８４０の配線距離が冗長であるとして、ＮＧ情報を出力する。ここでは、ＮＧ情報の出力方法に関する一例を挙げる。ただし、ＮＧ情報の出力方法には、様々な方法が考えられるため、その方法はここに挙げる例に限らない。図９は、ＮＧ情報をファイル出力した場合の出力内容の一例である。出力ファイルには、ドライバＩＣの出力端子、信号合成点、信号反射点、判定結果、分岐配線長、許容配線長が示されている。信号合成点としては、ここでは分岐点８４０の座標を用いたが、例えば、分岐先のレシーバＩＣの入力端子を表記することも可能である。許容配線長は、ドライバＩＣの出力信号の遷移時間により決まる分岐配線の配線距離の最大許容値である。また、ここでは表形式で出力を行っているが、カンマなど、特定の記号を用いて区切ったテキスト形式で出力することも可能である。また、表の判定結果に応じて表の各欄を色分けする、または網掛けすることも可能である。図９（ｂ）は設計データ上にＮＧ情報を出力する場合の一例である。図９（ｂ）では、信号反射点であるＩＣ５の３番端子から信号合成点である分岐点８４０の間の配線が一点鎖線で示されている。このように、分岐配線が冗長であるとしてＮＧと判定された部分がユーザに見分けられるように表示されればよい。また、分岐配線の長さに関するＮＧを含む配線全体を修正が必要であるとして、ユーザに見分けられるように表示してもよい。ここでは、一点鎖線で表示するようにしたが、通常の配線とは別の色で表示する、または点線などの別の種類の線で表示するなどが考えられる。また、ＮＧと判定された分岐位置とレシーバＩＣの入力端子の位置を強調的に表示する、さらにその間を直線で結ぶなど様々な表示方法が考えられる。

以上が、本実施例におけるプリント基板設計支援プログラムの処理動作である。ユーザは、図９（ａ）または図９（ｂ）に示される出力結果を確認することで、容易に修正が必要な配線を認識することが可能になる。そして、分岐配線の配線長が小さくなるように部品配置または配線を変更する。例えば、図１０のように可能であれば配線構造を変更して分岐点１４４０からの分岐にすることで、分岐配線の配線長を小さくすることが好ましい。これは配線変更の一例であり、チェック対象になっている分岐配線周囲の配線の状況にも左右されて配線を変更する必要があるため、配線変更方法はこの限りではない。

本実施例では、信号の単位長さあたりの伝播遅延時間の算出をステップＳ３１８で実行する例を挙げた。一方で、上記算出にあたり必要なレイアウト情報１４ｂはステップＳ３０１で既に取得済みである。すなわち、上記算出は、ステップＳ３０１からステップＳ３１８の間のどこで実行してもよい。同様に、ドライバＩＣの出力信号の遷移時間の取得をステップＳ３１９で実行する例を挙げた。一方で、上記取得にあたり必要な電気特性情報１４ｃはステップＳ３０１で既に取得済みである。すなわち、上記取得は、ステップＳ３０１からステップＳ３１９のどこで実行してもよい。すなわち、信号の単位長さあたりの伝播遅延時間の算出、およびドライバＩＣの出力信号の遷移時間の取得が異なっている場合にも、本実施例の範囲内である。

実施例１では、ユーザがチェック条件を入力する例として、ドライバＩＣを指定する場合について説明した。一方で、近年のＩＣの多端子化を考慮すると、ユーザが所望の配線のみについてチェックを行う場合がある。これは、チェックの必要がないとユーザが判断する結果が多く出力されると、ユーザが出力結果からチェックの必要な結果を探索する手間が発生するのを防ぐためである。また、一般に設計者は電気信号の特徴や役割を配線名に反映することが多いので、ユーザが信号配線の配線名を指定する方法が望ましい。そこで、本実施例ではユーザがチェック条件として配線名を指定する場合の実例を示す。

図１１は、本実施例によるプリント基板設計支援方法およびプログラムにおける処理手順の好適な一例を説明するためのフローチャートの一部である。ユーザが配線名を指定した場合でも、ステップＳ３０８で配線分岐経路の経路情報を取得するためにはドライバＩＣの出力端子が取得されていることが好ましい。したがって、図１１のフローチャートは、図３のフローチャートにおけるステップＳ３０３からステップＳ３０５までの処理をステップＳ１５００からステップＳ１５０５に置き換えている。そして、ステップＳ３０１以前およびステップＳ３０７以降の処理動作は実施例１と同様である。したがって、以下、ステップＳ３０２からステップＳ３０６までの処理動作について説明する。

まず、図１１のフローチャートについて説明する。ステップＳ３０２では、ＣＰＵ１０は、ステップＳ３０１において外部記憶情報抽出部２１でレイアウト情報１４ｂおよび電気特性情報１４ｃを主記憶装置１１へと転送すると、入力部２０でチェック条件を受け付ける。ここでのチェック条件とは、チェック対象となる信号配線の配線名である。ユーザが信号配線の配線名を指定する方法としては、例えば、表示装置１２上に表示されたウィンドウ上に配線名の一覧を表示させておき、ユーザが入力装置１３を用いて選択した配線名を主記憶装置１１に記憶する方法が考えられる。その他にも、表示装置１２上に表示された回路図またはプリント基板設計図面上でユーザが入力装置１３を用いて選択した信号配線の配線名を主記憶装置１１内のレイアウト情報１４ｂを参照して取得し、主記憶装置１１に記憶する方法が考えられる。また、あらかじめ外部記憶装置に記憶しておいたテキストファイルなどの情報を読み取り、主記憶装置１１に記憶する方法などが考えられる。

以下、ステップＳ１５００からステップＳ１５０５はすべて分岐配線経路取得部２２ａで実行される処理である。ステップＳ１５００では、ステップＳ３０２でチェック条件を受け付けると、ＣＰＵ１０は部品端子を未取得のチェック対象の配線名があるかどうかを判定する。ステップＳ１５００で部品端子を未取得のチェック対象配線名がある場合、ステップＳ１５０１へ進み、部品端子を未取得のチェック対象配線名がない場合、ステップＳ３０６へ進む。

ステップＳ１５０１では、ステップＳ１５００で部品端子を未取得のチェック対象配線名がある場合、ＣＰＵ１０はチェック対象の配線名から１つ（以下、配線名Ｅ）を選択する。

ステップＳ１５０２では、ＣＰＵ１０は、主記憶装置１１内のレイアウト情報１４ｂに含まれるネットリストを参照し、配線名Ｅに属する信号配線に直接接続されている部品端子を取得する。ここで、ネットリストとは、回路上で各配線名に属する配線に接続されている部品端子のレフデスと端子名が配線ごとに記載された一覧表のことである。ここでは、ネットリストを利用したが、レイアウト情報１４ｂやプリント基板に対応する回路図から各部品端子のレフデスおよび端子名とその属する配線名を取得した一覧情報を代用することも可能である。

ステップＳ１５０３では、ステップＳ１５０２で部品端子を取得すると、ＣＰＵ１０は、電気特性情報１４ｃを参照し、取得した部品端子の中にＩＣの出力端子があるかどうかを判定し、あればドライバＩＣの出力端子として特定する。

ステップＳ１５０４では、ＣＰＵ１０は、ステップＳ１５０３で取得した部品の中にノイズを対策するための部品（以下、対策部品）の端子があるかどうかを判定する。ここで、対策部品とは、例えばダンピング抵抗と呼ばれる抵抗（抵抗アレイを含む）やコイルなどのノイズフィルタの役割を果たす部品のことである。部品情報や電気特性情報１４ｃにこれらの部品を対策部品として特定できる情報を持たせてもよい。しかし実際には、対策部品にかかわらず抵抗やコイル、ノイズフィルタなどは対策部品の可能性があるので、それらの部品をすべて仮に対策部品として判定するようにしてもよい。ステップＳ１５０４で対策部品の端子がある場合、ステップＳ１５０５へ進み、対策部品の端子がない場合、ステップＳ１５００へ戻る。

ステップＳ１５０５では、ステップＳ１５０４で対策部品の端子がある場合、ＣＰＵ１０は、レイアウト情報１４ｂ、電気特性情報１４ｃまたは部品情報をもとに対策部品の端子の逆側端子が属する配線名を取得し、チェック対象の配線名に追加する。ただし、電源やグラウンドの配線名およびその他のチェック対象の配線名と同じ場合は取得しないようにする。そして、ステップＳ１５００へ戻る。以下、同様にステップＳ１５００からステップＳ１５０５までのループ処理をステップＳ１５００で部品端子を未取得のチェ久対象配線名がないと判定されるまで実行する。

ステップＳ３０６では、ステップＳ１５００で部品端子を未取得のチェック対象配線名がないと判定された場合、未チェックのドライバＩＣの出力端子があるかどうかを判定する。ステップＳ３０６で未チェックのドライバＩＣの出力端子があると判定された場合、ステップＳ３０７へ進み、未チェックのドライバＩＣの出力端子がないと判定された場合、プログラムを終了する。ステップＳ３０７以降の処理は実施例１と同様である。以上の処理により、ユーザが配線名を指定した場合にもその信号配線に接続されているドライバＩＣの出力端子を取得し、実施例１と同様のチェックを行うことができる。

次に、図６に示す配線接続状況の模式図を用いて、図１１のフローチャートのステップＳ３０２からステップＳ３０６までの処理動作を詳細に説明する。尚、一般に各ラインの配線名はライン同士が直接接続されている限り同じである。すなわち、ＩＣや直列部品などの部品を介さない限り、各ラインの属する配線名が異なることはない。例えば、図６の場合、ライン８３０とライン８３１の配線名は異なるが、ライン８３１、８３２、８３３、８３４、８３５、８３６、８３７は同じ配線名を持つ。ここで、ライン８３０の配線名をＬＩＮＥ＿ＡＡＡ、ライン８３１の配線名をＬＩＮＥ＿ＢＢＢとする。この場合、図６の図面の部分のみのネットリストはＬＩＮＥ＿ＡＡＡおよびＬＩＮＥ＿ＢＢＢの２つになる。

まず、ステップＳ３０２でチェック条件が受け付けられる。ここでは、ユーザがＬＩＮＥ＿ＢＢＢのみを指定したとする。

ステップＳ１５００では、部品端子を未取得のチェック対象配線名としてＬＩＮＥ＿ＢＢＢがあると判定され、ステップＳ１５０１で配線名ＬＩＮＥ＿ＢＢＢが選択される。

ステップＳ１５０２では、ネットリストから配線名ＬＩＮＥ＿ＢＢＢに直接接続されている部品端子が取得される。すなわち、ＩＣ２の３番端子、ＩＣ３の３番端子、ＩＣ４の３番端子、ＩＣ５の３番端子、抵抗Ｒ１の２番端子が取得される。

ステップＳ１５０３では、電気特性情報１４ｃからＩＣ２の３番端子、ＩＣ３の３番端子、ＩＣ４の３番端子、ＩＣ５の３番端子はいずれもＩＣの出力端子ではないので、そのままステップＳ１５０４へ進む。

ステップＳ１５０４では、抵抗Ｒ１が仮に対策部品と判定できるので、対策部品があると判定され、ステップＳ１５０５へ進む。

ステップＳ１５０５では、抵抗Ｒ１の２番端子の逆側端子である１番端子が取得され、さらにネットリストから抵抗Ｒ１の１番端子の属する配線名ＬＩＮＥ＿ＡＡＡがチェック対象の配線名として追加される。そして、ステップＳ１５００では、部品端子を未取得のチェック対象配線として配線名ＬＩＮＥ＿ＡＡＡがあると判定され、ステップＳ１５０１で配線名ＬＩＮＥ＿ＡＡＡが選択される。ステップＳ１５０２では、ネットリストから配線名ＬＩＮＥ＿ＡＡＡに接続されている部品端子が取得される。すなわち、ＩＣ１の６番端子と抵抗Ｒ１の１番端子が取得される。ステップＳ１５０３では、電気特性情報１４ｃが参照されてＩＣ１の６番端子がドライバＩＣの出力端子として特定される。ステップＳ１５０４では、抵抗Ｒ１の１番端子が仮に対策部品の端子と判定される。ステップＳ１５０５では、抵抗Ｒ１の２番端子の属する配線名であるＬＩＮＥ＿ＢＢＢが取得されるが、ＬＩＮＥ＿ＢＢＢはチェック対象の配線名として既に登録されているので、追加されることはない。ステップＳ１５００に戻ると、部品端子を未取得のチェック対象の配線名はないと判定されるので、ステップＳ３０６へ進む。

ステップＳ３０６では、未チェックのドライバＩＣの出力端子としてＩＣ１の６番端子が取得される。

ステップＳ３０７以降は、実施例１と同様の処理が実行される。そして、ＩＣ１の６番端子に接続された配線経路で分岐配線の長さのチェックが終了する、すなわちステップＳ３２０またはステップＳ３２１が終了すると、ステップＳ３０６へ戻る。最後に、ステップＳ３０６で未チェックのドライバＩＣの出力端子がないと判定され、プログラムが終了される。

以上が本実施形態におけるプリント基板設計支援プログラムの処理動作である。ユーザは、実施例１と同様に、本実施例におけるおけるプリント基板設計支援プログラムの出力結果を確認し、修正が必要な分岐配線を簡易に認識することが可能となる。そして、分岐配線が短くなるように部品配置または配線を変更する。

なお、上記実施形態においては遷移時間と往復伝播遅延時間とを比較したが、遷移時間に対する距離を算出し、配線距離と比較してもよい。

また、本発明は、上述した実施例の機能（例えば、上記のフローチャートにより示される機能）を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給することによっても実現できる。この場合、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ）がコンピュータが読み取り可能に記憶媒体に格納されたプログラムコードを読み出し実行することにより、上述した実施例の機能を実現する。

Claims (9)

1. プリント基板上のレイアウト情報と前記プリント基板上のドライバ半導体集積回路の電気特性情報とを入力する入力手段と、
   前記ドライバ半導体集積回路を選択する選択手段と、
   前記レイアウト情報に基づき、前記プリント基板上において前記選択されたドライバ半導体集積回路に接続する複数のレシーバ半導体集積回路と前記選択されたドライバ半導体集積回路とを結ぶ経路を示す経路情報を取得する経路情報取得手段と、
   前記経路上の分岐位置に合成点を設定する設定手段と、
   前記経路情報に基づき、前記合成点と前記レシーバ半導体集積回路の各々との距離を取得する距離取得手段と、
   前記電気特性情報に基づき、前記選択されたドライバ集積回路から出力される電気信号の遷移時間を取得する遷移時間取得手段と、
   前記距離のうち、前記合成点と前記レシーバ半導体集積回路との距離が最大となる距離と前記遷移時間とに基づき前記経路が適切かどうかを判定する判定手段と
   を有し、
   前記設定手段は、前記ドライバ集積回路からの配線距離が最も短い分岐位置または前記レシーバ半導体集積回路からの配線距離が最も長い分岐位置に前記合成点を設定することを特徴とする情報処理装置。
2. 前記判定手段による判定の結果、前記経路が不適切である場合は、警告を報知する報知手段をさらに有することを特徴とする請求項１に記載の情報処理装置。
3. 前記判定手段は、前記距離における電気信号の往復に要する往復時間を算出する算出手段を有し、
   前記遷移時間と前記往復時間とを比較することで前記経路が適切かどうかを判定することを特徴とする請求項１又は請求項２に記載の情報処理装置。
4. 前記判定手段は、前記往復時間が前記遷移時間より大きい場合、前記経路が不適切であると判定することを特徴とする請求項３に記載の情報処理装置。
5. 前記経路情報取得手段は、前記レイアウト情報を用いて終端処理のされていない前記複数のレシーバ半導体集積回路を特定する特定手段を有することを特徴とする請求項１乃至４のいずれか１項に記載の情報処理装置。
6. 前記選択手段は、ユーザ指示により前記ドライバ半導体集積回路を選択することを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
7. 情報処理装置の制御方法であって、
   入力手段が、プリント基板上のレイアウト情報と前記プリント基板上のドライバ半導体集積回路の電気特性情報とを入力する入力工程と、
   選択手段が、前記ドライバ半導体集積回路を選択する選択工程と、
   経路情報取得手段が、前記レイアウト情報に基づき、前記プリント基板上において前記選択されたドライバ半導体集積回路に接続する複数のレシーバ半導体集積回路と前記選択されたドライバ半導体集積回路とを結ぶ経路を示す経路情報を取得する経路情報取得工程と、
   設定手段が、前記経路上の分岐位置に合成点を設定する設定工程と、
   距離取得手段が、前記経路情報に基づき、前記合成点と前記レシーバ半導体集積回路の各々との距離を取得する距離取得工程と、
   遷移時間取得手段が、前記電気特性情報に基づき、前記選択されたドライバ集積回路の遷移時間を取得する遷移時間取得工程と、
   判定手段が、前記距離のうち、前記合成点と前記レシーバ半導体集積回路との距離が最大となる距離と前記遷移時間とに基づき前記経路が適切かどうかを判定する判定工程と
   を有し、
   前記設定工程は、前記ドライバ集積回路からの配線距離が最も短い分岐位置または前記レシーバ半導体集積回路からの配線距離が最も長い分岐位置に前記合成点を設定することを特徴とする情報処理装置の制御方法。
8. 請求項１乃至６のいずれか１項に記載の各手段をコンピュータに実現させるための、コンピュータ実行可能なプログラム。
9. 請求項８に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。