JP5494635B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP5494635B2 JP5494635B2 JP2011270229A JP2011270229A JP5494635B2 JP 5494635 B2 JP5494635 B2 JP 5494635B2 JP 2011270229 A JP2011270229 A JP 2011270229A JP 2011270229 A JP2011270229 A JP 2011270229A JP 5494635 B2 JP5494635 B2 JP 5494635B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductive layer
- wiring board
- pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
(付記1)
基板上にパターン配線が形成されてなる配線基板の製造方法であって、
前記基板上に、エアロゾルの衝突によって導電層を形成するエアロゾル成膜工程と、
前記導電層をパターニングして当該導電層を含む前記パターン配線を形成するパターニング工程と、を有することを特徴とする配線基板の製造方法。(1、図2A〜)
(付記2)
前記導電層はCuを主成分として形成されることを特徴とする付記1記載の配線基板の製造方法。
(付記3)
前記エアロゾル成膜工程の後に前記導電層をシード層として該導電層上に電解メッキにより上層導電層を形成する工程をさらに有し、
前記パターニング工程では、前記上層導電層と前記導電層がエッチングによりパターニングされて前記パターン配線が形成されることを特徴とする付記1または2記載の配線基板の製造方法。(2)
(付記4)
前記上層導電層はCuを主成分として形成されることを特徴とする付記3記載の配線基板の製造方法。
(付記5)
前記導電層は、前記基板上の、ビアプラグが埋設された絶縁層上に形成されることを特徴とする付記1乃至4のいずれか1項記載の配線基板の製造方法。(3)
(付記6)
基板上に、パターン配線が形成されてなる配線基板であって、
前記パターン配線は、エアロゾルの衝突によって形成される導電層を含むことを特徴とする配線基板。
(付記7)
導電層上にマスクパターンを形成する工程と、
前記マスクパターンの開口部に、エアロゾルの衝突によって導電材料よりなる突起構造体を形成する工程と、
前記突起構造体が形成された前記導電層上を絶縁層で覆い、該導電層、該突起構造体および該絶縁層を含む貼り付け構造体を形成する工程と、
前記貼り付け構造体を基板に貼り付ける工程と、を有することを特徴とする配線基板の製造方法。(4、図4A〜)
(付記8)
前記貼り付け構造体を基板に貼り付ける工程の後で、前記導電層をエッチングによりパターニングする工程を有することを特徴とする付記7記載の配線基板の製造方法。(5)
(付記9)
前記第3の工程では、前記基板上に形成されたパターン配線と前記突起構造体が接続されるように貼り付けが行われることを特徴とする付記7または8記載の配線基板の製造方法。(6)
(付記10)
前記突起構造体は、略円錐形に形成されることを特徴とする付記7乃至9のいずれか1項記載の配線基板の製造方法。
(付記11)
前記突起構造体は、Cuを主成分として構成されることを特徴とする付記7乃至10のいずれか1項記載の配線基板の製造方法。
(付記12)
前記絶縁層はプリプレグ材料よりなることを特徴とする付記7乃至11のいずれか1項記載の配線基板の製造方法。
(付記13)
前記導電層は、Cuを主成分として構成されることを特徴とする付記7乃至12のいずれか1項記載の配線基板の製造方法。
(付記14)
前記マスクパターンは樹脂材料よりなることを特徴とする付記7乃至13のいずれか1項記載の配線基板の製造方法。
(付記15)
前記導電層を、エアロゾルの衝突によって形成する工程をさらに有することを特徴とする付記7乃至14のいずれか1項記載の配線基板の製造方法。
101,301 基板
102A,102B,105A,105B,106A,106B,107A,107B,110A,110B,111A,111B,112A,112B,201A,201B,302A,302B,401A,401B パターン配線
103A,103B,108A,108B,113A,113B,204A,204B,404A,404B、405A,405B 絶縁層
104A,104B,109A,109B,203A,203B,403A,403B ビアプラグ
120,410 実装部品
121,411 接続部
Claims (3)
- 導電層上にマスクパターンを形成する工程と、
前記マスクパターンの開口部に、高純度酸素ガスをキャリアガスとし、原料容器内で予め加熱と真空脱気を行った金属粉末を含むエアロゾルを処理容器内で加速し、前記エアロゾルの衝突によって前記金属粉末を塑性変形させて、前記金属粉末による導電材料よりなる突起構造体を形成する工程と、
前記突起構造体が形成された前記導電層上を絶縁層で覆い、該導電層、該突起構造体および該絶縁層を含む貼り付け構造体を形成する工程と、
前記貼り付け構造体を基板に貼り付ける工程と、を有することを特徴とする配線基板の製造方法。 - 前記貼り付け構造体を基板に貼り付ける工程の後で、前記導電層をエッチングによりパターニングする工程を有することを特徴とする請求項1記載の配線基板の製造方法。
- 前記貼り付け構造体を基板に貼り付ける工程では、前記基板上に形成されたパターン配線と前記突起構造体が接続されるように貼り付けが行われることを特徴とする請求項1または2記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011270229A JP5494635B2 (ja) | 2011-12-09 | 2011-12-09 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011270229A JP5494635B2 (ja) | 2011-12-09 | 2011-12-09 | 配線基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007036478A Division JP4973226B2 (ja) | 2007-02-16 | 2007-02-16 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012049579A JP2012049579A (ja) | 2012-03-08 |
| JP5494635B2 true JP5494635B2 (ja) | 2014-05-21 |
Family
ID=45904015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011270229A Expired - Fee Related JP5494635B2 (ja) | 2011-12-09 | 2011-12-09 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5494635B2 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3283977B2 (ja) * | 1993-10-18 | 2002-05-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3923224B2 (ja) * | 1999-09-20 | 2007-05-30 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
| JP2003321780A (ja) * | 2002-04-26 | 2003-11-14 | Hitachi Metals Ltd | 超微粒子の成膜方法、圧電式アクチュエータおよび液体吐出ヘッド |
| JP4478401B2 (ja) * | 2003-05-15 | 2010-06-09 | 富士通株式会社 | 回路基板、電子装置、及び回路基板の製造方法 |
| JP4856914B2 (ja) * | 2004-10-05 | 2012-01-18 | 株式会社みくに工業 | 微細金属バンプの形成方法 |
| JP4496380B2 (ja) * | 2004-11-17 | 2010-07-07 | 富士通株式会社 | エアロゾルデポジッション成膜装置 |
| JP4590594B2 (ja) * | 2005-01-13 | 2010-12-01 | 富士通株式会社 | エアロゾルデポジッション成膜装置 |
| JP4866088B2 (ja) * | 2005-04-28 | 2012-02-01 | 富士フイルム株式会社 | 成膜方法 |
| JP2007023379A (ja) * | 2005-06-15 | 2007-02-01 | Fujifilm Corp | 成膜方法及び構造物 |
| JP2007031737A (ja) * | 2005-07-22 | 2007-02-08 | Fujifilm Corp | 成膜装置及び成膜方法 |
-
2011
- 2011-12-09 JP JP2011270229A patent/JP5494635B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012049579A (ja) | 2012-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI600097B (zh) | Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package | |
| JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| CN101404259A (zh) | 配线板、半导体设备以及制造配线板和半导体设备的方法 | |
| KR20130057314A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| JP5536852B2 (ja) | 多層プリント回路基板の製造方法 | |
| JP2014053604A (ja) | プリント回路基板 | |
| JP6510884B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| WO2003043393A1 (en) | Circuit board and its manufacturing method | |
| WO2016116980A1 (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
| JP4973226B2 (ja) | 配線基板の製造方法 | |
| JP2019212692A (ja) | 配線基板及びその製造方法 | |
| JP4060629B2 (ja) | メッキスルーホールの形成方法、及び多層配線基板の製造方法 | |
| JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2013512581A (ja) | プリント回路基板及びその製造方法 | |
| KR20040027346A (ko) | 회로 장치의 제조 방법 | |
| JP2012074487A (ja) | 半導体パッケージの製造方法 | |
| JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP5494635B2 (ja) | 配線基板の製造方法 | |
| JP2004265930A (ja) | 多層配線基板及びその製造方法 | |
| WO2003100850A1 (en) | Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them | |
| JP6392140B2 (ja) | 配線基板及び半導体パッケージ | |
| JP2013080823A (ja) | プリント配線板及びその製造方法 | |
| JP2007013048A (ja) | 多層配線基板の製造方法 | |
| JP4492071B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5494635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |