JP5496515B2 - 加速度センサ回路及び３軸加速度センサ回路 - Google Patents

Description

本発明は、容量の変化により加速度を検知する加速度センサに関する。

加速度センサは、自動車のエアバッグ、及びゲーム機等の幅広い分野で利用される。これらの加速度センサは、小型で周波数特性が０近傍から数千Ｈｚという低周波数帯域まで感度が伸びている。

物理探査の一種である反射法地震探査法は、人工的に地震波を発生させ、地表に設置した受振器により地下から跳ね返ってくる反射波を捉え、その結果を解析して地下構造を解明する方法である。この受振器には加速度センサが備えられ、反射波による振動を加速度として検知する。反射法地震探査法では、１０００個程度の受振器を設置して地下構造を検出する。将来的には、受振器を１０ｍ程の格子間隔で１００万個ほど設置することも想定される。

特開平１１−２５８２６５号公報

反射法地震探査法では、加速度センサは、ダイナミックレンジとして１２０ｄＢ程度の加速度検出が必要となる。つまり、Ｓ／Ｎ比におけるノイズレベルとして１〜１０μＧ／√Ｈｚ以下が必要となる。しかしながら、例えば、現在車両制御用加速度センサでは、ダイナミックレンジとして６０〜８０ｄＢ程度の加速度検知しかしておらず、Ｓ／Ｎ比におけるノイズレベルでは１００μＧ／√Ｈｚ程度であり、反射法地震探査法で必要とされているダイナミックレンジを有していない。

また、加速度センサは、ＭＥＭＳ素子を用いた探査システムとして実用化されたものもある。しかし、それらは、非常に高価であり、将来的に１００万個設置することを考えると、より安価なＭＥＭＳ素子を用いた加速度センサが求められる。

本発明の目的は、上記の点に鑑みて、ダイナミックレンジが広く、高感度で、効率的で、且つ、安価な加速度センサ回路を提供することである。

本発明の加速度センサ回路は、検知した加速度によって容量が変化する第１のキャパシタと、
前記加速度によって第1のキャパシタとは相反する方向に容量が変動する第２のキャパ
シタと、
前記第１のキャパシタの容量と前記第２のキャパシタの容量との比によって交流信号に対する増幅度が定まる第１の増幅器と、
前記第１の増幅器に入力される入力交流信号と、前記第１の増幅器にて増幅される増幅交流信号との差分信号を生成する第２の増幅器と、を備える。

本発明の加速度センサ回路では、第１の増幅器の増幅度が、第１のキャパシタの容量と第２のキャパシタの容量によって定まり、それぞれのキャパシタは検知した加速度に対し
て相反する方向に容量が変動するので、第１の増幅器の増幅度によって加速度を算出できる。また、増幅された信号と増幅前の信号の入力交流信号との差分値によって加速度を算出できる。

また、本発明の加速度センサ回路は、前記入力交流信号値に対する差分信号値の比が検知した加速度にともなって変化するようにしてもよい。また、本発明の加速度センサ回路は、前記入力交流信号値に対する差分信号値の比が正の場合に、前記加速度を第１の方向の加速度とし、前記入力交流信号値に対する差分信号値の比が負の場合に前記第１の方向に対して逆方向となる第２の方向の加速度とすることによって正負２方向の加速度を検出する手段をさらに備えるようにしてもよい。このように構成することによって、入力交流信号値に対する差分信号値の比として正と負の値を得ることができ、加速度センサ回路に印加される加速度を第１の方向と第２の方向との２方向に検出することができる。

また、前記入力交流信号の周波数は、前記増幅器で発生するノイズ成分にて白色雑音が支配的となる周波数帯域に設定されてもよい。これによって、増幅器で発生する白色雑音以外の雑音を回避でき、加速度センサ回路で発生するノイズを低減することができる。

前記加速度センサ回路はＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）上で構成されるのが好ましい。加速度センサ回路がＭＥＭＳで構成されることによって、安価で軽量小型の加速度センサ回路を実現できる。

本発明の３個の加速度センサ回路を３軸方向の加速度をそれぞれ検知するために有する３軸加速度センサ回路とすることもできる。

本発明によれば、ダイナミックレンジが広く、高感度で、効率的で、且つ、安価な加速度センサ回路を提供することができる。

加速度センサ回路の構成例を示す図である。 交流バイアス発振回路の出力電圧Ｖｉｎと、オペアンプの出力電圧ｖＢとの時間ｔにおける変化の例を示す図である。 加速度検出の動作例のフロー図を示す図である。 加速度センサ回路の出力値のプロット例を示す図である。 容量式加速度センサに加速度が印加され、可動電極がｘだけ変位した場合のイメージ図の例である。 オペアンプに入力する交流バイアスの周波数と発生する雑音との関係の例を示す図である。 非反転増幅回路であるオペアンプ回路の例を示す図である。 ３軸加速度センサの例の全体図である。

＜第１実施形態＞
以下、図面に基づいて、本発明の加速度センサ回路の実施の形態を説明する。以下の実施形態の構成は例示であり、本発明の加速度センサ回路は実施形態の構成には限定されない。

＜＜加速度センサ回路の構成例＞＞
図１は、加速度センサ回路Ａ１の構成例を示す図である。加速度センサ回路Ａ１は、交流バイアス発振回路１と、容量式加速度センサ２と、オペアンプＯＰ１と、インピータン
スＺ１と、インピータンスＺ２と、オペアンプＯＰ２と、インピータンスＺ３と、Ａ／Ｄ変換器３と、ＣＰＵ４とを備える。図１に示される加速度センサ回路Ａ１は、ＭＥＭＳ素子として構成されるのが好ましい。

交流バイアス発振回路１は、ＣＰＵ４から送信されてくるクロック信号に従って方形波信号を出力する。交流バイアス発振回路１の出力する電圧をＶｉｎ（単位Ｖ（ボルト））とする。

容量式加速度センサ２は、コンデンサＣ１（「第１のキャパシタ」に相当）及びコンデンサＣ２（「第２のキャパシタ」に相当）を備えている。コンデンサＣ１とコンデンサＣ２とは、容量式加速度センサ２に加速度が印加されると静電容量が変化するように構成されている。例えば、容量式加速度センサ２に加速度が印加されると、コンデンサＣ１の静電容量が増加し、一方、コンデンサＣ２の静電容量は減少するというように、相反する関係にある（詳しくは後述）。コンデンサＣ１の静電容量をＣ１（単位Ｆ（ファラデー））、同様に、コンデンサＣ２の静電容量をＣ２（単位Ｆ）とする。それぞれのインピータンスｚ１、ｚ２は、以下のように示される。

オペアンプＯＰ１（「第１の増幅器」に相当）は、自身のフィードバックに容量式加速度センサ２に含まれるコンデンサＣ２を含む。オペアンプＯＰ１は、容量式加速度センサ２に含まれるコンデンサＣ１を通過した信号（「第１の増幅器に入力される入力交流信号」に相当）を入力信号とし、増幅する。オペアンプＯＰ１の出力信号（「第１の増幅器にて増幅される増幅交流信号」に相当）の電圧ｖＡ（単位Ｖ）は、以下のように示される。

オペアンプＯＰ２（「第２の増幅器」に相当）とインピータンスＺ３とは、オペアンプＯＰ１にて増幅された信号と、インピータンスＺ２とを通過した信号を加算する加算回路である。このオペアンプＯＰ２の出力信号（「差分信号」に相当）の電圧ｖＢは、以下のように示される。ただし、インピータンスＺ１及びインピータンスＺ２のインピータンスを同じ値にしてＺ（単位Ω）、インピータンスＺ３のインピータンスをＺｆ（単位Ω）とする。

ここで、Ｚｆ＝Ｚの場合、オペアンプＯＰ２の出力電圧ｖＢは、オペアンプＯＰ１の入力電圧と出力電圧との差分となる。

Ａ／Ｄ変換器３は、オペアンプＯＰ２の出力電圧ｖＢを計測する。ＣＰＵ４は、Ａ／Ｄ
変換器３の計測値を元に出力電圧Ｖｏｕｔを算出する。ＣＰＵ４は、交流バイアス発振回路１の出力周波数を制御する。

＜＜加速度検出の動作例＞＞
図２は、交流バイアス発振回路１の出力電圧Ｖｉｎと、オペアンプＯＰ２の出力電圧ｖＢとの時間ｔにおける変化の例を示す。図２では、交流バイアス発振回路１は２０ｋＨｚの周波数で動作している場合を例として示す。

（式１）より、コンデンサＣ１の静電容量の方がコンデンサＣ２の静電容量より大きい場合（Ｃ１＞Ｃ２）には、ｖＢは交流バイアス発振回路１の出力電圧Ｖｉｎと同位相となる。コンデンサＣ１の静電容量Ｃ１とコンデンサＣ２の静電容量Ｃ２とが等しい場合（Ｃ１＝Ｃ２）には、ｖＢは直線を示す。コンデンサＣ１の静電容量Ｃ１の方がコンデンサＣ２の静電容量より小さい場合（Ｃ１＜Ｃ２）には、ｖＢは交流バイアス発振回路１の出力電圧Ｖｉｎとは逆位相となる。

図３は、加速度検出の動作例のフロー図を示す。尚、図３では、交流バイアス発振回路１は２０ｋＨｚの周波数（周期５０μ秒）であるとする。

ＣＰＵ４は、交流バイアス発振回路１の出力電圧Ｖｉｎ（以降、入力電圧と称す）の立ち上がりを検知すると、立ち上がり検知タイマを起動する（ＯＰ１）。

ＣＰＵ４は、立ち上がり検知タイマが、例えば、１２μ秒をカウントすると（ＯＰ２）、Ａ／Ｄ変換器３からｖＢを読み込み、一時的に記憶する（ＯＰ３）。このときの時刻ｔ＝ｔ１とし、ｖＢの値をｖ１（図２）とする。

ＣＰＵ４は、立ち上がり検知タイマが、例えば、時刻ｔ１から２５μ秒（半周期）後の３７μ秒をカウントすると（ＯＰ４）、Ａ／Ｄ変換器３からｖＢを読み込み、一時的に記憶する（ＯＰ５）。このときの時刻ｔ＝ｔ２とし、ｖＢの値をｖ２（図２）とする。

ＣＰＵは、ｖ１とｖ２とを読みこんだら、Ｖｏｕｔを算出する。Ｖｏｕｔは、以下の式で求められる。

ここで、Ｖｉｎ（ｔ１）は時刻ｔ＝ｔ１における入力電圧を示す。Ｖｉｎ（ｔ２）は時刻ｔ＝ｔ２における入力電圧を示す。Ｃ１（ｔ１）は時刻ｔ＝ｔ１におけるコンデンサＣ１の静電容量を示す。Ｃ１（ｔ２）は時刻ｔ＝ｔ２におけるコンデンサＣ１の静電容量を示す。Ｃ２（ｔ１）は時刻ｔ＝ｔ１におけるコンデンサＣ２の静電容量を示す。Ｃ２（ｔ２）は時刻ｔ＝ｔ２におけるコンデンサＣ２の静電容量を示す。

ｔ２−ｔ１＝２５μ秒は、加速度センサが検出する振動（検出波）の周期をＴとする場合、ｔ１−ｔ２＜＜Ｔであるので、Ｃ１（ｔ１）＝Ｃ１（ｔ２）、Ｃ２（ｔ１）＝Ｃ２（ｔ２）とすることができる。従って、

となる。ＣＰＵ４は、Ｖｉｎの立ち上がりを基準にしてｔ１、ｔ２をカウントするので、図２より、常に、Ｖｉｎ（ｔ１）−Ｖｉｎ（ｔ２）＞０となる。従って、（式２）より
Ｃ１＞Ｃ２の場合、Ｖｏｕｔ＞０、
Ｃ１＝Ｃ２の場合、Ｖｏｕｔ＝０、
Ｃ１＜Ｃ２の場合、Ｖｏｕｔ＜０
となる。

ＣＰＵ４は、Ｖｏｕｔを算出したら、Ｖｏｕｔの値を記録する（ＯＰ６）。入力電圧Ｖｉｎの立ち上がりを検知する毎に図３に示すフローが行われるので、図２及び図３の場合、Ｖｏｕｔは５０μ秒毎に算出される（Ｖｏｕｔのサンプル周波数２０ｋＨｚ）。

図４は、Ｖｏｕｔのプロット例を示す図である。Ｖｏｕｔをプロットしていくと加速度センサ回路が検出する検出波の波形が得られる。図４の場合は、検出波はおおよそ２５０Ｈｚの周波数であることがわかる。

（式２）より、Ｃ１＞Ｃ２の場合はＶｏｕｔが正の値をとり、Ｃ１＜Ｃ２の場合はＶｏｕｔが負の値をとる。このことによって、例えば、図４に示す出力結果の例では、出力電圧５Ｖの交流電源を用いる場合は、入力電圧０（Ｖ）＜Ｖｉｎ（Ｖ）＜５Ｖ（Ｖ）に対し、出力電圧−５（Ｖ）＜Ｖｏｕｔ＜５（Ｖ）という、入力電圧Ｖｉｎに対して２倍の範囲の出力電圧を得ることができる。言い換えると、加速度センサ回路Ａ１は、（式２）によってＶｏｕｔを求めることによって、検出波の正側の振幅に加え、負側の振幅を検出することができる。さらに、５Ｖの交流電源を用いる場合には、コンピュータと電源を共用することができるため、非常に効率の良い回路構成となる。

＜＜容量式加速度センサと加速度との関係＞＞
図５は、容量式加速度センサ２の概念的な構成例を示す図である。容量式加速度センサ２は、例えば、図５で示されるように、２枚の固定電極の間に梁で支持された可動シリコン振動子（可動電極）によってモデル化できる。この２枚の固定電極とその間の可動電極でコンデンサＣ１（図１）及びコンデンサＣ２（図１）を形成する。

図５において、ｄはコンデンサＣ１とコンデンサＣ２の静電容量が等しい場合の固定電極と可動電極との極板間距離を示す。ｄ１は、加速度ａが印加された後のコンデンサＣ１の極板間距離である。同じくｄ２は、加速度ａが印加された後のコンデンサＣ２の極板間距離である。加速度センサ回路Ａ１を構成するＭＥＭＳ素子に加速度がかかると、可動電極が動く。可動電極が動くと、可動電極と固定電極との静電ギャップの間隔が変化し、それとともに、コンデンサＣ１及びコンデンサＣ２の静電容量が変化する。一般にコンデンサの静電容量は以下の式で示される。

ここで、ε［Ｆ／ｍ］は誘電率、Ｓ［ｍ²］は極板面積、ｄ［ｍ］は極板間距離である
。

例えば、可動電極がｘだけ動いた場合、コンデンサＣ１の極板間距離は小さくなり、コンデンサＣ２極板間距離は大きくなる。この場合、（式３）より、コンデンサＣ１の静電容量Ｃ１の値は大きくなり、コンデンサＣ２の静電容量Ｃ２の値は小さくなる。従って、容量式加速度センサ２のコンデンサＣ１とＣ２は、加速度が印加されると、互いに相反する方向に静電容量が変化する。

一方、加速度は、以下に示す式から求められる。

（式４）はニュートンの第２法則であり、ｆｉは慣性力［Ｎ・ｓ］、錘の質量をｍ［Ｋｇ］、加速度をａ［ｍ／ｓ²］とする。（式５）はフックの法則であり、ｆｒは復元力［
Ｎ］、ばね定数をｋ［Ｎ／ｍ］、変位をｘ［ｍ］とする。

慣性力ｆｉと復元力ｆｒとがつりあうとき、図５において、可動電極の変位ｘと加速度ａの関係は、（式４）及び（式５）より以下の式で表わされる。

図５において、加速度ａが容量式加速度センサ２に印加され、可動電極がｘだけ動いた場合、ｄ１、ｄ２、及びｘとは以下の関係にあとする。

尚、ｄ＞＞ｘであるとする。

（式１）、（式３）、（式６）及び（式７）より、

（式８）より、オペアンプＯＰ２の出力電圧ｖＢと加速度ａとはほぼ線形の関係にあることがわかる。従って、（式１）及び（式８）より、加速度センサ回路Ａ１の出力電圧Ｖｏｕｔは加速度センサ回路Ａ１に印加される加速度ａにしたがって変化する。つまり、加
速度センサ回路Ａ１の増幅度（入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比）に変化があった場合（特にＶｏｕｔの出力に検出波が認められた場合）は、加速度センサ回路Ａ１に加速度が印加されたことを検出できる。

尚、変位‘ｘ’と電極の長さ‘Ｌ’との間には、ｘ＜＜Ｌが成り立つので可動電極は固定電極に対して常に平行に移動すると見なすことができる。

＜＜加速度センサ回路のノイズ低減＞＞
信号とノイズはＳ／Ｎ比で表わせる。加速度をより高感度で検知するためには、信号（Ｓ：Ｓｉｇｎａｌ）を大きく検知することと、ノイズ（Ｎ：Ｎｏｉｓｅ）を低減することが必要となる。

図１の加速度センサ回路Ａ１では、ノイズを低減するために、以下の点を考慮する。
（１）ブライアンノイズの低減
ブライアンノイズとは、空気中に含まれる気体分子が容量式加速度センサ２の可動電極に衝突することで発生するノイズのことである。このノイズを低減するために、容量式加速度センサ２のエレメント内は真空にする。
（２）オペアンプにて生じるノイズの低減
市販されているオペアンプには、ノイズが小さくなるように設計されているものがある。このようなオペアンプを用いたとしても、オペアンプで使用されている半導体において特有のノイズが発生する。このノイズに対して検討が必要になる。

オペアンプに発生する雑音スペクトラムには、以下のようなものがある。
・ホワイトノイズ（白色雑音）：Ｐｎ（ｆ）＝Ｃ（周波数に依存しない一定の雑音）
・１／ｆ雑音：Ｐｎ（ｆ）∝１／ｆ （周波数に反比例する雑音）
ここで、Ｐｎ（ｆ）は、雑音源の電力スペクトラム密度であり、一定周波数帯域の実行値を示す。

ホワイトノイズは、いか様にしても発生してしまう雑音であり、低減することは不可能である。しかし、１／ｆ雑音は、周波数によって変化する雑音である。

図６は、あるオペアンプに入力する交流バイアスの周波数と発生する雑音との関係の例を示す図である。この関係は、使用するオペアンプによって変わる。図６では、低周波の領域では、１／ｆ雑音が発生することを示す。また、ある周波数を超えると、１／ｆ雑音が回避できる（図６の場合は、１００Ｈｚを超えた領域）。従って、交流バイアス発振回路１の出力電圧Ｖｉｎの周波数は、１／ｆ雑音を回避できる十分高い周波数を用いる。
（３）抵抗内の電子の不規則な熱振動によって発生する雑音
抵抗内で発生する雑音の電圧Ｖｎ（単位Ｖ）は以下のように示される。

ここで、ｋはボルツマン係数、Ｔは抵抗の胴体温度（単位Ｋ）、Ｒは抵抗値（単位Ω）、Δｆは帯域幅を示す。

図７は、非反転増幅回路であるオペアンプ回路の例を示す図である。このオペアンプの増幅度を決める場合は、以下の式を用いる。

例えば、Ｒ１＝１Ｋ（Ω）、Ｒ２＝９Ｋ（Ω）を用いた場合をケース１とする。Ｒ１＝１０Ｋ（Ω）、Ｒ２＝９０Ｋ（Ω）を用いた場合をケース２とする。ケース１とケース２とでは、（式１０）における増幅度は１０と同じ値になる。しかし、ノイズレベルでは、（式９）から、ケース２はケース１の√１０倍（＝３．１６倍）大きくなる。

従って、抵抗により発生する熱雑音を低減するためには、抵抗の値が小さい抵抗素子を用いることと、熱雑音の発生源となる抵抗素子の数をできるだけ少なくすることが望まれる。図１の加速度センサ回路Ａ１においては、回路を構成する素子数を少なくしている。さらに、図１の加速度センサ回路Ａ１内のインピータンスＺ１〜Ｚ３に抵抗素子ではなく、コンデンサを採用することも可能である。加速度センサ回路Ａ１にインピータンスＺ１〜Ｚ３としてコンデンサを用いることで熱雑音の発生を回避することができる。

＜第１実施形態の作用効果＞
第１実施形態によれば、加速度をオペアンプＯＰ１に入力する入力信号とオペアンプＯＰ１によって増幅された信号との差分の電圧の比をｖＢとして得ることができる。Ａ／Ｄ変換器３の測定値が差分の電圧になっているので、ＣＰＵで処理すべき作業が軽減され、効率がよい。

第１実施形態では、出力電圧Ｖｏｕｔ＝ｖ１−ｖ２で求められるので、Ｖｏｕｔは正の値と負の値をとることができる。通常、例えば、正と負の両方の領域で出力電圧Ｖｏｕｔを得たい場合には、入力電圧Ｖｉｎとして正の領域の出力結果を得るための電源と、負の領域の出力結果を得るための電源を用意する必要がある。しかし、第１実施形態の回路構成によれば、１つの交流バイアス発振回路１で、正と負の両方の領域の出力電圧Ｖｏｕｔが得られるので、効率が良い。

第１実施形態の加速度センサ回路Ａ１によれば、回路を構成する回路素子の数が少なくて済むので、消費電力が少なく抑えることができる。さらに、回路素子の数が少ないので、回路素子で発生する雑音も少なく抑えることができ、加速度センサ回路Ａ１の感度を上げることができる。

第１実施形態によれば、加速度センサエレメントを真空にし、交流電源を１／ｆ雑音を回避できる周波数で用い、回路の素子数が少ないので、ノイズを低減することができる。ノイズ低減することによって、Ｓ／Ｎ比が大きくなり、感度を上げることができる。

第１実施形態をＭＥＭＳにより構成すれば、効率的で、ダイナミックレンジが広く、高感度で、安価で、且つ、軽量小型の加速度センサ回路を実現できる。

＜変形例＞
第１実施形態の加速度センサ回路Ａ１を、３つ備えて３軸の加速度センサを構成することができる。

図８は、３軸加速度センサの例の全体図である。直行した基準となる３軸（Ｘ軸、Ｙ軸、Ｚ軸）毎に加速度センサ回路Ａ１を配置する。３つの加速度センサ回路Ａ１からの出力電圧によって、３軸方向の加速度を検出することができる。

１ 交流バイアス発振回路
２ 容量式加速度センサ
３ Ａ／Ｄ変換器
４ ＣＰＵ
Ａ１ 加速度センサ回路
Ｃ１、Ｃ２ コンデンサ
ＯＰ１、ＯＰ２ オペアンプ
Ｚ１、Ｚ２、Ｚ３、 インピータンス

Claims (6)

1. 所定の周期で方形波の交流信号を出力する交流バイアス発振回路と、
   検知した加速度によって容量が変化する第１のキャパシタと、
   前記加速度によって第１のキャパシタとは相反する方向に容量が変動する第２のキャパシタと、
   前記第１のキャパシタの容量と前記第２のキャパシタの容量との比によって前記交流バイアス発振回路から出力される交流信号に対する増幅度が定まる第１の増幅器と、
   前記第１の増幅器に入力される入力交流信号と、前記第１の増幅器にて増幅される増幅交流信号との差分信号を生成する第２の増幅器と、
   前記所定の周期中の、第１の時刻と、前記交流バイアス発振回路から出力される交流信号の位相が前記第１の時刻における交流信号の位相と反転している、前記第１の時刻から所定時間経過後の第２の時刻と、において、前記第２の増幅器によって生成される差分信号を読み込み、前記第１の時刻の差分信号から前記第２の時刻の差分信号への変化量を前記第２の増幅器の電源電圧からの入力電圧の範囲の２倍の範囲までの値で算出する演算手段と、
   を備える加速度センサ回路。
2. 前記入力交流信号値に対する差分信号値の比が検知した加速度にともなって変化する請求項１に記載の加速度センサ回路。
3. 前記入力交流信号値に対する差分信号値の比が正の場合に、前記加速度を第１の方向の加速度とし、前記入力交流信号値に対する差分信号値の比が負の場合に前記第１の方向に対して逆方向となる第２の方向の加速度とすることによって正負２方向の加速度を検出する手段をさらに備える
   請求項１または２に記載の加速度センサ回路。
4. 前記入力交流信号の周波数は、前記増幅器で発生するノイズ成分にて白色雑音が支配的となる周波数帯域に設定される請求項１から３の何れか１つに記載の加速度センサ回路。
5. 前記加速度センサ回路はＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）上で構成される請求項１から４の何れか１つに記載の加速度センサ回路。
6. 所定の周期で方形波の交流信号を出力する交流バイアス発振回路と、
   検知した加速度によって容量が変動する第１のキャパシタと、
   前記加速度によって第１のキャパシタとは相反する方向に容量が変動する第２のキャパシタと、
   前記第１のキャパシタの容量と前記第２のキャパシタの容量との比によって前記交流バイアス発振回路から出力される交流信号に対する増幅度が定まる第１の増幅器と、
   前記第１の増幅器に入力される入力信号と、前記第１の増幅器にて増幅される増幅交流信号との差分信号を生成する第２の増幅器と、
   を備える３軸方向の加速度をそれぞれ検知する３個のセンサ回路と、
   前記３個のセンサ回路のそれぞれについて、前記所定の周期中の、第１の時刻と、前記交流バイアス発振回路から出力される交流信号の位相が前記第１の時刻における交流信号の位相と反転している、前記第１の時刻から所定時間経過後の第２の時刻と、において、前記第２の増幅器によって生成される差分信号を読み込み、前記第１の時刻の差分信号から前記第２の時刻の差分信号への変化量を前記第２の増幅器の電源電圧からの入力電圧の範囲の２倍の範囲までの値で算出する演算手段と、
   を備える３軸加速度センサ回路。

Images