JP5501562B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5501562B2 JP5501562B2 JP2007321751A JP2007321751A JP5501562B2 JP 5501562 B2 JP5501562 B2 JP 5501562B2 JP 2007321751 A JP2007321751 A JP 2007321751A JP 2007321751 A JP2007321751 A JP 2007321751A JP 5501562 B2 JP5501562 B2 JP 5501562B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- semiconductor device
- wiring
- opening
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/014—Manufacture or treatment using batch processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Description
このようなBGA型半導体装置は、携帯電話等の小型電子機器に搭載されているため、配線基板とチップの熱膨張係数の差による応力や、電子機器の落下等による機械的な衝撃にも耐えることが必要になっている。
[1]本発明の半導体装置は、一面に接続パッドを有し、他面に前記接続パッドと電気的に接続された複数のランドを有する配線基板と、
前記配線基板の一面に搭載されて、前記接続パッドと電気的に接続される半導体チップと、
前記配線基板の他面に積層されるとともに、前記ランドを露出させる開口部を有するソルダーレジストと、
前記開口部を介して前記ランドに接続された外部端子と、を有し、
前記開口部を前記ランドに対してシフトして配置すると共に、前記開口部周縁において、前記ランドと対向する領域に、当該開口部内の前記ランドと対向する領域で前記ランドと分離されたダミー配線が配置されていることを特徴とする。
[2]また、本発明の半導体装置は、前記ランドと対向する領域の前記開口部周縁における前記ソルダーレジストの厚さが、前記ランド側の前記ソルダーレジストの厚さより薄いことが好ましい。
[3]また、本発明の半導体装置は、前記配線基板のコーナー部および外縁に向かって、前記ソルダーレジストの開口部がシフトしていることが好ましい。
[4]また、本発明の半導体装置は、前記ダミー配線は、前記開口部の複数箇所に設けられていることが好ましい。
[5]また、本発明の半導体装置は、前記ダミー配線は、先端に幅広部が形成されていることが好ましい。
[6]また、本発明の半導体装置は、前記ダミー配線の他端が、当該前記ランドの配線に接続されていることが好ましい。
また、本発明の半導体装置は、前記配線基板のコーナー部および外縁に向かって、前記ソルダーレジストの開口部がシフトしていることで、クラックの耐性をより向上させることができる。
また、本発明の半導体装置は、前記ダミー配線は、前記開口部の複数箇所に設けられていることで、クラックの耐性をより向上させることができる。
また、本発明の半導体装置は、前記ダミー配線は、先端に幅広部が形成されていることで、クラックの耐性をより向上させることができる。
また、本発明の半導体装置は、前記ダミー配線の他端が、当該前記ランドの配線に接続されていることで、クラックの耐性をより向上させることができる。
(第1実施形態)
図1は、第1実施形態であるBGA型の半導体装置を示す図であり、図1(a)は外部端子構造を示す平面図、図1(b)は、図1(a)のA−A’線における断面図である。図2は、第1実施形態である半導体装置のランド構造を示す図であり、図2(a)は平面図、図2(b)は図2(a)のB−B’線における断面図である。
そして、半導体チップ9の電極パッド11は、配線基板2のそれぞれ対応する接続パッド3と導電性のワイヤ12により結線されることで、電気的に接続されている。ワイヤ12は、例えばAu、Cu、Al等からなる。
更に、配線基板2の一面2aは、半導体チップ9及びワイヤ12を覆うように封止体13で覆われている。封止体13は、例えばエポキシ樹脂等の熱硬化性樹脂からなる。
その結果、クラックや衝撃に対する耐性が高まり、パッケージ全体としての信頼性を高めることが可能となる。
本実施形態の半導体装置の製造方法は、配線母基板の製品形成領域に半導体チップを設置するダイボンディング工程と、半導体チップ上の電極パッドと配線基板の接続パッドとをワイヤにより結線するワイヤボンディング工程と、複数の製品形成領域を一括的に覆う封止部を形成するモールド工程と、配線母基板の他面に半田ボールを搭載して外部端子を形成するボールマウント工程と、配線母基板のダイシングラインを回転研削することで個々の製品形成領域毎に切断・分離する基板ダイシング工程と、から概略構成されている。
図4(a)に示すように、本実施形態の半導体装置の製造方法に用いる配線母基板15は、ガラスエポキシ基材などからなる基板であり、複数の製品形成領域16を有している。製品形成領域16はマトリックス配置し、それぞれの製品形成領域16間にはダイシングライン17を形成し、ダイシングライン17で切断することにより、半導体装置1の配線基板2となる部位である。製品形成領域16は、前述した半導体装置1の配線基板2と同様の構造であり、一面15aの半導体チップ9を搭載する部位の周囲には、複数の接続パッド3を形成し、他面2b側には格子状に配置した複数のランド4を形成する。前述したように、ランド4を配置するソルダーレジスト6の開口部6aは、ランド4に対して、応力の集中する方向、例えば配線基板2のコーナー或いは外縁に向かう方向にシフトして配置する。また、開口部6aのランド4と対向する位置には、ダミー配線7を形成する。
次に、ダイボンディング工程に移行する。図4(a)に示すように、配線母基板15には、それぞれの製品形成領域16の中央領域に半導体チップ9が搭載される。半導体チップ9は、図示しないダイボンディング装置により、例えば絶縁性の接着剤を介して製品形成領域16に固着される。
次に、ワイヤボンディング工程に移行する。図4(b)に示すように、半導体チップ9上の電極パッド11と、それに対応する配線基板2の接続パッド3とを、例えばAu等からなる導電性のワイヤ12により結線する。ワイヤボンディングは、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤ12を電極パッド11に超音波熱圧着し、その後、所定のループ形状を描きながら後端を配線基板2の接続パッド3上に超音波熱圧着により接続することで行われる。全ての電極パッド11と接続パッド3とをワイヤ12にて結線する。
次に、ワイヤボンディングの完了した配線母基板15を、モールド工程に移行する。モールド工程では、図示しないトランスファモールド装置の上型と下型により、配線母基板15を型閉めした状態で、溶融された封止樹脂、例えば熱硬化性のエポキシ樹脂等を充填させ、充填させた状態でキュアすることで、封止樹脂が熱硬化し、図4(c)に示すように複数の製品形成領域16を一括的に覆う封止部18が形成される。一括モールドを用いたことにより、効率よく封止部18を形成することができる。
次に、封止部18の形成された配線母基板15を、ボールマウント工程に移行する。ボールマウント工程では、図4(d)に示すように、配線母基板15の他面15bのランド4上に半田ボール8を搭載することで、外部端子が形成される。このボールマウント工程は、例えばボールマウンターのマウントツールMにより半田ボール8を真空吸着し、フラックスを介して半田ボール8を配線基板2のランド4上に搭載する。その後、配線母基板15をリフローすることで、図4(d)に示すように、半田ボール8をランド4上に接続する。尚、本実施形態では、開口部6をランド4に対して応力の集中する方向にシフトして配置し、開口部6にランド4から離間配置したダミー配線7を設けているため、半田ボール8は、ランド4とダミー配線7に跨るように配置される。これにより、応力の集中する方向に外部端子が厚くなるように構成することができる。
次に、半田ボール8の搭載された配線母基板15を、基板ダイシング工程に移行する。基板ダイシング工程では、図4(e)に示すように、封止部18をダイシングテープ19に貼着固定し、高速回転のダイシングブレードDにより、配線母基板15のダイシングライン17を回転研削することで、個々の製品形成領域16毎に切断・分離する。その後、ダイシングテープ19からピックアップすることで、図1に示すような半導体装置1が得られる。
図5は、本発明の第2実施形態である半導体装置1Aのランド構造を示す断面図である。図5に示すように、配線基板2A、実装基板14Aのダメージが集中する部分について、さらに信頼性を向上する為、ランド4A周辺のソルダーレジスト6Aの厚さを任意に変えて、例えば応力の集中する方向のソルダーレジスト6Aの厚さが薄くなるように構成する。その結果、ソルダーレジスト6Bの厚い部分と薄い部分の差により、半田ボール8Aがシフトして実装され、任意にダメージの集中する部分の半田厚を厚くする事が可能となる。その結果、クラックに対する耐性が高まり、パッケージ全体としての信頼性を高めることが可能となる。なお、高さ調整には、ソルダーレジスト6Aのフラット加工時の治具に凹凸を付けて実現する。
図6は、本発明の第3実施形態である半導体装置1Bのランド構造を示す平面図である。図6に示すようにダミー配線7Bを複数箇所に設け、さらに配線基板2Bと半田ボールとの接着面積を大きくするように構成してもよい。
図7は、本発明の第4実施形態である半導体装置1Cのランド構造を示す平面図である。図7に示すように、ダミー配線7Cの端部を幅広にしてさらに接続面積を増やしてもよい。
図8は、本発明の第5実施形態である半導体装置1Dのランド構造を示す平面図である。図8に示すように、ダミー配線7Dを、当該ランド4Dの配線5Dと接続させることにより、予備配線として半田ボール8Dとランド4D(配線)間の信頼性を向上させてもよい。これによりランド4Dのネック部分が切れた場合にも電気的に接続が確保できる。
Claims (6)
- 一面に複数の接続パッドを有し、他面に対応する前記接続パッドと電気的に接続された複数のランドを有する配線基板と、
前記配線基板の一面に搭載されて、前記接続パッドと電気的に接続される半導体チップと、
前記配線基板の他面に積層されるとともに、前記ランドをそれぞれ露出させる複数の開口部を有し、各々の前記開口部は対応する前記ランドに対してシフトして配置されているソルダーレジストと、
前記開口部を介して前記ランドにそれぞれ接続された複数の外部端子と、
対応する前記ランドと分離し、前記開口部内に一部が露出して配置されたダミー配線とを備え、対応する前記外部端子は対応する前記ランドおよび前記ダミー配線に接続している、半導体装置。 - 前記開口部の前記ダミー配線側の周縁部におけるソルダーレジストの厚みは、対応する前記開口部の前記ランド側の周縁部におけるソルダーレジストの厚みよりも小さい、請求項1に記載の半導体装置。
- 前記配線基板のコーナー部および外縁に向かって、前記ソルダーレジストの各々の開口部が、対応する前記ランドに対してシフトしている、請求項1または2に記載の半導体装置。
- 対応する前記ランドと分離し、対応する前記開口部内に一部が露出する複数の前記ダミー配線が配置され、対応する前記外部端子は対応する前記ランドおよび前記ダミー配線に接続している、請求項1〜3の何れか1項に記載の半導体装置。
- 前記ダミー配線は、先端に幅広部が形成されている、請求項1〜4の何れか1項に記載の半導体装置。
- 前記ダミー配線は、対応する前記ランドに接続された配線に接続されている、請求項1〜5の何れか1項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007321751A JP5501562B2 (ja) | 2007-12-13 | 2007-12-13 | 半導体装置 |
| US12/331,709 US7660130B2 (en) | 2007-12-13 | 2008-12-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007321751A JP5501562B2 (ja) | 2007-12-13 | 2007-12-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009147053A JP2009147053A (ja) | 2009-07-02 |
| JP5501562B2 true JP5501562B2 (ja) | 2014-05-21 |
Family
ID=40752948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007321751A Expired - Fee Related JP5501562B2 (ja) | 2007-12-13 | 2007-12-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7660130B2 (ja) |
| JP (1) | JP5501562B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872727A (zh) * | 2009-04-24 | 2010-10-27 | 国碁电子(中山)有限公司 | 一种芯片焊接方法及结构 |
| JP5970348B2 (ja) * | 2012-11-16 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9237647B2 (en) | 2013-09-12 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package structure with through molding via |
| KR102408126B1 (ko) * | 2015-05-29 | 2022-06-13 | 삼성전자주식회사 | 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치 |
| JP6487286B2 (ja) * | 2015-07-07 | 2019-03-20 | 日立オートモティブシステムズ株式会社 | 配線基板 |
| JP6866778B2 (ja) * | 2017-06-12 | 2021-04-28 | 富士通株式会社 | パッケージ基板及びパッケージ基板の製造方法 |
| JP7519248B2 (ja) * | 2020-09-18 | 2024-07-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP7841689B2 (ja) * | 2022-03-17 | 2026-04-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859474A (en) * | 1997-04-23 | 1999-01-12 | Lsi Logic Corporation | Reflow ball grid array assembly |
| JP3210881B2 (ja) * | 1997-06-05 | 2001-09-25 | ソニーケミカル株式会社 | Bgaパッケージ基板 |
| US6303878B1 (en) * | 1997-07-24 | 2001-10-16 | Denso Corporation | Mounting structure of electronic component on substrate board |
| JP3875407B2 (ja) * | 1998-07-23 | 2007-01-31 | シチズン時計株式会社 | 半導体パッケージ |
| US6400018B2 (en) * | 1998-08-27 | 2002-06-04 | 3M Innovative Properties Company | Via plug adapter |
| JP2001217355A (ja) * | 1999-11-25 | 2001-08-10 | Hitachi Ltd | 半導体装置 |
| JP2001230513A (ja) * | 2000-02-15 | 2001-08-24 | Denso Corp | プリント基板及びその製造方法 |
| JP2001320155A (ja) * | 2000-05-11 | 2001-11-16 | Mitsubishi Electric Corp | プリント配線板のランド構造 |
| JP2003289122A (ja) * | 2003-04-28 | 2003-10-10 | Hitachi Ltd | ボールグリッドアレイ型半導体装置 |
| US7456493B2 (en) * | 2005-04-15 | 2008-11-25 | Alps Electric Co., Ltd. | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein |
| JP2007027287A (ja) * | 2005-07-14 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007317842A (ja) * | 2006-05-25 | 2007-12-06 | Elpida Memory Inc | プリント配線基板及びこれを用いた半導体パッケージ |
| JP2009076569A (ja) * | 2007-09-19 | 2009-04-09 | Nec Electronics Corp | 半導体パッケージ、実装基板、およびこれらを含む半導体装置 |
-
2007
- 2007-12-13 JP JP2007321751A patent/JP5501562B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-10 US US12/331,709 patent/US7660130B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7660130B2 (en) | 2010-02-09 |
| US20090154125A1 (en) | 2009-06-18 |
| JP2009147053A (ja) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
| US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5598787B2 (ja) | 積層型半導体装置の製造方法 | |
| KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
| KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| JP5501562B2 (ja) | 半導体装置 | |
| JP2009212315A (ja) | 半導体装置及びその製造方法 | |
| US8507805B2 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
| JP2012104790A (ja) | 半導体装置 | |
| JP2011155203A (ja) | 半導体装置 | |
| JP2010147070A (ja) | 半導体装置 | |
| US8178971B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5543084B2 (ja) | 半導体装置の製造方法 | |
| JP5557439B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009094434A (ja) | 半導体装置およびその製造方法 | |
| US8098496B2 (en) | Wiring board for semiconductor device | |
| JP2009158801A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010263108A (ja) | 半導体装置及びその製造方法 | |
| US20090321920A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009283835A (ja) | 半導体装置及びその製造方法 | |
| JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
| JP5666211B2 (ja) | 配線基板及び半導体装置の製造方法 | |
| JP2011061055A (ja) | 半導体装置の製造方法 | |
| JP4917979B2 (ja) | 半導体装置及びその製造方法 | |
| JP2013157433A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131217 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131220 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5501562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |