JP5504618B2 - Iii族窒化物半導体発光素子及びその製造方法 - Google Patents
Iii族窒化物半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP5504618B2 JP5504618B2 JP2008308665A JP2008308665A JP5504618B2 JP 5504618 B2 JP5504618 B2 JP 5504618B2 JP 2008308665 A JP2008308665 A JP 2008308665A JP 2008308665 A JP2008308665 A JP 2008308665A JP 5504618 B2 JP5504618 B2 JP 5504618B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- doped
- type
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
- H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3416—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3216—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
そして、各半導体層の成長後、基板もしくはn型半導体層に負極を形成し、p型半導体層に正極を形成することによって発光素子が得られる。
また、多重量子井戸構造の活性層を有する窒化ガリウム系化合物半導体発光素子において、活性層を構成する障壁層の厚みを70〜140Å程度とした上で、井戸層の膜厚を20〜30Å程度にすると、良好な出力が得られる一方で、駆動電圧が高くなる問題があった。
[1] n型半導体層と、前記n型半導体層に積層された多重量子井戸構造からなる活性層と、前記活性層に積層された第1のp型半導体層と、前記第1のp型半導体層に積層された第2のp型半導体層とを有し、
前記第1のp型半導体層が、AlxGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)であってドーパントを含まないアンドープ膜と、AlyGa1−yNなる組成(組成比を示すyは0≦y<0.4の範囲である)であってドーパントを含むドープ膜とが交互に複数積層されてなる超格子構造からなる層であって、
前記第1のp型半導体層におけるドープ膜のAl含有量が、前記アンドープ膜のAl含有量よりも少なく、
しかも前記第1のp型半導体層においては、前記活性層側の面および第2のp型半導体層側の面にアンドープ膜が配置された構成とされていることを特徴とするIII族窒化物半導体発光素子。
[2] 前記第1のp型半導体層を構成する複数の前記ドープ膜のドーパント濃度が一定であることを特徴とする[1]に記載のIII族窒化物半導体発光素子。
[3] 前記第1のp型半導体層を構成する複数の前記ドープ膜のうち、最も前記活性層寄りに配置されたドープ膜のドーパント濃度が、他のドープ膜のドーパント濃度より高いことを特徴とする[1]に記載のIII族窒化物半導体発光素子。
[4] 前記ドープ膜がGaNからなることを特徴とする[1]乃至[3]の何れか一項に記載のIII族窒化物半導体発光素子。
[5] 前記活性層が、井戸層と、膜厚が20Å以上70Å未満の障壁層とが交互に複数積層された多重井戸構造からなることを特徴とする[1]乃至[4]の何れか一項に記載のIII族窒化物半導体発光素子。
[6] 前記第1のp型半導体層がp型クラッド層であり、前記第2のp型半導体層がp型コンタクト層であることを特徴とする[1]乃至[5]の何れか一項に記載のIII族窒化物半導体発光素子。
前記第1のp型半導体層に第2のp型半導体層を積層する工程と、
を含み、
前記アンドープ膜形成工程と前記ドープ膜形成工程とを交互に繰り返し行うにあたっては、前記ドープ膜のAl含有量が、前記アンドープ膜のAl含有量よりも少なくなるように、しかも前記活性層側の面および第2のp型半導体層側の面に、前記アンドープ膜が配置されるように、アンドープ膜およびドープ膜を形成することを特徴とするIII族窒化物半導体発光素子の製造方法。
[9] 前記アンドープ膜形成工程と前記ドープ膜形成工程との間に休止工程を設けることを特徴とする[8]に記載のIII族窒化物半導体発光素子の製造方法。
[10] 前記アンドープ膜形成工程と前記ドープ膜形成工程とを連続して行うことを特徴とする[8]に記載のIII族窒化物半導体発光素子の製造方法。
以下に、本発明の第1の実施形態であるIII族窒化物半導体発光素子(以下、発光素子という)及び発光素子を備えたランプについて、図面を適宜参照しながら説明する。図1は、本実施形態の発光素子の断面模式図である。尚、以下の説明において参照する図面は、半導体発光素子及びランプを説明する図面であり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。
図1に示すように、本実施形態の半導体発光素子1は、基板11と、基板11上に積層された活性層13(以下、発光層という)を含む積層半導体層20と、積層半導体層20の上面に積層された透明電極16と、透明電極16上に積層されたp型ボンディングパッド電極17と、積層半導体層20の露出面20a上に積層されたn型電極18とを具備して構成されている。本実施形態の発光素子1は、発光層13からの光を主にp型ボンディングパッド電極17が形成された側から取り出すフェイスアップマウント型の発光素子である。
また、p型コンタクト層15の上面15aには、透明電極16及びp型ボンディングパッド電極17が積層されている。これら、透明電極16及びp型ボンディングパッド電極17によってp型電極が構成されている。
以下、発光素子1の構成について詳細に説明する。
発光素子1の基板11としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。特に、基板11としてc面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのc面上に中間層21(バッファ層)を形成するとよい。
バッファ層21は、多結晶のAlaGa1−aN(0≦a≦1)からなることが好ましく、単結晶のAlaGa1−aN(0≦a≦1)がより好ましい。バッファ層21の厚みは0.01〜0.5μmの範囲が好ましい。バッファ層21の厚みが0.01μm未満であると、バッファ層21により基板11と下地層22との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層21の厚みが0.5μmを超えると、バッファ層21としての機能には変化が無いのにも関わらず、バッファ層21の成膜処理時間が長くなり、生産性が低下する虞がある。
下地層22としては、AlpGaqInrN(0≦p≦1、0≦q≦1、0≦r≦1、p+q+r=1)が挙げられるが、AlsGa1−sN(0≦s<1)を用いると結晶性の良い下地層22を形成できるため好ましい。下地層22の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlsGa1−sN層が得られやすい。
n型半導体層12は、通常n型コンタクト層12aとn型クラッド層12bとから構成される。n型コンタクト層12aはn型クラッド層12bを兼ねることも可能である。また、前述の下地層22をn型半導体層12に含めてもよい。
発光層13は、障壁層13aと井戸層13bとが交互に複数積層された多重井戸構造からなる。多重井戸構造における積層の回数は3回から10回程度が好ましく、4回から7回程度がさらに好ましい。また、発光層13のn型半導体層12側の面とp型クラッド層14側の面には、障壁層13aが必ず存在するようにする。これにより、発光層13に電子及び正孔を有効に閉じこめることができ、発光効率を高められる。特に、最もp型クラッド層14側に配置した障壁層13aは、p型クラッド層14からの不純物の拡散を遮断する機能も有している。p型クラッド層14の不純物の拡散とは、例えば経時劣化によるp型クラッド層14のドーパントの拡散を例示できる。
井戸層13bがInを含む窒化ガリウム系化合物半導体である場合、井戸層13bの表面にInを含まない薄層を設けることが好ましい。活性層中のInの分解昇華を抑制し、発光波長の安定制御が可能となり、好適である。
薄膜部を除いた井戸層13bの厚みが上記の以外の厚みとなると、発光出力の低下を招く。また、薄膜部は膜厚が0nmである領域、即ち井戸層が全くない領域を含んでも良いが、発光出力低下の原因になるので、その領域は少ない方が良い。
薄膜部の井戸層13b全体に対する面積比は30%以下が好ましく、20%以下がさらに好ましく、10%以下が特に好ましい。面積比を30%以下にすることで、発光効率の低下を防止でき、また、駆動電圧の低減と出力の維持の両方を実現できる。
また、井戸層13bのうち薄膜部を除いた部分を厚膜部としたとき、厚膜部の面積は、井戸層13b全体に対して30〜90%であることが好ましく、これにより駆動電圧の低減と出力の維持の両方を実現できる。更に好ましくは、厚膜部で覆われた領域の方が薄膜部で覆われた領域よりも大きい、つまり、厚膜部の面積比率が全体に対して50%〜90%である。
p型クラッド層14は、発光層13へのキャリアの閉じ込めとキャリアの注入を行なう層である。
本実施形態のp型クラッド層14は、図1に示すように、アンドープ膜14a及びドープ膜14bが交互に複数積層されてなる超格子構造からなる層である。また、p型クラッド層14は、発光層13側の面及びp型コンタクト層15側の面にそれぞれ、アンドープ膜14aが配置されて構成されている。
具体的には、アンドープ膜14aは、AlxGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)であってドーパントを含まないものが好ましい。組成比xのより好ましい範囲は、0<x≦0.2であり、最も好ましい範囲は0<x≦0.1である。このようにアンドープ膜14aがドーパントを含まないAlGaN系の半導体から構成されることによって、アンドープ膜14aの結晶性を高めることができる。これにより、p型クラッド層14全体の結晶性が向上して駆動電圧の低減が可能になる。また、アンドープ膜14aにAlが含まれることで、発光層13へのキャリアの閉じ込めが容易になる。但し、Alの組成比が高すぎるとアンドープ膜14aの結晶性が低下するので、組成比xの上限を上記の通りにすることが好ましい。
更に、最も発光層寄りに配置されたアンドープ膜14aは、p型クラッド層14から発光層13への不純物の拡散を遮断する機能も有している。p型クラッド層14の不純物の拡散とは、例えば製造プロセスの熱履歴によるp型クラッド層14のドーパントの拡散を例示できる。
また、p型クラッド層14の全体の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
次に、p型コンタクト層15は、正極を設けるための層である。p型コンタクト層15は、AlcGa1−cN(0≦c≦0.4)が好ましい。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。p型不純物(ドーパント)を1×1018〜1×1021/cm3の濃度、好ましくは5×1019〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。p型コンタクト層15の膜厚は特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。p型コンタクト層15の膜厚がこの範囲であると、発光出力の点で好ましい。
p型コンタクト層15の上に積層される透明電極16は、p型コンタクト層15との接触抵抗が小さいものが好ましい。また、発光層13からの光を効率良く発光素子1の外部に取り出すためには、透明電極16は光透過性に優れたものが好ましい。また、p型コンタクト層15の全面に渡って均一に電流を拡散させるために、透明電極16は優れた導電性を有していることが好ましい。
p型ボンディングパッド電極17はボンディングパットを兼ねており、透明電極16の上に積層されている。p型ボンディングパッド電極17としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
n型電極18はボンディングパットを兼ねており、積層半導体層20のn型半導体層12に接するように形成されている。このため、n型電極18を形成する際には、p型コンタクト層15、p型クラッド層14、発光層13およびn型クラッド層12bの一部を除去してn型コンタクト層12aを露出させ、この露出面20a上にボンディングパッドを兼ねるn型電極18を形成する。n型電極18としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
次に、本実施形態の発光素子の製造方法について説明する。
本実施形態の発光素子1を製造するには、先ず、サファイア基板等の基板11を用意する。次に、基板11の上面上に、スパッタ法またはMOCVD法によってバッファ層21を成膜する。スパッタ法によってバッファ層21を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が1%〜100%、望ましくは25〜75%となるようにすることが望ましい。
先に形成したバッファ層21がAlNからなる柱状結晶を有する場合には、下地層22がバッファ層21の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。このため下地層22の積層方法としては、バッファ層21からの転位をループ化させることが可能な結晶成長方法であれば、何ら制限なく用いることができる。例えば、MOCVD法やMBE法、VPE法は、上述したようなマイグレーションを生じさせることが可能なため、良好な結晶性の膜を成膜する手段として好適である。中でも、MOCVD法は、最も結晶性の良い膜を得ることができる点でより好適な手段である。
また、n型クラッド層12bを超格子構造とする場合は、100Å以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、該n側第1層と組成が異なるとともに100Å以下の膜厚を有したIII族窒化物半導体からなるn側第2層とを、交互に繰り返し積層すればよい。超格子構造のnクラッド層12bを形成する場合は、MOCVD法が生産効率の面で好ましい。上記n側第1層及びn側第2層には、それぞれドーパントを添加してもよく、また、ドープ構造/未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。
発光層13は、基板の温度をT1(℃)として井戸層13bを成長させてから障壁層13aを成長させ、基板温度をT1(℃)からT2(℃)(但し、T1(℃)<T2(℃))に昇温してから障壁層13aを更に成長させた後に基板温度をT1(℃)に降温し、降温された状態で更に続けて障壁層13aを成長させる工程を繰り返し行うことにより形成する。
次に、発光層13の上に、p型クラッド層14を形成する。p型クラッド層14(第1のp型半導体層)を形成する工程は、下記のアンドープ膜形成工程とドープ膜形成工程とを交互に繰り返し行うことで、アンドープ膜14aとドープ膜14bとが交互に複数積層されてなる超格子構造を形成する工程である。また、本実施形態では、アンドープ膜形成工程とドープ膜形成工程との間に休止工程を配することが好ましい。
アンドープ膜形成工程では、まず発光層13上において、Al源、Ga源及び窒素源を少なくとも含有する第1の反応ガスを用いたMOCVD法によって、AlxGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲)であってドーパントを含まないアンドープ膜14aを積層する。
第1反応ガスに含まれるAl源としては、トリメチルアルミニウム(TMA)を用いることができる。Ga源としては、例えばトリメチルガリウム(TMG)またはトリエチルガリウムを用いることができる。窒素源としては、アンモニア、ヒドラジン、アジ化合物等を用いることができる。第1反応ガスにはさらに、キャリアガスとして水素または窒素を含ませることができる。アンドープ膜14aの形成温度の下限は、例えば基板11の温度として、600℃以上、より好ましくは700℃以上、最も好ましくは800℃以上とする。また、アンドープ膜14aの形成温度の上限は、基板11の温度として、1300℃以下、より好ましくは1200℃以下、最も好ましくは1000℃以下とする。形成温度の下限を上記の通りとすることで、アンドープ膜14aの結晶性が高められ、発光特性を向上できる。また、形成温度の上限を上記の通りとすることで、発光層13に対するダメージを低減できる。
次に、アンドープ膜形成工程の後に、休止工程を行う。休止工程では、キャリアガス及び窒素源のみを流し、Al源及びGa源の供給を停止する。休止工程の所要時間(休止時間)は、成膜に用いるチャンバの大きさや、導入するキャリアガスの流速によって適宜選択することができるが、一般的にチャンバ内のガスを充分に換気するためには、1〜300秒の範囲とすればよい。
次に、休止工程の後に、ドープ膜形成工程を行う。ドープ膜形成工程では、形成したアンドープ膜14a上において、Ga源、窒素源及びドーパント源を少なくとも含有する第2の反応ガスを用いたMOCVD法によって、AlyGa1−yNなる組成(組成比を示すyは0≦y<0.4の範囲)であってドーパントを含むドープ膜14bを積層する。ドープ膜14bにAlを含有させる場合は、第2の反応ガスにAl源を添加しても良い。
第2反応ガスに含まれるGa源及び窒素源は、第1反応ガスに含まれるGa源及び窒素源と同じでよい。ドーパント源には、ビスシクロペンタジエニルマグネシウム(Cp2Mg)等を用いることができる。第2反応ガスにはさらに、キャリアガスとして水素または窒素を含ませることができ、更にAl源としてトリメチルアルミニウムを添加できる。ドープ膜14bの形成温度の下限は、例えば基板11の温度として、600℃以上、より好ましくは700℃以上、最も好ましくは800℃以上とする。また、ドープ膜14bの形成温度の上限は、基板11の温度として、1300℃以下、より好ましくは1200℃以下、最も好ましくは1000℃以下とする。形成温度の下限を上記の通りとすることで、ドープ膜14bの結晶性が高められ、発光特性を向上できる。また、形成温度の上限を上記の通りとすることで、発光層13に対するダメージを低減できる。
以上のようにして、図1に示す発光素子1が製造される。
このように、p型クラッド層14のキャリア濃度が高まることで、発光層13に対して正孔を多く注入することが可能となり、発光素子1の高出力化を実現できる。同時に、p型クラッド層14の結晶性が高まることで、発光素子1の駆動電圧を低下できる。
また、p型クラッド層14の発光層13側の面をアンドープ膜14aで構成することで、発光層13とドープ膜14bとが直接に接しないので、ドープ膜14bに含まれるドーパントが発光層13に拡散するおそれがなく、出力を高めることができる。
また、本実施形態の発光素子1によれば、p型クラッド層14のp型コンタクト層15側の面をアンドープ膜14aで構成することで、p型コンタクト層15とドープ膜14bとが直接に接しないので、p型コンタクト層15の結晶性を良好とすることができ、微小な電流のリークに効果があるほか、静電耐圧を向上させる効果がある。
また、本実施形態の発光素子1によれば、障壁層13aの厚みが70Å未満と薄いために、井戸層13bに印加される歪みが低減され、井戸層13bにおける歪み量が低減される。これにより出力を高めることができる。また、障壁層13aを薄くするとリーク電流が大きくなるおそれがあるが、本実施形態ではpクラッド層14がアンドープ膜14a及びドープ膜14bが交互に積層された超格子構造からなるため結晶性に優れ、障壁層13aの薄膜化による弊害を除くことができる。
このように、p型クラッド層14のキャリア濃度が高くなることで、発光層に対して正孔を多く注入することが可能となり、高出力の発光素子1を製造できる。同時に、p型クラッド層14の結晶性が高まることで、駆動電圧が低い発光素子1を製造できる。
次に、第2の実施形態の発光素子及びその製造方法について、図面を参照して説明する。図3は、本実施形態の発光素子2の断面模式図であり、図4は、本実施形態の発光素子2を製造する際の反応ガスの供給手順を説明するグラフである。また、図3に示す構成要素のうち、図1に示す構成要素と同一の構成要素には、図1と同一の符号を付してその説明を省略、若しくは簡単に説明する。
本実施形態の発光素子2は、p型クラッド層114の構成が、第1の実施形態の発光素子1におけるp型クラッド層14の構成と異なる点を除き、第1の実施形態の発光素子1とほぼ同じ構成である。従って以下の説明では、主にp型クラッド層114について説明する。
図3に示すように、積層半導体層120は、基板11側から、n型半導体層12、発光層13、p型クラッド層114(第1のp型半導体層)、p型コンタクト層15(第2のp型半導体層)がこの順に積層されて構成されている。
本実施形態のp型クラッド層114は、図3に示すように、アンドープ膜114a及びドープ膜114m、114bが交互に複数積層されてなる超格子構造からなる層である。複数のドープ膜114m、114bのうち、ドープ膜114mは最も発光層13寄りに配置された膜であり、ドープ膜114bはそれ以外の膜である。また、p型クラッド層114は、発光層13側の面及びp型コンタクト層15側の面にそれぞれ、アンドープ膜114aが配置されている。
具体的には、アンドープ膜114aは、第1の実施形態の場合と同様に、AlxGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)であってドーパントを含まないものが好ましい。組成比xのより好ましい範囲は、0<x≦0.2であり、最も好ましい範囲は0<x≦0.1である。アンドープ膜114aがドーパントを含まないAlGaN系の半導体から構成されることによって、アンドープ膜114aの結晶性を高めることができる。これにより、p型クラッド層114全体の結晶性が向上して駆動電圧の低減が可能になる。また、アンドープ膜114aにAlが含まれることで、発光層13へのキャリアの閉じ込めが容易になる。但し、Alの組成比が高すぎるとアンドープ膜114aの結晶性が低下するので、組成比xの上限を上記の通りにすることが好ましい。
また、ドープ膜114mの組成比をymとし、ドープ膜114bの組成比をybとした場合の両者の差は、0≦(ym−yb)<0.4が好ましく、0.01≦(ym−yb)<0.1がより好ましく、0.01≦(ym−yb)<0.05が最も好ましい。
また、p型クラッド層114の全体の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
本実施形態の発光素子2では、p型クラッド層114の構成のみ、第1の実施形態の発光素子1と異なっている。従って、以下の製造方法の説明では、主にp型クラッド層114の形成工程について説明する。
次に、発光層13の上に、p型クラッド層114を形成する。p型クラッド層114(第1のp型半導体層)を形成する工程は、アンドープ膜形成工程とドープ膜形成工程とを交互に繰り返し行い、アンドープ膜114aとドープ膜114m、114bとが交互に複数積層されてなる超格子構造を形成する工程である。また、本実施形態では、アンドープ膜形成工程とドープ膜形成工程とを連続して行うことが好ましい。
アンドープ膜形成工程では、まず発光層13上において、Al源、Ga源及び窒素源を少なくとも含有する第1の反応ガスを用いたMOCVD法によって、AlxGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲)であってドーパントを含まないアンドープ膜114aを積層する。
第1反応ガスに含まれるAl源、Ga源、窒素源は、第1の実施形態と同様のものを用いることができる。また、第1反応ガスにはさらに、キャリアガスとして水素または窒素を含ませることができる。アンドープ膜114aの形成温度の下限及び上限は、第1の実施形態の場合と同様でよい。
次に、アンドープ膜形成工程に引き続いて、ドープ膜形成工程を行う。ドープ膜形成工程では、形成したアンドープ膜114a上において、Ga源、窒素源及びドーパント源を少なくとも含有する第2の反応ガスを用いたMOCVD法によって、AlyGa1−yNなる組成(組成比を示すyは0≦y<0.4の範囲)であってドーパントを含むドープ膜114mを積層する。
なお、ドープ膜114mの形成温度の下限及び上限は、第1の実施形態の場合と同様でよい。
即ち、本実施形態の発光素子2によれば、最も発光層13寄りに配置されたドープ膜114mのドーパント濃度が他のドープ膜114bよりも高いので、発光層13に対して正孔をより多く注入することが可能となり、更なる発光素子2の高出力化を実現できる。
また、ドープ膜114m、114bにAlを添加することにより、p型クラッド層114のバンドギャップエネルギーをより大きくすることができ、発光素子2の更なる高出力化が図られる。
なお、ドープ膜形成工程の終了直後のチャンバ内には、ドーパント源が残留することになるが、アンドープ膜形成工程において形成されるアンドープ膜はAlの含有量が比較的高くドーパントがドープされにくいため、ドーパント源が残留したとしてもアンドープ膜にドーパントが混入するおそれはほとんど無い。
図5は、本発明の第3の実施形態であるランプ(照明装置)の断面模式図である。このランプは、第1または第2の実施形態の発光素子1、2を備えて構成されている。
本実施形態のランプとしては、例えば、第1または第2の実施形態の発光素子1、2と蛍光体とを組み合わせてなるものを挙げることができる。発光素子1、2と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本実施形態のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
なお、本実施形態のランプ3は、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
(実施例1)
図1に示す窒化ガリウム系化合物半導体からなる発光素子を製造した。まず、サファイアからなる基板11上に、AlNからなるバッファ層21を介して、厚さ8μmのアンドープGaNからなる下地層22、厚さ2μmのSiドープn型GaNコンタクト層12a、厚さ250nmのn型Ga0.9In0.1Nクラッド層12b、厚さ5nmのSiドープGaN障壁層および厚さ2.5nmのGa0.8In0.2N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層13を順に積層した。これらの膜はいずれも、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMIn)、アンモニア(NH3)、ビスシクロペンタジエニルマグネシウム(Cp2Mg)、シラン(SiH4)等を反応ガスに用いたMOCVD法によって形成した。
より具体的には、TMGの供給を停止してGaN障壁層の成長が終了した後、NH3ガスを供給しながら基板温度を975℃へ昇温した。975℃にてキャリアガスの種類を窒素から水素に切り替えた。続いて、MOCVD装置のチャンバ内の圧力を15kPa、基板温度を1050℃に変更した。チャンバ内の圧力、基板温度が安定するのを待って、NH3とともにチャンバ内にTMGとTMAとを供給することにより、厚さ2.5nmのAl0.06Ga0.94Nからなるアンドープ膜を成膜した。
次に、TMGとTMAとの供給を停止して3秒間の休止工程を経た後、TMG及びCp2Mgを供給し、厚さ2.5nmのMgをドープしたGaNからなるドープ膜を成膜した。
以後、休止工程、アンドープ膜形成工程、休止工程、ドープ膜形成工程を順次繰り返し、最後にAl0.06Ga0.94Nからなるアンドープ膜を形成することにより、超格子構造よりなるp型クラッド層を形成した。
そして、透明電極の上に、200nmのAlからなる金属反射層、80nmのTiからなるバリア層及び200nmのAuからなるボンディング層からなる3層構造のp型ボンディングパッドを、フォトリソグラフィの手法を用いて形成した。
次に、これもフォトリソグラフィの手法を用いてエッチングを施し、所望の領域にn型コンタクト層を露出させ、このn型コンタクト層上に金属の積層構造を有するn型電極を形成し、光取り出し面を半導体側とした。
また、その後、TO−18缶パッケージに実装してテスターによって発光出力を計測したところ印加電流20mAにおける発光出力は23mWを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。
実施例1と同様にして、サファイアからなる基板11上に、AlNからなるバッファ層21を介して、厚さ8μmのアンドープGaNからなる下地層22、厚さ2μmのSiドープn型GaNコンタクト層12a、厚さ250nmのn型Ga0.9In0.1Nクラッド層12b、厚さ5nmのSiドープGaN障壁層および厚さ2.5nmのGa0.8In0.2N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層13を順に積層した。
より具体的には、TMGの供給を停止してGaN障壁層の成長が終了した後、NH3ガスを供給しながら基板温度を975℃へ昇温した。975℃にてキャリアガスの種類を窒素から水素に切り替えた。続いて、MOCVD装置のチャンバ内の圧力を15kPa、基板温度を1050℃に変更した。チャンバ内の圧力、基板温度が安定するのを待って、NH3とともにチャンバ内にTMGとTMAとを供給することにより、厚さ2.5nmのAl0.06Ga0.94Nからなるアンドープ膜を成膜した。
次に、TMAの供給を停止するとともにCp2Mgを供給を開始して、厚さ2.5nmのMgをドープしたAl0.01Ga0.99Nからなるドープ膜を成膜した。ドープ膜の形成時はTMAの供給を停止したが、チャンバ内に残留するTMAがドープ膜の結晶中に取り込まれることにより、結果としてドープ膜にAlが混入して、Al0.01Ga0.99Nなる組成のドープ膜になった。
以後、アンドープ膜形成工程、ドープ膜形成工程を順次繰り返し、最後にAl0.06Ga0.94Nからなるアンドープ膜を形成することにより、超格子構造よりなるp型クラッド層を形成した。なお、2回目以降のドープ膜形成工程におけるCp2Mgの供給量は、1回目のドープ膜形成工程におけるCp2Mgの供給量の三分の一の量とした。
また、その後、TO−18缶パッケージに実装してテスターによって発光出力を計測したところ印加電流20mAにおける発光出力は22.5mWを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。
p型クラッド層の形成条件を変更して、アンドープ膜の組成及び膜厚、ドープ膜の組成、ドーパント濃度及び膜厚、障壁層の組成及び膜厚、井戸層の組成及び膜厚を下記表1に示した通りに変更した以外は、上記実施例1と同様にして、実施例3〜比較例6の発光素子を製造した。
そして、実施例1の場合と同様にして、実施例3〜比較例6の発光素子について、順方向電圧及び発光出力を測定した。結果を表2に示す。なお、表1に示す各層の厚みは、成膜の際の成膜条件である。
一方、比較例1〜6では、駆動電圧が大幅に上昇するか、発光出力が大幅に低下した。
Claims (6)
- n型半導体層と、
前記n型半導体層に積層された多重量子井戸構造からなる活性層と、
前記活性層に積層された第1のp型半導体層と、
前記第1のp型半導体層に積層された第2のp型半導体層とを有し、
前記第1のp型半導体層が、AlxGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)であってドーパントを含まないアンドープ膜と、AlyGa1−yNなる組成(組成比を示すyは0≦y<0.4の範囲である)であってドーパントを含む
ドープ膜とが交互に複数積層されてなる超格子構造からなる層であって、
前記第1のp型半導体層におけるドープ膜のAl含有量が、アンドープ膜のAl含有量
よりも少なく、かつ前記第1のp型半導体層を構成する複数の前記ドープ膜のうち、最も前記活性層寄りに配置されたドープ膜のドーパント濃度が、他のドープ膜のドーパント濃度より高く、
しかも前記第1のp型半導体層においては、前記活性層側の面および第2のp型半導体
層側の面にアンドープ膜が配置された構成とされていることを特徴とするIII族窒化物
半導体発光素子。 - 前記ドープ膜がGaNからなることを特徴とする請求項1に記載のIII族窒化物半導体発光素子。
- 前記活性層が、井戸層と、膜厚が20Å以上70Å未満の障壁層とが交互に複数積層された多重井戸構造からなることを特徴とする請求項1乃至請求項2の何れかに記載のIII族窒化物半導体発光素子。
- 前記第1のp型半導体層がp型クラッド層であり、前記第2のp型半導体層がp型コンタクト層であることを特徴とする請求項1乃至請求項3の何れか一項に記載のIII族窒化物半導体発光素子。
- 請求項1乃至請求項4の何れかに記載のIII族窒化物半導体発光素子を備えたことを特徴とする照明装置。
- n型半導体層と多重量子井戸構造からなる活性層とが積層された積層膜上において、 Al源、Ga源及び窒素源を少なくとも含有する第1の反応ガスを用いたMOCVD法によって、AlxGa1−xNなる組成(組成比を示すxは0<x≦0.4の範囲である)であってドーパントを含まないアンドープ膜を積層するアンドープ膜形成工程と、Ga源、窒素源及びドーパント源を少なくとも含有する第2の反応ガスを用いたMOCVD法によって、AlyGa1−yNなる組成(組成比を示すyは0≦y<0.4の範囲である)であってドーパントを含むドープ膜を積層するドープ膜形成工程と、を交互に繰り返し行い、前記アンドープ膜と前記ドープ膜とが交互に複数積層されてなる超格子構造からなる第1のp型半導体層を形成する工程と、
前記第1のp型半導体層に第2のp型半導体層を積層する工程と、を含み、
前記アンドープ膜形成工程と前記ドープ膜形成工程とを交互に繰り返し行うにあたって
は、ドープ膜のAl含有量が、アンドープ膜のAl含有量よりも少なくなるように、しか
も前記活性層側の面および第2のp型半導体層側の面にアンドープ膜が配置されるように
、アンドープ膜およびドープ膜を形成し、
かつ前記アンドープ膜形成工程と前記ドープ膜形成工程との間に休止工程を設けることを特徴とするIII族窒化物半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008308665A JP5504618B2 (ja) | 2008-12-03 | 2008-12-03 | Iii族窒化物半導体発光素子及びその製造方法 |
| US12/614,111 US8642992B2 (en) | 2008-12-03 | 2009-11-06 | Group III nitride compound semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008308665A JP5504618B2 (ja) | 2008-12-03 | 2008-12-03 | Iii族窒化物半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010135490A JP2010135490A (ja) | 2010-06-17 |
| JP5504618B2 true JP5504618B2 (ja) | 2014-05-28 |
Family
ID=42239420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008308665A Active JP5504618B2 (ja) | 2008-12-03 | 2008-12-03 | Iii族窒化物半導体発光素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8642992B2 (ja) |
| JP (1) | JP5504618B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101659738B1 (ko) * | 2010-07-08 | 2016-09-26 | 엘지이노텍 주식회사 | 발광 소자 제조방법 |
| US9012939B2 (en) * | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| US9142743B2 (en) | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| JP5874592B2 (ja) * | 2012-09-21 | 2016-03-02 | 豊田合成株式会社 | Iii族窒化物半導体発光素子の製造方法 |
| TWI565094B (zh) * | 2012-11-15 | 2017-01-01 | 財團法人工業技術研究院 | 氮化物半導體結構 |
| KR102198693B1 (ko) | 2014-01-15 | 2021-01-06 | 삼성전자주식회사 | 반도체 발광소자 |
| FR3028671B1 (fr) * | 2014-11-19 | 2018-03-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Diode electroluminescente a puits quantiques dopes et procede de fabrication associe |
| TWI577046B (zh) * | 2014-12-23 | 2017-04-01 | 錼創科技股份有限公司 | 半導體發光元件及其製作方法 |
| TWI568016B (zh) * | 2014-12-23 | 2017-01-21 | 錼創科技股份有限公司 | 半導體發光元件 |
| CN113451451B (zh) * | 2020-08-20 | 2022-09-13 | 重庆康佳光电技术研究院有限公司 | Led外延层及其电流扩展层的生长方法、led芯片 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2713095B2 (ja) * | 1993-01-08 | 1998-02-16 | 日亜化学工業株式会社 | 半導体発光素子およびその製造方法 |
| JPH0883770A (ja) * | 1994-09-13 | 1996-03-26 | Oki Electric Ind Co Ltd | 半導体超格子構造の形成方法 |
| JP3987898B2 (ja) | 1996-09-03 | 2007-10-10 | 独立行政法人理化学研究所 | 量子ドット形成方法及び量子ドット構造体 |
| JP4277283B2 (ja) * | 1997-07-22 | 2009-06-10 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
| JP3301601B2 (ja) * | 1998-01-27 | 2002-07-15 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
| JP3660801B2 (ja) | 1998-06-04 | 2005-06-15 | 三菱電線工業株式会社 | GaN系半導体発光素子 |
| JP3656456B2 (ja) * | 1999-04-21 | 2005-06-08 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| JP3773713B2 (ja) | 1999-08-24 | 2006-05-10 | 三洋電機株式会社 | 量子箱の形成方法 |
| US7358522B2 (en) * | 2001-11-05 | 2008-04-15 | Nichia Corporation | Semiconductor device |
| US20030160229A1 (en) * | 2002-02-25 | 2003-08-28 | Kopin Corporation | Efficient light emitting diodes and lasers |
| JP3951973B2 (ja) * | 2003-06-27 | 2007-08-01 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| US7609737B2 (en) * | 2003-07-10 | 2009-10-27 | Nichia Corporation | Nitride semiconductor laser element |
| JP2005268581A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子 |
| JP2007214378A (ja) * | 2006-02-09 | 2007-08-23 | Rohm Co Ltd | 窒化物系半導体素子 |
| KR101071450B1 (ko) * | 2006-12-22 | 2011-10-10 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 |
| JP2009123718A (ja) * | 2007-01-16 | 2009-06-04 | Showa Denko Kk | Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ |
-
2008
- 2008-12-03 JP JP2008308665A patent/JP5504618B2/ja active Active
-
2009
- 2009-11-06 US US12/614,111 patent/US8642992B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8642992B2 (en) | 2014-02-04 |
| US20100148150A1 (en) | 2010-06-17 |
| JP2010135490A (ja) | 2010-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5504618B2 (ja) | Iii族窒化物半導体発光素子及びその製造方法 | |
| US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
| US8502254B2 (en) | Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp | |
| CN102484177B (zh) | 半导体发光元件的制造方法、灯、电子设备和机械装置 | |
| JP5310604B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP5648510B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
| JP5353802B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP5353821B2 (ja) | 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置 | |
| JP5533093B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
| JP5601281B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
| WO2010100900A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
| JP2010010444A (ja) | 半導体発光素子、ランプ及び半導体発光素子の製造方法 | |
| JP2004214337A (ja) | 窒化物半導体発光素子 | |
| JP5105738B2 (ja) | 窒化ガリウム系化合物半導体積層物の製造方法 | |
| JP5648446B2 (ja) | 半導体発光素子の製造方法 | |
| JP7838452B2 (ja) | 発光素子および発光素子の製造方法 | |
| JP5633154B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP5304605B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP5353827B2 (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP2011023482A (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP5549546B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
| JP2011138893A (ja) | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 | |
| JP2014082396A (ja) | 窒化物半導体発光素子 | |
| JP2011060900A (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5504618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |