JP5516536B2 - Manufacturing method of electronic component module - Google Patents
Manufacturing method of electronic component module Download PDFInfo
- Publication number
- JP5516536B2 JP5516536B2 JP2011200167A JP2011200167A JP5516536B2 JP 5516536 B2 JP5516536 B2 JP 5516536B2 JP 2011200167 A JP2011200167 A JP 2011200167A JP 2011200167 A JP2011200167 A JP 2011200167A JP 5516536 B2 JP5516536 B2 JP 5516536B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- hole
- electronic component
- solid material
- component module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011343 solid material Substances 0.000 claims description 42
- 239000000919 ceramic Substances 0.000 claims description 23
- 238000002844 melting Methods 0.000 claims description 18
- 230000008018 melting Effects 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 238000010304 firing Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 238000010828 elution Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 description 33
- 238000001723 curing Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
この発明は、複数のセラミックグリーンシートを積層してなる積層体に電子部品を搭載した電子部品モジュールの製造方法に関するものである。 The present invention relates to a method of manufacturing an electronic component module in which an electronic component is mounted on a laminate formed by laminating a plurality of ceramic green sheets.
従来、電子部品を多層基板に搭載してなる電子部品モジュールにおいて、金属メッキを施したスルーホールの側面を電極として使用する構造が知られている(例えば特許文献1を参照)。 2. Description of the Related Art Conventionally, in an electronic component module in which an electronic component is mounted on a multilayer substrate, a structure using a side surface of a metal-plated through hole as an electrode is known (see, for example, Patent Document 1).
特許文献1に示した構造では、最終工程において、電子部品を搭載したマザーシートを複数のチップに分割して電子部品モジュールとする。この際、マザーシートは、複数のセラミックグリーンシートを積層した後、焼成することで得られたものであり、ダイサーによる切断ではなく、焼成前のグリーンシート状態の時に溝を切っておき、焼成後に溝部を中心に分割しやすくしている。上記スルーホールは、各チップの境界位置に設けられ、分割後にチップ側面に露出することになる。 In the structure shown in Patent Document 1, in the final process, a mother sheet on which electronic components are mounted is divided into a plurality of chips to form electronic component modules. At this time, the mother sheet is obtained by laminating a plurality of ceramic green sheets and then firing, and not by cutting with a dicer, but by cutting a groove when in a green sheet state before firing, and after firing It is easy to divide around the groove. The through hole is provided at the boundary position of each chip and is exposed to the side surface of the chip after division.
電子部品モジュールは、上面に電子部品が搭載されるため、モジュールサイズが小さい場合、電子部品モジュールを電子機器メーカーの製造工程で取り扱う際に、吸着による取り扱いが出来なくなる。そこで、吸着による取り扱いを可能とするために、電子部品モジュールの天面を樹脂等の絶縁体でカバーし、当該上面を平坦化する場合がある。 Since the electronic component module is mounted on the upper surface, when the module size is small, the electronic component module cannot be handled by suction when the electronic component module is handled in the manufacturing process of the electronic device manufacturer. Therefore, in order to enable handling by suction, the top surface of the electronic component module may be covered with an insulator such as resin and the top surface may be flattened.
しかし、上述のような境界位置にスルーホールを設けると、このスルーホールに樹脂等の絶縁体が充填されてしまう。樹脂等の絶縁体は硬いため、このようにスルーホールに絶縁体等が充填されると、マザーシートをチップ毎に分割する際に、絶縁体にダイサー等で溝を切ったとしても、スルーホールに充填された絶縁体までは溝が切れないため、きれいに切断することができない。例えば、分割後のいずれか一方のチップの側壁にのみ絶縁体が付着して他方のチップの側壁には絶縁体が付着しない、という状態になってしまい、チップ毎の均一性がなくなってしまう。 However, when a through hole is provided at the boundary position as described above, an insulator such as a resin is filled in the through hole. Since insulators such as resin are hard, if the through-holes are filled with insulators and the like in this way, when the mother sheet is divided into chips, even if the insulator is cut with a dicer or the like, the through-holes Since the groove is not cut up to the insulator filled in, it cannot be cut cleanly. For example, the insulating material adheres only to the side wall of one of the chips after the division, and the insulating material does not adhere to the side wall of the other chip, and the uniformity of each chip is lost.
そこで、この発明は、チップ側面にスルーホールを設ける場合において、樹脂等の絶縁体が充填されたとしてもマザーシートをチップ毎に分割することができる電子部品モジュール、およびその製造方法を提供することを目的とする。 Accordingly, the present invention provides an electronic component module that can divide a mother sheet into chips even when an insulator such as a resin is filled when a through hole is provided on a side surface of the chip, and a method of manufacturing the same. With the goal.
本発明の電子部品モジュールは、以下の工程により製造される。
(1)セラミックグリーンシートの厚み方向に電気的に導通するように導電性部材を形成する工程
(2)複数のセラミックグリーンシートを積層して積層体を形成する工程
(3)積層体の前記導電性部材が形成された部分を含む位置において、前記厚み方向に貫通孔を形成する工程
(4)積層体の下面に第1の分割用溝を形成する工程
(5)積層体を焼成する工程
(6)前記貫通孔に固体材料を充填する工程
(7)前記積層体の上面に電子部品を搭載する工程
(8)前記積層体の表面に、前記固体材料の融点よりも高い温度で硬化する性質を有する絶縁性樹脂を形成する工程
(9)前記絶縁性樹脂を熱硬化させるとともに前記固体材料を溶出または揮発させる工程
このように、積層体の表面に熱硬化性樹脂を形成する前に当該熱硬化性樹脂の硬化温度よりも低い融点を有する固体材料を貫通孔(スルーホール)に充填する。このような固体材料としては、例えばワックスや蝋材等の低融点材料がある。貫通孔には固体材料が充填されているため、樹脂が貫通孔に流れ込むことはない。そして、熱硬化性樹脂を硬化させると、固体材料が溶出または揮発し、貫通孔は空洞となる。したがって、マザー積層体をチップ毎にブレイクすると、貫通孔の側壁に端面電極が露出し、分割後のいずれか一方のチップの側壁に絶縁体が付着している、ということはなくなる。ただし、固体材料は完全に消失される必要はなく、ある程度残っていたとしても、チップ毎の均一性は保たれる。
The electronic component module of the present invention is manufactured by the following steps.
(1) Step of forming a conductive member so as to be electrically conductive in the thickness direction of the ceramic green sheet (2) Step of forming a laminate by laminating a plurality of ceramic green sheets (3) The conductivity of the laminate A step of forming a through hole in the thickness direction at a position including the portion where the conductive member is formed. (4) a step of forming a first dividing groove on the lower surface of the laminate. (5) a step of firing the laminate. 6) Step of filling the through hole with a solid material (7) Step of mounting an electronic component on the upper surface of the laminate (8) The property of curing on the surface of the laminate at a temperature higher than the melting point of the solid material (9) The step of thermally curing the insulating resin and eluting or volatilizing the solid material In this way, the heat is applied before forming the thermosetting resin on the surface of the laminate. Curability The solid material having a melting point lower than the curing temperature of the fat is filled in the through-hole (through-hole). Examples of such a solid material include a low melting point material such as wax and wax material. Since the through hole is filled with a solid material, the resin does not flow into the through hole. When the thermosetting resin is cured, the solid material is eluted or volatilized, and the through hole becomes a cavity. Therefore, when the mother stacked body is broken for each chip, the end face electrode is not exposed at the side wall of the through hole, and the insulator is not attached to the side wall of one of the divided chips. However, the solid material does not need to be completely lost, and even if it remains to some extent, the uniformity from chip to chip is maintained.
また、固体材料の融点を熱硬化性樹脂の硬化温度よりも高くする態様も可能である。特に、固体材料の融点が、実装に用いられる鉛フリーはんだの融点よりも低ければ、リフロー時に固体材料が溶出または揮発するため、貫通孔は空洞となる。したがって、この場合も、マザー積層体をチップ毎にブレイクすると、貫通孔の側壁に端面電極が露出し、分割後のいずれか一方のチップの側壁に絶縁体が付着している、ということはなくなる。この場合も、固体材料は完全に消失される必要はなく、ある程度残っていたとしても、チップ毎の均一性は保たれる。 Moreover, the aspect which makes melting | fusing point of a solid material higher than the curing temperature of a thermosetting resin is also possible. In particular, if the melting point of the solid material is lower than the melting point of the lead-free solder used for mounting, the solid material is eluted or volatilized at the time of reflow, so that the through hole becomes a cavity. Therefore, also in this case, when the mother laminated body is broken for each chip, the end face electrode is not exposed to the side wall of the through hole, and the insulator is not attached to the side wall of one of the divided chips. . Also in this case, the solid material does not need to be completely lost, and even if it remains to some extent, the uniformity from chip to chip is maintained.
なお、固体材料の融点が、実装に用いられる鉛フリーはんだの融点よりも高い場合でも、例えば、残っている固体材料をレーザでカットする等して、マザー積層体をチップ毎に均一にブレイクすることも可能である。 Even if the melting point of the solid material is higher than the melting point of the lead-free solder used for mounting, for example, the remaining solid material is cut with a laser to break the mother laminate uniformly for each chip. It is also possible.
また、積層体を焼成する工程の前に、積層体の上面側におけるセラミックグリーンシート上の、貫通孔の中心を結ぶ線上に上記第2の分割用溝とは別の第3の分割用溝を形成する工程を行うことが望ましい。この場合、樹脂に加えて積層体のセラミックグリーンシート上にもブレイク用の溝が形成されるため、さらにブレイクしやすくなる。 Further, before the step of firing the laminated body, a third dividing groove different from the second dividing groove is formed on a line connecting the centers of the through holes on the ceramic green sheet on the upper surface side of the laminated body. It is desirable to perform the forming step. In this case, since a break groove is formed on the ceramic green sheet of the laminate in addition to the resin, breakage is further facilitated.
なお、貫通孔は、セラミックグリーンシートを積層する前にシート毎に形成してもよい。 In addition, you may form a through-hole for every sheet | seat before laminating | stacking a ceramic green sheet.
この発明によれば、チップ側面にスルーホールを設ける場合において、樹脂等の絶縁体が充填されたとしてもマザーシートをチップ毎に分割することができる。 According to the present invention, when the through hole is provided on the side surface of the chip, the mother sheet can be divided for each chip even if an insulator such as a resin is filled.
図1は、本発明の実施形態に係る電子部品モジュールの上面図であり、図2は、電子部品モジュールの断面図である(図2(A)はA−A断面図、図2(B)はB−B断面図)。なお、図2(A)および図2(B)の断面図は、紙面上側を電子部品モジュールの上面側とし、紙面下側を電子部品モジュールの下面側とする。 FIG. 1 is a top view of an electronic component module according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the electronic component module (FIG. 2A is a cross-sectional view along AA, FIG. 2B). (BB sectional view). 2A and 2B, the upper side of the paper is the upper surface side of the electronic component module, and the lower side of the paper is the lower surface side of the electronic component module.
電子部品モジュールは、複数のセラミックグリーンシートが積層されてなる積層体の最上面にICやコンデンサ等の電子部品を搭載したものである。積層体は、磁性体(フェライト)層を含み、例えば、積層されるシート間にコイルを設け、積層方向に接続したインダクタを構成することで、当該インダクタをチョークコイルとして用いたDC−DCコンバータを実現することができる。 The electronic component module is obtained by mounting an electronic component such as an IC or a capacitor on the uppermost surface of a laminate formed by laminating a plurality of ceramic green sheets. The laminated body includes a magnetic body (ferrite) layer. For example, a DC-DC converter using the inductor as a choke coil is configured by providing a coil between laminated sheets and connecting the inductor in the laminating direction. Can be realized.
図1および図2に示す電子部品モジュールは、ブレイク前のマザー積層体を示すものである。マザー積層体の上面は、絶縁体31によって被覆されている。マザー積層体は、図中の破線で示す所定寸法のチップにブレイクされる。マザー積層体の上面には、図1に示す破線(後述のスルーホールの中心を結ぶ線)に沿って、ダイシング加工により矩形状のブレイク用溝51(本発明における第2の分割用溝)が形成されている。ブレイク用溝51は、絶縁体31のみを切削することで形成されている。
The electronic component module shown in FIG. 1 and FIG. 2 shows a mother laminated body before breaking. The upper surface of the mother laminated body is covered with an
また、マザー積層体の下面には、図1に示す破線に沿って、図2(A)に示すように、ダイシング加工により、V字型のブレイク用溝55(本発明における第1の分割用溝)が形成されている。さらに、図2(B)に示すように、マザー積層体の上面(セラミックグリーンシート上)には、図1に示す破線に沿って、V字型のブレイク用溝57(本発明における第3の分割用溝)が形成されている。このV字型のブレイク用溝55及びブレイク用溝57は、マザー積層体を焼成する前に、予め設けておく。マザー積層体は、V字型のブレイク用溝55を外側に、矩形状のブレイク用溝51およびV字型のブレイク用溝57を内側にして曲げることで各チップにブレイクされる。
Further, on the lower surface of the mother laminated body, as shown in FIG. 2A, along the broken line shown in FIG. Groove) is formed. Further, as shown in FIG. 2B, on the upper surface (on the ceramic green sheet) of the mother laminated body, along the broken line shown in FIG. (Dividing groove) is formed. The V-
なお、図1および図2においては、説明のために隣接する2つのチップについてブレイク前のマザー積層体を示すが、実際にはさらに多数のチップが並んでいる。 In FIGS. 1 and 2, for the sake of explanation, the mother stacked body before breaking is shown for two adjacent chips, but in reality, a larger number of chips are arranged.
積層体を構成する一部のセラミックグリーンシート上には、回路電極22が形成され、回路電極22に電子部品23が実装されている。
A
また、図2(A)の断面図(A−A断面図)に示すように、積層体の最下面には、端子電極21(入力電極、出力電極、および接地電極)が形成されている。この端子電極21は、電子部品モジュールが出荷された後、電子機器の製品製造工程において、電子部品モジュールが実装される、実装基板側のランド電極等と接続されるための実装用電極となる。
Moreover, as shown in a cross-sectional view (AA cross-sectional view) in FIG. 2A, terminal electrodes 21 (input electrodes, output electrodes, and ground electrodes) are formed on the bottom surface of the multilayer body. This
これらの端子電極21と回路電極22は、端面電極41を介して電気的に接続される。端面電極41は、各チップの境界となる位置に設けられたビアホールの側面が、カットされたことによりスルーホールの側壁から露出したものである。なお、本実施形態においては省略するが、内層に配置されるセラミックグリーンシート上に内部配線を形成し、この内部配線、および端面電極41を介して電気的に接続されるようにしてもよい。
The
マザー積層体の上面は、絶縁体31によって被覆されている。絶縁体31は、マザー積層体が焼成された後に塗布されることにより、電子部品モジュールを保護するとともに、電子部品モジュールの上面を平坦化する機能を有する。絶縁体31は、フェノール樹脂等の熱硬化性樹脂であり、塗布工程時には流動性を有するが、所定温度(例えば100℃程度)で硬化する。
The upper surface of the mother laminated body is covered with an
ここで、仮に、スルーホール内に絶縁体31が充填されると、ブレイク後のいずれか一方のチップのスルーホールにのみ絶縁体31が付着して他方のチップのスルーホールには絶縁体31が付着しない、という状態になる可能性がある。この場合、チップ毎の均一性がなくなってしまう。
Here, if the
そこで、本実施形態に係る電子部品モジュールは、絶縁体31を塗布するより前に、スルーホール内に固体材料52を充填しておき、絶縁体31がスルーホール内に流れ込まないようにする。固体材料52は、ワックスや蝋材等の低融点材料(絶縁体31の硬化温度よりも低い100℃未満の融点を有するもの)である。
Therefore, in the electronic component module according to the present embodiment, the
そして、絶縁体31を熱硬化させると、固体材料52が溶出または揮発し、スルーホールは空洞となる。したがって、上記V字型のブレイク用溝55を外側に、矩形状のブレイク用溝51およびV字型のブレイク用溝57を内側にして曲げることでマザー積層体を各チップにブレイクすると、図4(A)の上面図および図4(B)の断面図に示すように、スルーホールの側壁に端面電極が露出し、分割後のいずれか一方のチップの側壁に絶縁体が付着している、ということはなくなる。なお、固体材料52は完全に消失される必要はなく、ある程度残っていたとしても、チップ毎の均一性は保たれる。また、実装時におけるリフロー炉は、さらに高温(例えば250℃程度)であるため、仮に固体材料52が残っていたとしても、リフロー時に溶出または揮発する。
When the
次に、電子部品モジュールの製造工程について説明する。図3は、電子部品モジュールの製造工程を示す図である。電子部品モジュールは、以下に示すようにして形成される。 Next, the manufacturing process of the electronic component module will be described. FIG. 3 is a diagram illustrating a manufacturing process of the electronic component module. The electronic component module is formed as follows.
まず、図3(A)に示すように、電子部品モジュールの各セラミックグリーンシートにパンチ等で貫通孔が開けられる。 First, as shown in FIG. 3A, through holes are formed in each ceramic green sheet of the electronic component module with a punch or the like.
次に、図3(B)に示すように、開けられた貫通孔にAg等が含まれる合金(導電性ペースト)が充填される。この充填された導電性ペーストが後に端面電極41となる。なお、この図3(B)に示す工程の後、あるいはセラミックグリーンシートの積層前に端子電極21、回路電極22、および内部配線が形成される。ただし、最上面および最下面に露出する電極は、積層後に形成することも可能である。
Next, as shown in FIG. 3 (B), an alloy (conductive paste) containing Ag or the like is filled in the opened through hole. This filled conductive paste later becomes the
次に、各セラミックグリーンシートが積層され、仮圧着された後、図3(C)に示すように、先に開けた矩形状のパンチ孔とは異なる方向(直交する方向)にパンチ等でさらに矩形状の孔を開ける。この矩形状の孔がスルーホールとなる。 Next, after each ceramic green sheet is laminated and temporarily press-bonded, as shown in FIG. 3 (C), the ceramic green sheets are further punched in a direction (orthogonal direction) different from the rectangular punch hole previously opened. Open a rectangular hole. This rectangular hole becomes a through hole.
そして、図3(D)に示すように、各スルーホールの中心を結ぶ線に沿ってV字型のブレイク用溝57を形成する。なお、このV字型のブレイク用溝57を形成する工程は、必須ではないが、V字型のブレイク用溝57を形成することで、絶縁体31に加えて積層体のセラミックグリーンシート上にもブレイク用の溝が形成されることになるため、さらにブレイクしやすくなる。なお、ブレイク用溝57は、V字型に限らず、矩形状等、他の形状であってもよい。また、図3(A)の貫通孔形成、図3(B)の導電性ペーストの充填、および図3(C)の貫通孔形成は、セラミックグリーンシートを積層する前にシート毎に行ってもよい。
Then, as shown in FIG. 3D, a V-shaped
そして、図3(E)に示すように、マザー積層体が焼成される。これにより、焼成されたブレイク前のマザー積層体が得られる。 Then, as shown in FIG. 3E, the mother laminate is fired. Thereby, the fired mother laminated body before a break is obtained.
なお、焼成後のマザー積層体の電極表面には、めっきが施される。めっき処理は、マザー積層体をめっき液に浸漬させ、揺動させることによって行われる。 The electrode surface of the fired mother laminate is plated. The plating process is performed by immersing the mother laminate in a plating solution and swinging.
そして、図3(F)に示すように、ICやコンデンサ等の電子部品が搭載された後、図3(G)に示すように、スルーホールに固体材料52が充填され、その後図3(H)に示すように、樹脂(絶縁体31)が塗布される。
Then, as shown in FIG. 3 (F), after electronic parts such as ICs and capacitors are mounted, as shown in FIG. 3 (G), the through-hole is filled with a
さらに、図3(I)に示すように、絶縁体31は、ダイシング加工によって、各スルーホールの中心を結ぶ線(上述のV字型のブレイク用溝57と同じ線)に沿って、ブレイク用溝51が形成される。
Further, as shown in FIG. 3 (I), the
最後に、図3(J)に示すように、絶縁体31が熱硬化され、このときに固体材料52が溶出または揮発する。ただし、ブレイク用溝51は、絶縁体31を熱硬化させた後に形成してもよい。
Finally, as shown in FIG. 3J, the
このようにして製造された電子部品モジュールは、出荷先等でチップ毎にブレイクされ、スルーホールの側壁の一部に端面電極41が露出する。
The electronic component module thus manufactured is broken for each chip at the shipping destination or the like, and the
なお、熱硬化は、ブレイク前に行う必要はなく、例えば、絶縁体31を塗布した後に比較的低温で仮硬化させ、ブレイク後に比較的高温で本硬化させる場合もある。この場合、固体材料52は、仮硬化の温度よりも低い融点の材料を用いてもよいし、仮硬化の温度以上かつ本硬化の温度未満の融点の材料を用いてもよい。仮硬化の温度以上かつ本硬化の温度未満の融点の材料を用いる場合、ブレイク時には固体材料52がスルーホール内に充填されたままとなり、ブレイク後のいずれか一方のチップのスルーホールにのみ固体材料52が付着して他方のチップのスルーホールには固体材料52が付着しない、という可能性もあるが、本硬化時に溶出または揮発するため、最終的に、スルーホールの側壁に端面電極が露出し、分割後のいずれか一方のチップの側壁に固体材料52が付着している、ということはなくなる。
The thermal curing does not need to be performed before the break. For example, the
以上の説明においては、固体材料52の融点が、絶縁体31の硬化温度よりも低い例を示したが、絶縁体31の硬化温度よりも高く、かつ電子部品モジュールが実装される際の実装用はんだの融点(リフロー炉の温度)よりも低い融点(例えば100〜240℃程度)の材料を用いることも可能である。
In the above description, an example in which the melting point of the
この場合、絶縁体31の熱硬化時には固体材料52が消失せず、ブレイク時には固体材料52がスルーホール内に充填されたままとなる。したがって、ブレイク後のいずれか一方のチップのスルーホールにのみ固体材料52が付着して他方のチップのスルーホールには固体材料52が付着しない、という可能性もあるが、リフロー時には溶出または揮発するため、最終的に、スルーホールの側壁に端面電極が露出し、分割後のいずれか一方のチップの側壁に固体材料52が付着している、ということはなくなる。
In this case, the
さらに、固体材料52の融点は、実装用はんだの融点(リフロー炉の温度)よりも高い温度(例えば250℃以上)の材料を用いることも可能である。この場合、例えば、図5に示すように、スルーホール内に残っている固体材料52をレーザでカットして切り5352を形成する等の工程を追加すれば、マザー積層体をチップ毎に均一にブレイクすることが可能である。なお、切り込み53は、積層体の上面側から(ブレイク用溝51に重畳して)形成することも可能である。
Furthermore, it is possible to use a material having a melting point of the
なお、本実施形態においては、矩形状の端面電極41やスルーホールを例示したが、半円状等、他の形状であってもよい。
In the present embodiment, the rectangular
21…端子電極
22…回路電極
23…電子部品
31…絶縁体
41…端面電極
51,52,57…ブレイク用溝
52…固体材料
DESCRIPTION OF
Claims (4)
複数のセラミックグリーンシートを積層して積層体を形成する工程と、
前記積層体の前記導電性部材が形成された部分を含む位置において、前記厚み方向に貫通孔を形成する工程と、
前記積層体の下面に、前記貫通孔を跨ぐように第1の分割用溝を形成する工程と、
前記積層体を焼成する工程と、
前記貫通孔に固体材料を充填する工程と、
前記積層体の上面に電子部品を搭載する工程と、
前記積層体の表面に、前記固体材料の融点よりも高い温度で硬化する性質を有する絶縁性樹脂を形成する工程と、
前記絶縁性樹脂を熱硬化させるとともに前記固体材料を溶出または揮発させる工程と、
前記第1の分割用溝を基準として前記積層体を分割する工程と、
を備えたことを特徴とする電子部品モジュールの製造方法。 Forming a conductive member so as to be electrically conductive in the thickness direction of the ceramic green sheet;
Laminating a plurality of ceramic green sheets to form a laminate;
Forming a through hole in the thickness direction at a position including the portion where the conductive member of the laminate is formed;
Forming a first dividing groove on the lower surface of the laminate so as to straddle the through hole ;
Firing the laminate;
Filling the through hole with a solid material;
Mounting electronic components on the top surface of the laminate;
Forming an insulating resin having a property of curing at a temperature higher than the melting point of the solid material on the surface of the laminate;
Elution or volatilization of the solid material while thermosetting the insulating resin;
Dividing the laminate on the basis of the first dividing groove;
An electronic component module manufacturing method comprising:
前記セラミックグリーンシートの前記導電性部材が形成された部分を含む位置において、前記厚み方向に貫通孔を形成する工程と、
前記貫通孔が前記厚み方向に合致するように、複数のセラミックグリーンシートを積層して積層体を形成する工程と、
前記積層体の下面に、前記貫通孔を跨ぐように第1の分割用溝を形成する工程と、
前記積層体を焼成する工程と、
前記貫通孔に固体材料を充填する工程と、
前記積層体の上面に電子部品を搭載する工程と、
前記積層体の表面に、前記固体材料の融点よりも高い温度で硬化する性質を有する絶縁性樹脂を形成する工程と、
前記絶縁性樹脂を熱硬化させるとともに前記固体材料を溶出または揮発させる工程と、
前記第1の分割用溝を基準として前記積層体を分割する工程と、
を備えたことを特徴とする電子部品モジュールの製造方法。 Forming a conductive member so as to be electrically conductive in the thickness direction of the ceramic green sheet;
Forming a through hole in the thickness direction at a position including a portion where the conductive member of the ceramic green sheet is formed;
A step of laminating a plurality of ceramic green sheets so that the through hole matches the thickness direction, and forming a laminate;
Forming a first dividing groove on the lower surface of the laminate so as to straddle the through hole ;
Firing the laminate;
Filling the through hole with a solid material;
Mounting electronic components on the top surface of the laminate;
Forming an insulating resin having a property of curing at a temperature higher than the melting point of the solid material on the surface of the laminate;
Elution or volatilization of the solid material while thermosetting the insulating resin;
Dividing the laminate on the basis of the first dividing groove;
An electronic component module manufacturing method comprising:
前記第1および第2の分割用溝を基準として前記積層体を分割する工程と、
を備えたことを特徴とする請求項1または請求項2に記載の電子部品モジュールの製造方法。 Cutting only the insulating resin on the line connecting the centers of the through holes to form a second dividing groove;
Dividing the laminate on the basis of the first and second dividing grooves;
The manufacturing method of the electronic component module of Claim 1 or Claim 2 characterized by the above-mentioned.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011200167A JP5516536B2 (en) | 2011-09-14 | 2011-09-14 | Manufacturing method of electronic component module |
| TW101118487A TWI481319B (en) | 2011-09-14 | 2012-05-24 | The manufacturing method of electronic component module |
| CN201210333040.9A CN103000564B (en) | 2011-09-14 | 2012-09-10 | Method for manufacturing electronic component module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011200167A JP5516536B2 (en) | 2011-09-14 | 2011-09-14 | Manufacturing method of electronic component module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013062387A JP2013062387A (en) | 2013-04-04 |
| JP5516536B2 true JP5516536B2 (en) | 2014-06-11 |
Family
ID=47928976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011200167A Active JP5516536B2 (en) | 2011-09-14 | 2011-09-14 | Manufacturing method of electronic component module |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5516536B2 (en) |
| CN (1) | CN103000564B (en) |
| TW (1) | TWI481319B (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024312A (en) * | 1999-07-13 | 2001-01-26 | Taiyo Yuden Co Ltd | Electronic device manufacturing method, electronic device, and resin filling method |
| JP3520039B2 (en) * | 2000-10-05 | 2004-04-19 | 三洋電機株式会社 | Semiconductor device and semiconductor module |
| TW540284B (en) * | 2001-09-05 | 2003-07-01 | Zeon Corp | Process for manufacturing multi-layer circuit substrate |
| JP2005005449A (en) * | 2003-06-11 | 2005-01-06 | Tenki Kagi Kofun Yugenkoshi | Discrete circuit component having through-holes stuffed in manufacturing stage and method for manufacturing the same |
| JP4285125B2 (en) * | 2003-07-24 | 2009-06-24 | 株式会社村田製作所 | Manufacturing method of multilayer ceramic electronic component |
| JP4505803B2 (en) * | 2004-06-29 | 2010-07-21 | 日立金属株式会社 | Manufacturing method of high-frequency electronic components |
| JP2007128954A (en) * | 2005-11-01 | 2007-05-24 | Hitachi Chem Co Ltd | Method of manufacturing printed wiring board |
| JP4434315B2 (en) * | 2007-12-25 | 2010-03-17 | 株式会社村田製作所 | Manufacturing method of multilayer wiring board |
| WO2009087839A1 (en) * | 2008-01-11 | 2009-07-16 | Murata Manufacturing Co., Ltd. | Method for manufacturing ceramic electronic component and ceramic electronic component |
-
2011
- 2011-09-14 JP JP2011200167A patent/JP5516536B2/en active Active
-
2012
- 2012-05-24 TW TW101118487A patent/TWI481319B/en not_active IP Right Cessation
- 2012-09-10 CN CN201210333040.9A patent/CN103000564B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013062387A (en) | 2013-04-04 |
| TWI481319B (en) | 2015-04-11 |
| TW201313083A (en) | 2013-03-16 |
| CN103000564B (en) | 2015-06-17 |
| CN103000564A (en) | 2013-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129733B2 (en) | Laminated inductor element and manufacturing method thereof | |
| CN108811319B (en) | Electronic component and method for manufacturing the same | |
| JP2013026330A (en) | Circuit module | |
| US9801283B2 (en) | Method of producing electronic components | |
| JP2017005221A (en) | Composite electronic component | |
| WO2006011320A1 (en) | Composite electronic component and its manufacturing method | |
| JPWO2014162478A1 (en) | Component built-in substrate and manufacturing method thereof | |
| WO2005071744A1 (en) | Multilayer electronic part and structure for mounting multilayer electronic part | |
| US10395832B2 (en) | Electronic component and component-embedded substrate | |
| JP5831633B2 (en) | Multilayer element and manufacturing method thereof | |
| US20140009899A1 (en) | Wiring substrate | |
| JP5397012B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
| TW201205731A (en) | Substrate with built-in electronic component, and composite module | |
| JP6673304B2 (en) | Multilayer board | |
| JP5516536B2 (en) | Manufacturing method of electronic component module | |
| JP6587795B2 (en) | Circuit module | |
| US10506717B2 (en) | Inductor component and method of manufacturing inductor component | |
| JP2012227451A (en) | Electronic component module, method of manufacturing the same, and dc-dc converter | |
| JP6119843B2 (en) | Method for manufacturing multilayer inductor element, multilayer inductor element, and multilayer body | |
| JP5779908B2 (en) | Component built-in wiring board | |
| JP5691784B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| WO2014030471A1 (en) | Laminated substrate and manufacturing method therefor | |
| JP2016021476A (en) | Electronic component storage package, package assembly, and manufacturing method of electronic component storage package | |
| JP2015195239A (en) | Laminated ceramic component and method for manufacturing the same | |
| JP2007227513A (en) | Multi-circuit board, electronic component storage package and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5516536 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |